CN101826876A - 用于采样与保持电路的零输入偏置电流、自动调零缓冲器 - Google Patents

用于采样与保持电路的零输入偏置电流、自动调零缓冲器 Download PDF

Info

Publication number
CN101826876A
CN101826876A CN201010139750A CN201010139750A CN101826876A CN 101826876 A CN101826876 A CN 101826876A CN 201010139750 A CN201010139750 A CN 201010139750A CN 201010139750 A CN201010139750 A CN 201010139750A CN 101826876 A CN101826876 A CN 101826876A
Authority
CN
China
Prior art keywords
switch
operational amplifier
input
input signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010139750A
Other languages
English (en)
Inventor
詹姆斯·加勒特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101826876A publication Critical patent/CN101826876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种定义了自动调零模式和缓冲模式的缓冲器，以及用于缓冲输入信号的方法。本申请讨论了一种用于采样与保持模块的自动调零、高阻抗缓冲器，该采样与保持模块基本上未从输入获取电流且输出基本上没有偏移电压。在保持模式中，运算放大器的偏移电压在电容上累积。当采样操作进行时，输入信号通过电容被导向运算放大器的输入，其中配置电路以使电容上的偏移抵消运算放大器上的偏移电压。可以实现第二电路且将其输入用于全差分操作的采样与保持电路。

Description

用于采样与保持电路的零输入偏置电流、自动调零缓冲器
技术领域
本发明涉及可置于采样与保持电路之前的缓冲器电路。
背景技术
和采样与保持电路一起工作的缓冲器有时包括可能是自动的调零功能。自动调零(auto-zeroing)移除了与所感兴趣的信号一起产生的DC直流偏移。在一些现有技术的调零方法中，输入信号可以绑定到采样电容上并从其获取电流。在一些感应电流的应用中，从采样电容获取电流可能引发不能接受的误差。
在运算放大器(operational amplifier)可为缓冲器的一部分且其具具有可大大影响感兴趣的信号的偏移电压的情况下自动调零特别有用。运算放大器中的偏移电压可以是任意极性，且如果运算放大器电路配置有增益，偏移电压通常与输入信号一起放大。
消除或调零偏移电压有益地允许电路在没有任何来自偏移电压变化的反作用的情况下运行，偏移电压变化例如随着温度或共模电压的变化。
发明内容
本发明的缓冲器包括可置于输入信号和采样与保持模块之间的输入运算放大器。运算放大器为输入信号提供高阻抗且不从输入获取可观的电流。可以在输入和运算放大器之间使用附加放大器。运算放大器包括被调零的固有偏移电压，以便只把输入信号提供给采样与保持模块。本发明实际上包括任意普通采样与保持模块。
通常采样与保持电路包括两阶段操作，其中先采样输入信号，然后为操作保持该信号。例如，ADC(模数转换器)可使用保持时间将该被保持的模拟信号转换为数字值。在保持与转换后，输入信号被再次采样。
说明性的，当采样与保持模块保持输入信号时，缓冲器可自动调零输入信号以移除缓冲器的运算放大器偏移电压。配置了一个电容用于只累积缓冲器的偏移电压，并为采样操作保持该偏移电压。然后，当采样与保持模块采样输入信号时，缓冲器电路被配置以将电容上保持的偏移电压加入以抵消(cancel)运算放大器的偏移电压。以此方法，缓冲器的运算放大器输出仅包括输入信号，而不带任何偏移电压。
有益地，自动调零缓冲器无需加载输入信号便移除偏移电压，且输入信号并未连接到采样与保持模块中的采样电容，输入信号可从采样与保持模块中获取掺杂了信号的电流。由此，本发明提供了一种缓冲器输出信号，缓冲器输出信号基本没有与缓冲器相关联的偏移，也基本未获取输入偏置电流。
本领域普通技术人员将了解，虽然下面的详细说明将参考图示实施例、附图和使用方法进行，但本发明并不仅限于这些实施例和使用方法。而是，本发明的范围是广泛的，且意在仅通过后附的权利要求限定本发明的范围。
附图说明
下面的本发明说明书参考了附图，其中：
图1是本发明的差分实施例的示意图；
图2是图示本发明实施例的操作的时序图；以及
图3A和3B是图示偏移电压操作的示意图和方程式。
具体实施方式
图1是本发明的全差分电路实施例。注意到本发明应用于单端配置，例如仅应用于BUFA和单输入采样与保持模块(未示出)。采样与保持模块2具有差分输入，其中一个从BUFA输入，且另一个从BUFB输入。BUFA和BUFB是分别缓冲Vin1和Vin2的相同的电路。
如图所示，图1包括单位增益放大器22和23，Vin1和Vin2分别连接至它们的输入，且这些单位增益放大器输出V’in1和V’in2。这些单位增益放大器应该呈现50mV或更少的偏移电压以使输入偏置电流保持较小。
如图1所显示Vin1和Vin2分别为差分放大器4和6提供相同信息，其中放大器4和6的相当数量的偏移被补偿了。
P1和P2是开关，通常是MOSFET晶体管，它们分别将Vin1和Vin2耦接至电容C和运算放大器4和6。这里″耦接″和″连接″可替换地使用且均包括其间的部件，这些部件毫不影响功能。
Vin1是到输出V’in1的单位增益放大器22的输入。V’in1通过P1开关耦接至C1的一端，并耦接至运算放大器4的+(非反向)输入。Vin1也通过P2开关耦接至C1的另一端，且然后通过P1开关耦接至运算放大器4的-(反向)输入。Vin2同样通过单位增益放大器23连接得到V’in2，且然后通过P1和P2开关连接至C2和运算放大器6的+和-输入。
将BUFA和BUFB的输出输入到差分采样与保持模块2，该差分采样与保持模块2的差分输出通常将连接至用于将保持信号转换为数字(digital number)的ADC(模数转换器)。
参照图2的时序图，当Vsam18为低时，P1开关通过反相器20被关闭，且P2开关开启。BUFA和BUFB电路置于自动调零模式8且采样与保持模块2置于保持模式。当Vsam变为高16时，操作BUFA和BUFB的自动调零操作以从被提供给采样与保持模块2的Vin1信号和Vin2信号中移除运算放大器4和6偏移电压。
当Vsam为高时，P1开关开启且P2开关关闭。采样与保持模块2处于采样模式10且BUFA和BUFB处于缓冲模式12。
图3A图示了BUFA电路，其Vsam为低、开关P1关闭且P2开启。采样与保持模块处于HOLD6模式，且BUFA(和BUFB)处于自动调零模式。V’in1是单位增益放大器22的输出。C1是桥置于运算放大器4的+输入和-输入之间的电容。Voff1代表与运算放大器4相关联的偏移电压。注意，运算放大器4的+输入上Voff1的位置是任意的，因为它可能会被置于反向输入，且其极性可能与图3A所示的相反。忽略这些事实，如下为图3A的电路所述，分析将会实质上相同。
图3A中，+输入上的电压信号是V’in1加Voff1。反馈连接操作以便运算放大器4的-输入与+输入相同。这种情况下，运算放大器4的-输入的电压是V’in1加Vc1，因此(V’in 1+Voff1)等于(V’in1+Vc1)，因此Vc1＝Voff1。极性加图3A所示。
当操作从自动调零变为缓冲时应用图3B。Vsam变为高，开关P2关闭且开关P1开启。这里Vin1连接至点30(图1)，该点即刚刚从运算放大器4的-输入断开的C1的一端。注意到开关P1、P2和P3的新条件配置电容C1，以便使电压Vc1相对于Voff1反相，且因此这些电压彼此抵消。由于Vc1因为开关而被反相，运算放大器4的+输入的电压是Vin1-Vc1+Voff1。因此，运算放大器4的输出Vout仅为Vin1。
注意到即使Vin1被连接至点30，由于C1的另一端仅连接至运算放大器4的高阻抗+的输入，因此没有电流路径，因此没有电荷从Vin1转送到C1。
对产生BUFB的Vout的BUFB电路的相同分析在采样时间10将会是Vin2。
有趣的是，在缓冲12模式中，输出V’in1(类似用于Vin2的单位增益放大器23)的单位增益放大器22并未将其偏移贡献给运算放大器4的最终输出信号。V’in1被用来在自动调零阶段模式中通过C1累积Voff1。但是在缓冲12模式中，Vin1而非V’in1被通过C1输入到运算放大器的+输入。这里C1上的Voff1抵消了实际的Voff1，且Vin1输出至采样与保持模块2。
应该理解上述实施例被以实例描述在此处，且多种变化和选择是可能的。因此，本发明应该被视为广泛，仅由此处后附的权利要求限定。

Claims (7)

1.一种定义了自动调零模式和缓冲模式的缓冲器，所述缓冲器包含：
定义了输出信号的运算放大器，运算放大器具有非反向输入和反向输入；
具有两个端子的第一开关，一个端子耦接至输入信号且另一个端子耦接至运算放大器的非反向输入；
第二开关和第三开关，每个开关具有第一端子和第二端子；其中第一端子均彼此耦接；
耦接在运算放大器的+输入与第二开关和第三开关的第一端子之间的电容；
第三开关的第二端子耦接至运算放大器的反向输入，且第二开关的第二端子耦接至输入信号；其中当第一开关和第三开关开启且第二开关关闭时定义为自动调零模式，且当第一开关和第三开关关闭且第二开关开启时定义为缓冲模式。
2.如权利要求1所述的缓冲器，进一步定义了具有输入和输出的放大器，放大器的输入连接至输入信号，且输出耦接至第一开关的另一端子。
3.如权利要求1所述的缓冲器，其中当位于调零模式时，运算放大器的偏移电压在电容中累积；且在缓冲模式中，电容中的偏移电压抵消了运算放大器的偏移电压，其中运算放大器输出输入信号，该输入信号不具有任何偏移电压。
4.如权利要求1所述的缓冲器，其中第一开关、第二开关、第三开关包含MOSFET晶体管，且其中基本上没有从输入获取电流且缓冲器定义了基本上没有偏移的输出。
5.一种用于缓冲输入信号的方法，所述方法包含如下步骤：
在自动调零模式中，在电容上累积运算放大器的偏移电压；
在缓冲模式中，将电容切换到运算放大器输入信号的路径，其中电容中的电荷抵消了运算放大器的偏移电压；
其中运算放大器的输出包含输入信号，该输入信号不具有偏移电压。
6.如权利要求5所述的方法，其中基本上没有电流从输入信号被获取且基本上没有偏移电压出现在输出上。
7.一种用于缓冲输入信号的方法，所述方法包含如下步骤：
通过开关将输入信号耦接至运算放大器的非反向输入；
将运算放大器的输出耦接回运算放大器的反向输入；
将电容的一端耦接至运算放大器的+输入，且将电容的另一端耦接至第二开关和第三开关的第一端子；
将第三开关的第二端子耦接至运算放大器的反向输入，且将第二开关的第二端子耦接至输入信号；
当第一开关和第三开关开启且第二开关关闭时，定义为自动调零模式，以及
当缓冲模式中第一开关和第三开关关闭且第二开关开启时，定义为缓冲模式。
CN201010139750A 2009-02-05 2010-02-05 用于采样与保持电路的零输入偏置电流、自动调零缓冲器 Pending CN101826876A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/365,960 2009-02-05
US12/365,960 US20100194447A1 (en) 2009-02-05 2009-02-05 Zero input bias current, auto-zeroed buffer for a sample and hold circuit

Publications (1)

Publication Number Publication Date
CN101826876A true CN101826876A (zh) 2010-09-08

Family

ID=42397185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010139750A Pending CN101826876A (zh) 2009-02-05 2010-02-05 用于采样与保持电路的零输入偏置电流、自动调零缓冲器

Country Status (3)

Country Link
US (1) US20100194447A1 (zh)
CN (1) CN101826876A (zh)
TW (1) TW201044784A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040362A (zh) * 2012-01-12 2014-09-10 阿尔卑斯绿色器件株式会社 电流传感器
CN106257837A (zh) * 2015-06-22 2016-12-28 飞思卡尔半导体公司 用于测试差分模/数转换器的方法及其对应系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103840828B (zh) * 2013-11-18 2016-08-03 中国特种飞行器研究所 一种自动调零电路
US9792964B1 (en) 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer
WO2018148921A1 (zh) * 2017-02-17 2018-08-23 深圳市汇顶科技股份有限公司 相关双采样积分电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152659A (en) * 1977-09-23 1979-05-01 Analogic Corporation Low noise differential amplifier
US4276513A (en) * 1979-09-14 1981-06-30 John Fluke Mfg. Co., Inc. Auto-zero amplifier circuit with wide dynamic range
EP0546173B1 (en) * 1991-07-01 1997-03-05 Koninklijke Philips Electronics N.V. Tone receiver comprising a switch capacitor zero crossing detector
TWI313101B (en) * 2006-03-24 2009-08-01 Sunplus Technology Co Ltd Op driver with the function of canceling op offset

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040362A (zh) * 2012-01-12 2014-09-10 阿尔卑斯绿色器件株式会社 电流传感器
CN104040362B (zh) * 2012-01-12 2016-05-04 阿尔卑斯绿色器件株式会社 电流传感器
CN106257837A (zh) * 2015-06-22 2016-12-28 飞思卡尔半导体公司 用于测试差分模/数转换器的方法及其对应系统
CN106257837B (zh) * 2015-06-22 2021-06-29 恩智浦美国有限公司 用于测试差分模/数转换器的方法及其对应系统

Also Published As

Publication number Publication date
US20100194447A1 (en) 2010-08-05
TW201044784A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
US7336123B2 (en) Chopper amplifier circuit apparatus operable at low voltage utilizing switched operational amplifier
US7764118B2 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
Khateb Bulk-driven floating-gate and bulk-driven quasi-floating-gate techniques for low-voltage low-power analog circuits design
US20080106330A1 (en) Feedback amplifier circuit operable at low voltage by utilizing switched operational amplifier and chopper modulator
CN103095302B (zh) 一种应用于高速高精度电路的采样保持电路
US8072262B1 (en) Low input bias current chopping switch circuit and method
CN101826876A (zh) 用于采样与保持电路的零输入偏置电流、自动调零缓冲器
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
CN102916664A (zh) 通过交换跨导单元的运算放大器共享
US20160233833A1 (en) Apparatus and system for rail-to-rail amplifier
CN101262206A (zh) 放大电路
US20140266445A1 (en) Low-Power Inverter-Based Differential Amplifier
US7394309B1 (en) Balanced offset compensation circuit
CN101841308A (zh) 一种高性能运算放大器的结构
US6954169B1 (en) 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique
WO2008042188A2 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
US20200274542A1 (en) Low power high bandwidth high speed comparator
EP3576301A1 (en) Buffer amplifier circuit
Bahmani et al. A highly linear pseudo-differential transconductance [CMOS OTA]
Witte et al. A chopper and auto-zero offset-stabilized CMOS instrumentation amplifier
EP3661054B1 (en) Preamplifier circuit with floating transconductor
JPH0845298A (ja) 差動サンプル・ホールド回路
US20130241637A1 (en) Auto-Zeroed Amplifier with Low Input Leakage
JP2008259090A (ja) 増幅回路及び増幅回路装置
IT9022270A1 (it) Metodo per la compensazione dell'errore di clockfeedthrough in circuiti a capacita' commutate.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100908