CN206878804U - 逐次逼近型模数转换器 - Google Patents
逐次逼近型模数转换器 Download PDFInfo
- Publication number
- CN206878804U CN206878804U CN201720671725.2U CN201720671725U CN206878804U CN 206878804 U CN206878804 U CN 206878804U CN 201720671725 U CN201720671725 U CN 201720671725U CN 206878804 U CN206878804 U CN 206878804U
- Authority
- CN
- China
- Prior art keywords
- mentioned
- reference voltage
- array
- converter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型提供一种能够进行自检测的逐次逼近型模数转换器。逐次逼近型模数转换器，包括：基准信号产生器，产生基准电压；数模转换器，接收上述基准信号产生器产生的基准电压，基于输入的第一模拟信号、第二模拟信号和上述基准电压，输出第一电平电压和第二电平电压；比较器，比较上述第一电平电压和第二电平电压，输出比较信号；和数字逻辑，基于上述比较信号，输出数字数据，该数字逻辑包括：数据产生器，在该逐次逼近型模数转换器进行自检测时，产生数据来代替上述第一模拟信号和第二模拟信号的输入。
Description
技术领域
本实用新型涉及能够进行自检测的逐次逼近型模数转换器(SuccessiveApproximation Register Analog to digital Converter)。
背景技术
模数转换器(Analog to digital Converter)输入模拟信号，经过一系列处理后输出数字信号，输出的数字信号可被供给至用于各种领域的芯片中。根据应用领域的不同，一个芯片可包括一个模数转换器，也可以包括多个模数转换器。在包括多个模数转换器的情况下，需要可在低电力下工作的模数转换器，因此具备这种特性的逐次逼近型模数转换器备受关注。逐次逼近型模数转换器具备反复利用一个比较器的结构，与流水线型(Pipeline)模数转换器等其他类型的模数转换器相比，只需要简单的模拟电路，因此能够实现低电力的模数转换器。
通常，检测模数转换器是否有故障时，使用向模数转换器输入模拟信号后将其变换成数字信号并读取的方法，这种方法需要由外部装置产生模拟信号，并且需要通过焊盘(pad)向模数转换器输入该模拟信号。因此，这种检测模数转换器的方法耗时较长，且费用也高。
实用新型内容
本实用新型为了解决上述的问题而完成，目的在于，提供一种在芯片内部内置进行自检测的电路，从而无需外部装置即可进行自检测的逐次逼近型模数转换器。
为了达到上述目的，本实用新型的逐次逼近型模数转换器包括：基准信号产生器，产生基准电压；数模转换器，接收上述基准信号产生器产生的基准电压，基于输入的第一模拟信号、第二模拟信号和上述基准电压，输出第一电平电压和第二电平电压；比较器，比较上述第一电平电压和第二电平电压，输出比较信号；和数字逻辑，基于上述比较信号，输出数字数据，该数字逻辑包括：数据产生器，在该逐次逼近型模数转换器进行自检测时，产生数据来代替上述第一模拟信号和第二模拟信号的输入。
优选地，上述数据产生器产生的上述数据包括逻辑相反的一对数据。
优选地，上述基准电压包括第一基准电压、第二基准电压和第三基准电压。
优选地，上述数模转换器包括：第一变换部，包括对上述第一模拟信号进行采样的第一电容器阵列；和第二变换部，包括对上述第二模拟信号进行采样的第二电容器阵列，上述第一电容器阵列和第二电容器阵列中，各电容器的一端输入上述第一模拟信号或第二模拟信号，另一端输入上述第三基准电压。
优选地，上述第一变换部还包括：第一开关阵列，将上述第一模拟信号供给到上述第一电容器阵列；第二开关阵列，将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列；以及第三开关阵列，进行自检测时，基于来自上述数据产生器的数据将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列，上述第二变换部包括：第四开关阵列，将上述第二模拟信号供给到上述第二电容器阵列；第五开关阵列，将上述第一基准电压和第二基准电压中的一个供给到上述第二电容器阵列；以及第六开关阵列，进行自检测时，基于来自上述数据产生器的数据将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列，进行自检测时，断开上述第一开关阵列和第四开关阵列，接通上述第三开关阵列和第六开关阵列。
优选地，上述第三开关阵列和第六开关阵列中的各开关元件通过两个单元开关的串联连接构成。
优选地，本实用新型的逐次逼近型模数转换器，还包括：时钟产生器，产生时钟信号，并将该时钟信号输入至数字逻辑，上述数字逻辑基于该时钟信号，产生采样时钟、控制上述数模转换器的控制信号和输入至上述比较器的变换时钟。
优选地，上述第一基准电压等于或略大于接地电压，上述第二基准电压等于或略小于电源电压，上述第三基准电压是上述第一基准电压与上述第二基准电压的平均值。
附图说明
图1是表示本实用新型的逐次逼近型模数转换器的框图。
图2是表示本实用新型的数模转换器在工作模式下的电路结构示意图。
图3是表示本实用新型的逐次逼近型模数转换器的自检测特性的框图。
图4是表示本实用新型的数模转换器在自检测模式下的电路结构示意图。
图5是表示本实用新型的数模转换器进行自检测的其他电路结构示意图。
具体实施方式
在以下说明中，特定的结构及说明仅仅是为了更容易理解本实用新型而进行的说明，本实用新型能够以各种方式实施，并不限于本说明书记载的方式。另外，在不超出本实用新型的技术思想的范围内，可对本实用新型实施各种变更、改良等，这些变更、改良均包含在本实用新型的保护范围内。
此外，在以下说明中使用的“第一”、“第二”等用语可说明具体的构成要素，但是这些用语并不限定这些构成要素。这些用语仅用于区分各构成要素。另外，本说明书使用的某一构成要素与另一构成要素连接或相连，可以表示两者的直接连接，也可以表示两者的间接连接。
以下，参照附图来说明本实用新型的具体实施方式。
图1是表示本实用新型的逐次逼近型模数转换器的框图。如图1所示，N比特的逐次逼近型模数转换器10包括基准信号产生器100、时钟产生器200、数模转换器(DAC)300、比较器400和数字逻辑500，数字逻辑500包括用于逐次逼近型模数转换器10的自检测的数据产生器510，关于数据产生器510将后述。逐次逼近型模数转换器10可输入单端信号(single-ended signal)，也可以输入差分信号(differential signal)。通常，为了使逐次逼近型模数转换器对共模噪声不敏感，使用差分信号。在本实施方式中，以输入差分信号为例进行说明。
逐次逼近型模数转换器10的工作原理如下：由最高位的比特开始，数字逻辑500设最高位比特为1，通过比较器200比较数模转换器300的输出和输入电压，如果输入电压较大，则最高位比特是1，否则是0；然后设下一个最高位的比特为1，再进行比较，如果输入电压较大，则此比特为1，否则为0；依此类推到最后的比特。
基准信号产生器100产生第一基准电压VREFB、第二基准电压VREFT和第三基准电压VREFM。第一基准电压VREFB可以是接地电压Vss，也可以是比接地电压Vss大的电压，第二基准电压VREFT可以是电源电压Vdd，也可以是比电源电压Vdd小的电压。例如，电源电压Vdd＝1.8V、接地电压Vss＝0时，可将第一基准电压VREFB设为0.3V、第二基准电压VREFT设为1.5V。由于电源电压的噪声比较大，因此通过基准信号产生器100产生稳定的第一至第三基准电压。当然，基准电压也可以直接使用电源电压Vdd和接地电压Vss。
第一基准电压VREFB、第二基准电压VREFT和第三基准电压VREFM满足以下关系。
时钟产生器200产生时钟信号，并将所产生的时钟信号输出至数字逻辑500。数字逻辑500基于时钟产生器200产生的时钟信号，产生采样时钟CLKs、变换时钟CLKc、控制信号CTRL。
在通常的工作模式下，在采样期间，数模转换器300输入第一模拟输入电压Vinp和第二模拟输入电压Vinn，基于采样时钟CLKs，对第一模拟输入电压Vinp和第二模拟输入电压Vinn进行采样。并且，数模转换器300基于从基准信号产生器100输入的第一基准电压VREFB与第二基准电压VREFT，向比较器400输出第一电平电压Vp1和第二电平电压Vn1。
比较器400基于从数字逻辑500输入的变换时钟CLKc，比较第一电平电压Vp1和第二电平电压Vn1。数字逻辑500根据比较器400的比较结果，依次将控制信号CTRL变换成高电平或低电平，从而获得N比特的数字信号输出。
图2是表示图1的数模转换器300在工作模式下的电路结构示意图，示出了8比特(即N＝8)的例子。
如图2所示，数模转换器300包括第一变换部310和第二变换部320，第一变换部310包括第一电容阵列311(C11～C18和CD1)、第一开关阵列312(Ss10～Ss18)、第二开关阵列313(SC11～SC18)。同样地，第二变换部320包括第二电容阵列321(C21～C28和CD2)、第四开关阵列322(Ss20～Ss28)、第五开关阵列323(SC21～SC2N)。另外，如图4所示，第一变换部310还包括用于逐次逼近型模数转换器10的自检测的第三开关阵列312′、314(Ss′10～Ss′18和SD11～SD1N)，第二变换部320还包括用于逐次逼近型模数转换器10的自检测的第六开关阵列322′、324(Ss′20～Ss′28和SD21～SD2N)，关于第三开关阵列和第六开关阵列将后述。这里，第一变换部310和第二变换部320的结构相似，动作也相似。第一变换部310和第二变换部320完成采样并进行处理后分别输出第一电平电压Vp1、第二电平电压Vn1。
具体而言，如图2所示，第一电容阵列311包括N个(在图2中N＝8)电容C11～C1N和第一电容CD1。若将电容对应的比特设为j(j是1～N的整数)，则对应于j比特的电容的容量是2j-1C。即，对应于最低位的比特(LSB)(j＝1)的电容的容量是20C(＝C)，对应于最高位的比特(MSB)(j＝N)的电容的容量是2N-1C(在图2中C18的容量是128C)。第一电容CD1的容量与对应于最低位电容的容量相同，在输入第一模拟输入电压Vinp时，通过第一使能开关SSTART1，第一电容CD1被连接至第一基准电压VREFB，通过采样开关Ss10输入第一模拟输入电压Vinp。
第一开关阵列312包括N个(在图2中N＝8)采样开关Ss11～Ss1N和Ss10，响应于采样时钟CLKs，电容C11～C1N通过采样开关Ss11～Ss1N对第一模拟输入电压Vinp进行采样。
第二开关阵列313包括N个(在图2中N＝8)开关SC11～SC1N，响应于控制信号CTRL，将第一基准电压VREFB和第二基准电压VREFT中的一个供给到第一电容器阵列311。
如图2所示，在第一电容阵列311的与第一开关阵列312和第二开关阵列313相连的一端的相反侧，通过开关Scm1连接有第三基准电压VREFM，在采样时钟CLKs为高电平时，输入该第三基准电压VREFM。
此外，如图2所示，在第二变换部320中，同样地，第二电容阵列321包括N个(在图2中N＝8)电容C21～C2N和第二电容CD2，第四开关阵列322包括N个(在图2中N＝8)采样开关Ss21～Ss2N和Ss20，第五开关阵列323包括N个(在图2中N＝8)开关SC21～SC2N。在输入第二模拟输入电压Vinn时，通过第二使能开关SSTART2，第二电容CD2被连接至第二基准电压VREFT，通过采样开关Ss20输入第二模拟输入电压Vinn。如图2所示，在第二变换部320中，第一基准电压VREFB、第二基准电压VREFT的连接与第一变换部310相反。另外，在第二电容阵列321的与第四开关阵列322和第五开关阵列323相连的一端的相反侧，通过开关Scm2连接有第三基准电压VREFM。在第二变换部320中，除了第一基准电压VREFB、第二基准电压VREFT的连接与第一变换部310相反以外，其他动作与第一变换部310相似，因此省略详细说明。
图3是表示本实用新型的逐次逼近型模数转换器10的自检测特性的框图。在自检测模式下，逐次逼近型模数转换器10无需从外部输入模拟电压，而是在采样期间，输入由数字逻辑500的数据产生器510产生的一对数据Din[N-1：0]和Din_B[N-1：0]。这里，Din[N-1：0]和Din_B[N-1：0]的逻辑相反。
图4是表示图3中的数模转换器300在自检测模式下的电路结构示意图，在图4中仅示出了数模转换器300在自检测模式下的信号路径。
如图4所示，进入自检测模式时，在采样期间，在第一变换部310中，第一开关阵列312被断开，第三开关阵列312′、314与第一电容阵列311连接，向第一电容阵列311输入第一基准电压VREFB和第二基准电压VREFT的中的一个。此外，在从数据产生器510输入上述一对数据时，通过第一使能开关SSTART1，第一电容CD1被连接至第一基准电压VREFB，通过采样开关Ss′10输入第三基准电压VREFM。同样地，在第二变换部320中，第四开关阵列322被断开，第六开关阵列322′、324与第二电容阵列321连接，向第二电容阵列321输入第二基准电压VREFT和第一基准电压VREFB中的一个。另外，在从数据产生器510输入上述一对数据时，通过第二使能开关SSTART2，第二电容CD2被连接至第二基准电压VREFT，通过采样开关Ss′20输入第三基准电压VREFM。
具体是，如图4所示，第三开关阵列312′包括N个采样开关Ss′11～Ss′1N和Ss′10，第六开关阵列322′包括N个采样开关Ss′20～Ss′2N和Ss′20，同时，第三开关阵列314包括N个开关SD11～SD1N，第六开关阵列324包括N个开关SD21～SD2N(在图4中N＝8)。各采样开关Ss′1j(Ss′2j)与开关SD1j(开关SD2j)串联连接，例如，在Din为高电平且Din_B为低电平时向电容C1j输入第二基准电压VREFT，在Din为低电平且Din_B为高电平时向电容C1j输入第一基准电压VREFB(j是1～N的整数)，对于电容C2j也是如此。
除了采样期间的动作以外，自检测模式的其他动作与工作模式的动作相同。经过一系列处理后，DAC300输出第三电平电压Vp2和第四电平电压Vn2。
比较器400基于变换时钟CLKc，比较第三电平电压Vp2和第四电平电压Vn2。数字逻辑500根据比较器400的比较结果，依次将控制信号CTRL变换成高电平或低电平，获得数据输出Dout[N-1：0]。判断Dout[N-1：0]与Din[N-1：0]是否相同，即可判定逐次逼近型模数转换器10有无故障。
在以上实施方式中，示出了第三开关阵列312′、314、第六开关阵列322′、324中，对应每个电容，例如C1j(j是1～N的整数)，串联连接了采样开关Ss′1j与开关SD1j，但是本实用新型并不限于此。
在本实用新型的另一实施方式中，如图5所示，例如相对于电容C1j，也可以使采样时钟CLKs和数据Din[N-1：0]/Din_B[N-1：0]分别经过一个与门逻辑之后输出Din_A[N-1：0]/Din_AB[N-1：0]，然后经由一个开关SD′1j来输入第一基准电压VREFB和第二基准电压VREFT的中的一个。通过这种结构，进行自检测时，相对于一个电容，在采样期间输入基准电压时可以仅使用一个开关。
以下，说明自检测原理。
电容的电荷量可通过Q＝CV来计算。在通常的工作模式下，在采样时钟CLKs为高电平时，第一变换部310的第一电容阵列311中的各电容C11～C1N的一端输入第一模拟输入电压Vinp，另一端连接有第三基准电压VREFM，因此相对于第一模拟输入电压Vinp的电荷量可由下式(2)表示。
Qinp＝2N×C(Vinp-VREFM) (2)
同理，在通常的工作模式下，在采样时钟CLKs为高电平时，第二变换部320的第二电容阵列321中的各电容C21～C2N的一端输入第二模拟输入电压Vinn，另一端连接有第三基准电压VREFM，因此相对于第二模拟输入电压Vinn的电荷量可由下式(3)表示。
Qinn＝2N×C(Vinn-VREFM) (3)
因此，各电容上储存的电荷总量可由下式(4)表示。
QIN＝Qinp-Qinn＝2N×CVIN (4)
这里，VIN＝Vinp-Vinn。
在自检测模式下，在采样期间，各电容根据一对数据Din[N-1：0]/Din_B[N-1：0]的值，输入第一基准电压VREFB或第二基准电压VREFT。因此，相对于第一基准电压VREFB或第二基准电压VREFT的输入，第一变换部310的各电容C11～C1N的电荷量可由下式(5)表示，第二变换部320的各电容C21～C2N的电荷量可由下式(6)表示。
Qinp＝M×C(VREFT-VREFM)+N×C(VREFB-VREFM) (5)
Qinn＝M×C(VREFB-VREFM)+N×C(VREFT-VREFM) (6)
因此，各电容上储存的电荷总量可由下式(7)表示。
这里，M+N＝2N-1。
由此可知，若逐次逼近型模数转换器10无故障，则Dout[N-1：0]应与Din[N-1：0]完全相同，但如果有故障，Dout[N-1：0]会不同于Din[N-1：0]，有可能是偏离了Din[N-1：0]的值，也有可能是完全不同于Din[N-1：0]的值。因此，当存在故障时，通过比较Din[N-1：0]与Dout[N-1：0]，可判定模数转换器的哪个部分出现了故障。
另外，用于自检测的数据Din[N-1：0]是数字逻辑500生成的值，因此可以是以一个码为单位变换图案来输入的值，也可以是阶梯式变化的图案，还可以是三角波或正弦波这样的图案。因此，可根据用户的需求，自由选择用于自检测的数据Din[N-1：0]。
根据本实用新型，在检测逐次逼近型模数转换器是否有故障时，不需要外部的模拟信号输入装置，能够在无外部模拟信号输入的情况下，在内部完成自检测，从而判断逐次逼近型模数转换器有无故障。因此，能够缩短检测时间，同时能够减少检测费用。另外，用于自检测的输入信号来自模数转换器内部的数字逻辑，因此能够对多种输入图案进行检测。
以上详细说明了本实用新型的实施方式，但是本实用新型并不限于以上的实施方式，在本实用新型的技术思想范围内进行的变更、改进等均在本实用新型的保护范围之内。
Claims (7)
1.一种逐次逼近型模数转换器，包括：
基准信号产生器，产生基准电压；
数模转换器，接收上述基准信号产生器产生的基准电压，基于输入的第一模拟信号、第二模拟信号和上述基准电压，输出第一电平电压和第二电平电压；
比较器，比较上述第一电平电压和第二电平电压，输出比较信号；和
数字逻辑，基于上述比较信号，输出数字数据，
该数字逻辑包括：数据产生器，在该逐次逼近型模数转换器进行自检测时，产生数据来代替上述第一模拟信号和第二模拟信号的输入。
2.根据权利要求1所述的逐次逼近型模数转换器，其中，
上述数据产生器产生的上述数据包括逻辑相反的一对数据。
3.根据权利要求1所述的逐次逼近型模数转换器，其中，
上述基准电压包括第一基准电压、第二基准电压和第三基准电压。
4.根据权利要求3所述的逐次逼近型模数转换器，其中，
上述数模转换器包括：
第一变换部，包括对上述第一模拟信号进行采样的第一电容器阵列；和
第二变换部，包括对上述第二模拟信号进行采样的第二电容器阵列，
上述第一电容器阵列和第二电容器阵列中，各电容器的一端输入上述第一模拟信号或第二模拟信号，另一端输入上述第三基准电压。
5.根据权利要求4所述的逐次逼近型模数转换器，其中，
上述第一变换部还包括：第一开关阵列，将上述第一模拟信号供给到上述第一电容器阵列；第二开关阵列，将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列；以及第三开关阵列，进行自检测时，基于来自上述数据产生器的数据将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列，
上述第二变换部包括：第四开关阵列，将上述第二模拟信号供给到上述第二电容器阵列；第五开关阵列，将上述第一基准电压和第二基准电压中的一个供给到上述第二电容器阵列；以及第六开关阵列，进行自检测时，基于来自上述数据产生器的数据将上述第一基准电压和第二基准电压中的一个供给到上述第一电容器阵列，
进行自检测时，断开上述第一开关阵列和第四开关阵列，接通上述第三开关阵列和第六开关阵列。
6.根据权利要求5所述的逐次逼近型模数转换器，其中，
上述第三开关阵列和第六开关阵列中的各开关元件通过两个单元开关的串联连接构成。
7.根据权利要求1至6中任一项所述的逐次逼近型模数转换器，还包括：
时钟产生器，产生时钟信号，并将该时钟信号输入至数字逻辑，
上述数字逻辑基于该时钟信号，产生采样时钟、控制上述数模转换器的控制信号和输入至上述比较器的变换时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720671725.2U CN206878804U (zh) | 2017-06-09 | 2017-06-09 | 逐次逼近型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720671725.2U CN206878804U (zh) | 2017-06-09 | 2017-06-09 | 逐次逼近型模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206878804U true CN206878804U (zh) | 2018-01-12 |
Family
ID=61332868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720671725.2U Expired - Fee Related CN206878804U (zh) | 2017-06-09 | 2017-06-09 | 逐次逼近型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206878804U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107171667A (zh) * | 2017-06-09 | 2017-09-15 | 江西联智集成电路有限公司 | 逐次逼近型模数转换器及其自检测方法 |
-
2017
- 2017-06-09 CN CN201720671725.2U patent/CN206878804U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107171667A (zh) * | 2017-06-09 | 2017-09-15 | 江西联智集成电路有限公司 | 逐次逼近型模数转换器及其自检测方法 |
| CN107171667B (zh) * | 2017-06-09 | 2023-07-28 | 江西联智集成电路有限公司 | 逐次逼近型模数转换器及其自检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105375925B (zh) | 伪差分电容型逐次逼近模数转换器 | |
| CN1732624B (zh) | 可编程输入范围sar adc | |
| CN103580695B (zh) | 预测性逐渐逼近式模拟数字转换装置及其方法 | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| CN103916127B (zh) | 模拟/数字转换器 | |
| CN101657970B (zh) | 模数转换器 | |
| CN102201812B (zh) | 循环a/d转换器 | |
| CN104685790B (zh) | 用于减小流水线型adc的面积和功率的电路和方法 | |
| CN103518329A (zh) | 预充电电容数模转换器 | |
| CN106796259A (zh) | 电容检测电路及其控制方法 | |
| JPH0456519A (ja) | Ａ／ｄ変換器 | |
| CN102970038A (zh) | 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法 | |
| CN111711453B (zh) | 逐次逼近型模数转换器 | |
| CN104716961A (zh) | 逐步逼近式模拟数字转换器 | |
| CN206878804U (zh) | 逐次逼近型模数转换器 | |
| CN107171667A (zh) | 逐次逼近型模数转换器及其自检测方法 | |
| CN108988859A (zh) | 基于冗余位的比较器失调电压校准方法 | |
| CN104135291B (zh) | 一种以脉冲充电形式实现的连续接近式寄存器模数转换器 | |
| CN101394183B (zh) | 模数直算转换法与模拟-数字级联转换器及其应用 | |
| CN106301368A (zh) | 用于测试模/数转换器的方法及其系统 | |
| CN103746693A (zh) | 一种消除电容失配误差的校准电路 | |
| CN1671054B (zh) | 用于低非线性度模－数转换器的器件与方法 | |
| CN105375926B (zh) | 伪差分电容型逐次逼近模数转换器 | |
| CN110176930A (zh) | 测量传输曲线跳变高度的多位分辨率子流水线结构 | |
| US20120133541A1 (en) | Analog-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180112 |