CN103580695B

CN103580695B - 预测性逐渐逼近式模拟数字转换装置及其方法

Info

Publication number: CN103580695B
Application number: CN201310038705.8A
Authority: CN
Inventors: 蔡任桓; 黄柏钧; 黄诗雄
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2012-08-03
Filing date: 2013-01-31
Publication date: 2017-02-01
Anticipated expiration: 2033-01-31
Also published as: TW201407964A; CN103580695A; US8963761B2; TWI514777B; US20140035771A1

Abstract

本发明公开了一种预测性逐渐逼近式模拟数字转换装置及其方法，其依据小于或等于1/2最小有效位元所表示的电压增量的一阈值检测比较器的二输入信号的差值。当第一模拟信号和第二模拟信号的差值小于此阈值时，检测电路致使数字信号中对应差值所属的比较周期的位元强制决定为第一数值并预测剩余位元数值。本发明的预测性逐渐逼近式模拟数字转换装置及其方法来进行逐渐逼近式模拟数字转换，能够增快传统SAR ADC的速度，但不用增加多余比较周期(即，位元周期)，也不需要校正三个比较器之前的偏移问题。

Description

预测性逐渐逼近式模拟数字转换装置及其方法

技术领域

本发明有关模拟至数字转换器(analog-to-digital converter；ADC)，特别是一种预测性逐渐逼近式模拟数字转换器。

背景技术

模拟至数字转换器有多种架构，例如：快闪式(flash)ADC、管路式(pipelined)ADC、逐渐逼近式(successive-approximation-register；SAR)ADC等。这些架构各有各的优点，通常会依据不同的应用需求来选定。其中，逐渐逼近式ADC较其他架构消耗较低功率、较小面积及较低成本。

传统上，SAR ADC都是采用二元搜索演算法(binary search algorithm)来得到与输入信号相匹配的数字输出码。在转换过程中，根据每一次比较器的比较结果，SAR ADC中的数字模拟转换电路通常都需要加或减掉一个二进制比例的电压，到最后一个位元周期(bit cycle)结束之后，输入信号与参考电压的差距就会小于一个最低有效位元(leastsignificant bit；LSB)。然而，在过程中有可能把一个大电压加到一个原本很小的电压差，然后又要慢慢把电压差缩小，这样会造成很多不必要的功耗与能量的浪费。并且，此架构需要较多的时脉周期(即，位元周期)才能产出输出，因此较不利于高速操作。

对于增快SAR ADC的速度，有几个目前已知的技术。一种技术是采用每次周期解出超过一个位元的方式。于此方式中，于每个时脉周期采用三个比较器来一次解出两个位元，因此对于8位元的SAR ADC可以用四个时脉周期来完成转换而不需要八个时脉周期。另一种技术是利用错误补偿来容忍稳定误差(settling error)，因此可以加快每个比较的时脉周期，在DAC的电压还没完全稳定前，便可以进行比较。再一种技术是利用次二进位的SAR ADC来容忍稳定误差，以加快SAR ADC的速度。

发明内容

本发明的目的在于提供一种预测性逐渐逼近式模拟数字转换装置及其方法。

在一实施例中，一种预测性逐渐逼近式模拟数字转换装置包括：一逐渐逼近式模拟数字转换器以及一检测电路。逐渐逼近式模拟数字转换器包括：第一比较器、数字模拟转换器以及逐渐逼近式控制电路。

第一比较器具有一第一输入端、一第二输入端及一输出端。第一比较器的第一输入端用以接收一第一模拟信号，而第一比较器的第二输入端用以接收一第二模拟信号。数字模拟转换器电性连接第一比较器的第二输入端。逐渐逼近式控制电路耦接数字模拟转换器的控制端及第一比较器的输出端。

逐渐逼近式控制电路用以使用逐渐逼近式演算法控制数字模拟转换器的输出，并且依据第一比较器的比较结果产生一数字信号。当第一模拟信号和第二模拟信号的差值小于一阈值时，检测电路致使数字信号中对应差值所属的比较周期的位元强制决定为一第一数值。其中，阈值是小于或等于一个最小有效位元所表示的电压增量的一半。

在一实施例中，一种预测性逐渐逼近式模拟数字转换装置包括：一逐渐逼近式模拟数字转换器以及一检测电路。逐渐逼近式模拟数字转换器包括：放大器、第一比较器、数字模拟转换器以及逐渐逼近式控制电路。

放大器用以以相同放大倍率放大一第一模拟信号和一第二模拟信号。第一比较器具有一第一输入端、一第二输入端及一输出端。第一比较器的第一输入端用以接收放大后的第一模拟信号，而第一比较器的第二输入端用以接收放大后的第二模拟信号。数字模拟转换器电性连接第一比较器的第二输入端。逐渐逼近式控制电路耦接数字模拟转换器的控制端及第一比较器的输出端。

逐渐逼近式控制电路用以使用逐渐逼近式演算法控制数字模拟转换器的输出，并且依据第一比较器的比较结果产生一数字信号。当放大后的第一模拟信号和放大后的第二模拟信号的差值小于放大倍率的阈值时，检测电路致使数字信号中对应差值所属的比较周期的位元强制决定为一第一数值。其中，阈值是小于或等于一个最小有效位元所表示的电压增量的一半。

在一实施例中，一种预测性逐渐逼近式模拟数字转换方法，包括：于各个比较周期利用一比较器比较一第一模拟信号和一第二模拟信号、于各个比较周期以逐渐逼近式演算法提供对应的第二模拟信号、依据比较器的比较结果产生一数字信号、于各个比较周期依据一阈值检测第一模拟信号和第二模拟信号的差值，以及当差值小于阈值时，将数字信号中对应差值所属的比较周期的位元强制决定为一第一数值。其中，阈值是小于或等于一个最小有效位元所表示的电压增量的一半。

在一实施例中，一种预测性逐渐逼近式模拟数字转换方法，包括：于各个比较周期以相同放大倍率放大一第一模拟信号和一第二模拟信号、于各个比较周期利用一比较器比较放大后的第一模拟信号和放大后的第二模拟信号、于各个比较周期以逐渐逼近式演算法提供对应的第二模拟信号、依据比较器的比较结果产生一数字信号、于各个比较周期依据放大倍率的一阈值检测第一模拟信号和第二模拟信号的差值，以及当差值小于放大倍率的阈值时，将数字信号中对应差值所属的比较周期的位元强制决定为一第一数值。其中，阈值是小于或等于一个最小有效位元所表示的电压增量的一半。

综上所述，应用根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法来进行逐渐逼近式模拟数字转换，得以于增快传统SAR ADC的速度，但不用增加多余比较周期(即，位元周期)，也不需要校正三个比较器之前的偏移问题(offset)。

附图说明

图1为根据本发明的预测性逐渐逼近式模拟数字转换装置中一实施例的逐渐逼近式模拟数字转换器(SAR ADC)的示意图。

图2为图1的逐渐逼近式模拟数字转换器的第一实施例的操作示意图。

图3为图1的逐渐逼近式模拟数字转换器的第二实施例的操作示意图。

图4为图1的SAR ADC的转换曲线的示意图。

图5A为图1的SAR ADC的第三实施例的操作示意图。

图5B为图1的SAR ADC的第四实施例的操作示意图。

图6为图1的比较器的输出的一实施例的示意图。

图7为根据本发明的预测性逐渐逼近式模拟数字转换装置中检测电路的一实施例的示意图。

图8为根据本发明第一实施例的预测性逐渐逼近式模拟数字转换装置的示意图。

图9为根据本发明第二实施例的预测性逐渐逼近式模拟数字转换装置的示意图。

图10为根据本发明第三实施例的预测性逐渐逼近式模拟数字转换装置的示意图。

图11为根据本发明第四实施例的预测性逐渐逼近式模拟数字转换装置的示意图。

图12为根据本发明第五实施例的预测性逐渐逼近式模拟数字转换装置的示意图。

其中，附图标记说明如下：

110 逐渐逼近式模拟数字转换器；

112 比较器；

114 数字模拟转换器；

116 逐渐逼近式控制电路；

118 取样保持电路；

130 检测电路；

132 加法电路；

134 补偿电路；

136 检测单元；

VCM 共模电压；

Vi 输入电压；

VIP 正参考电压；

VIN 负参考电压；

Bn 位元；

Vth_com 比较电平；

Vth_ms 判别电平；

VLSB 电压增量；

D 宽度；

OUTp 输出；

OUTn 输出；

Nout 输出端；

AMP 前置放大器；

N 位元数；

Vinput 模拟输入信号；

C1 电容；

C2 电容；

C3 电容；

C4 电容；

C5 电容；

C6 电容；

C7 电容；

C8 电容；

C9 电容；

C10 电容；

C11 电容；

C 电容值；

2C 电容值；

4C 电容值；

8C 电容值；

15C 电容值；

16C 电容值；

32C 电容值；

64C 电容值；

128C 电容值；

240C 电容值；

V1 第一模拟信号；

V2 第二模拟信号；

Sp[1:N] 数字输出信号；

Sout[1:N] 数字信号；

Scom[1:N] 补偿信号。

具体实施方式

在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，针对SAR搜寻过程增加预测的功能，如果满足部份条件，强制决定此比较周期的位元数值。并且，更直接预测剩余的位元数值，进而可省下实际花比较周期解出剩余位元的时间。

参照图1，以一个单端输入的三位元SAR ADC 110做例子，其中“VCM”为输入的共模电压、“Vi”为输入电压、“VIP”为正参考电压、“VIN”为负参考电压，以及“C1”和“C2”为SARADC 110中的数字模拟转换器(digital-to-analog converter；DAC)于搜寻过程中所需切换的电容。

参照图2，以进行输入电压Vi的转换为例，在SAR ADC 110的搜寻过程中，最左侧的八个区间表示此三位元SAR ADC的八个量化阶级，以中间虚线表示比较器112判断位元是逻辑1或是逻辑0的比较电平Vth_cmp。当输入电压Vi较比较器112的比较电平Vth_cmp低时，比较器112输出的位元Bn为0；反之，当输入电压Vi较比较电平Vth_cmp高时，则输出的位元Bn为1。其中，n为1、2或3。也就是说，n对应于SAR ADC 110的位元数的正整数。于图2中以实线表示的波形为于SAR ADC110的搜寻过程中输入电压Vi的暂态波形，并且“VLSB”为一个LSB所表示的电压增量。

此输入电压Vi的正常SAR ADC转换后的数字输出信号为[B1,B2,B3]＝[0,1,0]，其中B1为MSB，且B3为LSB。在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，于第二次比较周期，发现比较的输入信号Vi非常接近比较器112的比较电平Vth_cmp，则将此次(第二次)的输出位元(B2)强制给为逻辑1，即P2＝1，并且将剩余的位元(B3)皆预测为逻辑0，即P3＝0，因此产生的数字输出信号为[B1,P2,P3]＝[0,1,0]。换言之，若是经由比较器112的输出或输入发现比较器112的输入为非常接近比较电平Vth_cmp的信号(于此，“非常接近”是指二者的差值小于1/2个LSB量化阶级的大小)，则可以经由强制给输出位元(P(n＝i))的逻辑值并且加上预测剩余的位元(P(n＝i+1)～P(n＝N))，其中N为LSB。因此，可在不损失转换准确性下，略过剩余位元的转换。其中，i为小于或等于最大有效位元(mostsignificant bit；MSB)的正整数。Pn是指强制决定或预测的输出位元，而非比较器112的输出位元(Bn)。

图3显示于SAR ADC110的搜寻过程中输入电压Vi的暂态波形的另一种可能的状况。参照图3，此种状况的输入电压Vi在正常SAR ADC转换后，产生的数字输出信号为[B1,B2,B3]＝[0,0,1]。同样的，在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，于第二次比较周期，比较器112的输入电压Vi非常接近比较器112的比较电平Vth_cmp，因此尽管第二个输出位元(B2)真正比较后的输出应为0，但仍将第二个输出位元(B2)强制为1，即P2＝1，并且将剩余的位元(B3)皆预测为0，即P3＝0，并中断后续的比较周期，此时可以得到数字输出信号为[B1,P2,P3]＝[0,1,0]。虽然以强制决定及预测所得到的数字输出信号([B1,P2,P3]＝[0,1,0])与正常转换所得到的数字输出信号([B1,B2,B3]＝[0,0,1])有一个LSB的差距，但并不会影响到ADC转换的线性度。

图4显示三位元的SAR ADC的转换曲线。参照图4，横轴为模拟输入信号的大小，而纵轴为输出数字码(即，数字输出信号中的对应位元)。偏左侧的阶梯状实线为原本不做预测动作的SAR ADC的理想转换曲线，而偏右侧的阶梯状实线为根据本发明的预测性SAR ADC的理想转换曲线。假设判断比较器112的输入电压是否非常接近的标准为一致且此判断标准为小于一个LSB所表示的电压增量VLSB的一半(例如：小于预测性视窗的宽度D的一半)，则按照此预测性SAR ADC的操作所得到的转换曲线只会得到一个等校大小等于预设性视窗的大小的平移。

至于平移的方向，端看强制的输出位元为0或是1。对于使用二元搜索演算法的SARADC，若是强制为1，则剩余的位元则预测为0；反之，若是强制为0，则剩余的位元则预测为1。因此，SAR ADC的转换不会有线性度的损失。在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，对于使用二元搜寻演算法的SAR ADC，较佳地采用强制决定为1，剩余位元预测为0，如此可较省实现的硬件。

图5A及5B显示于SAR ADC110的搜寻过程中输入电压Vi的暂态波形的又另一种可能的状况。参照图5A及5B，于此，在第一个位元即发生二输入信号很接近的状况，在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，则可以得到所有输出码皆为强制决定或预测而产生的数字输出信号([P1,P2,P3]＝[1,0,0])，但皆不会影响转换的线性度。

在一实施例中，利用比较器112的特性来做逐渐逼近式演算法(SAR)的预测行为。如果比较器112的二输入信号非常接近，则实施前段所描述的强制决定及预测行为，以提早结束SAR ADC的转换操作。至于判断比较器112的输入是否非常接近，可以利用比较器112的双端输出行为来检测得知。参照图6，“OUTp”及“OUTn”为比较器112的两个输出，而“Vth_ms”为亚稳态(meta-stable state)的判别电平；若是比较器112的二输入信号非常的接近，两个输出OUTp、OUTn会经过比较长的时间分开得到一个完整的逻辑1(以高电压电平表示)和逻辑0(以低电压电平表示)。于分开前，两个输出OUTp、OUTn会有段时间处于分不开的状态，一般称之为亚稳态。因此，若能检测到亚稳态的发生即表示比较器112的二输入信号是非常接近的。

在一些实施例中，用以检测亚稳态的检测电路可以利用辅助的比较器，或是一个可分辨同时为高逻辑状态的数字逻辑门，例如：与门(AND gate)或与非门(NAND gate)。在一实施例中，数字逻辑门的二输入端分别接收比较器112的双端输出OUTp、OUTn。以与非门为例，参照图7，动态与非门包括串接在输出端Nout及接地之间的两晶体管M1、M2，且两晶体管M1、M2的控制端分别接收比较器112的双端输出OUTp、OUTn。当动态与非门的输出端Nout输出逻辑0即表示检测到比较器112的输出的亚稳态；同理，以与门为例，当动态与门的输出端Nout输出逻辑1即表示检测到比较器112的输出的亚稳态。

在一些实施例中，参照图8，可于比较器112之前设计一前置放大器AMP，利用前置放大器AMP先将比较器112的二输入信号作相同放大倍率(A)的放大处理。前置放大器AMP将放大后的输入信号提供给比较器112使用并且给检测输入信号大小的检测电路130做输入。通过前置放大器AMP将1个LSB的大小放大至容易检测的范围内，再由放大后的输入信号来判断二输入信号的差值是否小于一阈值。其中，此阈值是小于或等于1个LSB所表示的电压增量的一半。较佳地，此阈值是等于1个LSB所表示的电压增量的一半。在图8中，N表示位元数，而n为不大于N的整数。并且，“C”及“2C”表示对应的电容的电容值。

另外，对于有采用稳态误差(settling error)校正技术的SAR ADC，其强制决定数值的行为和预测数值的行为将视其校正技术增加的冗余周期(redundant cycle)而有所不同，但可以利用一个查找表(lookup table)得到不失去线性度转换的强制决定及预测数值。参照图9，以十位元SAR ADC 110为例，DAC中的电容C1～C11的分配方式使得SAR ADC110有容忍稳定误差的能力，但是此SAR ADC 110在一般演算过程下需要12个比较周期。在根据本发明的预测性逐渐逼近式模拟数字转换装置及其方法中，则可以将发生小于阈值的比较周期所对应的位元以及剩余比较周期所对应的位元强制决定为0，经过容忍稳定误差的校正电路后，先得到原始十位元的数字信号Sout[1:N]，再利用下表一的查找表得到发生小于阈值的比较周期所对应的补偿信号Scom[1:N]，其中补偿信号Scom[1:N]于表一的数值，由左至右为MSB至LSB，并且将补偿信号Scom[1:N]与原始的数字信号Sout[1:N]做相加，而得到等同于前所述的强制决定和预测的行为下的数字输出信号Sp[1:N]，并且不失去线性度。其中，查找表中记录所有比较周期各自对应的补偿信号。“240C”、“128C”、“64C”、“32C”、“16C”、“15C”、“8C”、“4C”、“2C”及“C”表示对应的电容C1～C11的电容值。

表一

在一实施例中，参照第10及11图，预测性逐渐逼近式模拟数字转换装置包括：一逐渐逼近式模拟数字转换器110以及一检测电路130。逐渐逼近式模拟数字转换器110包括：第一比较器112、数字模拟转换器114以及逐渐逼近式控制电路116。

第一比较器112的第一输入端接收一第一模拟信号V1。第一比较器112的第二输入端电性连接数字模拟转换器114的输出端，并且接收数字模拟转换器114的输出(即，第二模拟信号V2)。逐渐逼近式控制电路116耦接数字模拟转换器114的控制端及第一比较器112的输出端。

逐渐逼近式控制电路114使用逐渐逼近式演算法控制数字模拟转换器114的输出。在一实施例中，数字模拟转换器114是在逐渐逼近式控制电路116的控制下，基于模拟输入信号Vinput、共模电压VCM、正参考电压VIP和负参考电压VIN输出第二模拟信号V2。于此，第一模拟信号V1可为共模电压(VCM)，而第二模拟信号V2可为输入电压(Vi)。在一实施例中，数字模拟转换器114包含具有从MSB至LSB的多个位元的电容阵列及耦接电容阵列的开关阵列。而逐渐逼近式控制电路116通过控制开关阵列而逐一调整一预定数目的各位元的电压电平，以致使数字模拟转换器114提供第二模拟信号V2。

并且，逐渐逼近式控制电路116会依据第一比较器112的比较结果产生一数字输出信号Sp[1:N]。于此，Sp[N]为LSB，而Sp[1]为MSB。当检测电路130检测到第一模拟信号V1和第二模拟信号V2的差值小于一阈值时，

检测电路130致使数字输出信号Sp[1:N]中对应差值所属的比较周期的位元Sp[i]强制决定为一第一数值。其中，此阈值是小于或等于1个LSB所表示的电压增量VLSB的一半。较佳地，此阈值是等于1个LSB所表示的电压增量VLSB的一半。

于此，第一比较器112的输出可为单端信号，或者为双端信号。逐渐逼近式演算法可为二元搜索演算法。

在一些实施例中，当差值小于阈值时，检测电路130致使将数字输出信号Sp[1:N]中低于对应差值所属的比较周期(i)的位元Sp[i+1:N]的各个位元强制决定为一第二数值。其中，第一数值与第二数值为相反数，例如：0和1。

在一些实施例中，当差值小于阈值时，检测电路130致动逐渐逼近式控制电路116以停止后续比较运作。

在一些实施例中，参照图10，检测电路130能通过检测第一模拟信号V1和第二模拟信号V2来得知第一模拟信号V1和第二模拟信号V2的差值是否小于阈值。其中，此阈值是小于或等于1个LSB所表示的电压增量VLSB的一半。较佳地，此阈值是等于1个LSB所表示的电压增量VLSB的一半。

于此，检测电路130可包括第二比较器。第二比较器的第一差动输入端分别电性连接第一比较器112的第一输入端和第二输入端。第二比较器的第二差动输入端则接收阈值。若以阈值为1/2电压增量VLSB为例，第二比较器的第二差动输入端即是接收具有1/2电压增量VLSB的电压信号。

在一些实施例中，参照图11，检测电路130能通过检测第一比较器112的输出OUTp、OUTn的亚稳态来得知第一模拟信号V1和第二模拟信号V2的差值是否小于一阈值。其中，此阈值是小于或等于一个LSB所表示的电压增量VLSB的一半。较佳地，此阈值是等于1个LSB所表示的电压增量VLSB的一半。在一些实施例中，检测电路130可包括第二比较器。第二比较器的输入端分别接收第一比较器112的输出OUTp、OUTn。在一些实施例中，检测电路130可包括数字逻辑门。数字逻辑门的输入端分别接收第一比较器112的输出OUTp、OUTn。

参照图12，逐渐逼近式模拟数字转换器110采用稳态误差校正技术。于此，数字模拟转换器114是在逐渐逼近式控制电路114的控制下，基于共模电压VCM、正参考电压VIP和负参考电压VIN输出第二模拟信号V2。并且，第一模拟信号V1是取样保持电路118在逐渐逼近式控制电路114的控制下，进行模拟输入信号Vinput的取样保持处理而产生。于此，第一模拟信号V1可为输入电压(Vi)，而第二模拟信号V2可相应于共模电压(VCM)。

在此实施例中，检测电路130包括加法电路132、补偿电路134以及检测单元136。

加法电路132的第一输入端耦接逐渐逼近式控制电路114的输出端，以接收逐渐逼近式控制电路114输出的数字信号Sout[1:N]。加法电路132的第二输入端耦接补偿电路134的输出端。加法电路132的控制端耦接检测单元136的输出端。

补偿电路134依据记录多个比较周期分别对应的多个补偿信号Scom[1:N]的查找表于各比较周期输出对应的补偿信号Scom[1:N]给加法电路132。于此，补偿电路134可通过逐渐逼近式控制电路114得知当前执行的比较周期，并且从查找表中取得对应当前比较周期的补偿信号Scom[1:N]。

检测单元136能通过检测第一比较器112的输入(第一模拟信号V1和第二模拟信号V2)或输出OUTp、OUTn来得知第一模拟信号V1和第二模拟信号V2的差值是否小于一阈值。其中，此阈值是小于或等于一个LSB所表示的电压增量VLSB的一半。较佳地，此阈值是等于1个LSB所表示的电压增量VLSB的一半。

当第一模拟信号V1和第二模拟信号V2的差值小于阈值时，检测单元136致动加法电路132将接收到的数字信号Sout[1:N]与补偿信号Scom[1:N]相加以产生一数字输出信号Sp[1:N]。其中，数字输出信号Sp[1:N]中差值所属的比较周期(i)所对应的位元Sp[i]为第一数值。

在一些实施例中，当第一模拟信号V1和第二模拟信号V2的差值小于阈值时，检测单元136更致使逐渐逼近式控制电路116停止后续比较运作(即，不执行后续的比较周期)。

在一些实施例中，第一比较器112的输入信号亦可先经由前置放大器AMP放大一放大倍率A再进行比较。此时，检测电路130的判断标准由前述的阈值变成放大倍率A的阈值。举例来说，以阈值为一个LSB所表示的电压增量VLSB的一半(即，VLSB/2)为例，判断标准则是由VLSB/2变成放大倍率A的电压增量VLSB的一半(即，A×VLSB/2)。

Claims

1.一种预测性逐渐逼近式模拟数字转换装置，包括：

一逐渐逼近式模拟数字转换器，包括：

一第一比较器，具有一第一输入端、一第二输入端及一输出端，其中该第一输入端用以接收一第一模拟信号、该第二输入端用以接收一第二模拟信号；

一数字模拟转换器，电性连接该第一比较器的该第二输入端；以及

一逐渐逼近式控制电路，耦接该数字模拟转换器的控制端及该第一比较器的该输出端，以使用逐渐逼近式演算法控制该数字模拟转换器的输出，并且依据该第一比较器的比较结果产生一数字信号；以及

一检测电路，用以当该第一模拟信号和该第二模拟信号的差值小于一阈值时，致使该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值；当该差值小于该阈值时，该检测电路致使将该数字信号中低于对应该差值所属的该比较周期的该位元的各个位元强制决定为一第二数值。

2.如权利要求1所述的预测性逐渐逼近式模拟数字转换装置，其中该阈值小于或等于一个最小有效位元所表示的电压增量的一半。

3.如权利要求1所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路耦接该逐渐逼近式控制电路，并且当该差值小于该阈值时，该检测电路用以致使该逐渐逼近式控制电路停止后续比较运作。

4.如权利要求1所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路包括：

一加法电路，具有一第一输入端及一第二输入端，该第一输入端用以接收该数字信号；

一补偿电路，耦接该加法电路的该第二输入端，以依据记录多个比较周期分别对应的多个补偿信号的查找表于各该比较周期输出对应的该补偿信号给该加法电路；以及

一检测单元，用以当该差值小于该阈值时，致动该加法电路将该数字信号与该补偿信号相加以产生一数字输出信号，其中该数字输出信号中该差值所属的该比较周期所对应的位元为该第一数值。

5.如权利要求1所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路包括：

一第二比较器，该第二比较器的输入端耦接至该第一比较器的该输出端，以检测该第一比较器的输出的亚稳态，其中当检测到该亚稳态时，该差值小于该阈值。

6.如权利要求1所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路包括：

一第二比较器，该第二比较器的第一差动输入端电性连接该第一比较器的该第一输入端和该第二输入端，该第二比较器的第二差动输入端用以接收该阈值。

7.一种预测性逐渐逼近式模拟数字转换装置，包括：

一逐渐逼近式模拟数字转换器，包括：

一放大器，用以以相同放大倍率放大一第一模拟信号和一第二模拟信号；

一第一比较器，具有一第一输入端、一第二输入端及一输出端，其中该第一输入端用以接收放大后的该第一模拟信号、该第二输入端用以接收放大后的该第二模拟信号；

一逐渐逼近式控制电路，耦接该数字模拟转换器的控制端及该第一比较器的输出端，以使用逐渐逼近式演算法控制该数字模拟转换器的输出，并且依据该第一比较器的比较结果产生一数字信号；以及

一检测电路，用以当放大后的该第一模拟信号和放大后的该第二模拟信号的差值小于该放大倍率的一阈值时，致使该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值；当该差值小于该放大倍率的该阈值时，该检测电路致使将该数字信号中低于对应该差值所属的该比较周期的该位元的各个位元强制决定为一第二数值。

8.如权利要求7所述的预测性逐渐逼近式模拟数字转换装置，其中，其中该阈值小于或等于一个最小有效位元所表示的电压增量的一半。

9.如权利要求7所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路耦接该逐渐逼近式控制电路，并且当该差值小于该放大倍率的该阈值时，该检测电路用以致使该逐渐逼近式控制电路停止后续比较运作。

10.如权利要求7所述的预测性逐渐逼近式模拟数字转换装置，其中

一检测单元，用以当该差值小于该放大倍率的该阈值时，致动该加法电路将该数字信号与该补偿信号相加以产生一数字输出信号，其中该数字输出信号中该差值所属的该比较周期所对应的位元为该第一数值。

11.如权利要求7所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路包括：

一第二比较器，该第二比较器的输入端耦接至该第一比较器的该输出端，以检测该第一比较器的输出的亚稳态，其中当检测到该亚稳态时，该差值小于该放大倍率的该阈值。

12.如权利要求7所述的预测性逐渐逼近式模拟数字转换装置，其中该检测电路包括：

一第二比较器，该第二比较器的第一差动输入端电性连接该第一比较器的该第一输入端和该第二输入端，该第二比较器的第二差动输入端用以接收该放大倍率的该阈值。

13.一种预测性逐渐逼近式模拟数字转换方法，包括：

于多个比较周期中的各个该比较周期利用一比较器比较一第一模拟信号和一第二模拟信号；

于各个该比较周期以一逐渐逼近式演算法提供对应的该第二模拟信号；

依据该比较器的比较结果产生一数字信号；

于各个该比较周期依据一阈值检测该第一模拟信号和该第二模拟信号的差值；以及

当该差值小于该阈值时，将该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值以及将该数字信号中低于对应该差值所属的该比较周期的该位元的各个位元强制决定为一第二数值。

14.如权利要求13所述的预测性逐渐逼近式模拟数字转换方法，其中该阈值小于或等于一个最小有效位元所表示的电压增量的一半。

15.如权利要求13所述的预测性逐渐逼近式模拟数字转换方法，其中将该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值的步骤包括：

由记录多个比较周期分别对应的多个补偿信号的查找表中得知该差值所属的该比较周期所对应的该补偿信号，其中对应的该补偿信号中该差值所属的该比较周期所对应的位元为该第一数值；以及

将该数字信号与该补偿信号相加以产生一数字输出信号。

16.如权利要求13所述的预测性逐渐逼近式模拟数字转换方法，其中当该差值小于该阈值时，更包括：停止接续的该比较周期中利用一比较器比较一第一模拟信号和一第二模拟信号的步骤。

17.如权利要求14所述的预测性逐渐逼近式模拟数字转换方法，其中依据一阈值检测该第一模拟信号和该第二模拟信号的差值的步骤包括：

接收该第一模拟信号、该第二模拟信号和该电压增量的一半；

计算该第一模拟信号和该第二模拟信号的该差值；以及

比较该差值和该阈值。

18.如权利要求13所述的预测性逐渐逼近式模拟数字转换方法，其中依据一阈值检测该第一模拟信号和该第二模拟信号的差值的步骤包括：

接收该比较器的输出；

检测该比较器的该输出的亚稳态；以及

当检测到该亚稳态时，判定该差值小于该阈值。

19.一种预测性逐渐逼近式模拟数字转换方法，包括：

于多个比较周期中的各个该比较周期以相同放大倍率放大一第一模拟信号和一第二模拟信号；

于各个该比较周期利用一比较器比较放大后的该第一模拟信号和放大后的该第二模拟信号；

依据该比较器的比较结果产生一数字信号；

于各个该比较周期依据该放大倍率的一阈值检测该第一模拟信号和该第二模拟信号的差值；以及

当该差值小于该放大倍率的该阈值时，将该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值以及将该数字信号中低于对应该差值所属的该比较周期的该位元的各个位元强制决定为一第二数值。

20.如权利要求19所述的预测性逐渐逼近式模拟数字转换方法，其中该阈值小于或等于一个最小有效位元所表示的电压增量的一半。

21.如权利要求19所述的预测性逐渐逼近式模拟数字转换方法，其中将该数字信号中对应该差值所属的比较周期的位元强制决定为一第一数值的步骤包括：

将该数字信号与该补偿信号相加以产生一数字输出信号。

22.如权利要求19所述的预测性逐渐逼近式模拟数字转换方法，其中当该差值小于该放大倍率的该阈值时，更包括：停止接续的该比较周期的中利用一比较器比较放大后的该第一模拟信号和放大后的该第二模拟信号的步骤。

23.如权利要求19所述的预测性逐渐逼近式模拟数字转换方法，其中依据该放大倍率的一阈值检测该第一模拟信号和该第二模拟信号的差值的步骤包括：

接收放大后的该第一模拟信号、放大后的该第二模拟信号和该放大倍率的该阈值；

计算放大后的该第一模拟信号和放大后的该第二模拟信号的该差值；以及

比较该差值和该放大倍率的该阈值。

24.如权利要求19所述的预测性逐渐逼近式模拟数字转换方法，其中依据该放大倍率的一阈值检测该第一模拟信号和该第二模拟信号的差值的步骤包括：

接收该比较器的输出；

检测该比较器的该输出的亚稳态；以及

当检测到该亚稳态时，判定该差值小于该放大倍率的该阈值。