CN103444083A - 模数转换器校准 - Google Patents
模数转换器校准 Download PDFInfo
- Publication number
- CN103444083A CN103444083A CN2012800138896A CN201280013889A CN103444083A CN 103444083 A CN103444083 A CN 103444083A CN 2012800138896 A CN2012800138896 A CN 2012800138896A CN 201280013889 A CN201280013889 A CN 201280013889A CN 103444083 A CN103444083 A CN 103444083A
- Authority
- CN
- China
- Prior art keywords
- adc
- weight
- value
- low order
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明披露了一种确定冗余模数转换器ADC的至少一个校准值的方法。对于至少i:th位bL,相应的位权重wi小于对应于比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重Wj,j=0,1,…,i-1的总和。所述方法包括采样表示位权重wi的第一电值;利用比位bi具有更低有效位的位bj,j=0,1,…,i-1进行第一模数A/D转换,以获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第一数字字,表示所述第一电值;和,基于至少所述第一数字字估计根据对应于比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重Wj,j=0,1,…,i-1表达的位权重Wi的值,其中所得到的位权重wi的估计值是至少一个校准值之一。还披露了一种控制单元、冗余ADC和计算机程序。
Description
技术领域
本发明涉及模数转换器的校准。
背景技术
模数转换器(ADC)是在模拟域和数字域之间的接口电路,用于将模拟信号转换到相应的数字表示。模数转换器用于多种类型的应用,例如但不限于音频应用、视频应用、测量应用和无线电应用,其中要求模拟和数字表示之间的所述转换。
许多应用在ADC的线性和分辨率上设定较难的要求,可能难以满足,至少在不导致不希望的大电路面积和/或功耗的情况下。
发明内容
根据第一方面,提供了一种对冗余的模数转换器(ADC)确定至少一个校准值的方法,其中,对于至少i:th位bi,相应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和。所述方法包括采样表示位权重wi的第一电值。此外,所述方法包括利用比位bi具有更低有效位的位bj,j=0,1,…,i-1进行第一模数(A/D)转换,以获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第一数字字,表示所述第一电值。此外,所述方法包括至少基于所述第一数字字估计根据对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1表达的位权重wi的值,其中所得到的位权重wi的估计值是至少一个校准值之一。
所述方法还可能包括采样表示一个或多个位权重wk的总和的第二电值,所述一个或多个位权重wk对应于比位bi具有更低有效位的一个或多个位bk。此外,所述方法可包括利用比位bi具有更低有效位的位bj,j=0,1,…,i-1进行第二A/D转换,以获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第二数字字,表示所述第二电值。估计(评估)根据对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1表达的位权重wi的值可包括根据第一和第二数字字估计(评估)位权重wi的值。
进行第一和第二A/D转换可包括分别进行具有第一量的第一电平转换(电平移位)和具有第二量的第二电平转换(电平移位),用于确保待转换的电值在对应于比位bi具有更低有效位的位bj,j=0,1,…,i-1的转换范围,即使存在偏移(偏置)。第一量可能等于或基本上等于第二量。第一和第二量可对应于大致一半的位权重wi。
所述方法还可包括根据第一和第二数字字估计ADC的偏移值。所估计的偏移值可能是所述至少一个校准值之一。
根据第二方面,提供了一种校准冗余ADC的方法,其中,对于至少i:th位bi,相应的位权重wi小于对应于比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和。对于一个或多个所述位bi的每一个,所述方法包括:
a)根据第一方面实施方法,用于估计(评估)根据对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1表达的位权重wi的值;和
b)将由步骤a)得到的所述至少一个或多个校准值储存在存储器。
根据第三方面,提供了一种在冗余ADC中进行误差校正的方法,其中,对于至少i:th位bi,对应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和。所述方法包括利用根据第二方面的方法校准ADC。所述方法还包括在ADC工作用于A/D转换ADC的模拟输入信号期间,利用所储存的一个或多个校准值来确定ADC的误差校正的输出信号。
根据第四方面,提供了用于冗余ADC的控制单元,其中,对于至少i:th位bi,对应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和。所述控制单元被设置成根据第一、第二或第三方面的任一方面控制方法的执行。
根据第五方面,提供了冗余ADC,其中,对于至少i:th位bi,对应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和。所述冗余ADC包括根据第四方面的控制单元。
在上述第一至第五方面的任一方面,冗余ADC可以是例如逐次逼近型ADC或流水线型ADC,但并不限于此。
根据第六方面,提供了一种计算机程序产品,所述计算机程序产品包括当计算机程序代码装置由冗余ADC的可编程控制单元运行时用于在冗余ADC中根据第一、第二或第三方面的任一方面执行方法的计算机程序代码装置。
根据第七方面,提供了计算机可读介质,所述计算机可读介质上存储有计算机程序产品,所述计算机程序产品包括当计算机程序代码装置由冗余ADC的可编程控制单元运行时用于在冗余ADC中根据第一、第二或第三方面的任一方面执行方法的计算机程序代码装置。
本发明的一些实施例的优点是通过数字后处理方式可放宽对ADC的模拟部件的准确性要求。由此,通过相对不精确的部件(例如,对部件例如电容的匹配要求可能较低)促进了具有较高线性度的ADC,这转而有助于这些部件的较小电路面积。此外,对于用于执行所述方法的部件,这些优点可能以较小的间接成本获得。
本发明的其它实施例在从属权利要求中定义。
应当强调,术语“包括(comprises/comprising)”当用在本说明书中时是具体指定所陈述的特征、整数、步骤或部件,但并不排除存在或添加一个或多个其它的特征、整数、步骤、部件、或其组群。
附图说明
本发明实施例的其它目的、特征和优点将在下文详细描述中体现,对附图进行了标记,其中:
图1是ADC的示意图;
图2示出了ADC中的寄生电容;
图3示出了冗余(度);
图4示出了用于确定标称电容率的计算模型;
图5-8示出了根据不同实施例的位权重估计;
图9-10示出了在位权重估计期间的浮动电容(器);和
图11是ADC的框图。
具体实施方式
设计示例,SAADC
本发明的实施例涉及冗余模数转换器(ADC)的校准和误差校正。在本部分中,一些设计指导在所述冗余ADC的示例中提出,即,所谓的逐次逼近型(SA)ADC的版本。SAADC有时也被称作SARADC,其中SAR代表逐次逼近寄存器。
在SAADC中,利用二进制搜索(型)算法采样模拟输入值并随后将模拟输入值与多个参考电平作比较。所述算法的一个示例如下:在第一比较周期中,SAADC的逐次逼近寄存器(SAR)中的最高有效位(MSB)被设定为“1”,而比MSB具有更低有效位的位被设定为“0”。模拟输入值与对应于SAR中字的模拟参考值进行比较。如果模拟输入值高于参考值,SAR中的MSB在余下的比较周期中被设定为“1”。否则,SAR中的MSB在余下的比较周期中被设定为“0”。在第二比较周期中,在SAR中具有第二最高有效位的位(MSB-1)被设定为“1”,而比(MSB-1)具有更低有效位的位被设定为“0”。模拟输入值与对应于SAR中的字的模拟参考值进行比较。如果模拟输入值高于参考值,SAR中的(MSB-1)在余下的比较周期中被设定为“1”。否则,SAR中的(MSB-1)在余下的比较周期中被设定为“0”。在第三比较周期中,在SAR中具有第三最高有效位的位(MSB-2)被设定为“1”,而比(MSB-2)具有更低有效位的位被设定为“0”。模拟输入值与对应于SAR中字的模拟参考值进行比较。如果模拟输入值高于参考值,SAR中的(MSB-2)在余下的比较周期中被设定为“1”。否则,SAR中的(MSB-2)在余下的比较周期中被设定为“0”。该过程持续,直到SAR中的所有位被确定,并且在最后比较周期的结束,SAR中呈现对应于模拟输入值的SAADC的数字输出字。
图1是SAADC的一个实施例的示意性电路图。从图1可见,本实施例结合了通过电容大小(容量)直接加权的最高有效位(这里是二进制加权,但也可以使用其它加权)和对较低有效位的C-xC链接。该结构的优点结合了:
-较小的电容率。
-由于较小的电阻在电容网络中较快的电荷分布。
-只在可被选择用于高栅源电压的两个参考电平切换操作给出较低电离离子(Ron)。
-由于直接加权的MSB的组合允许C-xC链接中合理的小电容(器)单元,在参考缓冲器上较低的电容负载。
-从比较器输出到参考开关的较短逻辑深度,给出时间临界循环的较小逻辑延迟。
一起,提供了具有较高速度和较低功耗的ADC实施例。
图1所示的SAADC可按如下操作,用于将输入电压(图1中的vIn)转换成表示所述输入电压的数字字。在采样输入电压期间,由信号samp控制的开关(在下文表示采样开关)被关闭。如图1所示,采样开关的一端被连接至比较器电路的输入端。采样开关的另一端被连接至节点,所述节点用作电荷源,例如,(连接)至电压源,所述电压源为比较器产生合适的共模电压(在下文称作vInCm)(图1中没有明确示出)。因此,当采样开关被关闭时,电荷可被转到连接至比较器的所述输入端的节点或从连接至比较器的所述输入端的节点转出。此外,在采样输入电压期间,其它开关(在下文称作控制开关)被连接至输入电压vIn。由此,连接至比较器的所述输入端的节点中的电荷(下文称作qIn)(理想地)与差vIn-vInCm成比例,并因此表示输入电压vIn。比例因子取决于电容的电容值。作为对在采样阶段期间将所有控制开关连接至vIn的替换,可能只有一些控制开关被连接至vIn,而其它控制开关可被连接至一些参考电压,如vInCm。与前述比例因子成比例的ADC的增益取决于在采样阶段期间哪些开关(或,等同的,哪些电容)被设置成连接至vIn并且哪些被设置成连接至参考电压。确定ADC的增益的该设置可能在某些实施例中在设计和/或制造期间被设定为固定的设置。可替换的,所述设置在一些实施例中可能是可变的设置,使得在ADC工作期间可以改变ADC的增益。在采样阶段的结束,采样开关被打开,从而没有电荷可被转至连接至比较器的所述输入端的节点或从连接至比较器的所述输入端的节点转出。因此,在比较阶段期间,跟随采样阶段,电荷qIn被保留并保持恒定。在比较阶段,控制开关由SAR中的位dn+m-1(即MSB),dn+m-2(即MSB-1),…,d0(即LSB)根据上述的二进制搜索算法进行控制。如果SAR中的位是“1”,相应的开关被连接至高参考电压vRefHi(可例如是ADC的电源电压)。另一方面,如果SAR中的位是“0”,相应的开关被连接至低参考电压vRefLo<vRefHi(vRefLo可以例如是ADC的接地电势)。SAA/D转换对于A/D转换领域的技术人员来说是公知的,因此图1中SAADC在正常SAA/D转换期间的工作在此不再进一步详细描述。
不过,由于xC电容中寄生电容的影响,xC/C比难以准确预测,因为这些寄生效应不是明确的。由于使用真实的C′电容对实际v’i电压的网络的xC电容寄生Cp的影响,转换成的有效网络在图2中示出,其中分别具有相应的值C和vi。这些值之间的关系为:
因此,寄生效应改变链接中电容间的比率并具有不确定性,所述不确定性对除低分辨率转换器外的任何事物(影响)太大。但是比率随时间会相对(或甚至非常)稳定,所以如果这些比率或者说网络中抽头之间的权重可以按精确的方式建立,则每个比较器决定di的实际权重可在数字域中。随后,对应于逐次逼近输入值的二进制字b(N-1):0通过求和所有正比较器决定的权重而形成。为了使该逐次逼近对输入范围内的所有输入值是可行的,当所有的不确定性已被考虑,x值必须至少等于二。
实践中,希望保证x值甚至有些大于2。则可以建立冗余,以便可恢复由不足的稳定和错误的比较器决定引起的小误差(错误)。来自x大于2的冗余使得对n步骤使用m额外逼近步骤成为必要,所述n步骤否则需要用于最终n-位分辨率。
对于对稳定和比较器误差的容忍度,我们现在定义我们需要剩余转换范围的±ε的冗余度(在下文的分析中假定是在LSB链接结构中)。冗余(度)的边缘概念示意性地在图3中示出。
定义rlsb为:
其中,rlsb是位权重对下一个更低有效位的位权重之间的比率,并且目前我们假设该比率在位之间是恒定的。在任何点的冗余度是剩余较低有效位的权重的总和超过转换位(位设定高)的权重wi减去LSB权重(量化步长)。因此,冗余度(redundancy)为:
其中,对LSB索引始自0。另使用:
并计算总和,给出:
公式5
作为检查,rlsb等于2给出预期的冗余度等于零。通过前文所需的2ε相对冗余度我们得到:
重新排列并假设项rlsb i在上下文中小:
因此,我们找到了权重间最大的可接受比率。接着我们需要找到最小比率,其由可用的逼近步骤中所需的分辨率设定。在n-位二进制加权转换器,MSB与LSB间的比率是:
该比率会被用作最小允许的比率,对该非二进制加权的转换器也作为n-位分辨率的好的逼近(近似)。一般而言,将rmsb定义为nMSB第一直接加权抽头间的比率:
MSB与LSB之间的关系则会是:
放在MSB与LSB之间的要求中,给出:
或 公式12
设计的标称r1sb则为:
这给出最净空电容率传播,同时确保冗余度和分辨率。作为非限制性示例,使用数ε=0.05,m=2,n=12和rmsb=2,给出:
rmin=1.741
rmax=1.909
rnom=1.825 公式14
考虑图4用于从冗余度要求计算比率x。可以认识到权重比r1sb与Ei和Ei-1相关,为:
因为这是每个链路衰减。为了计算衰减,级间电容负载Cimp需要先找到。通过知道当观察链路时这也是所见的电容可以找到Cimp,使得:
为Cimp解此公式得到:
将公式17代入公式15,并且解出x,给出所找到的结果:
使用前面计算的示例值r1sb=1.825会得出x=2.681。应当指出,这是有效(标称)设计目标值。所设计的电容必须调节用于根据公式1的寄生现象(效应)。此外,应当指出,由于制造工艺变化等,实际所制备的电容值会偏离所述标称值。补偿自标称值的所述偏离是下文所呈现的本发明的一些实施例的目的。
本发明的实施例
本申请的实施例在本部分进行描述。尽管一些实施例在结合图1所示类型的SAADC的上下文中进行描述,本发明的实施例的应用并不限于所述ADC,而可应用于任意适当类型的冗余ADC。例如,本发明的实施例可应用于图1所示类型的SAADC,但经过改动使得所有位被直接加权(以与图1中MSB类似的方式)或使得没有位被直接加权,而是C-xC链接被用于所有位。此外,本发明的实施例可应用于所谓的流水线型ADC(其中,通常使用以连续的流水线级之间范围重叠的形式的一定程度的冗余度)。也可以考虑其它合适类型的冗余ADC。
如前文所述,开关网络中的电容率(电容比率)由于寄生(效应)和不匹配难以准确预测,但随着时间值会相当稳定。因此,我们需要找到网络中每个SAR位的模拟权重。基本思想是测量用其较低有效位的模拟权重表达的每一位的模拟权重。从而,可得出所有SAR位权重之间的关系。该关系随后被直接用于加权通过比较过程传输的来自SAR寄存器的各个位,以便总结来自ADC的数字输出字,其线性对应于所采样和转换的模拟输入。数字输出随后可例如进一步被缩放,以便偏移误差校正后的范围为0到2N-1。
将每个二进制位i的权重定义为wi。位权重之间的关系可被表达为:
wi=wi-1·ri 公式19
对于一些例如L(最低有效位),位权重之间的不匹配通常太小以至于我们不需要解决由过程失配造成的位权重比率间的小的个体传播。因此,根据本发明的实施例,假设:
ri=rri∈[1,L-1] 公式20
测量模拟权重作为彼此的函数会给出表达式为:
其中ai,j会是位i的测量系列中作出的比较器决定(0或1)的函数。为了表征L最低有效位,我们可以例如解:
该公式可能难以分析求解,但通过利用逐次逼近的数值方法可易于求解。由假设最大和最小范围的r开始,例如,1.5<r≤2。然后,通过计算公式的左手侧和右手侧尝试r等于中间范围并且比较两侧。如果左侧更大,那么r太大,因此最大范围被设为刚尝试的值,而如果右手侧更大,最小范围被设为刚尝试的值。该过程随后迭代直到希望的分辨率。所需迭代的次数会线性取决于L。
wi现可被计算为:
wi=ri·w0,i∈[0,L-1] 公式23
对于余下的位(i>L-1),我们会由下式容易地找到权重wi:
下面的部分描述如何可计算aij值。
在没有比较器和采样偏移的情况,或者仅有可忽略的偏移的情况,可按如下来找到aij值。仅采样位权重wi(或,在其它情况,电值表示位权重wi)并通过正常的SAA/D转换过程通过位权重i-1到0转换采样值。在图5中,示出所采样的位权重如何对应于剩余位的范围。使用适当的加权,其中r<2,所采样的位权重安全落在剩余位的范围内。结合图1,采样(电值表示的)位权重wi可通过将相应的控制开关连接至vRefHi和将其它控制开关连接至vRefLo同时关闭采样开关来进行。由此,表示位权重wi的电荷(其为电值)在连接至比较器的输入端的节点被积累。通过打开采样开关,所述电荷被保留在所述节点。
不过,如果(不可忽视的)偏移被包括,情况变化如图6所示,因为即使较小的偏移也可使转换超出范围。位权重从现在开始在比较器的输入处以伏特为单位表示。为了改善情况,转换范围可以围绕所采样的wi水平朝向转换范围的中心移位。这可通过迫使添加权重ws(可以是wi水平的约一半)到转换中来实现,如图7所示。实践中,这可通过利用差动结构以便对应于wi的两个电容均连接至共模参考电压(表示为vRefCm)而非在转换过程期间的差分负参考电压来进行。由于位权重估计是差动过程,vRefCm的水平不重要,但为了控制比较器输入共模电平,vRefCm应当接近差分参考电压的共模电平。
如图7所示通过添加ws进行采样的wi的转换,其中bij是对位j的比较器决定,给出:
现在我们更好地在范围内,但有偏移的影响。为了能够除去偏移,我们需要做额外的参考测量,如图8中所示。参考测量通过采样(电值表示的)对应于比位bi具有更低有效位的一个或多个位bk(即,每个具有小于wi的权重)的多个位权重wk的总和而产生。在这种情况,作为一个示例,我们使用下三个更低有效位和相应的权重,但是这些位/权重可根据它们预期的权重的总和应接近wi的(定性)标准进行选择。通过上述示例的设计比率rnom=1.825,下三位的权重的总和仅比wi高1.3%,对于这目的这是较接近的。在这种情况,参考采样产生:
其中,cij是当参考权重i时对位j的比较器决定。公式25减去公式26并重排得到:
可写作:
其中:
这是希望的形式,以便根据公式21和公式24计算位权重。
再次参见图1,采样(电值表示的)所述位权重wk的总和可通过将相应的控制开关连接至vRefHi和将其它控制开关连接至vRefLo同时关闭采样开关来进行。由此,表示所述位权重wk的总和的电荷(其为电值)在连接至比较器的输入端的节点中被积累。通过打开采样开关,所述电荷被保留在所述节点中。
在不采取任何行动的情况下,当逼近较低有效位时图7和图8的范围变得更小,位和偏移可能变得大于适用范围,尽管范围是居心的。一种保持较高范围的方法是使在权重估计过程中未使用的更(高)有效(位)的抽头/电容成为浮动的,如图9所示。不管这些电容是被连接至固定电势还是完全浮动,除了被”连接”到地面的接地板寄生效应外,这些电容不改变我们寻找的比率,因为它们仅会抑制从比较器看相同量的信号和转换范围。左浮动,该阻尼不过下降相当大,造成比较器偏移和噪声不明显的影响。
另一步骤是将每一差动侧上的所有浮动电容连接至相同的节点,如图10所示,其中该节点以hiZ表示。这有助于当系列xC电容在很大程度上成旁路时改进较低有效位电容到比较器的耦合。长链的系列xC电容结合浮动电容的底板寄生效应的电容和比较器的输入电容可能变得不利,可能实际上相当明显,即使与驱动电容网络的电容进行比较。
实践中,这种切换至浮动节点可能仅需要添加一个开关/每个ADC的差动分支,通过利用对vInCm(输入电压共模)偏压可用的开关,并且通过SZX开关(x=n或p)共同断开到vInCm偏压的连接,如图11中所建议。最初,该节点应在每个权重采样之初被充电至例如vInCm或vRefHi(高电平参考电压),以便浮动节点处没有PN结可能由于坏的初始条件(会破坏逼近过程)而变得正向偏压。
上文描述了本发明的较为详细的实施例。下文跟随的是本发明的一些实施例的一般性描述。
根据本发明的一些实施例,提供了一种确定冗余ADC的至少一个校准值的方法。冗余(度)导致对于至少i:th位bi,对应的位权重wi小于对应于比位bi具有更低有效位的位bj(j=0,1,…,i–1)的位权重wj(j=0,1,…,i–1)的总和,从而使根据位权重wj估计位权重wi成为可能。根据实施例,所述方法包括采样第一电值,表示位权重wi。此外,根据实施例,所述方法包括利用比位bi具有更低有效位的位bj,j=0,1,…,i–1进行第一A/D转换,以便获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第一数字字,表示所述第一电值。此外,所述方法包括基于至少所述第一数字字估计根据对应于比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i-1表达的位权重wi的值。所得到的位权重wi的估计值是至少一个校准值中的一个。
如上文实施例所表示,为了处理不可忽略的偏移,所述方法还可包括采样第二电值,表示对应于比位bi具有更低有效位的一位或多位bk的一个或多个位权重wk的总和。第二A/D转换可利用比位bi具有更低有效位的位bj,j=0,1,…,i–1进行,以便获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第二数字字,表示第二电值。根据第一和第二数字字可估计根据对应于比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1表达的位权重wi的值,例如,由公式29表示。
此外,同样如上文所述,为了处理不可忽略的偏移,进行第一和第二A/D转换可包括分别进行具有第一量的第一电平移位(电平转换)和具有第二量的第二电平移位(电平转换),用于确保待转换的电值在对应于比位bi具有更低有效位的位bj,j=0,1,…,i-1的转换范围,即使存在偏移。在上述的实施例中,第一和第二量是相等的(两种情况的量均是ws)。不过,不同的量可用于第一和第二A/D转换。如上文所述,第一和第二量可能(但不必然)对应大致一半的位权重wi。
尽管在上述实施例中没有示出,可从公式25-26提取偏移vos并用作校准值。因此,所述方法的一些实施例一般可包括根据第一和第二数字字估计ADC的偏移值。所述估计的偏移值可以是所述至少一个校准值中的一个。
在一些实施例中,位权重wi的估计值可以是单次迭代上述估计过程的采样表示位权重wi的第一电值随后进行所述第一A/D转换的结果(并且可能还包括采样第二电值,表示对应于比bi具有更低有效位的一位或多位bk的一个或多个位权重wk的总和,随后是所述第二A/D转换)。不过,在一些实施例中,所述估计过程可能迭代若干次,得到多个位权重wi的中间估计值(并且,可能得到多个偏移的中间估计值)。位权重wi的最终估计值可根据多个位权重wi的中间估计值产生例如为多个位权重wi的中间估计值的平均值。(并且,按相似的方式,偏移的最终估计值可根据偏移的多个中间估计值产生例如为偏移的多个中间估计值的平均值。)。按所述方式根据若干次迭代产生位权重wi的估计值(并且可能偏移的估计值)具有的优点是可减少测量噪声和/或干涉的影响。
此外,根据本发明的一些实施例,提供了一种校准所述冗余ADC的方法。所述方法的实施例包括,对于一个或多个位bi的每一个,其中所述位bi的对应的位权重wi小于对应于比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1的总和,执行下述步骤:
a)实施上述方法的一个实施例,确定至少一个校准值,用于估计根据对应于比位bi具有更低有效位的位bj,j=0,1,…,i–1的位权重wj,j=0,1,…,i–1表达的位权重wi的值;和
b)将由步骤a)得到的所述至少一个或多个校准值储存在存储器中。
此外,根据本发明的一些实施例,提供了一种在所述冗余ADC中误差校正的方法。所述方法的实施例包括利用上述校准所述冗余ADC的方法的实施例来校准ADC。此外,所述方法包括在ADC工作用于A/D转换ADC的模拟输入信号期间,利用所储存的一个或多个校准值来确定ADC的误差校正的输出信号。例如,根据一些实施例,为了产生误差校正的输出信号,假设未被估计的位权重(例如,上文所述的LLSB)具有它们已被设计的标称值,例如表达为多个单位权重wunit(可能转而与LSB权重w0相同)。因此可以得出结论:每个位权重的值可被表达为wi=kiwunit,其中比例因子ki或者得自根据对应较低有效位的位权重表达的估计值wi(如果所述估计值可从校准得到),或者另外被作为标称值。误差校正的数字信号可随后例如通过将ADC的未校正输出信号的每一位乘以相应值ki而产生,并然后产生所有由此产生的乘积的总和(所有位)。
根据一些实施例,提供了用于所述冗余ADC的控制单元。在这些实施例中,控制单元被设置成控制上述任一方法的一个或多个任意实施例的执行。根据其它实施例,提供了包括所述控制单元的上述冗余ADC。
根据一些实施例,若干所述冗余ADC可以按时间交错的方式组合以形成时间交错的ADC。时间交错的ADC的概念本身是已知的,并在此不作进一步描述。
在任一上述实施例中,冗余ADC可以是具有所述冗余度的任何类型的ADC,例如,具有所述冗余度的SAADC或流水线ADC。
上述控制单元可被实现为专用硬件单元。可替换的,所述控制单元或其部件可利用一个或多个可配置或可编程的硬件单元实施,例如但不限于一个或多个现场可编程门阵列(FPGA),处理器,或微控制器。因此,本发明的实施例可被嵌入计算机程序产品,所述计算机程序产品能够实施本文所述的方法和功能。因此,根据本发明的实施例,提供了一种计算机程序产品,包括被设置成使得所述冗余ADC的可编程控制单元执行本文所述的方法的任一实施例的步骤的指令。计算机程序产品可包括程序代码,所述程序代码被存储在计算机可读介质上,可通过所述冗余ADC的可编程控制单元被加载和执行,以使其执行本文所述的方法的任一实施例的步骤。
本发明已在上文结合特定实施例进行了描述。不过,在本发明的范围内不同于上述的其它实施例是可行的。在本发明的范围内,可提供除上文所述的不同的方法步骤,通过硬件或软件执行一种方法或多种方法。可通过除上文所述外的其它组合来结合实施例的不同特征和步骤。
Claims (19)
1.一种确定冗余的模数转换器ADC的至少一个校准值的方法,其中,对于至少i:th位bi,相应的位权重wi小于对应于比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1的总和,包括:
采样第一电值,表示位权重wi;和
利用比位bi具有更低有效位的位bj,j=0,1,…,i-1进行第一模数A/D转换,以获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第一数字字,表示所述第一电值;
至少基于所述第一数字字估计根据对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1表达的位权重wi的值,其中所得到的位权重wi的估计值是至少一个校准值之一。
2.根据权利要求1所述的方法,还包括:
采样第二电值,所述第二电值表示对应比位bi具有更低有效位的一个或多个位bk的一个或多个位权重wk的总和;和
利用比位bi具有更低有效位的位bj,j=0,1,…,i-1进行第二A/D转换,以获得比位bi具有更低有效位的所述位bj,j=0,1,…,i-1的第二数字字,表示所述第二电值;其中
估计根据对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1表达的位权重wi的值包括根据第一和第二数字字估计位权重wi的值。
3.根据权利要求2所述的方法,其中,进行第一和第二A/D转换包括分别进行具有第一量的第一电平移位和具有第二量的第二电平移位,用于确保待转换的电值在对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的转换范围内,即使存在偏移。
4.根据权利要求3所述的方法,其中,第一量等于或基本等于第二量。
5.根据权利要求4所述的方法,其中,第一和第二量对应大致一半的位权重wi。
6.根据权利要求3-5中任一权利要求所述的方法,还包括根据第一和第二数字字估计ADC的偏移值。
7.根据权利要求6所述的方法,其中所述估计的偏移值是所述至少一个校准值之一。
8.一种校准冗余ADC的方法,其中,对于至少i:th位bi,相应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1的总和,包括:
对于一个或多个所述位bi的每一个:
a)根据前述任一权利要求实施方法,以便估计根据对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1表达的位权重wi的值;和
b)将由步骤a)得到的所述至少一个或多个校准值储存在存储器中。
9.一种在冗余ADC中进行误差校正的方法,其中,对于至少i:th位bi,相应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1的总和,包括:
利用根据权利要求8所述的方法校准ADC;和
在ADC工作用于A/D转换ADC的模拟输入信号期间,利用所存储的一个或多个校准值确定ADC的误差校正输出信号。
10.根据前述任一权利要求所述的方法,其中ADC是逐次逼近SAADC。
11.根据权利要求1-9中任一权利要求所述的方法,其中ADC是流水线ADC。
12.一种用于冗余ADC的控制单元,其中,对于至少i:th位bi,相应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1的总和,其中,所述控制单元被设置成控制根据前述权利要求的任一权利要求所述的方法的执行。
13.根据权利要求12所述的控制单元,其中ADC是SAADC。
14.根据权利要求12所述的控制单元,其中ADC是流水线ADC。
15.一种冗余ADC,其中,对于至少i:th位bi,相应的位权重wi小于对应比位bi具有更低有效位的位bj,j=0,1,…,i-1的位权重wj,j=0,1,…,i-1的总和,包括:
根据权利要求12-14中任一权利要求所述的控制单元。
16.根据权利要求15所述的冗余ADC,其中ADC是SAADC。
17.根据权利要求15所述的冗余ADC,其中ADC是流水线ADC。
18.一种计算机程序产品,包括用于在冗余ADC中执行根据权利要求1-11中任一权利要求所述的方法的计算机程序代码装置,此时所述计算机程序代码装置由冗余ADC的可编程控制单元运行。
19.一种计算机可读介质,所述计算机可读介质上存储有计算机程序产品,包括用于在冗余ADC中执行根据权利要求1-11中任一权利要求所述的方法的计算机程序代码装置,此时所述计算机程序代码装置由冗余ADC的可编程控制单元运行。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161453630P | 2011-03-17 | 2011-03-17 | |
US61/453,630 | 2011-03-17 | ||
PCT/EP2012/054685 WO2012123578A1 (en) | 2011-03-17 | 2012-03-16 | Adc calibration |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103444083A true CN103444083A (zh) | 2013-12-11 |
CN103444083B CN103444083B (zh) | 2016-11-09 |
Family
ID=45833430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280013889.6A Active CN103444083B (zh) | 2011-03-17 | 2012-03-16 | 模数转换器校准 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8922406B2 (zh) |
EP (1) | EP2686960B1 (zh) |
JP (1) | JP6030583B2 (zh) |
KR (1) | KR101716931B1 (zh) |
CN (1) | CN103444083B (zh) |
TW (1) | TWI545903B (zh) |
WO (1) | WO2012123578A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8485442B2 (en) | 2009-07-02 | 2013-07-16 | Biometric Payment Solutions | Electronic transaction verification system with biometric authentication |
US10256833B2 (en) * | 2013-01-23 | 2019-04-09 | Forza Silicon Corporation | Dual reset branch analog-to-digital conversion |
TWI611662B (zh) | 2013-03-08 | 2018-01-11 | 安娜卡敦設計公司 | 可組態的時間交錯類比至數位轉換器 |
TWI605687B (zh) | 2013-03-08 | 2017-11-11 | 安娜卡敦設計公司 | 時間交錯類比至數位轉換器之缺陷的估計 |
TWI605688B (zh) | 2013-03-08 | 2017-11-11 | 安娜卡敦設計公司 | 有效率的時間交錯類比至數位轉換器 |
US9461664B2 (en) | 2013-11-26 | 2016-10-04 | Semiconductor Components Industries, Llc | Imaging pixels with improved analog-to-digital circuitry |
US9602123B2 (en) | 2014-01-15 | 2017-03-21 | Anatacum Design Ab | Cognitive signal converter |
DE102014200624B3 (de) * | 2014-01-15 | 2015-03-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers |
JP6372102B2 (ja) * | 2014-03-10 | 2018-08-15 | 株式会社ソシオネクスト | アナログデジタル変換回路 |
KR101586407B1 (ko) * | 2014-10-13 | 2016-01-18 | 광주과학기술원 | Sar adc에서 캐패시터의 미스매치를 보정하는 방법 |
EP3059867B1 (en) * | 2015-02-19 | 2020-07-08 | Stichting IMEC Nederland | Circuit and method for dac mismatch error detection and correction in an adc |
EP3059868B1 (en) * | 2015-02-19 | 2020-06-03 | Stichting IMEC Nederland | Circuit and method for comparator offset error detection and correction in an adc |
JP6650788B2 (ja) * | 2016-03-07 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9998137B1 (en) * | 2016-09-19 | 2018-06-12 | Marvell International Ltd. | Power-efficient successive-approximation analog-to-digital converter using LSB averaging |
US9998162B2 (en) * | 2016-09-30 | 2018-06-12 | Intel Corporation | Scalable stochastic successive approximation register analog-to-digital converter |
EP3334050A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of offset calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
EP3334047B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
EP3334049B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of digital-to-analog converter mismatch calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
TWI665875B (zh) | 2018-02-13 | 2019-07-11 | 新唐科技股份有限公司 | 數位背景式校正電路 |
US10243577B1 (en) * | 2018-04-02 | 2019-03-26 | Nxp Usa, Inc. | Analog-to-digital converter (ADC) having calibration |
CN108988859B (zh) * | 2018-08-28 | 2021-09-07 | 电子科技大学 | 基于冗余位的比较器失调电压校准方法 |
CN109347477B (zh) * | 2018-12-13 | 2022-05-03 | 江苏芯云电子科技有限公司 | 一种逐次逼近型模数转换器权重校准方法 |
US10903843B1 (en) | 2020-02-14 | 2021-01-26 | Analog Devices International Unlimited Company | SAR ADC with variable sampling capacitor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0320642A1 (de) * | 1987-12-14 | 1989-06-21 | Siemens Aktiengesellschaft | Kalibrierungsverfahren für redundante A/D-und D/A-Umsetzer mit gewichtetem Netzwerk |
US5644308A (en) * | 1995-01-17 | 1997-07-01 | Crystal Semiconductor Corporation | Algorithmic analog-to-digital converter having redundancy and digital calibration |
JP2004112662A (ja) * | 2002-09-20 | 2004-04-08 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
US20040227652A1 (en) * | 2003-03-28 | 2004-11-18 | Dieter Draxelmayr | Method and device for the calibration of a weighted network |
US20100079325A1 (en) * | 2008-09-30 | 2010-04-01 | Berens Michael T | Data conversion circuitry and method therefor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007041378A1 (en) * | 2005-09-30 | 2007-04-12 | Cirrus Logic, Inc. | Calibration of a redundant number system successive approximation analog-to-digital converter |
-
2012
- 2012-03-15 TW TW101108821A patent/TWI545903B/zh active
- 2012-03-16 JP JP2013558460A patent/JP6030583B2/ja active Active
- 2012-03-16 WO PCT/EP2012/054685 patent/WO2012123578A1/en active Application Filing
- 2012-03-16 EP EP20120708862 patent/EP2686960B1/en active Active
- 2012-03-16 US US14/118,412 patent/US8922406B2/en active Active
- 2012-03-16 CN CN201280013889.6A patent/CN103444083B/zh active Active
- 2012-03-16 KR KR1020137027442A patent/KR101716931B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0320642A1 (de) * | 1987-12-14 | 1989-06-21 | Siemens Aktiengesellschaft | Kalibrierungsverfahren für redundante A/D-und D/A-Umsetzer mit gewichtetem Netzwerk |
JPH01194609A (ja) * | 1987-12-14 | 1989-08-04 | Siemens Ag | 冗長性a‐dおよびd‐a変換器の較正方法 |
US4970514A (en) * | 1987-12-14 | 1990-11-13 | Siemens Aktiengesellschaft | Calibration method for redundant A/D and D/A converters with a weighted network |
US5644308A (en) * | 1995-01-17 | 1997-07-01 | Crystal Semiconductor Corporation | Algorithmic analog-to-digital converter having redundancy and digital calibration |
JP2004112662A (ja) * | 2002-09-20 | 2004-04-08 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
US20040227652A1 (en) * | 2003-03-28 | 2004-11-18 | Dieter Draxelmayr | Method and device for the calibration of a weighted network |
US20100079325A1 (en) * | 2008-09-30 | 2010-04-01 | Berens Michael T | Data conversion circuitry and method therefor |
Also Published As
Publication number | Publication date |
---|---|
TW201246799A (en) | 2012-11-16 |
US8922406B2 (en) | 2014-12-30 |
KR101716931B1 (ko) | 2017-03-15 |
EP2686960B1 (en) | 2015-04-29 |
KR20140031869A (ko) | 2014-03-13 |
JP2014512111A (ja) | 2014-05-19 |
JP6030583B2 (ja) | 2016-11-24 |
WO2012123578A1 (en) | 2012-09-20 |
US20140070970A1 (en) | 2014-03-13 |
EP2686960A1 (en) | 2014-01-22 |
TWI545903B (zh) | 2016-08-11 |
CN103444083B (zh) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103444083A (zh) | 模数转换器校准 | |
US8416107B1 (en) | Charge compensation calibration for high resolution data converter | |
US9154152B1 (en) | Calibration and noise reduction of analog to digital converters | |
US8842027B2 (en) | Analog to digital converter and method for evaluating capacitor weighting of digital-to-analog converter thereof | |
CN104079298A (zh) | 自校准桥接电容结构的逐次逼近型模数转换器 | |
US8717221B2 (en) | Successive approximation register analog-to-digital converter | |
JP4987990B2 (ja) | アナログ−デジタルコンバータ | |
US8441386B2 (en) | Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters | |
CN105720980B (zh) | 对于每个位电容器具有专用参考电容器的sar dac | |
CN110750231B (zh) | 一种面向卷积神经网络的双相系数可调模拟乘法计算电路 | |
EP2858248A1 (en) | Accuracy enhancement techniques for ADCs | |
CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
GB2530359A (en) | Error measurement and calibration of analog to digital converters | |
CN104604139A (zh) | 用于校准流水线模数转换器中阶段的方法和装置 | |
US9509327B2 (en) | A/D converter and A/D converter calibrating method | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
US8766844B2 (en) | Analog-digital converter | |
Huang et al. | A self-testing and calibration method for embedded successive approximation register ADC | |
US20120133541A1 (en) | Analog-digital converter | |
CN103916126A (zh) | 一种具有数字校正模块的流水线adc电路 | |
Meng et al. | A high constancy rail-to-rail level shift generator for seir-based bist circuit for adcs | |
Chen et al. | A background time-skew calibration technique in flash-assisted time-interleaved SAR ADCs | |
Ling et al. | Pipelined-SAR ADC Calibration Technique Based on Gain-Bit Weights | |
Chen et al. | A foreground digital calibration by switching control scheme for A 12-bit SAR ADC | |
Alfi | Serial Pipeline A/D with 1.5-bit/stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: Lin Xueping of Sweden SE-58330 tecnico root 1C Applicant after: AnaCatum Design AB Address before: Linkping Applicant before: AnaCatum Design AB |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Gothenburg Patentee after: Fingerprint kaana Kadun Intellectual Property Co.,Ltd. Address before: Linkoeping, Sweden SE-583 30 Teknik Jungen 1C Patentee before: ANACATUM DESIGN AB |
|
CP03 | Change of name, title or address |