CN104320140A - 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 - Google Patents
无负载多级逐次逼近寄存器辅助的流水线式模数转换器 Download PDFInfo
- Publication number
- CN104320140A CN104320140A CN201410529902.4A CN201410529902A CN104320140A CN 104320140 A CN104320140 A CN 104320140A CN 201410529902 A CN201410529902 A CN 201410529902A CN 104320140 A CN104320140 A CN 104320140A
- Authority
- CN
- China
- Prior art keywords
- level
- switched capacitor
- input
- switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种多级逐次逼近寄存器(SAR)流水线式模数转换器(ADC),其在两个开关电容网络之间有一个放大器,每个开关电容网络都由一个SAR控制。由于放大器增益,该放大器的负载电容被放大。该放大的负载电容会不成比例地增加功率消耗。在放大阶段,使用反馈开关,将第二级开关电容器的背极板连接到放大器输入,因此第二级开关电容器就连接在放大器的输入和输出之间,作为反馈电容器,而不是负载电容器。在重置阶段,重置开关驱动第二级开关电容器的两个极板接地,然后进入放大阶段。因此第二级开关电容器既作为反馈电容器又作为第二级SAR的开关电容器。因为在放大阶段没有单独的负载电容器,所以放大器功率降低了。
Description
【技术领域】
本发明涉及模数转换器(analog-to-digital converters,ADC),特别涉及多级逐次逼近寄存器(Successive-Approximation Register,SAR)ADC。
【背景技术】
有多种类型的模数转换器(ADC)已经广泛用于各种应用当中。闪速式(flash)ADC在一瞬间比较模拟信号电压和多个电压电平,产生一个代表该模拟电压的多位数字值。逐次逼近ADC使用一系列步骤将一个模拟电压转换成数字位。每一级比较一个模拟电压和一个参考电压,产生一个数字位。在分级比较(sub-ranging)ADC中,每一级比较一个模拟电压和几个电压电平,所以每一级产生几个位。后面的级比前面的级产生更低的有效数字位。
算法、或周期型ADC使用一个环路去转换模拟电压。该模拟电压被取样和比较以产生一个最高有效数字位。然后该数字位被转换回模拟电压并从原模拟电压中减去,产生一个残余电压。然后该残余电压乘以2,再返回比较器以产生下一个数字位。所以数字位是在同一比较器里的多个周期里产生的。
图1是一种逐次逼近寄存器ADC。逐次逼近寄存器SAR 102接收一个时钟CLK并包含一个寄存器值,其不断改变而逐渐接近模拟输入电压VIN。例如,当和VIN 0.312伏特比较时,在SAR 102中的值可以开始是0.5,然后是0.25,然后是0.375,然后0.312,然后0.281,然后0.296,然后0.304,然后0.308,然后0.31,然后0.311,最后是0.312。SAR 102输出当前寄存器值到数模转换器(DAC)100,其接收一个参考电压VREF,并将寄存器值转换成一个模拟电压VA。
输入模拟电压VIN被施加在取样保持电路104上,其取样并保持VIN值。例如,一个电容器可以由VIN充电,然后该电容器和VIN隔离,保持该模拟电压。被取样保持电路104取样的输入电压施加在比较器106的反相输入上。被转换的模拟电压VA施加在比较器106的非反相输入上。
比较器106比较转换的模拟电压VA和取样的输入电压,当转换的模拟电压高于取样的VIN时,产生一高电平输出,这表明SAR 102内的寄存器值太高。然后SAR 102内的寄存器值就降低。
当转换的模拟电压VA低于取样的输入电压时,比较器106就产生一低电平输出到SAR 102。这表明SAR 102内的寄存器值太低,然后SAR 102内的寄存器值就升高用于下一周期。
SAR 102中的寄存器值是N位的二进制值,其中D(N-1)是最高有效位(MSB),D0是最低有效位(LSB)。SAR 102可以首先设置MSBD(N-1),然后比较转换的模拟电压VA和输入电压VIN,然后基于比较而调整MSB和/或设置下一个MSB D(N-2)。重复该设置和比较周期,直到N次周期后设置LSB。在最后一个周期后,周期结束信号EOC被激活,指示完成。一个状态机或其他控制器可以与SAR 102一起使用或包含在SAR102内,以控制顺序。
DAC 100或取样保持电路104可以有一电容器阵列。电容器有二进制加权值,如1,2,4,8,16,32,…乘以一单位尺寸电容。例如,一个6位DAC可以有一排1,2,4,8,16,32乘以一单位尺寸电容C的电容器。较高精度的DAC如11位DAC有较大的电容器值,如2N-1=1024。
虽然这样的电容器阵列DAC是有用的,但是大尺寸的单位电容C需要大量的电荷转移,增加功率消耗。单位电容C的最小尺寸是由噪声和ADC规范的线性要求来确定的。
图2显示SAR ADC分辨输入电压。SAR 102的寄存器值初始被设置为1/2,或10000。比较器106确定输入电压VIN低于来自SAR 102的转换值,所以在下一周期,SAR 102被设置为1/4,或01000。比较器106确定输入电压VIN高于来自SAR 102的转换值,所以在第三周期,SAR 102被设置为3/8,或01100。比较器106确定输入电压VIN低于来自SAR 102的转换值,所以在第四周期,SAR 102被设置为5/6,或01010。现在比较器106确定输入电压VIN高于来自SAR 102的转换值,所以在第五周期,SAR 102被设置为9/32,或01011。最后的比较是VIN高于转换值,因此最终结果是01011。
SAR ADC在速度上受限是由于其串行判定流程。另外,SARADC的有效分辨率是受到比较器噪声和有限电容器匹配的限制的。多级SAR流水线式ADC可提高ADC的转换速率和分辨率。通过将转换位分成几个级(stage),就可缩短SAR转换周期。此外,级与级之间的流水线运作可以增加ADC的吞吐量。
可以在级与级之间使用运算放大器来放大来自第一级的残余电压,然后再输入到第二级。在SAR转换后,第一级的残余电压被放大并传送到第二级,放宽对后面级的比较器的要求。
在第二级的开关电容器与第一和第二级之间运算放大器上的反馈电容器作为第一级的负载。当电容器充电和放电时,消耗电能。所以减少这个负载电容是很有意义的,不仅可以降低功耗还可以节省面积和成本。
期望有一种多级SAR辅助的流水线式ADC。期望有一种更低功耗的多级SAR辅助的流水线式ADC。期望有一种多级SAR辅助的流水线式ADC,其能再利用电容用于多种用途,以减少有效负载和功耗。
【附图说明】
图1显示一种逐次逼近寄存器ADC。
图2显示SAR ADC分辨输入电压。
图3显示一种两级SAR辅助流水线式ADC。
图4显示在级与级之间使用运算放大器和反馈电容器的两级SAR辅助流水线式ADC。
图5更详细地显示级与级之间的放大。
图6显示无负载残余转移的两级SAR辅助的流水线式ADC。
图7A-I显示无负载残余转移的两级SAR辅助流水线式ADC的运行阶段。
图8是无负载残余转移的两级SAR辅助流水线式ADC运行的波形图。
图9显示一种级与级之间无负载残余转移的三级SAR辅助流水线式ADC。
图10显示图9的三级SAR辅助流水线式ADC的运行。
【具体实施方式】
本发明涉及一个改进的多级流水线式逐次逼近寄存器(SAR)模数转换器(ADC)。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改,且本文所界定的一般原理可应用于其它实施例。因此,本发明不希望限于所展示和描述的特定实施例,而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。
图3所示为一种多级SAR辅助流水线式ADC。输入电压VIN施加在第一级110中的采样保持电路112上。然后M位ADC 114将采样电压转换成一个M位的值,存储在SAR 128中。存储的M位值又被DAC116转换回模拟电压,并被减法器118从采样的输入电压中减去,产生残余电压。残余电压由残余放大器122放大,并传送到第二级120。
在第二级120,放大的残余电压被K位ADC 124转换为K位的数字值。来自第二级120的K位和来自第一级110的M位在SAR128中组合,以产生N位数字值,其代表VIN。
SAR 128控制ADC、放大器和其他电路。SAR 128可以纠正数字错误。在M和K位之间可以有一些重叠。例如,N可以比M+K小1,所以有一个冗余位。第一级的转换可以和第二级的转换同时进行,但针对不同的模拟采样值。当两级转换结束时,放大器可以将第一级的残余传送到第二级。
图3中的方框都是概念性的。第一级110、第二级120、和残余放大器122的实际电路实现如图4所示。
图4所示为一种两级SAR辅助流水线式ADC,其在级与级之间使用了运算放大器和反馈电容。输入电压VIN通过开关12施加到第一级开关电容器10上,开关12因为信号S1而闭合。取样时背板开关18闭合,使得第一级开关电容器10的背极板接地。
在转换时,开关12、18断开,开关14闭合。第一级开关电容器10的背极板和节点VX连接到比较器30,它提供反馈给第一级SAR 32。第一级SAR 32中的4位数字值(B8:B5)通过控制开关14将参考电压VR连接到第一级开关电容器10的前极板。当第一级SAR 32的数字值改变时,不同的第一级开关电容器10会通过开关14在参考电压VR和地之间切换。由于电容耦合,这会导致VX改变,VX上的电压由比较器30进行比较,并被反馈回第一级SAR 32。因此各种数字值被第一级SAR 32连续检测,直到发现一个最佳匹配,如图2所示的曲线。
一旦第一级SAR 32已经找到最佳匹配VIN的数字值B8:B5,VX上的残余电压就被运算放大器40放大并通过开关22施加到第二级开关电容器20的前极板上。信号A1、A3、RS启动并闭合开关22、42、28。在放大结束之后,在第二级发生另一转换阶段。
在第二级的转换期间,开关22、28断开,开关24闭合。第二级开关电容器20的背极板,节点VY,连接到比较器34,比较器34为第二级SAR 36提供了反馈。第二级SAR 36中的5位数字值(B4:B0)通过控制开关24将参考电压VR连接到第二级开关电容器20的前极板。当第二级SAR 36的数字值改变时,不同的第二级开关电容器20会通过开关24在参考电压VR和地之间切换。由于电容性耦合,这会导致VY改变,VY上的电压由比较器34进行比较,并被反馈回第二级SAR 36。
由于来自第一级的残余电压在施加到第二级之前被放大,所以每一级可以使用不同的最小尺寸电容器。第一级开关电容器10的尺寸可以是两个最小尺寸电容16C的二进制加权值。但是,第二级开关电容器20的尺寸可以是两个最小尺寸电容C的二进制加权值。除了图例中的16:1,两级中的最小尺寸电容器可以有其他比例。第一级电容器(CS1)的总电容可以根据ADC的噪声和线性要求来进行选择。由于第一级的残余电压已经放大,所以来自第二级的噪声和非线性转换到ADC输入时,它们会被抑制。结果是,第二级电容器(CS2)的总电容通常是CS1除以放大增益。
最终的数字值是将来自第一级SAR 32的4位作为MSB和来自第二级SAR 36的5位作为LSB组合而成。
图5更详细地显示级与级之间的放大。在放大期间,开关14驱动来自第一级SAR 32的最终值到达第一级开关电容器10的前极板,而背极板、节点VX经过开关42到达运算放大器40的反相输入端。开关46断开。运算放大器40的输出通过开关22驱动第二级开关电容器20。第二级开关电容器20的背极板、节点VY通过开关28接地。
第二级开关电容器20一起作为运算放大器40输出端上的负载电容器200。第一级开关电容器10和反馈电容器41确定运算放大器40的增益或放大量。增益可近似为CS1/CFB,其中CS1是第一级开关电容器10的总电容,CFB是反馈电容器41的电容。
例如,第一级开关电容器10总共4pF,而反馈电容器41为0.5pF,寄生运算放大器输入电容可以忽略不计。然后,增益为4/0.5=8,反馈系数为1/(1+G)=1/9。反馈系数表示第一级输入VIN上负载电容器200的等效电容。因此,第二级开关电容器20的一个0.5pF的总电容相当于一个9×0.5=4.5pF的等效输入电容,由于运算放大器40的负载被放大了。因为放大器消耗更多功率,所以不希望有更高的等效输入电容。
运算放大器40的等效输入负载增加时,其消耗的功率会增加。因为当负载电容器200增加时等效输入负载增加得更快,功率消耗对负载电容器200就特别敏感。
发明人已经认识到,减少或去除负载电容器200可以显著减少运算放大器40消耗的功率。发明人已经发现,在放大期间将第二级开关电容器20作为反馈电容器41,从而可以有效地去除负载电容器200。一旦放大阶段结束,第二级开关电容器20被用于转换。因此第二级开关电容器20既作为反馈电容器41又作为第二级开关电容器20。
在放大阶段,第二级开关电容器20以与反馈电容器41相同的方式连接到运算放大器40。但是,由于第二级开关电容器20和反馈电容器41连接方式一样,因此不再有负载电容器200。因此在运算放大器40上的负载已经被减少到零。由于运算放大器40有一个接近于零的负载,所以其功率消耗显著降低。
图6显示无负载残余转移的两级SAR辅助的流水线式ADC。反馈电容器41已被去除。相反,在放大阶段,当信号A2有效,第二级开关电容器20被反馈开关44连接作为反馈电容器。第二级开关电容器20的另一侧由开关22连接到运算放大器40的输出,在放大阶段,开关22也闭合。
第二级开关电容器20通过反馈开关44连接到运算放大器40的输入端,通过开关22连接到运算放大器40的输出端。因此第二级开关电容器20被准确地连接作为图5的反馈电容器41。第二级开关电容器20在放大阶段作为反馈电容器41。没有负载电容器连接到运算放大器40,因为在放大阶段第二级开关电容器20的终端都不接地,因为所有的开关24、26、28在放大阶段都断开。由于没有负载电容器,只有一个反馈电容器,运算放大器40的功率消耗被降低。
在转换阶段,来自第一级SAR 32的二进制MSB通过控制开关14将参考电压VR施加到第一级开关电容器10上,而来自第二级SAR 36的二进制LSB通过控制开关24将参考电压VR施加到第二级开关电容器20上。比较器30比较第一求和节点VX和一个参考值,如地电压,并反馈回到第一级SAR 32。比较器34进行比较第二求和节点VY和一个参考值,如地电压,并反馈回到第二级SAR 36。
通过采样开关12,VIN被采样到第一级开关电容器10。通过接地开关18,VX接地;通过接地开关28,VY接地。通过重置开关26,第二级开关电容器20的前极板被重置而接地。
在放大阶段,当第二级开关电容器20用作反馈电容器时,开关42、44、22闭合。为了重置或清零运算放大器40,开关42、44断开,清零开关46闭合。
图7A-I显示无负载残余转移的两级SAR辅助流水线式ADC的运行阶段。虚线显示的组件或信号路径是指在本阶段不使用的。每个阶段P1、P2、P3......则由以下三个主要功能模块的运行来确定:第一级SAR-ADC、残余放大器和第二级SAR ADC。在图7A中,阶段一(P1)有第一级取样、放大器重置和第二级转换。在图7F中,所有级都用于放大。
在图7A中,P1阶段有:由S1闭合开关12,采样VIN至第一级开关电容器10的前极板。开关14保持断开,比较器30和第一级SAR 32都不检查VX。开关42、44、22断开,清零开关46闭合,将运算放大器40的输入和输出连接在一起,使得任何偏移误差(offset error)都存储在运算放大器输入端的寄生电容上。
在第二级,会发生转换。重置开关26和28断开,第二级SAR36驱动不同二进制值B4:B0通过控制开关24将参考电压VR连接到第二级开关电容器20的前极板,以测试使用比较器34的不同数字值。在第一级,在采样期间,开关18闭合,驱动VX接地。
在图7B中,P1阶段继续。信号CM关掉,断开开关18,这让第一求和节点VX成为浮动点。
在图7C中,P1阶段继续。采样信号S1也关掉,断开开关22,这让第一级开关电容器10的前极板浮起。
在图7D中,第二阶段,第一级已经完成采样并开始转换。开关14闭合,将地连接到第一级开关电容10中的最低有效电容器,并将参考电压VR连接到那些控制位(B8至B5)已由第一级SAR 32选通的那些电容器上。第一级SAR 32按顺序测试各个值,对于受检测的B8:B5的每一种组合,检查来自比较器30的比较结果,类似于图2所示的顺序。一旦B8:B5的值已经被第一级SAR 32确定,这些值就通过开关14在节点VX上产生一个残余电压。一旦施加了最高位的B8:B5,这个残余电压就表示VIN的误差或剩余。第一级转换继续,如图7D-7E。
在图7A-7D中,第二级SAR 36通过开关24进行了类似的过程,直到比较器34找到VY的最小误差电压,B4:B0的这些值被存储为转换值的LSB。
在图7E中,第二级的转换已经完成。B4:B0的值由第二级SAR36存储或输出发送至其他逻辑。第二级开关电容器20因为开关24断开和重置开关26、28闭合而被重置。在重置期间,第二级开关电容器20的两个极板都接地。
在图7F中,由运算放大器40进行放大。第一级SAR 32已经完成转换,B8:B5已被储存,并通过开关14选择性地控制第一级开关电容器10的前极板与VR或地相连接。在VX上产生一个残余电压,并通过开关42到运算放大器40的反相输入端。在第一级开关电容10与运算放大器的输入电容之间共享电荷。
开关42、44闭合,清零开关46断开。存储在运算放大器输入电容上的任何偏移误差都被加到来自第一级开关电容器10的电荷上,由运算放大器40放大,产生其输出。
反馈开关44闭合,连接第二级开关电容器20的背极板、求和节点VY到运算放大器40的输入端。重置开关26、28断开,第二级开关电容器20的两个极板成为浮动点。开关24保持断开。但是,开关22闭合,连接第二级开关电容20的前极板与运算放大器40的输出端。因此第二级开关电容器20连接在运算放大器40的输入和输出之间。第二级开关电容器20作为一个反馈电容器。
在第一求和节点VX上的来自第一级的残余电压仍然被放大以产生运算放大器40的输出电压。电压增益是CS1/CS2,其中CS1是第一级开关电容器10的总电容,CS2是第二级开关电容器20的总电容。但是,该输出电压是相对于地的,但第二级开关电容器20的两个极板都不接地。运算放大器40的输出电压是在节点VX上输入残余电压的一个放大的结果,但第二级开关电容器20不接地。没有接地的负载电容器。但是,电荷仍然由运算放大器40传送到第二级开关电容器20,放大了来自第一级的残余电压。
在图7G中,放大阶段已经结束。信号A1首先降低,断开开关22,使第二级开关电容器20的前极板成为浮动点。然后在图7H中,信号A2降低,断开反馈开关44。第二级开关电容器20的背极板也成为浮动点。在图7I中,信号NA3升高,闭合清零开关46。放大阶段已经结束,运算放大器40再次被重置。第二级与第一级隔离。现在又可以从阶段一(图7A)开始重复。
被转换的模拟电压可以是流水线式的。在图7A中被取样的、在图7D-E的阶段一中被转换的、在图7F中被第二级开关电容器20放大并存储的模拟电压VIN,现在可以在接下来的图7A中被第二级SAR 36转换。因此,直到图7A-7I中所有阶段都完成,第二级才转换由第一级转换的模拟电压。在图7A-7D中,第二级正在转换的模拟电压不同于第一级正在转换的,第二级转换的是第一级已经转换的一个模拟电压。因此,第一级和第二级的转换运作是流水线式的。
图8是无负载残余转移的两级SAR辅助流水线式ADC运行的波形图。模拟电压VIN首先因为信号S1升高而被第一级SAR-ADC(SAR1)采样(图7A)。接地开关18断开(图7B),然后S1结束(图7C)。信号C1在采样阶段降低,但在采样结束时升高,在第一级SAR1的转换和放大阶段保持升高。
信号A1、A2、A3都升高,而运算放大器40(RA1)正被重置和置零。在放大阶段,信号A1、A2、A3升高。
第二级,SAR2,进行转换,而信号C2升高。在SAR2转换后,C2降低,重置RS升高以重置第二级。在SAR2重置期间,第二级开关电容器20的两个极板都被接地。在放大期间,第一级连接到第二级,信号S1、CM、C2和RS都降低。在放大期间信号C1保持高电平,使得第一级SAR 32可以驱动转换的二进制值到第一级开关电容器10的前极板上,以驱动残余电压到运算放大器40的输入端。在下一个SAR2转换时(未所示)该残余值是由SAR2转换。SAR2转换的是一个比SAR1更早的值,因为它们是流水线式的。
图9显示一个级与级之间无负载残余转移的三级SAR辅助流水线式ADC。第一级150使用第一级SAR-ADC 162转换4位,最高有效位。残余电压被施加到第一残差放大器156,而在第二级SAR-ADC 164中的第二级开关电容器被连接作为反馈电容器,因此存在无负载电容器。在第二级152中的SAR-ADC164然后将残压转换成另外四个二进制位。第一级150和第二级152和第一残差放大器156的运行是如之前对图6-8的描述。
来自第二级152的残余电压(例如图6的第二求和节点VY)可输入到第二级残差放大器158,它使用第三级SAR ADC 166中的第三级开关电容器作为反馈电容器,因此具有无负载电容器。然后,第三级SAR-ADC 166转换该残余电压到最后8位。
还可以增加其他级,每一级转换的位的数量也可以不同。一些级可以是标准的级,而不是无负载级。
图10显示图9的三级SAR辅助流水线式ADC的运行。第一级SAR-ADC 162(SAR1)对输入进行采样,而第二级SAR-ADC 164(SAR2)对之前采样的输入进行转换,之前采样的输入是在之前的周期里通过第一残余放大器156(RA1)进行传送的。第三级SAR-ADC 166(SAR3)转换在之前两个周期里通过第一和第二残余放大器(RA1、RA2)传送的之前采样的输入。SAR1转换最近的VIN,SAR2转换之前一个周期采样的次近VIN,SAR3转换是从3个周期前的一个较早的VIN。图10仅显示一个周期。
SAR3一旦完成转换并存储结果,SAR3就重置。然后SAR2完成转换并存储其结果,第二放大器RA2开启并放大和传送来自SAR2和SAR3的残余电压。
对于将放大残压输入给那个级的放大器来说,在放大阶段之前,SAR2和SAR3每个都重置。对于SAR2,转换后,下一个放大器RA2和下一级SAR3进入RA2一起进入放大阶段。然后SAR2重置,并通过第一放大器RA1接收来自第一级SAR1的残余电压,所以SAR1、RA1和SAR2都一起进入放大阶段。然后SAR2可以转换传送的残余电压。
对于最后级SAR3,在转换阶段结束时,存储最终的数字位,并与前两个周期由SAR1确定的、在前一周期由SAR2确定的最佳匹配(最小误差)数字位相结合。一旦来自SAR3的最终数字值被存储,SAR3就重置,然后RA2、SAR2和SAR3进入放大阶段。一旦RA2放大完成,SAR3进入下一个转换。转换后,SAR2的残余电压被放大,但SAR3的残余电压并不需要被放大,因为没有下一级去转移残余电压,所以SAR3可以直接从转换过渡到重置,而在转换和重置阶段之间没有放大阶段。
当两个残余放大器RA1、RA2各自的放大阶段结束时,它们重置并清零。
【替代实施例】
发明人还想到一些其他的实施例。例如可以使用一个全差分ADC。第二,使用第二组开关12、14、18,负端的一组第一级开关电容器10驱动一个负端节点VX',并采样一个负端的差分输入电压VIN’。比较器30的反相输入被VX'驱动,而不是接地。类似的负端的一组第二级开关电容器20与开关22、24、26、28驱动一个负端求和节点VY',其驱动第二输入到比较器34,而不是接地。运算放大器40的第二输入端可以通过另一个开关42由VX'来驱动,反馈开关44和清零开关46重复用于运算放大器40第二差分输出端。可以在正端节点和负端节点之间添加均衡开关用于重置和均衡。
可以增加校准硬件和程序。用作反馈电容器的第二级开关电容器可以与其他类型的转换器一起使用,如快闪型ADC、SAR-快闪辅助流水线式或多位ADC,以及各种其他组合和变型。ADC可以是交错式的,可以使用或添加子ADC/DAC。使用开关电容器的其他电路可并入本发明,诸如开关电容可编程增益残余放大器等电路。
举例来说,可以不是一个完全二进制加权电容阵列,而是在两个不同级中,一个二进制加权电容阵列和一个非加权电容阵列的组合,也可以提供期望的精度,同时还降低了总电容和动态功率。虽然已经描述了在SAR ADC里的应用,但是该电路和校准步骤也可以用于其它应用和系统中。
对于某些信号可以不是单独的阶段,例如断开或闭合接地开关,这个阶段可以和另一个阶段相结合,从而使接地开关在该数字值或一些其它信号改变时同时断开。本实施例可能抗噪声能力不强,但是从控制的角度来看更简单。
可以调整二进制加权电容阵列的位数。例如,一个15位的ADC可以有9个电容器在第一级阵列中和7个电容器在第二级阵列中。第一级开关电容器10和第二级开关电容器20中的最小电容器可以不必有相同的值,但可以不同,如16C用于第一级开关电容器10中最小电容器,而C是第二级开关电容器20中最小电容器,反之亦然。在图4-7的例子中,第一和第二级之间最小电容值的比例为16:1。但是也可以使用14:1、7:1、19:1,或某些其他比例。这个比值会影响残余电压放大增益,该增益是由第一级开关电容器10所有电容器的总电容和第二级开关电容器20所有电容器的总电容的比值来确定的。
可以加入额外的电容器阵列,诸如用于比较器30的差分输入,而不是接地加到非反相输入端。可以施加固定的或参考电压而不是地电压到运算放大器40或比较器30、34的非反相输入端。
差分和单端模拟电压可以互换。单端模拟电压可以施加在一个差分输入上,而参考电压可以施加在另一个差分输入上。
二进制加权电容器阵列可以是温度计加权或使用格雷码,或其他加权安排。来自第一级SAR 32或第二级SAR 36的二进制位可以和其他控制或计时信息合并,如来自控制逻辑或序列发生器或多阶段非重叠时钟的信息。
可以使用不同的位数用于不同的精度,位数可以是固定的,或者是可变的。
一些实施例不一定使用所有的元件。例如,在一些实施例里可以增加或删除开关。可以使用不同的开关,如两路开关或三路开关。多路复用器也可以用做开关。输入电阻也可以增加到VIN,或者使用更多的复杂的输入滤波器。可以使用多级开关,如两路开关用做开关,然后一个总开关连接VDD或GND到这些两路开关。
虽然已经描述了二进制加权电容器,但是可以使用其他加权,例如十进制加权电容器、质数加权电容器,或线性加权电容器,或八进制加权电容器。数字值可以是这些其他数字系统,如八进制数字,而不是二进制数字。
通过互换反相和非反相输入,可以增加逆变,但是不改变整个功能,因此可以看成是等同的。在转换阶段,穿过开关的数字值可以直接应用到开关上,作为通过该开关的数据,或者作为该开关的控制。更多复杂的开关可以使用该数字值去产生高或低的电压,其通过该复杂开关施加在电容器上。通过开关连接该数字值到电容器的其他实施例,也是有可能的。
电阻和电容值可以以不同的方式变化。可以增加电容器、电阻器和其他滤波元件。开关可以是n沟道晶体管、p沟道晶体管,或具有并联的n沟道和p沟道晶体管的传输门,或更复杂的电路,可以是无源的或有源的,放大的或非放大的。
可在各个节点处添加额外组件,例如电阻器、电容器、电感器、晶体管等,且还可存在寄生组件。启用和停用所述电路可用额外晶体管或以其它方式实现。可添加传送门晶体管或传输门以用于隔离。
可以添加逆变或额外的缓冲。晶体管和电容最终的尺寸可以在电路仿真或现场测试之后进行选择。可能使用金属掩膜或其他可编程部件,去确定最终的电容、电阻、或晶体管尺寸。电容器可以并联在一起而形成一个较大的电容器,其和几个电容器尺寸有相同的边缘或边界效应。
可以比较一个参考电压和一个单独的模拟电压,或者可以比较一个差分模拟电压。差分输入电压可以被锁存,然后该锁存单端电压与求和节点电压比较。第一电压可以被一个电容器取样,然后第二电压可以被同一电器取样。差分电荷通过放大器的反馈存储在另一电容器里。比较差分模拟电压的另一个方法是将一个差分放大器置于具有确定增益的输入上。虽然可以使用一个运算放大器,也可以使用其他类型的放大器,如非放大比较缓存器。
可以添加一个均衡开关。两个接地开关可以用在比较器输入的正端和负端输入线上。一些开关可以连接到另一个固定电压上,如VDD或VDD/2,而不是接地。在某些电路中地电压和参考电压可以反过来,可以使用不同的电源方案。参考电压可以低于地电压,或者地电压用作参考电压,一个负电压代替地电压使用。
本发明背景技术部分可含有关于本发明的问题或环境的背景信息而非描述其它现有技术。因此,在背景技术部分中包括的内容并不是申请人承认的现有技术。
本文中所描述的任何方法或工艺为机器实施或计算机实施的,且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或其它机器产生的显示,且可包括也为机器产生的硬拷贝打印输出。对其它机器的计算机控制为另一有形结果。
已出于说明和描述的目的呈现了对本发明实施例的先前描述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于以上教示,许多修改和变型是可能的。希望本发明的范围不受此详细描述限制,而是由所附权利要求书限制。
Claims (20)
1.一种无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其特征在于,包括:
第一级,其包括:
模拟输入,用于接收模拟电压,以转换成表示所述模拟电压的数字值;
第一逐次逼近寄存器,用于存储和调整所述数字值的第一部分;
第一比较器,其输入连接到第一求和节点,其输出连接到所述第一逐次逼近寄存器,其中在第一转换阶段,所述第一逐次逼近寄存器根据所述第一比较器的所述输出,调整所述数字值的第一部分;
复数个采样开关,其连接在所述模拟输入和复数个第一内部节点之间;
第一级开关电容器,其有加权电容值,每个所述第一级开关电容器连接在所述第一求和节点和所述复数个第一内部节点中的一个节点之间;
复数个第一可控开关,每个都连接到所述复数个第一内部节点中的一个节点上,根据所述第一逐次逼近寄存器接收到的所述数字值的第一部分,每个所述第一可控开关都用于将所述复数个第一内部节点中的一个节点连接到一个参考电压上或一个固定电压上;
第二级,其包括:
第二逐次逼近寄存器,用于存储和调整所述数字值的第二部分;
第二比较器,其输入连接到第二求和节点,其输出连接到所述第二逐次逼近寄存器,其中在第二转换阶段,所述第二逐次逼近寄存器根据所述第二比较器的所述输出,调整所述数字值的第二部分;
复数个连接开关,其连接在放大器输出节点和复数个第二内部节点之间;
第二级开关电容器,其有加权电容值,每个所述第二级开关电容器连接在所述第二求和节点和所述复数个第二内部节点中的一个节点之间;
复数个第二可控开关,每个都连接到所述复数个第二内部节点中的一个节点上,根据所述第二逐次逼近寄存器接收到的所述数字值的第二部分,每个所述第二可控开关都用于将所述复数个第二内部节点中的一个节点连接到所述参考电压上或所述固定电压上;
连接放大器,其包括:
运算放大器,其有第一输入和所述放大器输出节点;
放大器输入开关,其连接所述第一求和节点到所述运算放大器的所述第一输入,用以在放大阶段将来自所述第一级的残余电压传送到所述运算放大器;
清零开关,其连接所述放大器输出节点到所述第一输入,当所述放大阶段结束时,用以重置所述运算放大器;
反馈开关,其连接所述第一输入到所述第二求和节点,当所述复数个连接开关连接所述放大器输出节点到所述第二级开关电容器的所述复数个第二内部节点时,在所述放大阶段,所述反馈开关使得所述第二级开关电容器作为所述运算放大器的反馈电容器;
其中所述第二级开关电容器在所述放大阶段作为所述运算放大器的反馈电容器,在所述第二转换阶段作为开关电容器;
由此,所述第二级开关电容器用于运算放大器反馈和用于二进制转换。
2.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其中在所述放大阶段,每个所述第二级开关电容器的两个极板都通过闭合开关连接到所述运算放大器;对于每个所述第二级开关电容器,其中一个极板连接到所述放大器输出节点,另一个极板连接到所述运算放大器的所述第一输入。
3.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其中:
在所述放大阶段,所述第二级开关电容器与所述固定电压断开;
其中在所述放大阶段,所述放大器输出节点没有通过任何所述第二级开关电容器与所述固定电压连接;
由此,在所述放大阶段,没有放大器负载。
4.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
复数个重置开关,每个都连接到所述复数个第二内部节点的一个节点上,用于在第二级重置阶段将每个第二内部节点重置到所述固定电压上;
第二求和节点重置开关,用于在第二级重置阶段将所述第二求和节点连接到所述固定电压;
其中在所述第二级重置阶段,每个所述第二级开关电容器的两个极板都连接到所述固定电压上。
5.如权利要求4所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
第一求和节点重置开关,用于在第一级采样阶段将所述第一求和节点连接到所述固定电压。
6.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
所述运算放大器的第二输入,所述运算放大器比较所述第一输入和所述第二输入,以产生所述放大器输出节点;
所述第一比较器的第一级第二输入,所述第一比较器比较所述第一级第二输入和所述第一求和节点,以产生所述第一比较器的输出;
所述第二比较器的第二级第二输入,所述第二比较器比较所述第二级第二输入和所述第二求和节点,以产生所述第二比较器的输出;
其中所述第二输入、所述第一级第二输入和所述第二级第二输入都连接到所述固定电压。
7.如权利要求6所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其中所述固定电压是地电压。
8.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
所述运算放大器的第二输入,所述运算放大器比较所述第一输入和所述第二输入,以产生所述放大器输出节点;
所述运算放大器的负端输出;
其中所述放大器输出节点是所述运算放大器的正端输出;
所述第一比较器的第一级第二输入,所述第一比较器比较所述第一级第二输入和所述第一求和节点,以产生所述第一比较器的输出;
所述第二比较器的第二级第二输入,所述第二比较器比较所述第二级第二输入和所述第二求和节点,以产生所述第二比较器的输出;
其中所述第一级第二输入是来自负端第一求和节点的差分电压,所述负端第一求和节点连接到负端第一级开关电容器,所述负端第一级开关电容器是从所述模拟电压的负端进行采样的,其中所述模拟电压是一个精确差分电压;
其中所述第二级第二输入是来自负端第二求和节点的差分电压,所述负端第二求和节点连接到负端第二级开关电容器;
其中所述运算放大器的所述第二输入通过一个负端放大器输入开关从所述负端第一求和节点接收差分电压。
9.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
在所述第二级开关电容器中的第二末端电容器,所述第二末端电容器有一个最小电容值,所述第二末端电容器在其第二内部节点上只连接到所述固定电压,并不连接到所述参考电压;
其中在所述第二级开关电容器中除了所述第二末端电容器之外的电容器都是二进制加权的,具有从所述最小电容值开始以2的整数次方的顺序加权的电容值;
其中在所述第二级开关电容器中有两个电容器有所述最小电容值。
10.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,还包括:
阶段顺序控制器,用于在采样阶段闭合复数个采样开关和所述第一求和节点重置开关,用于断开所述第一可控开关,以对所述模拟输入进行采样;
在所述第二转换阶段,断开所述复数个连接开关、所述复数个重置开关和所述第二求和节点重置开关,闭合所述复数个第二可控开关,并启动所述第二逐次逼近寄存器,以调整所述数字值第二部分的值,以转换所述第二求和节点的电压;
在所述第一放大阶段,闭合所述复数个第一可控开关,断开所述采样开关和所述第一求和节点重置开关,启动所述第一逐次逼近寄存器,以调整所述数字值第一部分的值,以转换所述第一求和节点的电压;
当所述放大阶段结束时,闭合所述清零开关,以重置所述运算放大器,断开所述放大器输入开关和所述反馈开关;
在所述放大阶段期间,断开所述清零开关,闭合所述放大器输入开关和所述反馈开关,以放大所述第一求和节点,以使用所述第二级开关电容器作为所述运算放大器的反馈电容器。
11.如权利要求10所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其中所述第一转换阶段和所述第二转换阶段在时间上有重叠,其中相较于所述第一逐次逼近寄存器产生的数字值的第一部分,由所述第二逐次逼近寄存器产生的数字值的第二部分是较早的所述模拟输入采样值,由此,逐次逼近寄存器转换是流水线式的。
12.如权利要求1所述的无负载两级逐次逼近寄存器辅助的流水线式模数转换器,其中所述数字值的第一部分包括M位;
其中M是一个至少为4的整数;
其中所述数字值的第二部分包括K位;
其中K是一个至少为4的整数;
其中所述第一级开关电容器包括M+1个电容器;
其中所述复数个第一可控开关包括M+1个开关;
其中所述复数个第一内部节点包括M+1个第一内部节点;
其中所述复数个采样开关包括M+1个开关;
其中所述第二级开关电容器包括K+1个电容器;
其中所述复数个第二可控开关包括K+1个开关;
其中所述复数个第二内部节点包括K+1个第二内部节点;
其中所述复数个连接开关包括K+1个开关。
13.一种将模拟电压转换成数字值的方法,其特征在于,包括步骤:
通过复数个采样开关对模拟电压进行采样,以对第一级开关电容器的第一极板进行充电,而所述第一级开关电容器的第二极板被连接到一个固定电压;
在第二级转换阶段,使用第二级逐次逼近寄存器,将先前采样的模拟电压的残余转换成一个较低位数字值的测试值,所述第二级逐次逼近寄存器连续交替驱动第二级开关电容器的第一极板连接到参考电压或连接到所述固定电压;将所述第二级开关电容器的所有第二极板的第二求和节点与第二比较电压相比较,以确定一个误差;其中所述第二级逐次逼近寄存器找到一个具有最小误差的最佳较低位数字值;
通过闭合清零开关以连接放大器的第一输入到放大器输出,重置所述放大器,并在所述第一输入的一个输入电容器上存储误差电荷;
将所述第一级开关电容器的第二极板从所述固定电压上断开,断开所述采样开关,为第一级转换阶段准备;
在所述第一级转换阶段,使用第一级逐次逼近寄存器,将采样到的所述第一级开关电容器上的模拟电压转换成一个较高位数字值的测试值,所述第一级逐次逼近寄存器连续交替驱动所述第一级开关电容器的第一极板连接到所述参考电压或连接到所述固定电压;将所述第一级开关电容器的所有第二极板的第一求和节点和第一比较电压相比较,以确定一个误差;其中所述第一级逐次逼近寄存器找到一个具有最小误差的最佳较高位数字值;
在所述第二级逐次逼近寄存器找到所述最佳较低位数字值后,通过将所述第二级开关电容器的第一极板和第二极板连接到所述固定电压,重置所述第二级开关电容器;
通过断开所述清零开关和闭合放大器输入开关以连接所述第一求和节点到所述放大器的第一输入,闭合反馈开关以连接所述放大器的第一输入到所述第二求和节点,闭合连接开关以连接所述放大器输出到所述第二级开关电容器的第一极板,放大所述第一求和节点上的一个残余;
其中在放大阶段,所述第二级开关电容器是连接在所述放大器的第一输入和所述放大器输出之间的一个反馈电容器,以存储所述第二级开关电容器上的一个残余,用于转换成所述较低位数字值。
14.如权利要求13的方法,其中所述第一比较电压是地电压;其中所述第二比较电压是地电压;
其中所述固定电压是地电压。
15.如权利要求13的方法,还包括:
通过断开所述连接开关,结束所述放大阶段,然后断开所述反馈开关,然后闭合所述清零开关。
16.如权利要求13所述的方法,其中所述第一级转换阶段和所述第二级转换阶段在时间上有重叠,其中第二级转换和第一级转换是流水线式的;
其中由所述第二级逐次逼近寄存器产生的所述最佳较低位数字值和由所述第一级逐次逼近寄存器在前一个周期里先前产生的所述最佳较高位数字值组合在一起。
17.一种多级转换器,其特征在于,包括:
第一逐次逼近寄存器,其控制数字值的较高位,所述较高位被切换以测试所述较高位的不同值;
第一比较器,其比较第一求和节点以产生第一误差,其中所述第一逐次逼近寄存器找到具有最低第一误差的较高位;
第一级开关电容器,根据来自所述第一逐次逼近寄存器的数字值的较高位,所述第一级开关电容器的前极板在高电压和低电压之间切换,所述第一级开关电容器的背极板连接到所述第一求和节点;
采样开关,其在采样阶段将模拟输入电压连接到所述第一级开关电容器的前极板;
放大器输入开关,其连接所述第一求和节点到放大器输入节点;
清零开关,其连接所述放大器输入节点到放大器输出节点;
放大器,其以所述放大器输入节点为输入,以所述放大器输出节点为输出;
第二逐次逼近寄存器,其控制所述数字值的较低位,所述较低位被切换以测试所述较低位的不同值;
第二比较器,其比较第二求和节点以产生第二误差,其中所述第二逐次逼近寄存器找到具有最低第二误差的较低位;
第二级开关电容器,根据来自所述第二逐次逼近寄存器的数字值的较低位,所述第二级开关电容器的前极板在高电压和低电压之间切换,所述第二级开关电容器的背极板连接到所述第二求和节点;
连接开关,其在放大阶段将所述放大器输出节点连接到所述第二级开关电容器的前极板;
反馈开关,其在所述放大阶段将所述第二求和节点连接到所述放大器输入节点;
其中在所述放大阶段,所述第二级开关电容器的后极板连接到所述放大器输入节点,所述第二级开关电容器的前极板连接到所述放大器输出节点,其中在所述放大阶段,所述第二级开关电容器作为反馈电容器。
18.如权利要求17所述的多级转换器,还包括:
重置开关,其在第二级开关电容器重置阶段,驱动所述第二级开关电容器的前极板和后极板接地,然后进入所述放大阶段。
19.如权利要求18所述的多级转换器,还包括:
阶段控制装置,其在所述采样阶段,断开和闭合开关以重置所述放大器,当所述第二逐次逼近寄存器正在寻找所述具有最低第二误差的较低位时,重置所述放大器;当所述第一逐次逼近寄存器正在寻找所述具有最低第一误差的较高位时,重置所述放大器;在所述第二电容器重置阶段,重置所述放大器;在所述放大阶段,将所述第一求和节点连接到所述放大器输入节点,将所述第二级开关电容器的前极板连接到所述放大器输出节点,将所述第二级开关电容器的后极板连接到所述放大器输入节点。
20.如权利要求19所述的多级转换器,还包括:
顺序控制装置,其启动所述采样阶段,重置所述放大器,产生所述最低第二误差,然后产生所述最低第一误差,同时重置所述放大器,然后启动所述第二电容器重置阶段,然后产生所述放大阶段,然后从所述采样阶段开始重复。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/490,831 US9219492B1 (en) | 2014-09-19 | 2014-09-19 | Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor |
US14/490,831 | 2014-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104320140A true CN104320140A (zh) | 2015-01-28 |
CN104320140B CN104320140B (zh) | 2017-05-31 |
Family
ID=52375336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410529902.4A Active CN104320140B (zh) | 2014-09-19 | 2014-10-09 | 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9219492B1 (zh) |
CN (1) | CN104320140B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105119603A (zh) * | 2015-09-06 | 2015-12-02 | 西北工业大学 | 流水线逐次逼近模数转换器 |
US9608658B1 (en) | 2015-09-25 | 2017-03-28 | Qualcomm Incorporated | Segmented successive approximation register (SAR) analog-to-digital converter (ADC) with reduced conversion time |
CN107046422A (zh) * | 2016-02-08 | 2017-08-15 | 美国亚德诺半导体公司 | 模数转换器中减少偏移的技术 |
CN110168939A (zh) * | 2019-03-12 | 2019-08-23 | 深圳市汇顶科技股份有限公司 | 模数转换器以及相关芯片 |
CN110190854A (zh) * | 2019-05-13 | 2019-08-30 | 东南大学 | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 |
CN110199482A (zh) * | 2018-01-23 | 2019-09-03 | 香港应用科技研究院有限公司 | 一种多级混合模数转换器 |
CN112751537A (zh) * | 2020-05-26 | 2021-05-04 | 上海韬润半导体有限公司 | 线性放大电路和包含该电路的模数转换装置 |
CN113225085A (zh) * | 2021-03-22 | 2021-08-06 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
CN113315518A (zh) * | 2021-05-06 | 2021-08-27 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
CN116996072A (zh) * | 2023-09-27 | 2023-11-03 | 成都芯盟微科技有限公司 | 一种流水线型差值比较模数转换器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI566530B (zh) * | 2014-11-03 | 2017-01-11 | 瑞昱半導體股份有限公司 | 連續逼近式類比至數位轉換器與轉換方法 |
US9621179B1 (en) | 2016-03-11 | 2017-04-11 | Applied Micro Circuits Corporation | Metastability error reduction in asynchronous successive approximation analog to digital converter |
EP3479483A1 (en) * | 2016-07-04 | 2019-05-08 | Telefonaktiebolaget LM Ericsson (PUBL) | Pipelined analog-to-digital converter |
EP3334049B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of digital-to-analog converter mismatch calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
EP3334050A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of offset calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
EP3334047B1 (en) * | 2016-12-08 | 2021-04-21 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
US9998131B1 (en) * | 2016-12-14 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid analog-to-digital converter |
TWI628919B (zh) * | 2017-05-12 | 2018-07-01 | 國立中山大學 | 連續漸進式類比數位轉換器 |
EP3480949A1 (en) | 2017-11-06 | 2019-05-08 | IMEC vzw | Multiplying digital-to-analog conversion circuit |
CN107786206B (zh) * | 2017-11-29 | 2024-02-02 | 四川知微传感技术有限公司 | 一种Pipeline SAR-ADC系统 |
KR102441025B1 (ko) | 2017-12-06 | 2022-09-05 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
US10979064B2 (en) | 2018-10-31 | 2021-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter with inverter based amplifier |
JP6753972B2 (ja) * | 2019-03-07 | 2020-09-09 | 株式会社東芝 | スイッチトキャパシタ回路 |
EP3796560A1 (en) * | 2019-09-17 | 2021-03-24 | Imec VZW | Pipelined successive approximation register analog-to-digital converter and method of analog-to-digital conversion |
US11855651B2 (en) | 2022-04-09 | 2023-12-26 | Caelus Technologies Limited | Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC) |
US11750160B1 (en) | 2022-04-09 | 2023-09-05 | Caelus Technologies Limited | Gain-boosted class-AB differential residue amplifier in a pipelined Analog-to-Digital Converter (ADC) using switched-capacitor common-mode feedback to eliminate tail current sources |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101662283A (zh) * | 2008-12-30 | 2010-03-03 | 香港应用科技研究院有限公司 | 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器 |
US20100066583A1 (en) * | 2008-09-16 | 2010-03-18 | Electronics And Telecommunications Research Institute | Multi-stage successive approximation register analog-todigital converter and analog-to-digital converting method using the same |
CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
US20130106629A1 (en) * | 2011-10-26 | 2013-05-02 | Semtech Corporation | Multi-bit successive approximation adc |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124818A (en) | 1998-10-21 | 2000-09-26 | Linear Technology Corporation | Pipelined successive approximation analog-to-digital converters |
US6195032B1 (en) | 1999-08-12 | 2001-02-27 | Centillium Communications, Inc. | Two-stage pipelined recycling analog-to-digital converter (ADC) |
US6879277B1 (en) * | 2003-10-09 | 2005-04-12 | Texas Instruments Incorporated | Differential pipelined analog to digital converter with successive approximation register subconverter stages |
US7538701B2 (en) | 2006-06-08 | 2009-05-26 | Cosmic Circuits Private Limited | System and method for improving dynamic performance of a circuit |
US7265705B1 (en) * | 2006-08-10 | 2007-09-04 | National Semiconductor Corporation | Opamp and capacitor sharing scheme for low-power pipeline ADC |
JP5072607B2 (ja) * | 2008-01-07 | 2012-11-14 | 株式会社東芝 | A/d変換装置 |
JP4720842B2 (ja) * | 2008-03-27 | 2011-07-13 | セイコーエプソン株式会社 | パイプライン型a/d変換器 |
KR20100073009A (ko) | 2008-12-22 | 2010-07-01 | 한국전자통신연구원 | 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
US7812757B1 (en) | 2009-06-12 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation |
US8416107B1 (en) | 2011-09-28 | 2013-04-09 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Charge compensation calibration for high resolution data converter |
US8421658B1 (en) | 2011-11-24 | 2013-04-16 | Hong Kong Applied Science & Technology Research Institute Company, Ltd. | Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC) |
US8643529B2 (en) | 2012-06-05 | 2014-02-04 | Himax Technologies Limited | SAR assisted pipelined ADC and method for operating the same |
US8659461B1 (en) | 2012-11-13 | 2014-02-25 | University Of Macau | Analog to digital converter circuit |
US8643520B1 (en) | 2012-11-27 | 2014-02-04 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Digital-to-analog converter (DAC) current cell with shadow differential transistors for output impedance compensation |
-
2014
- 2014-09-19 US US14/490,831 patent/US9219492B1/en active Active
- 2014-10-09 CN CN201410529902.4A patent/CN104320140B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100066583A1 (en) * | 2008-09-16 | 2010-03-18 | Electronics And Telecommunications Research Institute | Multi-stage successive approximation register analog-todigital converter and analog-to-digital converting method using the same |
CN101662283A (zh) * | 2008-12-30 | 2010-03-03 | 香港应用科技研究院有限公司 | 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器 |
CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
CN102386923A (zh) * | 2011-09-21 | 2012-03-21 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
US20130106629A1 (en) * | 2011-10-26 | 2013-05-02 | Semtech Corporation | Multi-bit successive approximation adc |
Non-Patent Citations (1)
Title |
---|
CC LEE: "A SAR-Assisted Two-Stage Pipeline ADC", 《IEEE》 * |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105119603B (zh) * | 2015-09-06 | 2018-04-06 | 西北工业大学 | 流水线逐次逼近模数转换器 |
CN105119603A (zh) * | 2015-09-06 | 2015-12-02 | 西北工业大学 | 流水线逐次逼近模数转换器 |
US9608658B1 (en) | 2015-09-25 | 2017-03-28 | Qualcomm Incorporated | Segmented successive approximation register (SAR) analog-to-digital converter (ADC) with reduced conversion time |
CN107046422A (zh) * | 2016-02-08 | 2017-08-15 | 美国亚德诺半导体公司 | 模数转换器中减少偏移的技术 |
CN110199482A (zh) * | 2018-01-23 | 2019-09-03 | 香港应用科技研究院有限公司 | 一种多级混合模数转换器 |
CN110168939A (zh) * | 2019-03-12 | 2019-08-23 | 深圳市汇顶科技股份有限公司 | 模数转换器以及相关芯片 |
CN110168939B (zh) * | 2019-03-12 | 2021-02-23 | 深圳市汇顶科技股份有限公司 | 模数转换器以及相关芯片 |
US11043961B2 (en) | 2019-03-12 | 2021-06-22 | Shenzhen GOODIX Technology Co., Ltd. | Analog-to-digital converter and associated chip |
CN110190854B (zh) * | 2019-05-13 | 2023-05-12 | 东南大学 | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 |
CN110190854A (zh) * | 2019-05-13 | 2019-08-30 | 东南大学 | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 |
CN112751537A (zh) * | 2020-05-26 | 2021-05-04 | 上海韬润半导体有限公司 | 线性放大电路和包含该电路的模数转换装置 |
CN112751537B (zh) * | 2020-05-26 | 2024-04-19 | 上海韬润半导体有限公司 | 线性放大电路和包含该电路的模数转换装置 |
CN113225085B (zh) * | 2021-03-22 | 2022-12-02 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
CN113225085A (zh) * | 2021-03-22 | 2021-08-06 | 西安电子科技大学 | 一种高速一步多位逐次逼近-流水线混合型模数转换器 |
CN113315518A (zh) * | 2021-05-06 | 2021-08-27 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
CN113315518B (zh) * | 2021-05-06 | 2023-07-07 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
CN116996072A (zh) * | 2023-09-27 | 2023-11-03 | 成都芯盟微科技有限公司 | 一种流水线型差值比较模数转换器 |
CN116996072B (zh) * | 2023-09-27 | 2023-12-12 | 成都芯盟微科技有限公司 | 一种流水线型差值比较模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
US9219492B1 (en) | 2015-12-22 |
CN104320140B (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104320140A (zh) | 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 | |
CN101662283B (zh) | 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器 | |
CN102437850B (zh) | 高精度数据转换的电荷补偿校准 | |
CN103916127B (zh) | 模拟/数字转换器 | |
CN101807923B (zh) | 混合模数转换器 | |
CN103580695B (zh) | 预测性逐渐逼近式模拟数字转换装置及其方法 | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
CN102427368B (zh) | 一种高速的逐次逼近寄存器模数转换器 | |
US9219489B2 (en) | Successive approximation register analog-to-digital converter | |
CN110750231B (zh) | 一种面向卷积神经网络的双相系数可调模拟乘法计算电路 | |
WO2013002957A2 (en) | Two-stage analog-to-digital converter using sar and tdc | |
KR101253224B1 (ko) | 아날로그 디지털 변환기 | |
CN110401447B (zh) | 一种无运放mdac型时间域adc结构 | |
CN111446964A (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
GB2419047A (en) | Recirculating ADC | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
CN110224701B (zh) | 一种流水线结构adc | |
CN114499529B (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
CN107786206B (zh) | 一种Pipeline SAR-ADC系统 | |
JP5609522B2 (ja) | アナログデジタル変換器および信号処理システム | |
Jiang et al. | A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs | |
CN102811060B (zh) | 流水线模数转换器、视频系统和无线系统 | |
WO2024026966A1 (zh) | 流水线型模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |