CN110190854A - 一种面向两步式sar adc共用一组参考电压的实现电路及方法 - Google Patents

一种面向两步式sar adc共用一组参考电压的实现电路及方法 Download PDF

Info

Publication number
CN110190854A
CN110190854A CN201910392467.8A CN201910392467A CN110190854A CN 110190854 A CN110190854 A CN 110190854A CN 201910392467 A CN201910392467 A CN 201910392467A CN 110190854 A CN110190854 A CN 110190854A
Authority
CN
China
Prior art keywords
level
sar
order
switch
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910392467.8A
Other languages
English (en)
Other versions
CN110190854B (zh
Inventor
吴建辉
项海龙
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201910392467.8A priority Critical patent/CN110190854B/zh
Publication of CN110190854A publication Critical patent/CN110190854A/zh
Application granted granted Critical
Publication of CN110190854B publication Critical patent/CN110190854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种面向两步式SAR ADC共用一组参考电压的实现电路及方法，包括：第一级SAR ADC、第一开关S2a（6）和第二开关S2b（7）、第二级SAR A、B；第一级SAR ADC包括栅压自举开关（1）、第一级开关电容阵列（2）、第一级dummy电容阵列（3）、第一级动态比较器（4）及第一级SAR控制逻辑（5）；所述第一级动态比较器（4）的输出端与第一级SAR控制逻辑（5）输入端相连；第一级SAR控制逻辑（5）的输出端与第一级开关电容阵列（2）下极板相连；并且，第一开关S2a（6）的输出端连接第二级SAR A，所述第二开关S2b（7）的输出端连接第二级SAR B。本发明在保证高采样率的基础上，不仅节约了版图的面积，同时也降低电路的功耗。

Description

一种面向两步式SAR ADC共用一组参考电压的实现电路及 方法
技术领域
本发明涉及一种面向两步式SAR ADC共用一组参考电压的实现电路及方法，属于SARADC技术领域。
背景技术
近年来，在中等精度高速SAR ADC设计领域，出现了多种高速架构，比较有代表性主要有2b/cycle架构和loop-unrolled架构。与此同时Two-step架构由于结合了pipelineADC流水线操作的思想，也成为一种高速架构的选择，为了进一步提升SAR ADC的速度，将2b/cycle架构或者loop-unrolled架构结合到two-step架构的第一级SAR ADC中的混合结构也应运而生。
由于大部分的Two-step SAR ADC的余量产生采用电荷共享的方式产生，相比于具有级间运放的流水线型SAR ADC，余量进行非二进制的逐次逼近，这样一来，就导致了两级SAR ADC不能共用同一组reference buffer，只能采样两组reference buffer分别对两级SARADC提供参考电压，这样不仅会增加版图的设计面积，同时也会增加电路的功耗。
发明内容
本发明所要解决的技术问题在于克服两步式SAR ADC架构的不足，提供一种面向两步式SAR ADC共用一组参考电压的实现电路及方法，将原来两组reference buffer变为一组reference buffer，选择合适的第一级开关电容阵列与第一级dummy电容阵列的比值关系和第二级开关电容阵列与第二级dummy电容阵列的比值关系。在保证第一级SAR ADC和第二级SAR ADC共用一组参考电压的前提下，通过增大第二级的dummy电容的权重来得到第二级SAR ADC所需要的一个间接衰减的参考电压。
本发明具体采用以下技术方案解决上述技术问题：
一种面向两步式SAR ADC共用一组参考电压的实现电路，包括：第一级SAR ADC、级间用于电荷共享的第一开关S2a和第二开关S2b、在时序上交替工作且结构完全相同的第二级SAR A和第二级SAR B；所述第一级SAR ADC包括栅压自举开关、第一级开关电容阵列、第一级dummy电容阵列、第一级动态比较器及第一级SAR控制逻辑；其中，栅压自举开关的输入端连接输入信号Vin，且其输出端分别连接第一级开关电容阵列上极板输入端、第一级dummy电容阵列上极板输入端；第一级开关电容阵列上极板输出端、第一级dummy电容阵列上极板输出端、第一开关S2a的输入端、第二开关S2b的输入端均连接第一级动态比较器的正输入端；且第一级开关电容阵列下极板与参考电压Vrefp1或Vcm或Vrefn1相连接，第一级dummy电容阵列下极板只与参考共模电平Vcm相连接；所述第一级动态比较器的负输入端接地且其输出端与第一级SAR控制逻辑的输入端相连；所述第一级SAR控制逻辑的输出端与第一级开关电容阵列下极板相连；并且，第一开关S2a的输出端连接第二级SAR A，所述第二开关S2b的输出端连接第二级SAR B；所述第二级SARA和第二级SAR B均包括第二级开关电容阵列、第二级dummy电容阵列、第二级动态比较器及第二级SAR控制逻辑。
根据上述电路，本发明提出一种基于所述面向两步式SAR ADC共用一组参考电压的实现电路的实现方法包括以下步骤：
步骤1、控制第一开关S2a闭合，第二开关S2b断开，输入信号被采样到第一级SARADC的第一级开关电容阵列以及第一级dummy电容阵列中电容的上极板以及第二级SAR A的第二级开关电容阵列和第二级dummy电容阵列中电容的上极板，采样完毕后，开始第一级转换过程，第一级动态比较器对采样得到的输入信号进行第一次比较，比较得到数字高低电平输入第一级SAR控制逻辑进行码值存储，同时由第一级SAR控制逻辑将数字高低电平反馈到第一级开关电容阵列下极板进行参考电平的切换，其中产生的余量用于在下一个第一级动态比较器的高电平时钟到来时进行比较；
步骤2、控制第一开关S2a断开，第二开关S2b闭合，将第一级SAR ADC中的电容上极板与第二级SAR A中的电容上极板断开，同时将第一级SAR ADC的电容上极板与第二级SARB的第二级开关电容阵列和第二级dummy电容阵列中电容的上极板相连，进行新一轮第一级SAR ADC的采样与转换；同时在第一开关S2a断开时，第二级SAR A需要量化的余量电压产生完毕；
步骤3、在第一开关S2a断开后，第二级SAR A将量化其电容上极板的余量电压，包括：存在第二级SAR A的第二级开关电容阵列和第二级dummy电容阵列上的余量电压，经过第二级动态比较器进行MSB位的比较，产生MSB位的数字码；将得到的MSB位的数字码反馈到第二级SAR控制逻辑，再由第二级SAR控制逻辑将得到的比较结果反馈到第二级开关电容阵列，进行参考电平的切换，以产生新的余量，后面的低几位进行与MSB位相同的操作，直到第二级SAR A 的LSB位的量化结束；
在第二级SAR A转换结束后，第一开关S2a闭合，此时第二级SAR A的电容上极板与第一级SAR ADC的电容上极板相连，进行新一轮第一级的采样和转换，第一级SAR ADC新的余量电压产生完毕，在第二开关S2b断开时，将第一级SAR ADC所产生新的余量输入到第二级SAR B，随后第二级SAR B开始进行低几位比特位的量化操作，直到第二级SAR B的LSB位的量化结束。
进一步地，作为本发明的一种优选技术方案，所述步骤3还包括建立第一级开关电容阵列和第一级dummy电容阵列、第二级开关电容阵列和第二级dummy电容阵列比值相关的一个等式：
其中，Vref1是第一级SAR ADC的参考电压，Cp_c是第一级SAR ADC的第一级dummy电容值，Ctot_c是第一级SAR ADC的第一级开关电容阵列的电容值，CMSB-3是第一级SARADC的LSB位电容值；Vref2是第二级SAR A或第二级SAR B的参考电压，Cf_c是第二级SAR A或第二级SAR B的第二级dummy电容值，Ctot_f是第二级SAR A或第二级SAR B的第二级开关电容阵列的电容值，CMSB-4是第二级SAR A或第二级SAR B的MSB位电容值。
本发明采用上述技术方案，能产生如下技术效果：
本发明的实现电路及方法，第二级用两个相同的模数转换器，它们在时序上交替工作，最大化的提升吞吐率，分别由第一开关和第二开关控制其与第一级模数转换器的开关电容阵列相连，进而产生所需要量化的余量。其中第二级SAR ADC的量化信号是通过无衰减的无源余量传输的方式产生，所以第二级的SAR ADC不需要额外的栅压自举开关和额外的采样时间进行采样。
本发明中无衰减无源余量传输节省了电荷共享以及第二级SAR ADC采样的时间，同时第二级采用两个相同的SAR A和SAR B交替使用的技术，这两种高速技术应用到两步式SAR ADC都大大提升了模数转换器的整体吞吐率。而本发明在保证高采样率的基础上，改进了之前两步式SAR ADC两级分别用两个reference buffer提供参考电压的缺点，通过调整两级dummy电容的大小，使得两级SAR ADC共用一组reference buffer，不仅节约了版图的面积，同时也降低电路的功耗。
附图说明
图1是本发明部分交织two-step两级共用一组参考电压的架构图。
图2是本发明两级SAR ADC的开关电容和dummy电容权重选取的示意图。
图3是本发明整体SAR ADC的时序示意图。
图4是本发明第一级SAR ADC开关电容阵列和dummy电容阵列的设计示意图。
图5是本发明第二级SAR ADC开关电容阵列和dummy电容阵列的设计示意图。
图6是本发明采用两级共用一组参考电压技术的整体SAR ADC的FFT频谱仿真图。
图7是本发明两级分别采用一组参考电压的整体SAR ADC的FFT频谱仿真图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图1所示，本发明设计了一种面向两步式SAR ADC共用一组参考电压的实现电路，主要包括：第一级SAR ADC、级间用于电荷共享的第一开关S2a(6)和第二开关S2b(7)、在时序上交替工作且结构完全相同的第二级SAR A和第二级SAR B；所述第一级SAR ADC包括栅压自举开关1、第一级开关电容阵列2、第一级dummy电容阵列3、第一级动态比较器4及第一级SAR控制逻辑5；第二级SAR A包括第二级开关电容阵列8、第二级dummy电容阵列9、第二级动态比较器10、第二级SAR控制逻辑11。第二级SAR A包括第二级电容阵列8、第二级dummy电容阵列9、第二级动态比较器10、第二级SAR控制逻辑11。其中，第二级SAR A的结构与第二级SAR B相同，所述第二级SAR A和第二级SAR B均包括第二级开关电容阵列、第二级dummy电容阵列、第二级动态比较器及第二级SAR控制逻辑。
其中，所述第一级SAR ADC中栅压自举开关1的输入端连接输入信号Vin，且其输出端分别连接第一级开关电容阵列2上极板输入端、第一级dummy电容阵列3上极板输入端；第一级开关电容阵列2上极板输出端、第一级dummy电容阵列3上极板输出端、第一开关S2a 6的输入端、第二开关S2b 7的输入端均连接第一级动态比较器4的正输入端；且第一级开关电容阵列2下极板与参考电压Vrefp1或Vcm或Vrefn1相连接，第一级dummy电容阵列3下极板只与参考共模电平Vcm相连接；所述第一级动态比较器4的负输入端接地且其输出端与第一级SAR控制逻辑5的输入端相连；所述第一级SAR控制逻辑5的输出端与第一级开关电容阵列2下极板相连；
并且，第一开关S2a 6的输出端分别连接第二级SAR A中第二级开关电容阵列8的上级板输入端、第二级dummy电容阵列9的上极板输入端，而第二级电容阵列8的下极板与参考电压Vrefp2，Vcm，Vrefn2相连接，其第二级开关电容阵列8的输出端与第二级动态比较器10的正输入端相连；所述第二级dummy电容阵列9的下极板则接一个固定的参考共模电平Vcm，其输出端则连接第二级动态比较器10的正输入端；所述第二级动态比较器10的负输入端与地相连，其输出端则与第二级SAR控制逻辑11的输入端相连；而第二级SAR控制逻辑11的输出端与第二级开关电容阵列8的下极板相连。
所述第二开关S2b 7的输入端连接第一级动态比较器4的正输入端后，由于第二级SARA的结构与第二级SAR B相同，因此第二级SAR B其内部的第二级电容阵列、第二级dummy电容阵列、第二级动态比较器、第二级SAR控制逻辑均同上述第二级SAR A中进行相同连接。
上述对基于两步式逐次逼近模数转换器共用一组参考电压SAR ADC的基本架构的连接关系作出了描述，根据上述电路结构，本发明提出的一种面向两步式SAR ADC共用一组参考电压的实现方法，包括以下步骤：
步骤1、控制第一开关S2a 6或第二开关S2b 7闭合；本实施例中，首先控制第一开关S2a 6闭合，第二开关S2b 7断开，输入信号被采样到第一级SAR ADC的第一级开关电容阵列2以及第一级dummy电容阵列3上极板以及第二级SAR A电容的上极板，采样完毕后，开始第一级转换过程，第一级动态比较器4对采样得到的输入信号进行第一次比较，比较得到数字高低电平输入第一级SAR控制逻辑5进行码值存储，同时由第一级SAR控制逻辑5将数字高低电平反馈到第一级开关电容阵列2下极板进行参考电平的切换，其中产生的余量用于在下一个第一级动态比较器的高电平时钟到来时进行比较，具体为：由第一级SAR控制逻辑5将第一级动态比较器4比较出的高低电平反馈到第一级开关电容阵列2，进行MSB位电容的开关操作，即对第一级开关电容阵列2进行参考电平的切换操作，从而进行MSB位电容建立的操作，产生新的余量；而新的余量在下一个动态比较器的高电平时钟到来时，进行新的比较操作，然后再将比较出的高低电平送到第一级SAR控制逻辑5，进行数字码的存储和反馈到次高位电容进行次高位电容建立操作，剩余的几位数字码的产生也是按照MSB位的操作步骤，直到进行到第一级SAR ADC的最低位LSB位为止，此时第一级SAR ADC的转换结束。
步骤2、无衰减无源余量传输过程，具体为：
在第一级SAR ADC进行采样和转换操作的同时，第一开关S2a 6或者第二开关S2b7一直闭合，本实施例假设开始阶段第一开关S2a 6闭合，第二开关S2b 7断开，通过第一开关S2a 6将第一级开关电容阵列和第一级dummy电容阵列的第二级SAR A中第二级开关电容阵列和第二级dummy电容阵列的上极板连接在一起；即在第一级SAR ADC采样和转换操作时，第一级开关电容阵列及其第一级dummy电容阵列的上极板一直与第二级开关电容阵列及第二级dummy电容阵列的上极板一直连接在一起，第一级采样相时，第二级的开关电容阵列和第二级dummy电容阵列也同步采样到输入信号，第一级SAR ADC的转换相时，第一级电容开关切换参考电平时，来进行第一级开关电容阵列上极板电压建立的操作，此时，由于两级间电容阵列的上极板连接在一起，因此第二级开关电容阵列和第二级dummy电容阵列上极板电压也会同步跟随第一级开关电容阵列和第一级dummy电容阵列上极板电压同步建立，且最终两级电容上极板建立到相同的稳定电压值。直到第一级SAR ADCLSB位结束时第一开关S2a 6断开，第二开关S2b 7闭合，故在第一级SAR ADC转换完成的瞬间，第二级SAR A所需要的余量就已经产生好，这样一来，就省去了电荷共享所需要的时间，接下来就直接进行第二级SAR A的转换操作，其每个bit位转换步骤与第一级SARADC转换的步骤相同。由第一级SAR ADC产生的余量输入到第二级SAR A；在第一开关S2a 6断开的同时，第二开关S2b7闭合，因此第一级SAR ADC的电容上极板与第二级SARB的电容上极板连接到一起，进行新一轮第一级SAR ADC的采样与转换，第二级SAR B中的开关电容阵列和dummy电容阵列同步采样到输入信号，且在第一级SAR ADC转换阶段同步跟随第一级SAR ADC的第一级开关电容阵列2以及第一级dummy电容阵列3上极板电压同步建立，建立得到相同的稳定电压值；
步骤3、第二级SAR A直接进行转换过程，由于第二级SAR A所需要量化的余量在第一级SAR ADC的LSB位转换完的瞬间就产生完毕，故第二级SAR A直接跳过采样过程，而是直接进行SAR ADC的转换操作；包括：
存在第二级SAR A的第二级开关电容阵列8和第二级dummy电容阵列9上的余量，经过第二级动态比较器10进行MSB位的比较，产生MSB位的数字码；将得到的MSB位的数字码反馈到第二级SAR控制逻辑11，进行第二级MSB位码值的存储，再由第二级SAR控制逻辑11将得到的比较结果反馈到第二级开关电容阵列8，进行参考电平的切换操作并且进行电容上极板电压建立操作，来产生新的余量电压，其中产生新的余量用于下一次动态比较器的高电平时钟到来时比较，然后再将比较出的高低电平送到第二级SAR控制逻辑11，进行数字码的存储和反馈到次高位电容开关操作，进行次高位电容上极板电压建立来产生下一次比较所需要的新的余量电压，后面的低几位也进行类似的操作，直到第二级SARA的LSB位的量化结束。
当第二级SAR A的LSB位量化结束后，第一开关S2a 6闭合，此时与第二级SAR B的第二级开关电容阵列和第二级dummy电容阵列上极板相连的第一级SAR ADC的LSB位量化结束，进行新一轮第一级的采样和转换，第一级SAR ADC新的余量电压产生完毕，在第二开关S2b 7断开时，将第一级SAR ADC产生的新的余量输入到第二级SAR B，之后进行第二级SARB的低几位的比特位的量化转换操作，其量化过程与第二级SAR A相同。然后再通过第一开关S2a 6将第一级SAR ADC的对应电容上极板与第二级SAR A的第二级开关电容阵列和第二级dummy电容阵列上极板相连，进行新一轮的第一级SARADC的采样与转换。
具体的时序图如附图3所示，初始时第一级SAR ADC上极板电容通过第一开关S2a6与第二级SAR A电容上极板相连，当第一级SAR ADC的时钟高电平到来，进行采样操作，之后再进行第一级SAR ADC的转换操作，当第一级SAR ADC转换操作完成，就会断开第一开关S2a，然后再进行第二级SAR A的转换操作，同时第一级SAR ADC的上极板通过第二开关S2b与第二级SAR B电容上极板相连，之后第一级SAR ADC与第二级SAR B同时进行采样操作。虽然逐次逼近模数转换器SAR A和逐次逼近模数转换器SAR B在时序上是交替进行的，但是所述第二级SAR B直接进行转换与第二级SAR A步骤相同。
本实施例中，以8bit两步式SAR ADC为例，第一级SAR ADC分辨率为4bit，第二级SAR A和B的分辨率为5bit，两级之间有一位级间冗余。其中两级的开关电容阵列和dummy电容阵列参照图2，由于两级SAR ADC之间存在1bit级间冗余，故第一级SAR ADC的LSB位所播开关在电容上极板所产生的电压的变化量与第二级SAR A的MSB位所播开关在电容上极板上所产生电压的变化量相等，基于这条原则，两级的参考电压之间可以建立与开关电容和dummy电容比值相关的一个等式，其具体表达式如下：
其中，Vref1是第一级SAR ADC的参考电压，Cp_c是第一级SAR ADC的第一级dummy电容值，Ctot_c是第一级SAR ADC的第一级开关电容阵列的电容值，CMSB-3是第一级SARADC的LSB位电容值；Vref2是第二级SAR A或第二级SAR B的参考电压，Cf_c是第二级SAR A或第二级SAR B的第二级dummy电容值，Ctot_f是第二级SAR A或第二级SAR B的第二级开关电容阵列的电容值，CMSB-4是第二级SAR A或第二级SAR B的MSB位电容值。
从上述等式可以看出，只要保证等式两边与电容值相关的分式相等，则两级的参考电压也相等。正是基于这样的设计思路才使得two-step SAR ADC两级SAR能够共用一个reference buffer。
为了验证上述的构想，在MATLAB软件里面进行了行为级的仿真验证，该SAR ADC的分辨率设置为8bit，电源电压设置为1.1V，采样率设置为500MS/s，输入信号频率设置为奈奎斯特采样频率，其中第一级SAR ADC分辨率为4bit，第二级SAR ADC A和B分辨率为5bit。对于第一级SAR ADC的开关电容阵列容值依次取8C1,4C1,2C1,C1,而第一级dummy电容取C1，第二级SAR ADC的开关电容阵列电容选取的依据在于不仅要满足式1-1，同时还要使得总电容最小，以便电容能够快速的建立，故这里面采用分段电容结构，第二级SAR A(B)的电容阵列设计如下：开关电容阵列从MSB位到LSB位依次取8C2,4C2,2C2,C2，分段电容CS取值16/15C2，dummy电容取值为8C2，且下极板始终接地。两级SAR ADC的电容阵列示意图如图4，图5所示。显然总电容该电容的取值满足上述所列公式的设计理念。通过MATLAB建模仿真，本实施例对这种两步式无源余量传输共用一组参考电压的SAR ADC进行了线性度的仿真。仿真的结果见图6，由仿真结果可知，8位标称精度下，本发明仿真的有效位数有7.94bit左右。同时还搭建了两级不共用一组参考电压两步式SARADC，仿真结果见图7，通过建模仿真，最终得到仿真的线性度为7.97bit左右，在这两种情况下有效位数相差不大，从而验证了本发明通过改变两级SAR ADC的开关电容和dummy电容的比值能够是的两步式基于无源余量传输SAR ADC构想的正确性。
综上，本发明的第二级用两个相同的模数转换器，它们在时序上交替工作，最大化的提升吞吐率，分别由第一开关S2a和第二开关S2b控制其与第一级模数转换器的开关电容阵列相连，进而产生所需要量化的余量。其中第二级SAR ADC的量化信号是通过无衰减的无源余量传输的方式产生，所以第二级的SAR ADC不需要额外的栅压自举开关和额外的采样时间进行采样。而本发明在保证高采样率的基础上，改进了之前两步式SAR ADC两级分别用两个reference buffer提供参考电压的缺点，通过调整两级dummy电容的大小，使得两级SAR ADC共用一组reference buffer，不仅节约了版图的面积，同时也降低电路的功耗。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种面向两步式SAR ADC共用一组参考电压的实现电路，其特征在于，包括：第一级SAR ADC、级间用于电荷共享的第一开关S2a(6)和第二开关S2b(7)、在时序上交替工作且结构完全相同的第二级SAR A和第二级SAR B；所述第一级SAR ADC包括栅压自举开关(1)、第一级开关电容阵列(2)、第一级dummy电容阵列(3)、第一级动态比较器(4)及第一级SAR控制逻辑(5)；其中，栅压自举开关(1)的输入端连接输入信号Vin，且其输出端分别连接第一级开关电容阵列(2)上极板输入端、第一级dummy电容阵列(3)上极板输入端；第一级开关电容阵列(2)上极板输出端、第一级dummy电容阵列(3)上极板输出端、第一开关S2a(6)的输入端、第二开关S2b(7)的输入端均连接第一级动态比较器(4)的正输入端；且第一级开关电容阵列(2)下极板与参考电压Vrefp1或Vcm或Vrefn1相连接，第一级dummy电容阵列(3)下极板只与参考共模电平Vcm相连接；所述第一级动态比较器(4)的负输入端接地且其输出端与第一级SAR控制逻辑(5)的输入端相连；所述第一级SAR控制逻辑(5)的输出端与第一级开关电容阵列(2)下极板相连；并且，第一开关S2a(6)的输出端连接第二级SAR A，所述第二开关S2b(7)的输出端连接第二级SAR B，所述第二级SAR A和第二级SAR B均包括第二级开关电容阵列、第二级dummy电容阵列、第二级动态比较器及第二级SAR控制逻辑。
2.一种基于权利要求1所述面向两步式SAR ADC共用一组参考电压的实现电路的实现方法，其特征在于，包括以下步骤：
步骤1、控制第一开关S2a(6)闭合，第二开关S2b(7)断开，输入信号被采样到第一级SARADC的第一级开关电容阵列(2)以及第一级dummy电容阵列(3)中电容的上极板以及第二级SAR A的第二级开关电容阵列和第二级dummy电容阵列中电容的上极板，采样完毕后，开始第一级转换过程，第一级动态比较器(4)对采样得到的输入信号进行第一次比较，比较得到数字高低电平输入第一级SAR控制逻辑(5)进行码值存储，同时由第一级SAR控制逻辑(5)将数字高低电平反馈到第一级开关电容阵列(2)下极板进行参考电平的切换，其中产生的余量用于在下一个第一级动态比较器的高电平时钟到来时进行比较；
步骤2、控制第一开关S2a(6)断开，第二开关S2b(7)闭合，将第一级SAR ADC中的电容上极板与第二级SAR A中的电容上极板断开，同时将第一级SAR ADC的电容上极板与第二级SAR B的第二级开关电容阵列和第二级dummy电容阵列中电容的上极板相连，进行新一轮第一级SAR ADC的采样与转换；同时在第一开关S2a(6)断开时，第二级SAR A需要量化的余量电压产生完毕；
步骤3、在第一开关S2a(6)断开后，第二级SARA将量化其电容上极板的余量电压，包括：存在第二级SAR A的第二级开关电容阵列和第二级dummy电容阵列上的余量电压，经过第二级动态比较器进行MSB位的比较，产生MSB位的数字码；将得到的MSB位的数字码反馈到第二级SAR控制逻辑，再由第二级SAR控制逻辑将得到的比较结果反馈到第二级开关电容阵列，进行参考电平的切换，以产生新的余量，后面的低几位进行与MSB位相同的操作，直到第二级SAR A的LSB位的量化结束；
在第二级SAR A转换结束后，第一开关S2a(6)闭合，此时第二级SARA的电容上极板与第一级SAR ADC的电容上极板相连，进行新一轮第一级的采样和转换，第一级SAR ADC新的余量电压产生完毕，在第二开关S2b(7)断开时，将第一级SAR ADC所产生新的余量输入到第二级SAR B，随后第二级SAR B开始进行低几位比特位的量化操作，直到第二级SAR B的LSB位的量化结束。
3.根据权利要求2所述基于面向两步式SAR ADC共用一组参考电压的实现电路的实现方法，其特征在于，所述步骤3还包括建立第一级开关电容阵列和第一级dummy电容阵列、第二级开关电容阵列和第二级dummy电容阵列比值相关的一个等式：
其中，Vref1是第一级SAR ADC的参考电压，Cp_c是第一级SAR ADC的第一级dummy电容值，Ctot_c是第一级SAR ADC的第一级开关电容阵列的电容值，CMSB-3是第一级SAR ADC的LSB位电容值；Vref2是第二级SAR A或第二级SAR B的参考电压，Cf_c是第二级SAR A或第二级SAR B的第二级dummy电容值，Ctot_f是第二级SAR A或第二级SAR B的第二级开关电容阵列的电容值，CMSB-4是第二级SAR A或第二级SAR B的MSB位电容值。
CN201910392467.8A 2019-05-13 2019-05-13 一种面向两步式sar adc共用一组参考电压的实现电路及方法 Active CN110190854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910392467.8A CN110190854B (zh) 2019-05-13 2019-05-13 一种面向两步式sar adc共用一组参考电压的实现电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910392467.8A CN110190854B (zh) 2019-05-13 2019-05-13 一种面向两步式sar adc共用一组参考电压的实现电路及方法

Publications (2)

Publication Number Publication Date
CN110190854A true CN110190854A (zh) 2019-08-30
CN110190854B CN110190854B (zh) 2023-05-12

Family

ID=67714471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910392467.8A Active CN110190854B (zh) 2019-05-13 2019-05-13 一种面向两步式sar adc共用一组参考电压的实现电路及方法

Country Status (1)

Country Link
CN (1) CN110190854B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535473A (zh) * 2019-09-03 2019-12-03 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN113014263A (zh) * 2021-03-09 2021-06-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路
TWI751958B (zh) * 2021-06-22 2022-01-01 國立中山大學 連續漸進式類比數位轉換器
CN114759922A (zh) * 2022-06-15 2022-07-15 成都铭科思微电子技术有限责任公司 一种消除参考电压波动影响的Pipelined-SAR ADC及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104320140A (zh) * 2014-09-19 2015-01-28 香港应用科技研究院有限公司 无负载多级逐次逼近寄存器辅助的流水线式模数转换器
CN106027050A (zh) * 2016-04-19 2016-10-12 灵芯微电子科技（苏州）有限公司 一种使用开环增益级的流水线逐次逼近式模数转换器
CN108242927A (zh) * 2016-12-27 2018-07-03 联发科技股份有限公司 模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104320140A (zh) * 2014-09-19 2015-01-28 香港应用科技研究院有限公司 无负载多级逐次逼近寄存器辅助的流水线式模数转换器
CN106027050A (zh) * 2016-04-19 2016-10-12 灵芯微电子科技（苏州）有限公司 一种使用开环增益级的流水线逐次逼近式模数转换器
CN108242927A (zh) * 2016-12-27 2018-07-03 联发科技股份有限公司 模数转换器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110535473A (zh) * 2019-09-03 2019-12-03 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN110535473B (zh) * 2019-09-03 2022-04-22 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN113014263A (zh) * 2021-03-09 2021-06-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN113014263B (zh) * 2021-03-09 2024-03-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路
TWI751958B (zh) * 2021-06-22 2022-01-01 國立中山大學 連續漸進式類比數位轉換器
CN114759922A (zh) * 2022-06-15 2022-07-15 成都铭科思微电子技术有限责任公司 一种消除参考电压波动影响的Pipelined-SAR ADC及方法
CN114759922B (zh) * 2022-06-15 2022-09-02 成都铭科思微电子技术有限责任公司 一种消除参考电压波动影响的Pipelined-SAR ADC及方法

Also Published As

Publication number Publication date
CN110190854B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN110190854A (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN106374930B (zh) 基于数字域自校正的逐次逼近模数转换器及模数转换方法
US4195282A (en) Charge redistribution circuits
CN106209102A (zh) 用于全并行—逐次逼近模拟数字转换器的混合型两级结构
CN107395206B (zh) 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
CN103281083B (zh) 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN109194333B (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN104242935B (zh) 一种sar adc分段电容失配的校正方法
CN105933004B (zh) 一种高精度电容自校准逐次逼近型模数转换器
US8072360B2 (en) Simultaneous sampling analog to digital converter
CN106067817B (zh) 基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器
CN108809310B (zh) 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
CN105897272B (zh) 逐步逼近式模拟数字转换器及其控制方法
CN105811986B (zh) 一种高速转换的逐次逼近adc电路
CN104967451A (zh) 逐次逼近型模数转换器
CN104485957B (zh) 流水线模数转换器
US20080191919A1 (en) Single stage cyclic analog to digital converter with variable resolution
CN109644003A (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
CN105720985B (zh) 一种用于压缩采样模数转换器的可变压缩比采样电路
CN108599770A (zh) 一种适用于2-bit-per-cycle SAR ADC的异步时钟产生电路
CN108988859A (zh) 基于冗余位的比较器失调电压校准方法
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
CN105720988B (zh) 一种用于压缩采样模数转换器的采样量化电路
CN108696279A (zh) 电压信号到时间信号的转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant