CN114759922B

CN114759922B - 一种消除参考电压波动影响的Pipelined-SAR ADC及方法

Info

Publication number: CN114759922B
Application number: CN202210672594.5A
Authority: CN
Inventors: 潘波; 杜翎
Original assignee: Chengdu Mecs Microelectronics Technology Co ltd
Current assignee: Chengdu Mecs Microelectronics Technology Co ltd
Priority date: 2022-06-15
Filing date: 2022-06-15
Publication date: 2022-09-02
Anticipated expiration: 2042-06-15
Also published as: CN114759922A

Abstract

本发明公开了一种消除参考电压波动影响的Pipelined‑SAR ADC及方法，包括第一组参考电压Vref1、第二组参考电压Vref2、采样保持电路、第一级SAR ADC、第二级SAR ADC、数字逻辑、开关S3及残差电压放大器，所述第一组参考电压Vref1通过开关S1接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述第二组参考电压Vref2亦通过开关S2接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述开关S1和开关S2皆受数字逻辑的信号控制，在该Pipelined‑SAR ADC上实现消除参考电压波动影响的方法。

Description

一种消除参考电压波动影响的Pipelined-SAR ADC及方法

技术领域

本发明涉及集成电路技术等领域，具体的说，是一种消除参考电压波动影响的Pipelined-SAR ADC及方法。

背景技术

随着数字信号处理技术和半导体制造工艺的不断发展，先进的电子系统涌现以满足各类应用需求，这也带来了对高精度模数转换器(ADC)的迫切需要。流水线逐次逼近寄存器型模数转换器（Pipelined-SAR ADC）由于具备高能效、高速、高线性度和高精度等特点，而应用广泛。

传统的流水线逐次逼近寄存器型模数转换器（Pipelined-SAR ADC）由两个SARADC、一个残差电压放大器和两组参考电压（便于区分，命名为第一组参考电压Vref1和第二组参考电压Vref2）组成，第一级SAR ADC转换过后得到的残差电压，将经过残差电压放大器进行放大，放大后的电压送到第二级SAR ADC中再进行转换。第一级SAR ADC采用第一组参考电压Vref1提供参考电压，第二级SAR ADC采用第二组参考电压Vref2提供参考电压。高精度Pipelined-SAR ADC对参考电压的稳定性要求很高，特别是在残差电压放大器进行放大期间，参考电压的波动会影响放大器的放大结果，进而导致第二级SAR ADC的转换结果存在偏差，最终严重影响整个ADC的线性度和精度。

在Pipelined-SAR ADC的第一级SAR ADC采样和转换过程中，电容型数模转换器（CDAC）内连接参考电压的电容极板需要达到参考电压值，所以参考电压需要对CDAC电容阵列进行充电，即CDAC电容阵列需要从参考电压中抽取电荷，而且电容越大抽取的电荷量越多，这最终导致参考电压中出现与输入信号相关的波动。

对于高精度Pipelined-SAR ADC而言，其第一级CDAC的高段电容阵列的容值一般较大，因此当第一级SAR ADC的高位（段）转换结束后，第一组参考电压Vref1中出现与输入信号相关的剧烈波动。第二级CDAC的电容容值一般较小，所以第二级SAR ADC的采样和转换一般不会导致第二组参考电压Vref2出现大的波动。由于第一级SAR ADC转换结束后，残差电压放大器将进行残差电压放大，此时第一组参考电压Vref1的波动会影响放大器的放大结果，进而严重影响整个ADC的线性度和精度。综上可知，第一级SAR ADC的高位转换结束后，第一组参考电压Vref1会出现与输入信号相关的剧烈波动，因此在第一级SAR ADC的低位（段）转换期间和残差电压放大期间，第一组参考电压Vref1处于剧烈波动状态，这会严重影响整个ADC（即整个Pipelined-SAR ADC）的线性度和精度。

目前已有技术是在芯片内的第一组参考电压Vref1处集成较大电容值的退耦电容（decap），退耦电容一端接第一组参考电压Vref1另一端接地电平。退耦电容可以为第一级CDAC提供要抽取的电荷，从而维持第一组参考电压Vref1的稳定，抑制第一组参考电压Vref1随输入信号的波动。为了能有效抑制参考电压波动，一般退耦电容容值都较大，能达到几nF，这使得退耦电容会占据巨大的芯片面积。

如图1所示的传统的流水线逐次逼近寄存器型模数转换器的具体电路结构，其包括采样保持电路（Sample and Hold，S/H）、第一级比较器、第二级比较器、第一级电容型数模转换器（第一级CDAC）、第二级电容型数模转换器（第二级CDAC）、残差电压放大器、两组参考电压(第一组参考电压Vref1和第二组参考电压Vref2)、地电平（Gnd）、开关S3、退耦电容（decap）和数字逻辑（即流水线逐次逼近寄存器型模数转换器数字逻辑），其中第一级CDAC和第一级比较器构成第一级SAR ADC，第二级CDAC和第二级比较器构成第二级SAR ACD。Dout<N:1>是ADC每次转换完成后输出的N位二进制码；Clk_samp是控制S/H对输入电压信号进行采样的时钟，其为高电平时表明正在进行采样；第一级CDAC电容控制信号用于控制第一级CDAC中电容阵列的翻转；第二级CDAC电容控制信号用于控制第二级CDAC中电容阵列的翻转；控制信号Clk_S3用于控制开关S3的导通或者关断，其为高电平时则表明第一级SARADC转换得到的残差电压被送到残差电压放大器，即残差电压被放大。第一级CDAC完全由第一组参考电压Vref1提供参考电平，第二级CDAC完全由第二组参考电压Vref2提供参考电平。通常Vref1=Vref2。

如图2所示的传统的流水线逐次逼近寄存器型模数转换器第一级CDAC的具体电路结构。整个电路结构包括桥接电容、电容阵列（高段电容阵列和低段电容阵列），电容阵列包括多个电容和多个选择开关，每一个选择开关具有多个引入端、一个引出端以及控制端，引出端连接对应的电容的下极板。高段电容阵列对应SAR ADC转换的高位（段），低段电容阵列对应SAR ADC转换的低位（段）。控制信号Clk_samp控制S/H对电容下级板进行采样。采用分段电容阵列可以降低总电容，以减少电路面积。第一级CDAC电容控制信号通过控制选择开关的不同选择从而控制各个电容下极板的电压连接，使其可以接采样保持后的输入信号Vin,s、或者第一组参考电压Vref1，或者地电平（Gnd）。高段电容阵列各个电容的共用上极板V_DAC接第一级比较器和开关S3。

传统的流水线逐次逼近寄存器型模数转换器工作过程为：第一级SAR ADC先进行采样，采样完成以后进行转换，其转换完成以后会生成残差电压。残差电压放大器对残差电压进行放大，放大后的电压送到第二级SAR ADC中，然后第二级SAR ADC对放大后的残差电压进行转换。第一级SAR ADC采样和转换期间，第二级SAR ADC同步进行转换过程。对于传统的流水线逐次逼近寄存器型模数转换器，第一级SAR ADC的高位转换过程，电容的翻转会从第一组参考电压Vref1中抽取电荷，造成第一组参考电压Vref1出现与输入信号相关的波动，该波动会影响第一级SAR ADC低位的转换以及残差电压放大器的放大过程，使得ADC难以实现更高的线性度和精度。为了减小参考电压随输入信号的波动，已有技术通过在第一级SAR ADC的第一组参考电压Vref1和Gnd之间加入大容值的退耦电容decap，为第一级CDAC提供要抽取的电荷，从而维持第一组参考电压Vref1的稳定，抑制参考电压随输入信号的波动。然而大容值的decap会占据巨大的芯片面积。

发明内容

本发明的目的在于提供一种消除参考电压波动影响的Pipelined-SAR ADC及方法，所述Pipelined-SAR ADC在传统的流水线逐次逼近寄存器型模数转换器上进行创新，在不采用退耦电容的情况下，通过电容阵列和参考电压连接方式的特殊设计，解决“因参考电压中出现与输入信号相关的波动而导致ADC线性度和精度恶化”问题，最终即节省了芯片面积，又能够使得Pipelined-SAR ADC实现很高的线性度和精度；

所述方法能够应用Pipelined-SAR ADC在不采用片内退耦电容的情况下，使得Pipelined-SAR ADC消除参考电压波动影响，并实现较高的线性度和精度。

本发明通过下述技术方案实现：一种消除参考电压波动影响的Pipelined-SARADC，包括第一组参考电压Vref1、第二组参考电压Vref2、采样保持电路、第一级SAR ADC、第二级SAR ADC、数字逻辑、开关S3及残差电压放大器，所述第一组参考电压Vref1通过开关S1接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述第二组参考电压Vref2亦通过开关S2接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述开关S1和开关S2皆受数字逻辑的信号控制。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述第一级CDAC采用桥接电容结构，所述第二级CDAC采用桥接电容结构或非桥接电容结构。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述第一组参考电压Vref1通过开关S1与所述第二组参考电压Vref2通过开关S2接入高段电容阵列的选择开关侧的同一引入端，所述选择开关分别通过另外两个引入端接入采样保持电路和地电平，所述选择开关的控制端接入数字逻辑输出的第一级CDAC电容控制信号，所述选择开关的引出端接入对应的电容的下极板。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述采样保持电路受数字逻辑产生的控制信号Clk_samp控制。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述开关S1和开关S2分别受数字逻辑的一组信号控制。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：通过控制所述开关S1和开关S2的通断实现高段电容阵列接入所述第一组参考电压Vref1或第二组参考电压Vref2的切换。

一种消除参考电压波动影响的方法，基于一种消除参考电压波动影响的Pipelined-SAR ADC实现，包括下述步骤：

1）数字逻辑分别为开关S1和开关S2发出一组信号，使得开关S1导通，开关S2关断，此时第一组参考电压Vref1接入高段电容阵列，第一级SAR ADC进行采样；

2）第一级SAR ADC采样以后，第一级SAR ADC的高段电容阵列开始进行翻转，在高段转换期间第一级CDAC中的高段电容阵列仍然由Vref1提供参考电平；

3）第一级SAR ADC的高段转换结束后，第一级SAR ADC的低段电容阵列开始转换，在低段转换期间数字逻辑分别为开关S1和开关S2发出一组信号，使得开关S2导通，开关S1关断，此时第二组参考电压Vref2接入高段电容阵列；

4）第一级SAR ADC低段转换结束后，残差电压放大器开始进行放大，将第一级SARADC转换结束后得到的残差电压放大后送到第二级SAR ADC；

5）在残差电压放大器放大期间，开关S2处于导通状态，开关S1处于关断状态，高段电容阵列的参考电压一直保持为第二组参考电压Vref2；

6）放大残差电压的过程结束以后，第一级SAR ADC将再次进入采样，第二级SARADC开始进行转换，此时开关S3处于关断状态，数字逻辑分别为开关S1和开关S2发出一组信号，使得开关S1导通，开关S2关断，此时第一组参考电压Vref1接入高段电容阵列；

7）循环步骤1）~步骤6）。

进一步的为更好地实现本发明所述的一种消除参考电压波动影响的方法，特别采用下述设置方式：在所述第一级SAR ADC采样和转换期间，第二级SAR ADC同时进行着转换。

本发明与现有技术相比，具有以下优点及有益效果：

（1）在Pipelined-SAR ADC的第一级SAR ADC采样和转换过程中，高位大电容（高段电容阵列）需要从参考电压中抽取较大电荷量，这最终导致参考电压中出现与输入信号相关的波动；波动将严重影响第一级SAR ADC低位的转换以及残差电压放大器的放大，最终使得整个ADC的线性度和精度恶化。现有技术是芯片内集成大电容值的退耦电容，该方法会占据巨大的芯片面积。而本发明能够在不采用片内退耦电容的情况下，通过电容阵列和参考电压连接方式的特殊设计，解决“因参考电压中出现与输入信号相关的波动而导致ADC线性度和精度恶化”问题，最终即节省了芯片面积，又能够使得Pipelined-SAR ADC实现很高的线性度和精度。

（2）本发明是将Pipelined-SAR ADC的第一级CDAC设计成桥接电容结构，采用第一组参考电压Vref1为第一级CDAC电容阵列中的高段电容阵列（采用大电容）提供参考电平，高段电容阵列的采样和转换会从Vref1中抽取大量电荷，导致Vref1随输入信号波动。当第一组CDAC电容阵列中的低段电容阵列（采用小电容）转换期间，高段电容阵列的参考电压由Vref1切换到Vref2，从而避免波动的Vref1对低段转换的影响。低段电容阵列一直由第二组参考电压Vref2提供参考电平，由于低段电容阵列容值较小，因此低段转换期间从Vref2抽取电荷较少，不会造成Vref2大的波动。对于Pipelined-SAR ADC，在残差电压放大器放大期间，Vref2仍保持给第一级SAR ADC的高段电容阵列提供参考电压，从而也避免第一组参考电压Vref1的波动对残差电压放大器的放大过程产生影响。本发明能够实现在不采用片内退耦电容的情况下，使得Pipelined-SAR ADC实现较高的线性度和精度。

附图说明

图1为传统的流水线逐次逼近寄存器型模数转换器的具体电路结构示意图。

图2为传统的流水线逐次逼近寄存器型模数转换器第一级CDAC的具体电路结构（包含第一级CDAC的引入端、引出端、控制端连接的部分电路结构）。

图3为本发明所述第一级CDAC的具体电路结构（包含第一级CDAC的引入端、引出端、控制端连接的部分电路结构）。

图4为本发明所述Pipelined-SAR ADC电路结构示意图。

图5为本发明所述Pipelined-SAR ADC的一种工作时序图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、 “竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

实施例1：

本发明设计出一种消除参考电压波动影响的Pipelined-SAR ADC，所述Pipelined-SAR ADC在传统的流水线逐次逼近寄存器型模数转换器上进行创新，在不采用退耦电容的情况下，通过电容阵列和参考电压连接方式的特殊设计，解决“因参考电压中出现与输入信号相关的波动而导致ADC线性度和精度恶化”问题，最终即节省了芯片面积，又能够使得Pipelined-SAR ADC实现很高的线性度和精度，特别采用下述设置方式：包括第一组参考电压Vref1、第二组参考电压Vref2、采样保持电路、第一级SAR ADC、第二级SAR ADC、数字逻辑、开关S3及残差电压放大器，所述第一组参考电压Vref1通过开关S1接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述第二组参考电压Vref2亦通过开关S2接入第一级SAR ADC的第一级CDAC上的高段电容阵列侧，所述开关S1和开关S2皆受数字逻辑的信号控制。

实施例2：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述第一组参考电压Vref1通过开关S1与所述第二组参考电压Vref2通过开关S2接入高段电容阵列的选择开关侧的同一引入端，所述选择开关分别通过另外两个引入端接入采样保持电路和地电平，所述选择开关的控制端接入数字逻辑输出的第一级CDAC电容控制信号，所述选择开关的引出端接入对应的电容的下极板。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述采样保持电路受数字逻辑产生的控制信号Clk_samp控制。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：所述开关S1和开关S2分别受数字逻辑的一组信号控制。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，进一步的为更好地实现本发明所述的一种消除参考电压波动影响的Pipelined-SAR ADC，特别采用下述设置方式：通过控制所述开关S1和开关S2的通断实现高段电容阵列接入所述第一组参考电压Vref1或第二组参考电压Vref2的切换。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，一种消除参考电压波动影响的Pipelined-SAR ADC，结合图4所示，包括采样保持电路（Sample and Hold，S/H）、第一级比较器、第二级比较器、第一级CDAC、第二级CDAC、残差电压放大器、两组参考电压(第一组参考电压Vref1和第二组参考电压Vref2)、开关S3、地电平（Gnd）和数字逻辑（即流水线逐次逼近寄存器型模数转换器数字逻辑）。Dout<N:1>是ADC每次转换完成后输出的N位二进制码；Clk_samp是数字逻辑输出的控制S/H对输入电压信号Vin进行采样的时钟，其为高电平时表明正在进行采样；第一级CDAC电容控制信号（亦由数字逻辑输出）用于控制第一级CDAC中电容阵列的翻转；第二级CDAC电容控制信号（亦由数字逻辑输出）用于控制第二级CDAC中电容阵列的翻转；Clk_S3信号（亦由数字逻辑输出）用于控制开关S3的导通或者关断，其为高电平时则表明第一级SAR ADC转换得到的残差电压被送到残差电压放大器，即残差电压被放大；Clk_S1信号（亦由数字逻辑输出）和Clk_S2信号（亦由数字逻辑输出）分别控制开关S1和开关S2的导通或者关断，二者为高电平时表明分别控制的开关导通，二者为低电平时表明分别控制的开关关断。

其中，第一级CDAC电容阵列采用桥接电容结构，并且第一级CDAC中的低段电容阵列由参考电压Vref2提供参考电平，第一级CDAC中的高段电容阵列由Vref1或者Vref2提供参考电平。第一级CDAC中的高段电容阵列具体由哪个参考电压提供参考电平，主要通过控制开关S1和开关S2的导通或者关断而进行切换。第二级CDAC电容阵列不做要求，可以是桥接电容结构也可以是非桥接电容结构，但是第二级CDAC电容阵列由参考电压Vref2提供参考电平。第一级SAR ADC的高段电容阵列采样和转换时，由第一组参考电压Vref1提供参考电平，因此第一级SAR ADC的高位采样和转化过程中，将从Vref1中抽取大量电荷，从而导致Vref1剧烈波动。在第一级SAR ADC的高段转换结束以后，第一级SAR ADC的低段转换之前，将高段电容阵列的参考电压由Vref1改变为Vref2，保证低段转换期间，第一级SAR ADC的第一级CDAC全部由Vref2提供参考电压，Vref1的波动对第一级SAR ADC的低段转换不产生影响。当第一级SAR ADC转换完成以后，残差电压放大器开始放大，继续维持参考电压的连接方式不变，即第一级SAR ADC的第一级CDAC仍全部由Vref2提供参考电压。最终能够保证残差电压放大器放大过程中，Pipelined-SAR ADC的第一级CDAC和第二级CDAC均由Vref2提供参考电平，杜绝Vref1的波动对放大过程造成影响。而Vref1的波动所造成的第一级高段转换的误差可以由Pipelined-SAR ADC的级间冗余消除。残差电压放大结束后，第二级SARADC将进行转换，同时第一级SAR ADC再次进行采样，第一级SAR ADC采样前，将高段电容阵列参考电压由Vref2改变为Vref1，保证第一级SAR ADC的高段电容阵列采样和转换期间仍由Vref1提供参考电压。由于第一级SAR ADC的低段电容阵列的电容和第二级SAR ADC的电容阵列的电容容值较小，二者的采样和转化过程，从Vref2中抽取电荷较少，基本不会导致Vref2大的波动，因此第一级SAR ADC的低段电容阵列和第二级SAR ADC的第二级CDAC一直由Vref2提供参考电压并且保持不变。本发明最终能够在不采用退耦电容的情况下，有效解决“因参考电压中出现与输入信号相关的波动而导致ADC线性度和精度恶化”问题，提高Pipelined-SAR ADC的线性度和精度。

结合图3所示，第一级CDAC（包括高段电容阵列、低段电容阵列、桥接电容）与参考电压（第一组参考电压Vref1、第二组参考电压Vref2）、地电平（Gnd）、采样保持电路（Sampleand Hold，S/H）等连接，高段电容阵列对应Pipelined-SAR ADC转换的高位，低段电容阵列对应Pipelined-SAR ADC转换的低位。控制信号Clk_samp控制S/H对电容下级板进行采样。高段电容阵列连接的参考电压Vref,mux可通过开关S1和开关S2进行切换，控制信号Clk_S1和控制信号Clk_S2分别控制开关S1及开关S2的导通或者关断。低段电容阵列仅仅连接第二组参考电压Vref2。第一级CDAC电容控制信号控制高段电容阵列各个电容下极板的电压连接，使其可以接采样保持后的输入信号Vin,s，或者参考电压Vref,mux，或者地电平（Gnd）；第一级CDAC电容控制信号控制低段电容阵列各个电容下极板的电压连接，使其可以接采样保持后的输入信号Vin,s，或者参考电压Vref2，或者地电平（Gnd）。高段电容阵列各个电容的共用上极板V_DAC接第一级比较器和开关S3。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，一种消除参考电压波动影响的方法，基于一种消除参考电压波动影响的Pipelined-SAR ADC实现，包括下述步骤：

7）循环步骤1）~步骤6）。

实施例8：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，进一步的为更好地实现本发明所述的一种消除参考电压波动影响的方法，特别采用下述设置方式：在所述第一级SAR ADC采样和转换期间，第二级SAR ADC同时进行着转换。

实施例9：

结合图3、图4、图5，对本发明所述的一种消除参考电压波动影响的方法进行进一步的说明，当控制信号Clk_samp为高电平时，第一级SAR ADC开始进行采样。第一级SAR ADC采样期间，控制信号Clk_S1为高电平、控制信号Clk_S2为低电平，表示开关S1导通、开关S2关断，第一级DAC中的高段电容阵列由Vref1提供参考电平。第一级SAR ADC采样以后，第一级SAR ADC的高位开始转换，即高段电容阵列开始进行翻转，在高段转换期间第一级CDAC中的高段电容阵列仍然由Vref1提供参考电平。第一级SAR ADC的高段转换结束后，第一级SARADC的低段开始转换，在低段转换期间Clk_S1变为低电平、Clk_S2为高电平，即高段电容阵列的参考电压由Vref1切换到Vref2，从而杜绝Vref1的抖动对低段转换的影响。第一级SARADC低段转换结束后，Clk_S3变为高电平，表示残差电压放大器开始进行放大，将第一级SARADC转换结束后得到的残差电压放大后送到第二级SAR ADC。在残差电压放大器放大期间，Clk_S1仍然为低电平、Clk_S2仍然为高电平，即高段电容阵列的参考电压一直保持为Vref2，杜绝Vref1的抖动影响残差电压放大器的放大。放大残差电压的过程结束以后，第一级SAR ADC将再次进入采样，第二级SAR ADC开始进行转换。此时Clk_S3变为低电平，开关S3关断，Clk_S1变为高电平、Clk_S2变为低电平，即第一级DAC中高段电容阵列的参考电压由Vref2切换到Vref1。第一级SAR ADC采样和转换期间，第二级SAR ADC同时进行着转换。

在流水线逐次逼近寄存器型模数转换器中：

1）本发明通过电容阵列和参考电压连接方式的特殊设计，解决“因参考电压中出现与输入信号相关的波动而导致ADC线性度和精度恶化”问题；

2）对于流水线逐次逼近寄存器型模数转换器而言，一般第二级SAR ADC的CDAC电容较小，其转换期间抽取参考电压的电荷很少，不会造成参考电压大的波动，因此只用参考电压Vref2提供参考电平；

3）第一级SAR ADC的CDAC阵列中，高段电容阵列的电容容值较大，其采样和转换期间会从参考电压中抽取大量电荷，导致参考电压出现大的波动，因此在第一级SAR ADC采样和高段电容转换期间，用参考电压Vref1为高段电容阵列提供参考电平；

4）第一级SAR ADC高段转换结束以后，在第一级SAR ADC低段转换期间，开关S1关断、开关S2导通，使得波动大的第一组参考电压Vref1断开，让第二组参考电压Vref2为高段电容阵列提供参考电平，有效避免Vref1对第一级SAR ADC低段转换的影响；

5）第一级SAR ADC的第一级CDAC阵列中，低段电容阵列的电容容值较小，其转换期间抽取参考电压的电荷很少，不会造成参考电压大的波动，因此只用第二组参考电压Vref2提供参考电平；

6）第一级SAR ADC参考电压的波动会严重影响残差电压放大器的放大工作，为了避免第一组参考电压Vref1的波动影响，在残差电压放大器放大期间，第一级SAR ADC的高段电容阵列仍由第二组参考电压Vref2提供参考电平，即残差电压放大器放大期间，第一级SAR ADC和第二级SAR ADC都是由波动较小的第二组参考电压Vref2提供参考电平。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims

1.一种消除参考电压波动影响的Pipelined-SAR ADC，包括第一组参考电压Vref1、第二组参考电压Vref2、采样保持电路、第一级SAR ADC、第二级SAR ADC、数字逻辑、开关S3及残差电压放大器，其特征在于：所述第一组参考电压Vref1通过开关S1与所述第二组参考电压Vref2通过开关S2接入第一级SAR ADC的第一级CDAC上的高段电容阵列的选择开关侧的同一引入端，所述开关S1和开关S2皆受数字逻辑的信号控制，所述选择开关分别通过另外两个引入端接入采样保持电路和地电平，所述选择开关的控制端接入数字逻辑输出的第一级CDAC电容控制信号，所述选择开关的引出端接入对应的电容的下极板，所述第一级CDAC采用桥接电容结构，所述第二级CDAC采用桥接电容结构或非桥接电容结构。

2.根据权利要求1所述的一种消除参考电压波动影响的Pipelined-SAR ADC，其特征在于：所述采样保持电路受数字逻辑产生的控制信号Clk_samp控制。

3.根据权利要求1所述的一种消除参考电压波动影响的Pipelined-SAR ADC，其特征在于：所述开关S1和开关S2分别受数字逻辑的一组信号控制。

4.根据权利要求1所述的一种消除参考电压波动影响的Pipelined-SAR ADC，其特征在于：通过控制所述开关S1和开关S2的通断实现高段电容阵列接入所述第一组参考电压Vref1或第二组参考电压Vref2的切换。

5.一种消除参考电压波动影响的方法，基于如权利要求1~4任一项所述的一种消除参考电压波动影响的Pipelined-SAR ADC实现，其特征在于：包括下述步骤：

4）第一级SAR ADC低段转换结束后，残差电压放大器开始进行放大，将第一级SAR ADC转换结束后得到的残差电压放大后送到第二级SAR ADC；

6）放大残差电压的过程结束以后，第一级SAR ADC将再次进入采样，第二级SAR ADC开始进行转换，此时开关S3处于关断状态，数字逻辑分别为开关S1和开关S2发出一组信号，使得开关S1导通，开关S2关断，此时第一组参考电压Vref1接入高段电容阵列；

7）循环步骤1）~步骤6）。

6.根据权利要求5所述的一种消除参考电压波动影响的方法，其特征在于：在所述第一级SAR ADC采样和转换期间，第二级SAR ADC同时进行着转换。