CN113315518B - 一种基于噪声整形的逐次逼近型模数转换器 - Google Patents

Abstract

本发明公开了一种基于噪声整形的逐次逼近型模数转换器，逐次逼近型模数转换器中采用自举升压采样开关在电容型数模转换器上进行采样，并且采用非二进制阵列进行冗余校准；噪声整形环路包括时钟控制模块，闭环动态放大器和开关电容模块，闭环动态放大器放大逐次逼近后的余量电压，增加正反馈结构提升响应速度，开关电容模块中，采集，延时和采用电容堆叠技术以反馈余量信息实现与采样信号相加的操作，实现整个噪声传输函数，达到噪声整形的效果。

Description

一种基于噪声整形的逐次逼近型模数转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种基于噪声整形的逐次逼近型模数转换器。

背景技术

5G通信和物联网(IoT)的兴起为新兴电子系统带来了前所未有的连接和感知需求。除了对功率效率的严格要求外，许多新兴系统对更高ADC分辨率的需求也越来越高。但是，在SAR型的ADC的情况下，进行高分辨率设计变得非常具有挑战性。虽然SAR型的ADC的硬件复杂度在中等分辨率范围内(例如6～10位)保持相对恒定，但随着分辨率的提高，它的功耗复杂度急剧增加。在高分辨率SAR型的ADC中，性能受到热噪声(包括比较器噪声和采样kT/C噪声)和电容器失配的限制。如果想要抑制这些限制，那么就要求增加比较器负载以及DAC尺寸，并且需要更强的栅极驱动。因此，SAR型的ADC功率效率的上述优点在高分辨率方案中迅速降低。另一方面，Sigma-Delta ADC一直都是高精度应用最好的解决方案。但是，传统的Sigma-Delta ADC涉及运算跨导放大器和精密比较器。这些构件很耗电，并且与工艺制程和电压缩放不兼容。因此，从功率效率的角度来看，传统的设计对于许多能源紧张的新兴应用而言，Sigma-Delta ADC并非最佳选择。

根据上述的应用要求，一种混合式NS-SAR型的ADC架构被提了出来。它结合了SAR与Sigma-Delta两种架构的优点，具有较高的能量效率。噪声整形结构能够在较低的功耗情况下实现较高的分辨精度。它通过一些额外的步骤来扩展标准SAR型的ADC的操作，这些步骤会过滤并反馈以前的转换残差以实现噪声整形效果。这些步骤类似于Sigma-Delta中的环路滤波器。它是控制NS-SAR型的ADC总体性能并确定其能否充分利用上述潜力的主要因素。因此，很多文献都致力于对NS-SAR型的ADC中反馈环路的研究。

现有实现方式静态功耗较高，且其性能的进一步提升受工艺演进的限制；整形能力较弱；动态增益放大器对工艺的演进性并不友好，其鲁棒性也受到限制；反馈方式会导致输入信号和反馈信息的衰减，需使用较多的校准技术才能达到较好的性能；闭环动态放大器的响应速度不足，从而限制了其整体的带宽。

随着物联网、无线通信、高性能计算等技术的不断发展，对高速、高精度、低功耗ADC的需求正变得空前强烈。为了打破工艺演进对ADC技术发展的限制，进一步提高ADC的性能，混合结构的噪声整形逐次逼近型模数转换器应运而生。

目前，噪声整形SAR型的ADC中的回路仍存在一些问题：1.基于跨导运算放大器的有源噪声整形SARADC整形能力强，但静态功耗高且工艺演进兼容性不好；2.无源噪声整形SAR型的ADC结构简单、功耗低、PVT稳定性好，但噪声整形能力弱。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于噪声整形的逐次逼近型模数转换器，通过电容堆叠技术，在不衰减输入及余量信息的前提下，实现了整个噪声整形结构。在这种结构中，本发明能够使用较小增益的动态放大器以减小功耗，并且在动态放大器中引入正反馈以及闭环结构，提升整体的相应速度及稳定性。

本发明采用以下技术方案：

一种基于噪声整形的逐次逼近型模数转换器，包括开关电容模块，开关电容模块经闭环动态放大器与SAR型ADC连接，SAR型ADC的SAR logic模块经控制单元分别与开关电容模块和闭环动态放大器连接；闭环动态放大器用于对SAR型ADC转换后的余量电压进行放大；开关电容模块用于对放大后的余量电压进行存储，延时及反馈。

具体的，开关电容模块的时序采用SAR型ADC本身的EOC时钟以及SAMPLE时钟通过数字控制单元产生。

具体的，ADC为10位的SAR型模数转换器。

具体的，开关电容模块SW_CAP包括开关

开关/>

和开关/>

开关

的一端分别连接COMP端口和DAC端口，另一端经电容C_R与开关/>

的一端连接，开关/>

的另一端经开关/>

连接V_CM，经开关/>

连接V_AMP，开关/>

与开关

之间设置有开关/>

开关/>

的两端分别连接电容C_DEL和电容C_AMP。

进一步的，电容C_AMP与电容C_DEL的容值相等。

更进一步的，电容C_R的容值为电容C_AMP与电容C_DEL容值的1/2。

进一步的，开关电容模块SW_CAP的工作过程为：

开关

闭合，将电容C_DEL上的电压进行复位；电容C_DEL上的电压为V_CM；开关

断开，开关/>

闭合；N-1周期的余量电压通过电荷共享的方式传递到电容C_DEL上，余量电压有一个0.5倍衰减，电容C_DEL上的电压为1/2V_[N-1]；利用闭环动态放大器对第N周期的余量电压进行放大采样操作，电容C_AMP上的电压为GV_[N]；SAR型ADC采样的同时对电容C_R进行复位操作，将电容C_R的两端接入开关电容模块的输出，电容C_R上的电压差为G(V_[N]-V_[N-1]/2)/2，实现两个电压相减操作；当采样结束，电容C_R与电容C_DAC进行串联操作，实现采样电压与处理后的余量电压相加的操作，最终实现1-G_AMP(z^-1-0.5z^-2)的噪声传输函数。

具体的，闭环动态放大器包括一级的浮动反相放大器DY_AMP，浮动反相放大器DY_AMP的输入端与ADC的V_{DA CP}端和V_{DA CN}端连接，浮动反相放大器DY_AMP的输出端与开关电容模块SW_CAP连接。

进一步的，浮动反相放大器包括正反馈结构、供电电容及两个反相器；供电电容的上级板接反相器和正反馈结构的电源端，下级板接反相器和正反馈结构的地端；正反馈结构由锁存器组成。

具体的，闭环动态放大器在复位状态时，对供电电容进行充电，并且将反馈电容进行复位操作；在放大状态时，将电容C_RES接入反相器中进行供电，同时对负载电容进行充电操作实现对输入信号的放大。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种基于噪声整形的逐次逼近型模数转换器，本发明一种基于噪声整形的逐次逼近型模数转换器，在对SAR ADC尽量小的改动下去附加电路以实现噪声整形功能，不增加设计复杂性，并且能够有较好的PVT特性。

进一步的，开关电容模块的时序采用SAR型ADC本身的EOC时钟以及SAMPLE时钟通过数字控制单元产生，这样我们能够减少外部高速时钟信号的配置，从而提升芯片内部时钟的准确性，以及整个芯片的通用性。

进一步的，采用10位SAR ADC能够将噪声整形的基础提升一些，更突出噪声整形的效果，其中采用冗余位能够提升对DAC建立误差的容忍度，从而降低高速带来的设计难度。

进一步的，通过设计的开关电容模块对闭环动态放大器放大后的余量电压进行存储，延时及反馈等处理操作，形成噪声传递函数为NTF＝1-GAMP(z-1-0.5z-2),将低频处的噪声整形到高频处，能够很好的实现对量化噪声等的噪声整形操作。

进一步的，电容CAMP与电容CDEL的容值相等，这样在对余量电压进行延时时，对产生一个0.5倍的增益，这个增益是我们所期望的系数；这个系数是较好的噪声传输函数所需要的。

进一步的，电容CR的容值为电容CAMP与电容CDEL容值的1/2能够使得电容CR两极板的电压差为0.5倍的G(V[N]-V[N-1]/2)，将此电压通过电容堆叠的技术与输入信号相加，就能够形成一个较好的噪声传输函数，并且不会造成输入信号的衰减，从而提升了噪声整形的能力。

进一步的，开关电容模块SW_CAP整体能够对放大后的余量电压进行存储，处理和延时等操作，从而实现了我们所需要的误差反馈环路，对量化噪声进行了整形滤波。

进一步的，闭环动态放大器通过反馈电容来实现闭环的操作，其既保存了动态放大器低功耗的特点，又有闭环结构PVT稳定的好处。

进一步的，浮动反相放大器DY_AMP的使用能够使得输出共模稳定不需要额外复杂的共模反馈电路，通过增加正反馈结构，提高整体放大器的放大速度。

进一步的，闭环动态放大器在复位状态时，对供电电容进行充电，并且将反馈电容进行复位操作；在放大状态时，将电容CRES接入反相器中进行供电，同时对负载电容进行充电操作实现对输入信号的放大；这是由于供电电容对反相放大电路进行供电，导致电流的复用，提高整个放大器的能效。

综上所述，本发明在SAR型ADC上实现噪声整形结构；通过合理设置开关电容模块以及提出电容叠加技术反馈信号来提升噪声整形的能力，并且避免了对输入信号的衰减，并且为小增益放大器的加入提供了可能，从而减小了功耗，提升了整体的FOM值。电容叠加技术反馈信号改善了EF环路与SAR型ADC环路的时序，减小了每个周期的时长。在闭环动态放大器中添加正反馈结构，极大提升了放大器的响应速度，提升了ADC的采样率限度，从而拓宽了ADC的带宽。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明NS-SAR型的ADC整体结构示意图；

图2为开关电容电路结构示意图；

图3为开关电容电路时序示意图；

图4为开关电容电路切换步骤示意图；。

图5为闭环动态放大器电路结构示意图；

图6为不同温度下的放大器增益变化示意图；

图7为噪声整形SAR型的ADC信号分析频谱图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

请参阅图1，本发明一种基于噪声整形的逐次逼近型模数转换器，包括SAR型ADC、闭环动态放大器、开关电容模块和控制单元；开关电容模块经闭环动态放大器与SAR型ADC连接，开关电容模块的时序是SAR型ADC本身的EOC时钟以及SAMPLE时钟通过数字控制单元产生，SAR型ADC的SAR logic模块经控制单元分别与开关电容模块和闭环动态放大器连接。

其中，ADC为10位的SAR型模数转换器，ADC采用冗余位技术缓解对DAC建立时间的要求，并且用尾电容复用技术减小DAC的容值从而减小功耗。

请参阅图2，开关电容模块SW_CAP包括电容C_AMP，电容C_DEL和电容C_R。COMP端口经开关

分两路，一路经开关/>

后分三路，第一路经开关/>

接V_CM，第二路经开关/>

接V_AMP，第三路经电容C_AMP接V_CM；另一路经电容C_R后分两路，一路经开关C_CON接DAC端口，第二路经开关/>

后分三路，第一路经开关/>

接V_CM，第二路经电容C_DEL接V_CM，第三路经开关/>

后分三路，第一路经电容C_AMP接V_CM，第二路经开关/>

接V_CM，第三路经开关/>

接V_AMP。

其中，电容C_AMP与电容C_DEL的容值相等，电容C_R的容值为电容C_AMP与电容C_DEL容值的1/2。

请参阅图3和图4，以第N次转换为例，首先

开关闭合，将电容C_DEL上的电压进行复位；C_DEL上的电压为V_CM；/>

开关断开，/>

开关闭合；

N-1周期的余量电压通过电荷共享的方式传递到电容C_DEL上，余量电压有一个0.5倍衰减，电容C_DEL上的电压此时为1/2V_[N-1]；由于串联反馈电容的使用，整个开关电容模块在进行SAR过程中释放，能够在SAR过程中并行地去进行上面两个操作；极大地提高了时序的并行性，EF环路的部分操作不用等到SAR结束后再进行，在SAR转换完之后，对电容C_AMP进行复位操作为放大操作做准备。

接下来是利用闭环动态放大器对第N周期的余量电压进行放大采样操作，此时电容C_AMP上的电压为GV_[N]；

然后，SAR型的ADC进行采样操作的同时，对电容C_R进行复位操作，操作完之后，将电容C_R的两端接入开关电容模块的输，此时电容C_R上的电压差为G(V_[N]-V_[N-1]/2)/2。实现两个电压相减的操作。

当采样结束，电容C_R与电容C_DAC进行串联操作，实现采样电压与处理后的余量电压相加的操作，最终实现1-G_AMP(z^-1～0.5z^-2)的噪声传输函数。

请参阅图5，闭环动态放大器是在一个一级的浮动反相放大器DY_AMP和一个正反馈结构的基础上增加闭环结构组成，ADC中的DAC残留的余量电压(V_{DA CP}和V_{DA CN})分别经开关与浮动反相放大器DY_AMP的输入端连接，浮动反相放大器DY_AMP的输出端与开关电容模块SW_CAP连接，浮动反相放大器DY_AMP由两个反相器、正反馈结构及供电电容构成；供电电容的上下级板与反相器与正反馈结构的电源与地端相连接；MOS管PM₁与MOS管NM₁、MOS管PM₂与MOS管NM₂构成两个反相器，用于提供增益；MOS管PM₃与MOS管NM₃构成一个反相器，反相器的输入端接V_ON，反相器的输出端为V_OP，MOS管PM₄与MOS管NM₄构成一个反相器，反相器的输入端接V_OP，正反馈结构由锁存器组成，INV₄的输出端为V_ON，INV₃与INV₄构成锁存器，起正反馈作用。

MOS管PM₁的源级分四路，第一路与MOS管PM₂的源级连接，第二路与MOS管PM₃的源级连接，第三路与MOS管PM₄的源级连接，第四路经

后分两路，一路经/>

接VDD，另一路经电容C_RES后分两路，一路经/>

接GND，另一路经/>

后分四路，第一路与MOS管NM₁的源级连接，第二路与MOS管NM₂的源级连接，第三路与MOS管NM₃的源级连接，第四路与MOS管NM₄的源级连接。

MOS管PM₁的栅极与MOS管NM₁的栅极与V_IN连接，MOS管PM₂的栅极与MOS管NM₂的栅极与V_IP连接，MOS管PM₃的栅极与MOS管NM₃的栅极与MOS管PM₂和MOS管NM₂的漏极以及V_ON连接，MOS管PM₄的栅极与MOS管NM₄的栅极分别与MOS管PM₁与MOS管NM₁的漏极以及V_OP连接，MOS管PM₄的漏极与MOS管NM₄的漏极分别与MOS管PM₂和MOS管NM₂的漏极以及V_ON连接。

闭环结构包括反馈电容，随着放大器输入处的差动电压的存在，产生差模输出电流以通过电容CF进行反馈以降低输入电压；DY_AMP的输出端与输入端通过电荷传输构建，整体传递函数主要由电容器比设定。

本发明在浮动反相器的后端在增加了正反馈结构，正反馈结构由两个反相器以锁存器的形式相接，正反馈的引入提升了整体放大器的响应速度，能够满足整体ADC的要求。

闭环动态放大器有两个工作状态：复位和放大。

在复位状态时，对供电电容进行充电，并且将反馈电容进行复位操作；

在放大状态时，将电容C_RES接入反相器中进行供电，同时对负载电容进行充电操作实现对输入信号的放大。

闭环放大器结构的优点是：

1输出共模电压恒定，不需要共模反馈回路；

2能效比较高，由于是电容进行供电，导致电流的复用，提高整个放大器的能效；

3增加正反馈输出，提高整体放大器的放大速度；

4闭环结构提高了整个放大器的鲁棒性和PVT的耐受性。

在本发明中，串联电容的使用没有造成余量电压的大幅衰减，所以放宽了对放大器增益的要求。此次放大器增益设置为3.84。从图6中看出放大器对温度的变化并不敏感，能够满足整体EF环路的要求。

本发明一种基于噪声整形的逐次逼近型模数转换器的工作方法具体为：

输入信号经过采样开关和DAC进行采样，然后利用电容叠加技术与前一周期处理后的余量电压相加，接下来经过比较器、DAC和SAR逻辑配合进行逐次逼近操作；逐次逼近结束之后，闭环动态放大器对DAC上的余量电压进行放大并被开关电容模块进行存储和处理中，然后经电容叠加技术反馈到下一周期；与此同时，SAR控制模块输出的非二进制码值经过DEC进行校正后，最后输出二进制码值。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所提出的利用电容串联进行误差反馈的NS-SAR型的ADC。利用非二进制冗余技术缓解了高速ADC所带来的压力。并且本发明提出的电容串联误差反馈能够很大程度上提高EF环路与SAR过程的并行性，从而减少了每个周期所需的时间。并且此方法还不会引入像电荷共享方式那样带来的输入信号和余量电压的衰减，从而减小了对EF环路中对放大器增益的需求并且提高了转换器的能效。本发明还对闭环放大器加以改进，增加了正反馈结构，提高了放大器的放大速度。本发明提出的误差反馈型NS-SAR型的ADC是在SMIC 55nm工艺下设计仿真的。此模数转换器是基于在10bit的SAR型的ADC上进行设计的，总体功耗为623.6uW。本发明的仿真频谱密度如图7所示。在采样频率为40M，过采样率为16的情况下，本发明的带宽为1.25M。本发明能够实现SNDR为98.1db，SFDR为104dB，整体的FOM值也能够提升5dB～10dB。

综上所述，本发明一种基于噪声整形的逐次逼近型模数转换器，采用电容堆叠反馈技术缓解了输入电压和余量电压的衰减，提升了噪声整形的能力，并且使整体模数转换器的能效进一步提高；对闭环动态放大器的改进，提升了响应速度，解除了动态放大器对采样速率的限制；整体模数转换器的能够得到很高的精度，并且FOM值也得到了很大的提升。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (8)

1.一种基于噪声整形的逐次逼近型模数转换器，其特征在于，包括开关电容模块，开关电容模块经闭环动态放大器与SAR型ADC连接，SAR型ADC的SAR logic模块经控制单元分别与开关电容模块和闭环动态放大器连接；闭环动态放大器用于对SAR型ADC转换后的余量电压进行放大；开关电容模块用于对放大后的余量电压进行存储，延时及反馈；

开关电容模块SW_CAP包括开关φ_CON、开关φ_{CR_EF}和开关φ_{CAMP_RST}，开关φ_CON的一端分别连接COMP端口和DAC端口，另一端经电容C_R与开关φ_{CR_EF}的一端连接，开关φ_{CR_EF}的另一端经开关φ_{CAMP_RST}连接V_CM，经开关φ_AMP连接V_AMP，开关φ_{CR_EF}与开关φ_{CAMP_RST}之间设置有开关φ_DEL，开关φ_DEL的两端分别连接电容C_DEL和电容C_AMP；

开关电容模块SW_CAP的工作过程为：

开关φ_{CDEL_RST}闭合，将电容C_DEL上的电压进行复位；电容C_DEL上的电压为V_CM；开关φ_{CDEL_RST}断开，开关φ_DEL闭合；N-1周期的余量电压通过电荷共享的方式传递到电容C_DEL上，余量电压有一个0.5倍衰减，电容C_DEL上的电压为1/2V_[N-1]；利用闭环动态放大器对第N周期的余量电压进行放大采样操作，电容C_AMP上的电压为GV_[N]；SAR型ADC采样的同时对电容C_R进行复位操作，将电容C_R的两端接入开关电容模块的输出，电容C_R上的电压差为G(V_[N]-V_[N-1]/2)/2，实现两个电压相减操作；当采样结束，电容C_R与电容C_DAC进行串联操作，实现采样电压与处理后的余量电压相加的操作，最终实现1-G_AMP (z^-1-0.5z^-2)的噪声传输函数。

2.根据权利要求1所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，开关电容模块的时序采用SAR型ADC本身的EOC时钟以及SAMPLE时钟通过数字控制单元产生。

3.根据权利要求1所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，ADC为10位的SAR型模数转换器。

4.根据权利要求1所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，电容C_AMP与电容C_DEL的容值相等。

5.根据权利要求4所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，电容C_R的容值为电容C_AMP与电容C_DEL容值的1/2。

6.根据权利要求1所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，闭环动态放大器包括一级的浮动反相放大器DY_AMP，浮动反相放大器DY_AMP的输入端与ADC的V_{DA CP}端和V_{DA CN}端连接，浮动反相放大器DY_AMP的输出端与开关电容模块SW_CAP连接。

7.根据权利要求6所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，浮动反相放大器包括正反馈结构、供电电容及两个反相器；供电电容的上级板接反相器和正反馈结构的电源端，下级板接反相器和正反馈结构的地端；正反馈结构由锁存器组成。

8.根据权利要求1所述的基于噪声整形的逐次逼近型模数转换器，其特征在于，闭环动态放大器在复位状态时，对供电电容进行充电，并且将反馈电容进行复位操作；在放大状态时，将电容C_RES接入反相器中进行供电，同时对负载电容进行充电操作实现对输入信号的放大。

Images