CN101305518A - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN101305518A CN101305518A CNA2006800422327A CN200680042232A CN101305518A CN 101305518 A CN101305518 A CN 101305518A CN A2006800422327 A CNA2006800422327 A CN A2006800422327A CN 200680042232 A CN200680042232 A CN 200680042232A CN 101305518 A CN101305518 A CN 101305518A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- analog
- array
- digital converter
- flutter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 257
- 238000005070 sampling Methods 0.000 claims abstract description 34
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 9
- 238000012937 correction Methods 0.000 claims description 8
- 230000009466 transformation Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 5
- 230000011218 segmentation Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000869523 Homo sapiens Phosphatidylinositide phosphatase SAC2 Proteins 0.000 description 1
- 101000869517 Homo sapiens Phosphatidylinositol-3-phosphatase SAC1 Proteins 0.000 description 1
- 102100032287 Phosphatidylinositide phosphatase SAC2 Human genes 0.000 description 1
- 102100032286 Phosphatidylinositol-3-phosphatase SAC1 Human genes 0.000 description 1
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 102220298895 rs1025502215 Human genes 0.000 description 1
- 102220187649 rs145044428 Human genes 0.000 description 1
- 102220300875 rs1554026816 Human genes 0.000 description 1
- 102220279244 rs1555053901 Human genes 0.000 description 1
- 102220212642 rs747431847 Human genes 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Abstract
提供了一种模数转换器,包括:用于对输入进行采样的电容器阵列,每个电容器具有至少一个相关的开关,用于将电容器的端子可控地连接到第一参考电压或第二参考电压;用于生成位序列的序列发生器,其中在采样电容器阵列对输入进行采样期间,序列发生器的输出被提供给第一组电容器的开关,以便控制第一组中的给定电容器是被其相关的开关连接到第一参考电压还是第二参考电压。
Description
技术领域
本发明涉及用于将颤振施加到模数转换器的装置和方法,以及涉及包括这种装置的模数转换器。
背景技术
通常希望模数转换器应当具有良好的分辨率,而且也呈现良好的线性。转换器的分辨率由其转换的位数来表示。典型的高性能转换器呈现14位或18位的分辨率。然而,用户还应当注意模数转换器的其它性能度量,如整体非线性(INL)和差分非线性(DNL)。差分非线性是指由模数转换器产生的每个离散码的相对步长。在理想情况下,如果将斜坡输入电压施加于模数转换器,则从一个数字码到下一个数字码的每一次过渡应当是沿模拟斜坡等间隔的。然而,差分非线性误差会导致这些过渡变为非等间隔的。设想将模拟值分类到不同的数字“容器(bin)”中而由此每个容器应当具有相同的尺寸可能是有用的。差分非线性可以用最低有效位的尺寸来表达。可以看到,通过使用图2所示的DNL描述,具有大于-1 LSB(-1 LSB<DNL误差)的差分非线性的转换器保证没有失码。为了最优化的直流性能,DNL误差在所有的码上应当是零。
虽然制造商努力使得差分非线性最小化,但工艺变化和对于制造器件可达到的物理精度的限制几乎不可避免地意味着仍将存在某些DNL误差。
US 5,010,339公开了一种配置,其中标准模数转换器被结合于包括位于该模数转换器前面的加法器的附加外部电路中。加法器在第一输入端接收要被转换的信号,并在第二输出端接收数模转换器的输出。驱动模数转换器,以便在转换之前将变化的、但已知的电压加到模拟信号。这导致具有相同值的重复的输入电压信号被转换到模数转换器的不同容器中,从而由于不等的容器宽度而使DNL误差最小化。然而,这种电路增加了模数转换器的复杂性,且附加电路可能是偏移误差和增益误差的源。
US 7,015,853公开了一种提供有N个电容器的开关电容器阵列的转换器。这些电容器中的K个可以在其余N-K个电容器对输入信号进行采样期间被切换到+Vref。当逐次近似转换开始时,全部N个电容器被牵涉到搜索过程中,因此在用于对输入进行采样的N-K个电容器与不对输入进行采样的那K个电容器之间出现电荷重新分布。这必然引起电路中的增益误差。另外,颤振是单极性的(即,仅具有单个符号)。
发明内容
根据本发明的第一方面,提供一种模数转换器,其包括:用于参加逐次近似转换的第一组电容器,每个电容器具有至少一个相关的开关,用于将电容器的端子可控地连接到第一参考电压或第二参考电压;具有对应开关的第二组电容器,这些开关用于将其电容器连接到第三参考电压或第四参考电压;以及用于生成位序列的序列发生器,其中,在第一组电容器中的至少一些电容器对输入进行采样期间,或进行样本转换期间,序列发生器的输出被提供给第二组电容器的开关,以控制第二组电容器中的给定电容器被其相关的开关连接到第三参考电压还是第四参考电压,使得能够将颤振施加于模数转换器。
因此可以使用电容器向被采样的输入提供受控扰动。对基本上相同的输入值的多次转换使得在转换过程中由于在每个单独的采样点施加不同的扰动从而使输入值被分配到不同的“容器”中。这造成DNL误差的改善,显著减小了失码的可能性,且在设计优良的转换器中,有效的地保证没有失码。
第三参考电压和第四参考电压可以等于第一参考电压和第二参考电压。
第二组中的电容器优选地不参加SAR转换。
然而,第二组电容器中的电容器也可以被用于求平均步骤中,在该求平均步骤中,进行一次或多次平均转换,然后在前的转换结果(例如,在传统的SAR转换(但任选地可施加颤振)中对电容器CN到C1进行连续设置和测试而得到的)通过多个校正转换被修改,每个校正转换可造成的对转换结果的改变通常是小的,例如约1或0.5 LSB。
第一组电容器被包括在SAR转换中,这样,例如,如果转换器提供第N位的结果,则在第一组电容器中有N个电容器,加上可能被提供以允许冗余的任何附加电容器。
有益的是,电容器阵列中的一些电容器用于对输入信号进行采样,以及参与其转换。
优选地,第二组电容器选自电容器阵列中的最低有效电容器。
有益地,具有基本上在0.5到2 LSB的范围内的位权数(bit weight)的多个电容器被提供为开关电容器阵列中的附加电容器,这些电容器构成第二组电容器。
有益地,第二组电容器是电容器阵列的整体组成部分,虽然可替选地,它们可以被形成为通过耦合电容器连接到主电容器阵列的副阵列。主阵列本身可以是分段阵列。
有益地,序列发生器生成随机或伪随机序列,用于控制第二组电容器的开关。使用随机或伪随机序列有助于避免系统误差,该系统误差在最坏情况下可能导致某些码丢失一段短暂的时间。
有益地,提供算术单元,其接收来自序列发生器的位序列,从而获知施加到输入信号的扰动的大小。算术单元还接收来自开关电容器阵列的转换码,并对来自开关电容器阵列的码施加补偿,以便考虑所施加的扰动。
序列发生器可以生成用于设置阶段的第一开关控制字,这可以在对输入信号采样期间发生;以及生成在转换期间使用的第二开关控制字。这些字的值之间的差异引起双极性的颤振,即颤振的符号可以是正或负。
根据本发明的第二方面,提供了一种模数转换器,包括:
开关电容器阵列,用于采样模拟值并用于将模拟值转换成数字值;以及
响应于控制字的开关电容器数模转换器;
其中,在开关电容器阵列采样输入信号后,开关电容器数模转换器被操作成对于存储于开关电容器阵列的电荷造成已知的扰动,或将已知的扰动施加到模数转换器的比较器。
优选地,开关电容器数模转换器是通过使用与开关电容器阵列相同的技术实现,并可选地可以是开关电容器阵列的整体组成部分。
根据本发明的第三方面,提供一种将颤振施加到模数转换器的方法,其中转换器包括第一电容器阵列,每个电容器具有至少一个相关的开关,用于将电容器的端子可控地连接到第一参考电压或第二参考电压,其中第一阵列的电容器在逐次近似转换期间,在逐次近似控制器的控制下在第一参考电压和第二参考电压之间切换;其中提供了具有相应开关的第二电容器阵列,在电容器阵列的至少一个电容器对输入进行采样期间,或在样本转换期间,扰动控制字被提供给第二电容器阵列的开关,以控制第二阵列中的给定电容器被其相关的开关连接到第一参考电压还是第二参考电压。
根据本发明的第四方面,提供一种将颤振加到要被模数转换器数字化的输入信号的方法,其中模数转换器包括开关电容器阵列,用于对输入值进行采样,且用于将该输入转换成数字值;模数转换器还包括响应于控制字的开关电容器数模转换器,其中在开关电容器阵列对输入信号采样后,开关电容器数模转换器被操作以对存储于开关电容器阵列的电荷、或对该阵列上产生的电压、或对模数转换器的比较器造成已知的扰动。
根据本发明的第五方面,提供一种改善模数转换器的差分非线性的方法,该方法包括以下步骤:
a)生成颤振值;
b)将颤振值施加于到比较器,以便扰动比较器的比较阈值;以及
c)执行一个或多个模数转换步骤。
附图说明
下面将参照附图通过非限制性实例对本发明的实施例进行描述,其中:
图1示意性地示出了模数转换器差分非线性误差的实例;
图2是示出了差分非线性误差的图;
图3示意地示出了构成本发明实施例的模数转换器;
图4示出了又一个实施例,其中主电容器阵列是分段阵列;
图5示出了本发明的另一个实施例,其中颤振被施加到比较器的输入端以改变比较器的比较阈值;
图6示出了差分ADC的另一个实施例,并示出了添加颤振的可替选的(但不是互相排斥的)方法;
图7示意性地示出了具有通过电压模式DAC添加颤振的设备的比较器的输入级;以及
图8示意性地示出了具有用于添加颤振的电流模式DAC的比较器的输入级。
具体实施方式
理想地,模数转换器应当是线性的。所以,如图1所示,数字码XX001(其中XX代表在前的位,其状态与本讨论无关)跨越从0.5到1.5个任意单位的输入电压Vin。同样地,范围XX010跨越从1.5到2.5的输入电压。每个数字码应当在模拟域中跨越相同的距离,即如图1所示的1个电压输入单位。然而,如图1所示,出现DNL误差,从而码XX011跨越从2.25到4.25的输入范围,而不是它应当跨越的2.5到3.5的输入范围。这将意味着在大于1.5的Vin和小于2.5的Vin范围内的某些输入值将被正确地转换为XX010,在该范围内的某些输入电压将被不正确地转换为XX011。在所示实例中,码XX100丢失,码XX101跨越4到5.5的范围。图1所示的后续码跨越它们的正确范围。
进一步考虑DNL误差是有用的。图2示出了一系列数字输出码与模拟输入电压的关系。在本实例中,假设第一数字输出码,即码1,正好跨越其正确的范围1 LSB,因此它的DNL误差是零。下一个码,即码2,仅跨越它应当跨越的模拟输入电压范围的一半,它具有-0.5 LSB的DNL。第三个码,即码3,跨越更大的范围,在本实例中它跨越等同于1.5 LSB的范围,这样,其具有+0.5 LSB的DNL。第四个码,即码4,仅跨越等同于0.25 LSB的范围,这样,其具有-0.75 LSB的DNL。有趣的是,第五个码丢失,第六个码,即码6,在模拟电压范围内跨越正确的距离1 LSB,因此其DNL=0,但是将会看到,码6偏离其预期的电压范围1.75 LSB。
对模数转换器的操作添加已知的颤振可以减小失码的问题,也可以改善差分非线性误差。这是因为当转换具有所施加颤振的固定输入电压时,转换的结果散布于多个转换容器,而不是一致地落到同一个容器中。
在US 5,010,339中描述的现有技术解决方案中,对输入电压进行采样,然后,在发送到模数转换器之前,使用加法器将其与颤振电压相加,由于需要提供附加的模拟元件,这在整体上增加了转换器电路的复杂性。而且,用于生成模拟颤振电压的DAC和加法器可能是噪声、偏移和增益误差的源,因此可能会降低模数转换器其它方面的性能。即使元件被集成在ADC中,在所使用的硅的面积和ADC的功耗方面,这也是实现颤振功能的昂贵的方法。另外,US 5,010,339还需要采取另外的预防措施来防止输入电压和颤振之和超过ADC的全刻度范围。
发明人意识到,在许多逐次近似转换器中使用的开关电容器结构可用于将扰动或颤振施加到采样信号上。根据开关电容器阵列的配置,特别是根据开关电容器阵列是否具有包括在该开关电容器阵列中的纠错电容器以及如果有的话有多少,本发明可以在不修改开关电容器阵列的情况下而被实现。然而在某些情况下,通过形成可被用作颤振源的多个低值(例如,接近于1 LSB)附加电容器有助于本发明的实现。形成附加电容器是有益的,这是因为通过得到多个转换结果,附加电容器随后可以用于改善转换器的信噪比,如在题目为“An Analog to Digital Converter”、向USPTO提交的、申请人的共同待决的专利申请US 11/226,071中说明的,该专利申请通过引用合并与此。
图3示意地示出了构成本发明一个实施例的模数转换器。典型地,模数转换器包括两个开关电容器阵列,一个用“P-DAC”标明,总体上用2表示,其被连接到比较器6的非反相输入端4;等同的开关电容器阵列用“N-DAC”标明,其被连接到比较器6的反相输入端8。这两个阵列是相同的,为了简化起见,只需要描述一个阵列。实际上,如果假设“N-DAC”阵列被省略,且反相输入端8连接到参考电压,例如接地,则模数转换器的操作可以更简单地被理解。
通常,N位转换器,例如14位转换器具有在其中制造的14个二进制加权的电容器。最低有效电容器C1具有1任意单位的电容值,下一个最高有效电容器C2具有2任意单位的值,下一个最高有效电容器C3具有4单位的值,下一个最高有效电容器C4具有8单位的值,依此类推,直到CN(例如C14)电容器,其具有8,192单位的值。实际上,这代表从最小电容器到最大电容器的非常大的标定(scale),并且很难保持在整个14位范围上精确的标定。为了克服这个问题,开关电容器阵列可被实现为分段阵列。所以,如图3所示,在以2表示的主要的或主阵列中提供最高有效电容器,在以10表示的的副阵列中提供最低有效电容器。在任何阵列中的电容器必须是相对于彼此二进制加权的(虽然基数<2的其它加权也是可能的),但在阵列之间的标定可以是断开的,且通过对连接副阵列10与主阵列2的耦合电容器12制定适当的尺寸可以恢复电容器的正确相对尺寸。这样,考虑14位的模数转换器,最低有效的七个电容器C1到CA,其中A=7,可被放置在副阵列10中;最高有效的电容器CB到CN,其中B=8和N=14,可被放置在主阵列2中。在副阵列10中,最小电容器C1具有1任意单位的值,但该阵列中的最大电容器CA仅具有64任意单位的值。同样地。在主阵列中,最小电容器CB具有1任意单位的值,最大电容器CN具有64任意单位的值。所以,在任何阵列中标定电容器的问题被显著地减小了,在集成电路中电容器阵列需要的硅的总面积也减小了。在16位转换器的情况下,在副阵列10中提供8个电容器,在主阵列2中提供8个电容器。每个阵列中的相对尺寸会仅变化1到128倍。不强制转换器的设计者在副阵列10与主阵列2之间相等地划分电容器,例如,主阵列2可以比起副阵列10具有更多的电容器。
对于不具有纠错电容器的14位DAC,电容器的相对尺寸是:
C1=1,C2=2,C3=4,C4=8,C5=16,C6=32,C7=64
耦合电容器12=1
C8=1,C9=2,C10=4,C11=8,C12=16,C13=32,C14=64
其中电容器C1到C7在副阵列内,电容器C8到C14在主阵列内。
类似的方案可应用于16位的ADC,但每个阵列将具有另一个128单位电容器。
每个电容器C1到CN具有相关的开关S1到SA以及SB到SN,这些开关可被操作成将第一极板(如图3所示的电容器的最低极板)连接到第一参考电压“Vrefp”或第二参考电压“Vrefn”。通常,Vrefn对应于地。主DAC阵列2的电容器CB到CN还可以通过开关SB到SN分别被连接到信号路径“Ain”,以使得电容器CB到CN能够采样输入电压。在采样期间,开关22闭合,以便将电容器的第二极板(如图3所示的最高极板)接地或连接到某个其它适当的参考电压,诸如1/2Vref。开关22在其它所有时间是断开的。可以看到,在图3所示的那种分段转换器中,副阵列10的电容器C1到CA不必采样输入电压。
仅由主阵列采样的结果是发生增益误差。这可以通过增加额外的单位值电容器以校正副阵列不采样而被校正。增加的电容器可以称为“采样电容器”,因为它仅用于采样阶段,并且具有等同的位权数,如下面阐述的,等于副阵列中电容器位权数加一个LSB之和(如果在副阵列中存在纠错位的话,不包括该纠错位)。使用分段阵列和采样电容器来校正增益误差是本领域技术人员已知的。
所以在16位ADC中有:
位号 [← 副电容器阵列 →] [← 主电容器阵列 →]
电容器号 1 2 3 4 5 6 7 8 CC SC 9 10 11 12 13 14 15 16
电容器的物
理单位值 1 2 4 8 16 32 64 128 1 1 1 2 4 8 16 32 64 128
电容器
位权数 1 2 4 8 16 32 64 128 256 256 512 1024 2048 4096 8192 16384 32768
其中CC=耦合电容器
SC=采样电容器
当电容器CB到CN对输入电压Ain进行采样,开关22被断开,由此捕获主阵列2的电容器上的电荷。然后可以开始逐次近似搜索。逐次近似搜索策略是本领域技术人员熟知的,因此这里仅需要给出最简要的说明。本质上,所有开关S1到SN被切换为将电容器连接到Vrefn参考电压。接着,最高有效电容器CN被测试,它的开关SN用于将其连接到参考电压Vrefp。该阵列的电容器有效地形成电容分压器,因此在非反相输入端4出现的电压改变了。比较器6进行测试,查明该电压大于还是小于在其反相输入端的电压。根据比较结果,对应于电容器CN的位或者被保持(即置位)或者被丢弃(复位)。如果被转换的模拟值是在转换范围的上半部分,则位CN被保持,否则被丢弃。第一位试验的结果向前传递到下一个最高有效位试验C(N-1),其以类似的方式被设置和测试,结果随后通过自始至终逐次近似搜索而再次向前传递,直到最后的位C1被测试。
为了增强性能和提高模数转换器的整体转换速度,已知的是在阵列中制作附加的纠错电容器。这些电容器在阵列中提供额外的“权数”,使得逐次近似搜索能够从错误的判决中恢复,结果,使得在切换开关S1到SN与捕获来自于比较器6的判决之间的处理时间被大大地减小了。
电容器C1到CN形成参与逐次近似算法的第一组电容器。
现代模数转换器通常包括纠错电容器,使得能够从错误的判决中恢复。在本发明的实例中,电容器的有效权数(通过在副阵列10中重新标定而得到的)遵循以下形式:
32768,16384,8192,4096,2048,±1024,1024,512,256,128,±64,64,32,16,8,±4,4,2,
±1,±1,1,±0.5,±0.5,±0.5,±0.5,±0.5,±0.5,±0.5.
在该优选实施例中,制作了具有权数为±0.5的七个附加电容器AC1到AC7,在图3中为了简化起见仅示出了3个电容器AC1到AC3。这些附加电容器AC1到AC7可被看作为用于将颤振施加到ADC的第二组电容器。在获得要被转换的模拟值之后、得到第一模数转换之前,附加电容器AC1到AC7在SAR控制器的控制下不被切换成参与位试验。
然而,在优选实施例中的七个附加电容器AC1到AC7在另一个过程中被再使用,以改善模数转换器的信噪比,该过程不构成本发明的部分。所以为了简化起见,只需要假设在P-DAC阵列中需要提供一个电容器AC1,以及这个附加的1/2 LSB电容器只需要具有0.5 LSB的值。
形成具有例如±1024的值的纠错电容器是本领域技术人员熟知的。在优选实施例中,具有值±1024的电容器由两个电容器组成,每个电容器具有1024位的权数。这些电容器不对模拟输入采样。在采样阶段,这些电容器中的第一个电容器被连接到Vrefp,第二个电容器被连接到Vrefn。在位试验期间,这些电容器中的第二个电容器与Vrefn断开连接,并被连接到Vrefp,以测试权数+1024。如果该位被接受,则第一个电容器和第二个电容器均保持与Vrefp连接。如果该位被拒绝,则第一个电容器和第二个电容器均与Vrefp断开连接,并被连接到Vrefn,以生成-1024 LSB的负步进。
如前所述,在采样阶段,电容器CB到CN的第一极板(图3所示的最低极板)连接到P-DAC上的Vrefn。N-DAC上的相应电容器(图3未详细地示出)通过它们各自的电子可控开关被连接到Vrefp。应当注意,因为仅对通过耦合电容器12从副阵列10传播到主阵列2的电荷的改变感兴趣,因此不必将副阵列中的电容器的第一极板连接到任何特定的参考电压。
发明人已经意识到,通过在采样期间更改开关位置以使得在采样阶段期间P-DAC副阵列10中某些较低位权数的电容器的第一极板连接到Vrefp,而不是连接到Vrefn,而可以将颤振引入模数转换器。当开关在逐次近似转换过程中的某个时间被连接回Vrefn时,且优选地但不是必须地,在最高有效位CN被测试之前,发生电荷重新分布,这对于副DAC 10的公共轨14的电压造成负的扰动,进而引起负的扰动通过耦合电容器12被引入到主阵列2,由此导致主阵列2采样的电压的细微的但已知的改变。将相同的颤振技术应用于N-DAC副阵列,会对采样的输入产生正的扰动。通过改变副阵列的任何电容器C1到CA的开关S1到SA,可以引入颤振,但是通常优选地将颤振保持为小颤振。因此可以看到,副阵列中的电容器的选择性切换可用于对在采样阶段由主电容器阵列采样的电压进行扰动,从而将正的或负的颤振引入模数转换器,而不会使转换器中的模拟信号路径复杂化。
如上所述,优选地,颤振可被分辨到0.5 LSB。因此希望形成至少一个值为0.5 LSB的附加电容器ACI。这种电容器可以通过将两单位(1LSB)的电容器串联连接而形成。这个附加电容器AC1可以结合几个较低值的电容器,例如副阵列的C1和C2一起使用,以便将范围是0LSB到-3.5 LSB的颤振添加到副阵列10。同样地,N-DAC的副阵列中的电容器可用于添加范围是0LSB到+3.5 LSB的颤振。
如图3所示,提供了多个附加电容器AC1到AC3,可以只使用这些电容器,或除了副DAC的较低权数电容器之外还使用这些电容器,以便实现颤振功能。在本发明的实施例中,值均为0.5 LCB的七个附加电容器AC1到AC7在副DAC中实现。为了方便起见,这些附加电容器中的第一个附加电容器AC1被单独切换,以形成0.5 LSB颤振的电容器。这些电容器中的两个电容器AC2和AC3被一致地切换,以合成1 LSB颤振电容器,其余的电容器AC4到AC7被一致地切换,以合成2 LSB颤振电容器。开关SAC1、SAC2等响应于由伪随机数发生器40生成的伪随机数而被驱动。这随机地产生了在-3.5与+3.5之间(包括-3.5和+3.5)的数,以便控制与P-DAC相关的副DAC 10中的开关和与N-DAC相关的副DAC(未示出)中相应的开关。
对于只具有一个附加电容器AC1的那些实施例,伪随机数发生器40控制开关SAC1、S1、S2、S3等。因此为了引入-5 LSB的负颤振值,开关S1和S3被连接到Vrefp,S2被连接到P-DAC副阵列上的Vrefn,如图3所示,以及在N-DAC副阵列(为了清晰起见,在图3上被省略)上类似的开关在采样阶段被连接到Vrefp。当采样阶段结束,开关22被断开,随后开关SB到SN将电容器CB到CN的第一极板与模拟输入信号的连接断开。然后,开关SB到SN可被设置为初始逐次近似状态,以准备用于最高有效位的位试验。如前所述,当开关S1和S3被连接回Vrefn时,负扰动被引入到主阵列2上的采样电压。
对于具有附加电容器,例如AC1到AC7的那些实施例,虽然由于标定,伪随机数-5在本例中将对与0.5 LSB电容器AC1和由电容器AC4到AC7形成的组合的2 LSB电容器相关的开关进行操作以引入-2.5 LSB的颤振,但使用类似的考虑。
在任一种情况下,位试验被执行到其末端,逐次近似转换的结果由逐次近似控制器44传送到加法器42。然后,加法器校正该结果,以说明在采样结束后施加到采样信号的颤振的大小。
显然,在采样期间,所有的电容器可被连接到同一个参考电压,当采样阶段结束,某些电容器响应于伪随机数发生器而被切换。该切换可以在位试验开始之前或在位试验期间进行。
而且,由于采样电荷没有从电容器阵列丢失,所以一个采样事件后可以跟随一个以上的转换,全部地或者仅部分地重新转换某些最低有效位,不同的颤振可被应用于这些转换中的每个转换,即使它们仅与单个采样事件有关。
所以可以看到,本发明在不将任何附加部件引入模拟信号路径的情况下能够将颤振施加到采样电压。而且,可以施加颤振而不用在模数转换器中制作任何附加部件。然而,在本发明的某些实施方案中,可以在副阵列中制作附加电容器,这是因为这些电容器可以方便地用于施加小于1 LSB的颤振。
当制作附加电容器时,可以很容易地提供副LSB电容值。虽然在给定实例中,制作的最小的电容是0.5 LSB,但通过使用在制作模数转换器期间布置的单位尺寸的电容器可以容易地制作更小的电容。因此,可以通过串联连接三个单位电容器而制作1/3 LSB的电容器。同样地,可以通过串联连接四个单位电容器而制作1/4 LSB的电容器,通过串联连接五个单位电容器而制作1/5 LSB的电容器等等。由此可以看到,颤振可以容易地背离电容器值的标称二进制加权序列。
如前所述,颤振电容器不必是附加电容器,而是可以从采样和转换的开关电容器阵列的电容器中选择。而且,虽然该技术是参照分段ADC描述的,但它同样可被应用于非分段阵列。因此,可以通过使用阵列中现有的电容器或通过仅添加新的额外电容器来校正DNL误差。这提供具有低功耗和与ADC设计的具有良好兼容性的便宜的解决方案。
图4所示的安排示出了对于图3所示安排的修改方案,其中电容器C1到CN参与逐次近似转换,其位于总体上以80表示的主阵列中,该主阵列包括提供有最低有效电容器C1到CA的第一电容器阵列82和提供有最高有效电容器CB到CN的第二电容器阵列84。这些阵列通过耦合电容器86被耦合在一起。用于提供颤振的电容器AC1到ACN位于副阵列90中,该副阵列90通过另一个耦合电容器92被耦合到主阵列80。和前面一样,用于电容器AC1到CAN的开关响应于伪随机数发生器40,而用于控制到电容器C1到CN的底部极板的连接的开关响应于SAR控制器44。
在图5所示的本发明的再一个实施例中,附加电容器AC1、AC2、AC3等被形成在副阵列100中,这些电容器的底部极板可以通过在伪随机数发生器40的控制下操作的相应开关而被连接到颤振参考Dref1和Dref2,虽然不一定绝对必需,但为了方便起见,Dref1和Dref2可以对应于Vref1和Vref2。然而,当前副阵列100被连接到比较器6的反相输入端,而正常的采样和转换阵列被连接到比较器6的非反相输入端(或反之亦然)。这样,在该单端转换器中,对用于根据逐次近似例程来对采样输入电压进行采样和转换的电容器阵列没有任何修改。由第二阵列提供的颤振用于扰动比较器6的反相输入端的电压,由此通过颤振值来调节比较器阈值。利用如图3所示的安排,颤振值被提供到加法器42,这样,形成输出结果的数字字可被校正以补偿所施加的颤振。
副阵列100由伪随机数发生器40驱动,而主阵列80由SAR控制器驱动。可以看到,对该单端安排中的信号路径不作改变是相当有用的。
这个概念可以进一步扩展,如图6所示,其中类似于图3所示的模数转换器的差分模数转换器配备有连接到比较器6的非反相输入端的P电容器阵列120和连接到比较器6的反相输入端的N电容器阵列122。该图还示出了不互相排斥的、用于施加颤振的可替选的方式。数模转换器130与P阵列120相关,数模转换器的输出在呈现到比较器6之前与P阵列的输出端产生的电压相加。当DAC和P阵列被实现为开关电容器时,DAC130可以直接连接到P阵列120,这是因为在这两个元件之间的电荷转移将引起颤振。然而应注意到,实际上没有电荷损失,因此施加任何颤振的影响可以被消除。作为替选方案,另一个数模转换器140可以被连接到比较器6的输入级,或可以作为比较器6的输入级的一部分,使得DAC 140的输出可被用来修改比较器6的内部电压,以便移位/修改比较器的开关阈值以施加颤振。
对于差分ADC或单端ADC,可以添加到通过专用颤振DAC驱动的比较器的一个或多个附加输入。图7示出了这种安排的实例,图中示出了比较器的第一前置放大级。MOS器件M1和M2是驱动负载电阻R1和R2的常规差分输入器件。节点P_out和N_out可以连接到另一个前置放大级或可以直接驱动锁存器。该前置放大级的增益等于输入器件的跨导gm1乘以负载电阻R1和R2。为了提供对比较器的输入进行偏移的能力,增加了跨导为gm2、具有相关的电流源I2的器件M3和M4。这些器件的栅极由颤振DAC 150的输出控制。运行逐次近似算法以从该级提供零差分输出电压。即使在颤振DAC 150正在向器件M3和M4提供颤振偏移的情况下这也是正确的。因此,无论器件M3和M4提供何种差分电流,输入器件M1和M2都会提供等值反向电流。这导致了在颤振DAC输出端的颤振电压Vdither与在该级输入端的最终得到的偏移改变Voffset之间的简单的关系,由公式1给出:
Voffset/Vdither=gm2/gm1 公式1
由于所需的前置放大器输入偏移的扰动仅是非常小的,因此希望器件M3和M4比M1和M2小得多。另外为了保证公式1保持合理的准确性,颤振DAC输出端的差分电压应当被限制为足够小,以保证器件M3和M4都工作在其线性区域内。显然,这种安排使得能够提供正的或负的颤振。
图8示出了可替选的安排,其中电流导引DAC 160将电流注入到前置放大器的输出。与前面的实例一样,运行逐次近似算法以从该级提供零差分输出电压。由DAC2提供的任何差分电流将导致在前置放大器的输入端的偏移的相应改变。通过使得由DAC提供的总电流跟踪输入器件的跨导,这种安排也可以被做成对于温度和工艺改变是不敏感的。在所有的这种安排中,代表所需的颤振值的数字值被转换成前置放大器的输入对的电流改变。这导致器件的栅极-源极电压的改变,其也是前置放大器的偏移的改变。
虽然对前置放大器的偏移进行颤振的方法都是差分的,但同样的技术可以应用于单端安排。另外,如果第一前置放大器的增益被合理地控制,则颤振可以被施加到跟随在第一前置放大级后面的前置放大级。
因此,可以改善模数转换器的动态非线性,以避免与失码相关的问题。
Claims (25)
1.一种模数转换器,包括:用于参加逐次近似转换的第一组电容器,每个电容器具有至少一个相关的开关,用于将电容器的端子可控地连接到第一参考电压或第二参考电压;用于施加颤振并具有开关的第二组电容器,其中开关用于将电容器选择性地连接到第三参考电压或第四参考电压;以及用于生成位序列的序列发生器,其中,在第一组电容器中的至少一些电容器对输入进行采样期间,或对样本进行转换期间,序列发生器的输出被提供给第二组电容器的开关,以控制第二组电容器中的给定电容器被其相关的开关连接到第三参考电压还是第四参考电压,使得能够施加颤振。
2.根据权利要求1所述的模数转换器,其中第一组电容器中的某些电容器具有开关,其可被操作用于在采样期间将电容器连接到输入。
3.根据权利要求1所述的模数转换器,其中第二组电容器的总电容小于电容器阵列的电容的1%。
4.根据权利要求1所述的模数转换器,其中第二组电容器是通过耦合电容器连接到主电容器阵列的副电容器阵列的一部分。
5.根据权利要求1所述的模数转换器,其中所述阵列中的电容器被标称地二进制加权。
6.根据权利要求1所述的模数转换器,其中电容器阵列包括纠错位。
7.根据权利要求2所述的模数转换器,其中在第一组电容器对输入信号采样后,第二组中的电容器被切换到预定状态。
8.根据权利要求7所述的模数转换器,其中在采样后,第二组中的电容器被连接到第二参考电压。
9.根据权利要求1所述的模数转换器,其中序列发生器生成伪随机位序列。
10.根据权利要求1所述的模数转换器,其中加法器接收来自于转换器的转换结果和序列发生器的输出,并根据该序列发生器的输出进行校正。
11.根据权利要求1所述的模数转换器,还包括在第二组中的、值小于1 LSB的至少一个电容器。
12.根据权利要求1所述的模数转换器,包括连接到比较器的非反相输入端的P-DAC和连接到比较器的反相输入端的N-DAC,其中N-DAC和P-DAC中的至少一个中具有第二组电容器,该第二组电容器的开关响应于序列发生器。
13.一种模数转换器,包括:
开关电容器阵列,用于对输入进行采样,并用于将输入转换成数字值;以及
响应于控制字的开关电容器数模转换器;
其中,在开关电容器阵列采样输入信号后,该开关电容器数模转换器被操作以对于存储于开关电容器阵列的电荷造成已知的扰动,或对模数转换器的比较器的操作进行扰动。
14.根据权利要求13所述的模数转换器,其中开关电容器数模转换器是开关电容器阵列的整体组成部分。
15.根据权利要求13所述的模数转换器,其中模数转换器在对信号进行采样期间被设置为颤振值,在采样结束后电容器被切换为另一个值,以便将颤振施加到采样值。
16.一种将颤振施加到模数转换器的方法,其中转换器包括第一组电容器,每个电容器具有至少一个相关的开关,用于将电容器的端子可控地连接到第一参考电压或第二参考电压,该方法包括:在电容器阵列的至少一个电容器对信号进行采样期间或在转换期间,将扰动控制字提供给第二组电容器的开关,以控制第二组中的给定电容器被其相关的开关连接到第一参考电压还是第二参考电压,其中第一组的电容器由逐次近似控制器进行位试验,以获得数字值。
17.根据权利要求16所述的方法,其中扰动控制字从一个样本到下一个样本随机地或伪随机地改变。
18.一种将颤振添加到要被模数转换器数字化的输入信号的方法,其中模数转换器包括开关电容器阵列,用于对输入值进行采样,以及用于将该输入值转换成数字值;所述模数转换器还包括响应于控制字的开关电容器数模转换器,其中在开关电容器阵列对输入信号采样后,开关电容器数模转换器被操作成对存储于开关电容器阵列的电荷、或对该阵列上产生的电压造成已知的扰动。
19.根据权利要求1所述的模数转换器,其中颤振有时是加性的,有时是减性的。
20.一种分段模数转换器,包括:被划分成主阵列和副阵列的电容器阵列,所述电容器可被连接到第一参考电压或第二参考电压,其中主阵列的电容器还可被连接到输入信号并存储输入信号;以及用于生成颤振字的序列发生器,所述颤振字被用于控制副阵列中的至少一个电容器被连接到第一参考电压还是第二参考电压,以便将颤振施加到转换结果。
21.根据权利要求20所述的分段模数转换器,其中用于施加颤振的电容器在逐次近似转换期间是不变的。
22.根据权利要求20所述的分段模数转换器,其中颤振可以从采样值中被减去。
23.根据权利要求13所述的模数转换器,其中数模转换器在采样完成后被设置为颤振值,以便施加颤振。
24.根据权利要求1所述的模数转换器,其中第二组电容器在信号采样期间被切换到颤振值,在采样结束后被切换到另一个值,以便将颤振施加到采样值。
25.根据权利要求1所述的模数转换器,其中第二组电容器在采样完成后被切换到颤振值,以便将颤振加到采样值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/273,196 | 2005-11-14 | ||
US11/273,196 US7286075B2 (en) | 2005-11-14 | 2005-11-14 | Analog to digital converter with dither |
PCT/US2006/044122 WO2007056617A1 (en) | 2005-11-14 | 2006-11-14 | Analog to digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101305518A true CN101305518A (zh) | 2008-11-12 |
CN101305518B CN101305518B (zh) | 2013-09-18 |
Family
ID=37697869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800422327A Expired - Fee Related CN101305518B (zh) | 2005-11-14 | 2006-11-14 | 具有颤振的模数转换器和将颤振施加到模数转换器的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7286075B2 (zh) |
EP (1) | EP1949538B1 (zh) |
JP (1) | JP4875099B2 (zh) |
CN (1) | CN101305518B (zh) |
DE (1) | DE602006016321D1 (zh) |
WO (1) | WO2007056617A1 (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102638268A (zh) * | 2012-04-19 | 2012-08-15 | 北京工业大学 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
CN103067018A (zh) * | 2012-12-18 | 2013-04-24 | 天津大学 | 一种量化范围可调的12位分段电容数模转换器电路 |
CN103166640A (zh) * | 2011-12-16 | 2013-06-19 | 李尔公司 | 用于监测转换器基准电压的变化的方法和系统 |
CN103378861A (zh) * | 2012-04-20 | 2013-10-30 | 凌力尔特有限公司 | 模数转换器系统和方法 |
CN106301368A (zh) * | 2015-06-26 | 2017-01-04 | 飞思卡尔半导体公司 | 用于测试模/数转换器的方法及其系统 |
CN106533448A (zh) * | 2015-09-10 | 2017-03-22 | 瑞昱半导体股份有限公司 | 高速电容式数字至模拟转换器及其方法 |
CN107046422A (zh) * | 2016-02-08 | 2017-08-15 | 美国亚德诺半导体公司 | 模数转换器中减少偏移的技术 |
CN107257924A (zh) * | 2014-12-18 | 2017-10-17 | 生命科技公司 | 具有电源管理的高数据率集成电路 |
CN107636970A (zh) * | 2015-04-20 | 2018-01-26 | 德克萨斯仪器股份有限公司 | 用于补偿随温度变化的偏置漂移的方法和装置 |
CN107872227A (zh) * | 2016-09-23 | 2018-04-03 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN108475348A (zh) * | 2015-12-15 | 2018-08-31 | 美国亚德诺半导体公司 | 卷积神经网络 |
CN108696277A (zh) * | 2017-04-03 | 2018-10-23 | Ls产电株式会社 | 模数转换器 |
CN110247659A (zh) * | 2018-03-08 | 2019-09-17 | 亚德诺半导体无限责任公司 | 应用抖动的方法和根据该方法操作的模数转换器 |
CN112104369A (zh) * | 2020-11-02 | 2020-12-18 | 电子科技大学中山学院 | 一种低功耗模数转换器及其控制方法 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7605741B2 (en) * | 2005-12-08 | 2009-10-20 | Analog Devices, Inc. | Digitally corrected SAR converter including a correction DAC |
US7821436B2 (en) * | 2006-06-08 | 2010-10-26 | Cosmic Circuits Private Limited | System and method for reducing power dissipation in an analog to digital converter |
US7663518B2 (en) * | 2006-10-10 | 2010-02-16 | Analog Devices, Inc. | Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity |
US7773020B2 (en) * | 2007-02-15 | 2010-08-10 | Analog Devices, Inc. | Analog to digital converter |
JP4763644B2 (ja) * | 2007-03-30 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | ディザ回路及びディザ回路を備えたアナログデジタル変換器 |
US8035622B2 (en) * | 2008-03-27 | 2011-10-11 | Apple Inc. | SAR ADC with dynamic input scaling and offset adjustment |
US7999620B2 (en) * | 2008-12-12 | 2011-08-16 | Analog Devices, Inc. | Amplifier with dither |
JP5440758B2 (ja) * | 2009-05-07 | 2014-03-12 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
JP2010278952A (ja) * | 2009-06-01 | 2010-12-09 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路及び半導体集積回路 |
KR101201892B1 (ko) | 2009-08-07 | 2012-11-16 | 한국전자통신연구원 | 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기 |
US8223044B2 (en) | 2010-04-22 | 2012-07-17 | Texas Instruments Incorporated | INL correction circuitry and method for SAR ADC |
WO2011149428A1 (en) * | 2010-05-26 | 2011-12-01 | Agency For Science, Technology And Research | An analogue to digital converter, an integrated circuit and a medical device |
JP5589780B2 (ja) * | 2010-11-08 | 2014-09-17 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
JP5699673B2 (ja) * | 2011-02-22 | 2015-04-15 | セイコーエプソン株式会社 | D/a変換回路、a/d変換回路及び電子機器 |
JP5699674B2 (ja) * | 2011-02-22 | 2015-04-15 | セイコーエプソン株式会社 | D/a変換回路、a/d変換回路及び電子機器 |
US8344925B1 (en) * | 2011-05-26 | 2013-01-01 | Cadence Design Systems, Inc. | System and method for adaptive timing control of successive approximation analog-to-digital conversion |
US8395538B2 (en) * | 2011-06-20 | 2013-03-12 | Texas Instruments Incorporated | High speed resistor-DAC for SAR DAC |
WO2013099114A1 (ja) | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | 逐次比較型ad変換器およびノイズ生成器 |
US8552897B1 (en) | 2012-03-22 | 2013-10-08 | Analog Devices, Inc. | Reference circuit suitable for use with an analog to digital converter and an analog to digital converter including such a reference circuit |
CN103513834A (zh) * | 2012-06-21 | 2014-01-15 | 瀚宇彩晶股份有限公司 | 触控面板的感测电路及触控面板的感测电路的操作方法 |
DK177939B1 (en) * | 2012-12-18 | 2015-01-19 | Miitors Aps | A method for linearization of the output of an analog-to-digital converter and measuring instruments using such method |
JP5904240B2 (ja) * | 2014-07-30 | 2016-04-13 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
US9548752B1 (en) * | 2015-08-06 | 2017-01-17 | Texas Instruments Incorporation | Calibration technique for current steering DAC |
US9780804B1 (en) * | 2016-06-30 | 2017-10-03 | Synaptics Incorporated | Successive approximation register analog to digital converter with multiple split digital to analog convertors |
US10057048B2 (en) * | 2016-07-19 | 2018-08-21 | Analog Devices, Inc. | Data handoff between randomized clock domain to fixed clock domain |
CN108476024B (zh) * | 2016-09-23 | 2022-01-21 | 深圳市汇顶科技股份有限公司 | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 |
US10270459B2 (en) | 2016-09-23 | 2019-04-23 | Shenzhen GOODIX Technology Co., Ltd. | DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof |
US9848152B1 (en) * | 2016-09-27 | 2017-12-19 | Omnivision Technologies, Inc. | Analog dithering to reduce vertical fixed pattern noise in image sensors |
KR101972689B1 (ko) * | 2016-10-25 | 2019-04-25 | 선전 구딕스 테크놀로지 컴퍼니, 리미티드 | Dac 커패시터 어레이 및 아날로그-디지털 컨버터, 아날로그-디지털 컨버터 전력 소비를 감소하는 방법 |
US10666145B2 (en) | 2017-02-03 | 2020-05-26 | President And Fellows Of Harvard College | Highly integrated high voltage actuator driver |
KR102289432B1 (ko) * | 2017-05-02 | 2021-08-11 | 에스케이하이닉스 주식회사 | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 |
US10069505B1 (en) * | 2017-09-13 | 2018-09-04 | Keysight Technologies, Inc. | Least significant bit dynamic element matching in a digital-to-analog converter |
US10873336B2 (en) | 2017-10-27 | 2020-12-22 | Analog Devices, Inc. | Track and hold circuits for high speed and interleaved ADCs |
US10608654B2 (en) * | 2017-10-27 | 2020-03-31 | Analog Devices, Inc. | Track and hold circuits for high speed and interleaved ADCS |
US10855302B2 (en) | 2017-10-27 | 2020-12-01 | Analog Devices, Inc. | Track and hold circuits for high speed and interleaved ADCs |
EP3496274A1 (en) * | 2017-12-05 | 2019-06-12 | Nxp B.V. | Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance |
US10840933B2 (en) | 2017-12-06 | 2020-11-17 | Analog Devices, Inc. | Multi-input data converters using code modulation |
DE102018131039B4 (de) * | 2017-12-06 | 2021-09-16 | Analog Devices, Inc. | Mehreingangs-datenwandler unter verwendung von codemodulation |
US10516408B2 (en) | 2018-03-08 | 2019-12-24 | Analog Devices Global Unlimited Company | Analog to digital converter stage |
US10333543B1 (en) | 2018-05-10 | 2019-06-25 | Analog Devices Global Unlimited Company | Analog-to-digital converter with noise-shaped dither |
CN108988859B (zh) * | 2018-08-28 | 2021-09-07 | 电子科技大学 | 基于冗余位的比较器失调电压校准方法 |
JP7396845B2 (ja) | 2019-09-25 | 2023-12-12 | 旭化成エレクトロニクス株式会社 | 逐次比較ad変換器 |
US10790842B1 (en) | 2019-10-31 | 2020-09-29 | Infineon Technologies Ag | System and method for a successive approximation analog-to-digital converter |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831381A (en) * | 1987-08-11 | 1989-05-16 | Texas Instruments Incorporated | Charge redistribution A/D converter with reduced small signal error |
US5010339A (en) | 1990-04-02 | 1991-04-23 | Grumman Aerospace Corporation | Ultra linear spectroscopic analog-to-digital converter |
EP0757861B1 (en) | 1994-04-29 | 1998-12-30 | Analog Devices, Inc. | Charge redistribution analog-to-digital converter with system calibration |
US5621409A (en) | 1995-02-15 | 1997-04-15 | Analog Devices, Inc. | Analog-to-digital conversion with multiple charge balance conversions |
US5675340A (en) | 1995-04-07 | 1997-10-07 | Iowa State University Research Foundation, Inc. | Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects |
US6486806B1 (en) | 1999-09-09 | 2002-11-26 | Cirrus Logic, Inc. | Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli |
US6747522B2 (en) * | 2002-05-03 | 2004-06-08 | Silicon Laboratories, Inc. | Digitally controlled crystal oscillator with integrated coarse and fine control |
US6778126B2 (en) | 2002-11-21 | 2004-08-17 | Analog Devices, Inc. | Structures and methods that improve the linearity of analog-to-digital converters with introduced nonlinearities |
US6784814B1 (en) * | 2003-03-07 | 2004-08-31 | Regents Of The University Of Minnesota | Correction for pipelined analog to digital (A/D) converter |
US6914550B2 (en) * | 2003-10-09 | 2005-07-05 | Texas Instruments Incorporated | Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding |
US6850181B1 (en) * | 2004-01-08 | 2005-02-01 | National Semiconductor Corporation | Apparatus and method for noise reduction for a successive approximation analog-to-digital converter circuit |
US7026975B1 (en) * | 2004-03-29 | 2006-04-11 | Maxim Integrated Products, Inc. | High speed digital path for successive approximation analog-to-digital converters |
US7023372B1 (en) * | 2005-02-09 | 2006-04-04 | Analog Devices, Inc. | Method and apparatus for segmented, switched analog/digital converter |
US7015853B1 (en) * | 2005-03-09 | 2006-03-21 | Cirrus Logic, Inc. | Data converter with reduced differential nonlinearity |
-
2005
- 2005-11-14 US US11/273,196 patent/US7286075B2/en active Active
-
2006
- 2006-11-14 CN CN2006800422327A patent/CN101305518B/zh not_active Expired - Fee Related
- 2006-11-14 DE DE602006016321T patent/DE602006016321D1/de active Active
- 2006-11-14 WO PCT/US2006/044122 patent/WO2007056617A1/en active Application Filing
- 2006-11-14 JP JP2008540271A patent/JP4875099B2/ja active Active
- 2006-11-14 EP EP06837523A patent/EP1949538B1/en active Active
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103166640A (zh) * | 2011-12-16 | 2013-06-19 | 李尔公司 | 用于监测转换器基准电压的变化的方法和系统 |
CN103166640B (zh) * | 2011-12-16 | 2016-08-24 | 李尔公司 | 用于监测转换器基准电压的变化的方法和系统 |
CN102638268B (zh) * | 2012-04-19 | 2015-02-18 | 北京工业大学 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
CN102638268A (zh) * | 2012-04-19 | 2012-08-15 | 北京工业大学 | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 |
CN103378861A (zh) * | 2012-04-20 | 2013-10-30 | 凌力尔特有限公司 | 模数转换器系统和方法 |
CN107846223A (zh) * | 2012-04-20 | 2018-03-27 | 凌力尔特有限公司 | 模数转换器系统和方法 |
CN107846223B (zh) * | 2012-04-20 | 2021-12-03 | 亚德诺半导体国际无限责任公司 | 模数转换器系统和方法 |
CN107809244B (zh) * | 2012-04-20 | 2021-06-22 | 亚德诺半导体国际无限责任公司 | 模数转换器系统和方法 |
CN103378861B (zh) * | 2012-04-20 | 2017-12-12 | 凌力尔特有限公司 | 模数转换器系统和方法 |
CN107809244A (zh) * | 2012-04-20 | 2018-03-16 | 凌力尔特有限公司 | 模数转换器系统和方法 |
CN103067018A (zh) * | 2012-12-18 | 2013-04-24 | 天津大学 | 一种量化范围可调的12位分段电容数模转换器电路 |
CN107257924A (zh) * | 2014-12-18 | 2017-10-17 | 生命科技公司 | 具有电源管理的高数据率集成电路 |
CN107636970A (zh) * | 2015-04-20 | 2018-01-26 | 德克萨斯仪器股份有限公司 | 用于补偿随温度变化的偏置漂移的方法和装置 |
CN106301368A (zh) * | 2015-06-26 | 2017-01-04 | 飞思卡尔半导体公司 | 用于测试模/数转换器的方法及其系统 |
CN106533448B (zh) * | 2015-09-10 | 2019-05-10 | 瑞昱半导体股份有限公司 | 高速电容式数字至模拟转换器及其方法 |
CN106533448A (zh) * | 2015-09-10 | 2017-03-22 | 瑞昱半导体股份有限公司 | 高速电容式数字至模拟转换器及其方法 |
CN108475348A (zh) * | 2015-12-15 | 2018-08-31 | 美国亚德诺半导体公司 | 卷积神经网络 |
CN107046422A (zh) * | 2016-02-08 | 2017-08-15 | 美国亚德诺半导体公司 | 模数转换器中减少偏移的技术 |
CN107872227A (zh) * | 2016-09-23 | 2018-04-03 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN107872227B (zh) * | 2016-09-23 | 2021-09-07 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN108696277A (zh) * | 2017-04-03 | 2018-10-23 | Ls产电株式会社 | 模数转换器 |
CN110247659A (zh) * | 2018-03-08 | 2019-09-17 | 亚德诺半导体无限责任公司 | 应用抖动的方法和根据该方法操作的模数转换器 |
CN110247659B (zh) * | 2018-03-08 | 2023-06-20 | 亚德诺半导体国际无限责任公司 | 应用抖动的方法和根据该方法操作的模数转换器 |
CN112104369A (zh) * | 2020-11-02 | 2020-12-18 | 电子科技大学中山学院 | 一种低功耗模数转换器及其控制方法 |
CN112104369B (zh) * | 2020-11-02 | 2021-02-05 | 电子科技大学中山学院 | 一种低功耗模数转换器及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US7286075B2 (en) | 2007-10-23 |
EP1949538B1 (en) | 2010-08-18 |
JP4875099B2 (ja) | 2012-02-15 |
EP1949538A1 (en) | 2008-07-30 |
CN101305518B (zh) | 2013-09-18 |
DE602006016321D1 (de) | 2010-09-30 |
US20070109168A1 (en) | 2007-05-17 |
JP2009516433A (ja) | 2009-04-16 |
WO2007056617A1 (en) | 2007-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101305518B (zh) | 具有颤振的模数转换器和将颤振施加到模数转换器的方法 | |
US8164504B2 (en) | Successive approximation register analog-digital converter and method for operating the same | |
US8059022B2 (en) | Digital-to-analog converter | |
US8537045B2 (en) | Pre-charged capacitive digital-to-analog converter | |
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
US8319675B2 (en) | Analog-to-digital converter | |
CN101263656B (zh) | 模数转换器及其操作方法 | |
US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
CN107493104B (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
US7773024B2 (en) | SAR analog-to-digital converter with large input range | |
US8659460B2 (en) | Successive approximation register ADC circuits and methods | |
US10511316B2 (en) | Method of linearizing the transfer characteristic by dynamic element matching | |
CN101523727A (zh) | 用于改善模数转换器的动态非线性的抖动技术、以及具有改善的动态非线性的模数转换器 | |
EP1303048A1 (en) | An improved switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC) | |
KR20180122235A (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
KR20120027829A (ko) | 아날로그 디지털 변환 장치 | |
WO2019084085A1 (en) | METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT | |
US10707889B1 (en) | Interleaving method for analog to digital converters | |
Liu et al. | An equalization-based adaptive digital background calibration technique for successive approximation analog-to-digital converters | |
CN112583406B (zh) | 模拟数字转换器装置与模拟数字转换器电路系统 | |
US11075646B2 (en) | Σ-Δmodulator and method for reducing nonlinear error and gain error | |
Inoue et al. | Non-binary cyclic and binary SAR hybrid ADC | |
TW202114357A (zh) | 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統 | |
Pelgrom | Successive Approximation Conversion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130918 |