TW202114357A - 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統 - Google Patents

類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統 Download PDF

Info

Publication number
TW202114357A
TW202114357A TW108135259A TW108135259A TW202114357A TW 202114357 A TW202114357 A TW 202114357A TW 108135259 A TW108135259 A TW 108135259A TW 108135259 A TW108135259 A TW 108135259A TW 202114357 A TW202114357 A TW 202114357A
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
signal
analog
digital converter
Prior art date
Application number
TW108135259A
Other languages
English (en)
Other versions
TWI707547B (zh
Inventor
賴傑帆
黃詩雄
陳昱璋
陳志龍
洪梓皓
李泰成
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108135259A priority Critical patent/TWI707547B/zh
Priority to US16/848,133 priority patent/US11133813B2/en
Application granted granted Critical
Publication of TWI707547B publication Critical patent/TWI707547B/zh
Publication of TW202114357A publication Critical patent/TW202114357A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種類比數位轉換器裝置包含：一類比數位轉換器電路系統，用以根據一輸入訊號產生複數個第一位元與一第一電壓；以及一數位斜率式類比數位轉換器電路系統，用以根據該第一電壓於一節點產生一第二電壓，並逐漸調整該第二電壓以產生複數個第二位元，其中該數位斜率式類比數位轉換系統在產生該些第二位元後更用以根據該節點的一第一殘餘訊號執行一雜訊整形操作。

Description

類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
本案是關於類比數位轉換器，更明確地說，是關於具有雜訊整形的數位斜率式類比轉換器。
類比數位轉換器已廣泛地應用於各種電子裝置，以產生數位訊號來進行後續的訊號處理。在實際應用上，通常需要在類比數位轉換器的效能（解析度、低雜訊、頻寬等等）與功率消耗之間進行取捨。然而，現有的類比轉換器電路架構已不足以符合當前對於高效能與低功率耗之嚴格要求。
於一些實施例中，類比數位轉換器裝置包含：一類比數位轉換器電路系統，用以根據一輸入訊號產生複數個第一位元與一第一電壓；以及一數位斜率式類比數位轉換器電路系統，用以根據該第一電壓於一節點產生一第二電壓，並逐漸調整該第二電壓以產生複數個第二位元，其中該數位斜率式類比數位轉換系統在產生該些第二位元後更用以根據該節點的一第一殘餘訊號執行一雜訊整形操作。
於一些實施例中，數位斜率式類比數位轉換器電路系統包含：一斜率產生電路，用以根據一時脈訊號以及一輸入訊號輸出一電壓至一節點；一延遲線電路，用以根據一致能訊號與一生效訊號產生複數個第一位元，並產生複數個切換訊號至該斜率產生電路以逐漸調整該電壓；一比較器電路，用以偵測該電壓的一零交越點，以產生該生效訊號；以及一雜訊整形電路，用以在該些第一位元被產生後根據該節點的一第一殘餘訊號輸出一第二殘餘訊號至該比較器電路，以執行一雜訊整形操作。
有關本案的特徵、實作與功效，茲配合圖式作詳細說明如下。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
如本文所用，用語『電路系統（circuitry）』可為由至少一電路（circuit）所形成的單一系統，且用語『電路（circuit）』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。
為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例示出一種類比數位轉換器（analog-to-digital converter, ADC）裝置100的示意圖。ADC裝置100包含ADC電路系統110以及數位斜率式（digital slope）ADC電路系統120。
ADC電路系統110根據輸入訊號SIN產生多個位元B0 ～B7 與電壓V1。於一些實施例中，ADC電路系統110可為循序漸進暫存器式（successive approximation register, SAR）ADC。例如，ADC電路系統110可包含電容陣列（未繪示）、比較器電路（未繪示）及控制邏輯電路（未繪示）。電容陣列用於對輸入訊號SIN取樣，並根據控制邏輯電路的控制產生參考訊號。比較器電路用以比較取樣到的輸入訊號SIN與參考訊號，以產生多個位元B0 ～B7­ 中的一對應位元。響應於此對應位元，控制邏輯電路執行一演算法產生控制訊號至電容陣列，以更新參考訊號。藉由重複執行上述操作，ADC電路系統110可產生多個位元B0 ～B7 。於其他實施例中，ADC電路系統110亦可為其他類型的ADC。
在產生多個位元位元B0 ～B7 後，ADC電路系統110傳送電壓V1至數位斜率式ADC電路系統120。於一些實施例中，電壓V1可為取樣到的輸入訊號SIN與多個位元B0 ～B7 對應的類比電壓之間的差。於一些實施例中，電壓V1為電容陣列在多個位元B0 ～B7 被產生後所殘餘的殘餘電荷所對應之電壓。於一些實施例中，前述的演算法可為二元搜索（binary search）演算法。於一些實施例中，前述的演算法可為非二元搜索演算法。
數位斜率式ADC電路系統120用以根據電壓V1於節點N1上產生電壓V2，並逐漸調整（例如為降低或增加）電壓V2以產生多個位元B8 ～B11 。在產生多個位元B8 ～B11 後，數位斜率式ADC電路系統120更用以根據節點N1上的殘餘訊號Vres1執行雜訊整形（noise shaping）操作。
於一些實施例中，數位斜率式ADC電路系統120包含斜率產生電路121、延遲線電路122、編碼器電路123、雜訊整形電路124以及比較器電路125。斜率產生電路121根據時脈訊號CLK接收電壓V1，並輸出電壓V1至節點N1以做為電壓V2。斜率產生電路121更根據參考電壓VREF以及多個切換訊號S1 ～Sm 逐漸調整電壓V2。延遲線電路122根據致能訊號EN以及生效訊號SV產生多個切換訊號S1 ～Sm 與多個位元D1 ～Dm 。
編碼器電路123將多個位元D1 ～Dm 編碼為多個位元B8 ～B11 。於一些實施例中，多個位元D1 ～Dm 為溫度計碼（thermometer code），且多個位元B0 ～B11 為二位元碼。於一些實施例中，多個位元B0 ～B11 為對應輸入訊號SIN的數位訊號，其中多個位元B0 ～B7 可為最高有效位元（most significant bit, MSB），且多個位元B8 ～B11 可為最低有效位元（least significant bit, LSB）。於一些實施例中，編碼器電路123可由一或多個數位邏輯電路實施。
比較器電路125用以比較電壓V2與預定電壓（例如為，但不限於，地電壓或共模電壓）來偵測電壓V2的零交越點（zero crossing point），以產生生效訊號SV。於一些實施例中，比較器電路125設定為連續時間式比較器，以具有更低的雜訊。當電壓V2大於地電壓時，比較器電路125輸出具有第一邏輯值（例如為邏輯0）的生效訊號SV；當電壓V2小於或等於地電壓時（即電壓V2的零交越點出現時），比較器電路125輸出具有第二邏輯值（例如為邏輯1）的生效訊號SV。
在多個位元B8 ～B11 被產生後，雜訊整形電路124接收殘餘訊號Vres1，並根據殘餘訊號Vres1輸出殘餘訊號Vres2給比較器電路125，以執行雜訊整形的操作。於一些實施例中，殘餘訊號Vres1可為電壓V2與多個位元B8 ～B11 對應的類比電壓之間的差。於一些實施例中，殘餘訊號Vres1為電容陣列121A（如後圖2所示）在多個位元B8 ～B11 被產生後所殘餘的電荷對應之電壓。雜訊整形操作可將比較器電路125的量化雜訊回饋給比較器電路125之輸入。如此一來，ADC電路系統120於低頻帶的雜訊可被降低，以具有更好的訊號雜訊比。於一些實施例中，比較器電路125用以偵測「電壓V2與殘餘訊號Vres2的和」的零交越點或是偵測「電壓V2與殘餘訊號Vres2的差」的零交越點（根據極性）。於一些實施例中，殘餘訊號Vres1可相同於殘餘訊號Vres2。於一些實施例中，殘餘訊號Vres2可為至少兩個電容基於殘餘訊號Vres1所產生的電荷分享結果。於一些實施例中，殘餘訊號Vres2可為殘餘訊號Vres1積分之結果。
於一些實施例中，ADC裝置100可只包含數位斜率式ADC電路系統120。於此條件下，數位斜率式ADC電路系統120直接轉換輸入訊號SIN（即輸入訊號SIN直接輸入至斜率產生電路121）為多個位元（例如為位元B8 ～B11 或可為更多位元）。
圖2為根據本案一些實施例示出圖1中的斜率產生電路121以及延遲線電路122之示意圖。斜率產生電路121包含電容陣列121A以及切換電路121B。電容陣列121A包含開關SW1、多個電容C1～Cm以及電容CR。開關SW1的第一端耦接至圖1的ADC電路系統110以接收電壓V1。開關SW1的第二端與多個電容C1～Cm以及電容CR的第一端耦接至節點N1。當開關SW1根據時脈訊號CLK被導通時，電壓V1經由開關SW1被傳輸至多個電容C1～Cm以被存為電壓V2。
多個電容C1～Cm的第二端分別接收多個控制訊號SD1 ～SDm 。在數位斜率式ADC電路系統120執行類比數位轉換前，致能訊號EN被設定為邏輯值0，且多個控制訊號SD1 ～SDm ­ 被設定為高位準（例如為參考電壓VREF之位準）。在類比數位轉換被執行前，節點N1的位準（即電壓V2）基於電壓V1以及多個控制訊號SD1 ～SDm ­ 被移位至一更高位準（如後圖3的期間P1所示），以確保電壓V2於初始時位於數位斜率式ADC電路系統120的合適工作範圍。電容CR用以在多個位元B8 ～B11 被產生後儲存多個電容C1～Cm上的剩餘電荷為殘餘訊號Vres1。多個電容C1～Cm的容值彼此相同。於一些實施例中，電容CR的容值可相同於或不同於(例如為低於)多個電容C1～Cm任一者的容值。
切換電路121B用以根據多個切換訊號S1 ~Sm 產生多個控制訊號SD1 ～SDm 。切換電路121B包含多個反相器I1 ～Im 。多個反相器I1 ～Im 中每一者接收多個切換訊號S1 ～Sm 中的一對應者並產生多個控制訊號SD1 ～SDm 中的一對應者。另外，多個反相器I1 ～Im 更接收參考電壓VREF以及地電壓GND，以設定多個控制訊號SD1 ～SDm 的高位準與低位準，其中參考電壓VREF高於地電壓GND。
以反相器I1 為例說明，反相器I1 接收切換訊號S1 ，並根據切換訊號S1 產生控制訊號SD1 。若切換訊號S1 具有低位準，反相器I1 產生具有高位準（即參考電壓VREF之位準）的控制訊號SD1 ；或者，若切換訊號S1 具有高位準，反相器I1 產生具有低位準（即地電壓GND之位準）的控制訊號SD1 。其餘反相器I2 ～Im 的操作可依此類推，故於此不再贅述。
延遲線電路122包含邏輯控制電路122A、邏輯閘CQ、多個延遲單元DU1 ～DUm-1 以及多個正反器DF1 ～DFm 。於一些實施例中，邏輯控制電路122A用以在進行雜訊整形前修正電壓V2，以降低實際電路延遲之影響。關於此處之操作將於後述段落參照圖3進行說明。於一些實施例中，邏輯控制電路122A可由數位電路、微控制器、數位訊號處理電路與/或狀態機等方式實施，但本案並不以此為限。
邏輯閘CQ用以根據致能訊號EN與生效訊號SV產生切換訊號S1 。於此例中，邏輯閘CQ可為具有一反相輸入端的及閘。此反相輸入端接收生效訊號SV，且邏輯閘CQ的另一輸入端接收致能訊號EN。
多個延遲單元DU1 ～DUm-1 串聯耦接，以根據切換訊號S1 依序產生剩餘的切換訊號S2 ～Sm 。延遲單元DU1 根據切換訊號S1 產生切換訊號S2 。延遲單元DU2 根據切換訊號S2 產生切換訊號S3 。依此類推，延遲單元DUm-1 根據切換訊號Sm-1 （未繪示）產生切換訊號Sm 。於一些實施例中，多個延遲單元DU1 ～DUm-1 每一者可由串接的多個邏輯閘電路（例如可為及閘、反相器等等）實施，以延遲所接收到的切換訊號一預定延遲時間以產生次一切換訊號。
於一些實施例中，多個正反器DF1 ～DFm 可為D型正反器。多個正反器DF1 ～DFm 中每一者根據生效訊號SV接收多個切換訊號S1 ～Sm 中的一對應者，並將之輸出為多個位元D1 ～Dm 中的一對應者。以正反器DF1 為例，正反器DF1 被生效訊號SV觸發，以將切換訊號S1 輸出為位元D1 。其餘正反器DF2 ～DFm 的操作可依此類推，故於此不再贅述。
上述的電路設定方式以及各個電路元件/訊號/位元的數量用於示例，且本案並不以此為限。例如，於一些實施例中，延遲線電路122可包含更多正反器（未繪示）。這些正反器可根據生效訊號SV而自延遲單元DU1 ～DUm-1 中接收與切換訊號有關的訊號，以產生更多位元至編碼器電路123。如此，編碼器電路123可根據更多的位元資訊產生更精確的位元B8 ～B11 。於一些實施例中，數位斜率式ADC電路系統120可更包含多組比較器電路125、多組延遲單元DU1 ～DUm-1 以及多組正反器DF1 ～DFm 。每一組比較器電路125、延遲單元DU1 ～DUm-1 以及正反器DF1 ～DFm 之設定方式相同於圖2之設定方式，以產生多組位元D1 ～Dm 。編碼器電路123可根據多組位元D1 ～Dm 的平均值產生更精確的位元B8 ～B11 。
一併參照圖2與圖3，圖3為根據本案一些實施例示出圖1中的數位斜率式ADC電路系統120的相關波形示意圖。在數位斜率式ADC電路系統120執行類比數位轉換前的期間P1，開關SW1被導通而傳輸電壓V1至節點N1，以作為電壓V2。於此期間P1，致能訊號EN以及生效訊號SV皆為邏輯值0，故多個切換訊號S1 ～SM 為邏輯值0。如先前所述，根據此些切換訊號S1 ～SM ，多個控制訊號SD1 ～SDM 皆具有參考電壓VREF之位準，故電壓V2會基於電壓V1與參考電壓VREF被移位至一合適位準。
於期間P2，致能訊號EN被切換為邏輯值1，以使數位斜率式ADC電路系統120開始執行類比數位轉換。響應於此致能訊號EN，多個切換訊號S1 ～SM 依序由邏輯值0被切換至邏輯值1。以切換訊號S1 為例，當切換訊號S1 由邏輯值0被切換至邏輯值1時，控制訊號SD1­ 被切換為地電壓GND之位準。如此，電壓V2會被電容C1拉低。藉由多個延遲單元DU1 ～DUm-1 的操作，切換訊號S2 ～Sm 會依序被切換至邏輯值1，故電壓V2會依序被電容C2 ～Cm 拉低。
在時間T1時，電壓V2被拉低為小於零（即出現零交越點）。理想上，比較器電路125立即產生具有邏輯值1的生效訊號SV。響應於此生效訊號SV，多個正反器DF1 ～DFm 將多個切換訊號S1 ～Sm 輸出為多個位元D1 ～Dm 。舉例而言，若切換訊號S3 被切換至邏輯值1時，比較器電路125偵測到電壓V2小於零而產生具有邏輯值1的生效訊號SV。於此條件下，多個切換訊號S1 ～S3 為邏輯值1而多個切換訊號S4 ～Sm 仍為邏輯值0。因此，多個位元D1 ～Dm 為『11100...0』。
在實際應用中，因為寄生元件的影響，比較器電路125的操作會有延遲。如圖3所示，當零交越點出現時，比較器電路125在延遲時間Td後才產生具有邏輯值1的生效訊號SV。因為延遲時間Td的影響，延遲線電路122可能會誤將切換訊號S1 ～Sm 中一部分者更新為邏輯值1，而使得電壓V2在類比轉換操作後的剩餘位準（即殘餘訊號Vres1）不準確。
於期間P3，邏輯控制電路122A可修正電壓V2，以降低延遲時間Td的影響。在圖2的例子中，邏輯控制電路122A可根據多個位元D1 ～Dm 以及生效訊號SV調整多個切換訊號S2 ～Sm 中具有邏輯值1的至少一者，以重置多個電容C2 ～Cm 中的至少一對應電容。舉例而言，若多個位元D1 ～Dm 為『11111...0』，且位元D4～D5為受延遲時間Td影響而誤變為邏輯值1。邏輯控制電路122A可將多個切換訊號S4～S5調整回（即逆切）為邏輯值0，以重置對應的電容C4～C5的第二端之位準為參考電壓VREF。如此，電壓V2的位準可被修正為一合適位準，以降低延遲時間Td的影響。在期間P3中，電壓V2會被電容CR儲存為殘餘訊號Vres1。
於一些實施例中，經邏輯控制電路122A調整的切換訊號數量可由電路模擬與/或量測等方式決定。於一些實施例中，被調整的切換訊號數量可對應於4個LSB，但本案並不以此為限。
於期間P4，雜訊整形電路124接收殘餘訊號Vres1，並根據殘餘訊號Vres1輸出殘餘訊號Vres2至比較器電路125，以執行雜訊整形。
圖4為根據本案一些實施例示出圖1的斜率產生電路121以及延遲線電路122之示意圖。相較於圖2，圖4中的電容陣列121A更包含補償電容CS。於此例中，於期間P3，邏輯控制電路122A用以輸出調整電壓VA至補償電容CS的第二端，以修正電壓V2。
圖5為根據本案一些實施例示出圖1中的雜訊整形電路124以及比較器電路125之示意圖。於此例中，比較器電路125包含三個輸入端。第一個正輸入端用以接收電壓V2，以偵測電壓V2的零交越點。第二個正輸入端用以接收殘餘訊號Vres2，以達成對電壓V2雜訊整形的效果。負輸入端用以接收前述的預定電壓（例如為地電壓）。
於一些實施例中，比較器電路125可包含第一至第三電晶體（未繪示）。第一個正輸入端連接至第一電晶體的閘極，第二個正輸入端連接第二電晶體的閘極，且負輸入端連接至第三電晶體的閘極。於一些實施例中，第一電晶體產生之電流可相加第二電晶體產生之電流，再與第三電晶體產生之電流比較以產生生效訊號SV。於一些實施例中，第一電晶體產生之電流可減去第二電晶體產生之電流，再與第三電晶體產生之電流比較以產生生效訊號SV。上述關於比較器電路125之設置方式僅用於示例，且本案並不以此為限。
雜訊整形電路124包含多個開關SW2～SW3以及多個電容CT1～CT2。開關SW2的第一端與第一個正輸入端耦接至節點N1。開關SW2的第二端耦接至電容CT1以及開關SW3的第一端。開關SW3的第二端耦接至電容CT2以及第二個正輸入端。於期間P3，開關SW2根據控制訊號PR1導通，以轉移殘餘訊號Vres1至電容CT1。接著，開關SW3根據控制訊號PR2導通以耦接電容CT1與電容CT2，並產生殘餘訊號Vres2至比較器電路125。於此例中，殘餘訊號Vres2為電容CT1與電容CT2基於殘餘訊號Vres1的電荷分享結果。
上述關於雜訊整形電路124的設置方式僅為示例，且本案並不以此為限。於一些實施例中，雜訊整形電路124可為主動式積分器實施。於一些實施例中，雜訊整形電路124可包含開關電路（未繪示）與電容電路（未繪示）。電容電路可串聯耦接於節點N1以及比較器電路125的輸入端之間，開關電路選擇性地導通以轉移殘餘訊號Vres1至電容電路以產生殘餘訊號Vres2。於一些實施例中，電容電路可包含一電容，其用以協同開關電路而操作為電容陣列121A的一部分（例如為電容CR）。
上述各實施例僅以單端式電路為例說明，但本案並不以此為限。應當理解，上述各實施例亦可由差動式電路實施（例如設置兩組並行的斜率產生電路121）。
綜上所述，本案一些實施例所提供的類比數位轉換器裝置與數位斜率式電路系統整合連續時間式比較器與雜訊整形電路，以符合低雜訊與高頻寬的應用需求。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:類比數位轉換器（analog-to-digital converter, ADC）裝置 110:ADC電路系統 120:數位斜率式ADC電路系統 121:斜率產生電路 122:延遲線電路 123:編碼器電路 124 雜訊整形電路 125:比較器電路 B0 ～B11 :位元 CLK:時脈訊號 D1 ～Dm :位元 EN:致能訊號 N1:節點 S1 ～Sm :切換訊號 SIN:輸入訊號 SV:生效訊號 V1、V2:電壓 VREF:參考電壓 Vres1、Vres2:殘餘訊號 121A:電容陣列 121B:切換電路 122A:邏輯控制電路 C1～Cm、CR:電容 CQ:邏輯閘 DU1 ～DUm-1 :延遲單元 DF1 ～DFm :正反器 GND:地電壓 SW1:開關 I1 ～Im :反相器 SD1 ～SDm :控制訊號 P1～P4:期間 T1:時間 Td:延遲時間 CS:補償電容 VA:調整電壓 CT1、CT2:電容 PR1、PR2:控制訊號 SW2、SW3:開關
［圖1］為根據本案一些實施例示出一種類比數位轉換器裝置的示意圖； ［圖2］為根據本案一些實施例示出圖1的斜率產生電路以及延遲線電路之示意圖； ［圖3］為根據本案一些實施例示出圖1的數位斜率式類比數位轉換器電路系統之相關波形示意圖； ［圖4］為根據本案一些實施例示出圖1的雜訊整形電路以及比較器電路之示意圖；以及 ［圖5］為根據本案一些實施例示出圖1的雜訊整形電路以及比較器電路之示意圖。
100:類比數位轉換器(analog-to-digital converter,ADC)裝置
110:ADC電路系統
120:數位斜率式ADC電路系統
121:斜率產生電路
122:延遲線電路
123:編碼器電路
124:雜訊整形電路
125:比較器電路
B0 ~B11 :位元
CLK:時脈訊號
D1 ~Dm :位元
EN:致能訊號
N1:節點
S1 ~Sm :切換訊號
SIN:輸入訊號
SV:生效訊號
V1、V2:電壓
VREF:參考電壓
Vres1、Vres2:殘餘訊號

Claims (10)

  1. 一種類比數位轉換器裝置，包含： 一類比數位轉換器電路系統，用以根據一輸入訊號產生複數個第一位元與一第一電壓；以及 一數位斜率式類比數位轉換器電路系統，用以根據該第一電壓於一節點產生一第二電壓，並逐漸調整該第二電壓以產生複數個第二位元， 其中該數位斜率式類比數位轉換系統在產生該些第二位元後更用以根據該節點的一第一殘餘訊號執行一雜訊整形操作。
  2. 如申請專利範圍第1項所述之類比數位轉換器裝置，其中該數位斜率式類比數位轉換器電路系統包含： 一斜率產生電路，用以根據一時脈訊號接收該第一電壓，並根據該第一電壓、一參考電壓與複數個切換訊號輸出該第二電壓至該節點； 一延遲線電路，用以根據一致能訊號與一生效訊號產生該些切換訊號與複數個第三位元； 一編碼器電路，用以根據該些第三位元產生該些第二位元；以及 一比較器電路，用以比較該第二電壓與一預定電壓，以產生該生效訊號。
  3. 如申請專利範圍第2項所述之類比數位轉換器裝置，其中該斜率產生電路包含： 一電容陣列，包含複數個第一電容與一第二電容，其中該些第一電容的第一端耦接至該節點並用以根據該時脈訊號接收該第一電壓以存為該第二電壓，該些第一電容的第二端分別接收複數個控制訊號，且該第二電容耦接至該節點以儲存該第一殘餘訊號；以及 一切換電路，用以根據該些切換訊號產生該些控制訊號。
  4. 如申請專利範圍第2項所述之類比數位轉換器裝置，其中該延遲線電路包含： 一邏輯閘，用以根據該致能訊號與該生效訊號產生該些切換訊號中之一第一切換訊號； 複數個延遲單元，其中該些延遲單元串聯耦接並用以根據該第一切換訊號依序產生該些切換訊號中之剩餘切換訊號； 複數個正反器，用以被該生效訊號觸發以分別輸出該些切換訊號為該些第三位元；以及 一邏輯控制電路，用以在該雜訊整形操作被執行前修正該第二電壓。
  5. 如申請專利範圍第4項所述之類比數位轉換器裝置，其中該斜率產生電路包含一電容陣列，該電容陣列用以儲存該第一電壓為該第二電壓，且在該雜訊整形操作被執行前，該邏輯控制電路用以重置該電容陣列中的至少一電容，以修正該第二電壓。
  6. 如申請專利範圍第4項所述之類比數位轉換器裝置，其中該斜率產生電路包含一補償電容，且在該雜訊整形操作被執行前，該邏輯控制電路用以輸出一調整電壓至該補償電容，以修正該第二電壓。
  7. 如申請專利範圍第1項所述之類比數位轉換器裝置，其中該數位斜率式類比數位轉換器電路系統包含： 一比較器電路，用以偵測該第二電壓的一零交越點，以產生該些第二位元；以及 一雜訊整形電路，用以根據該第一殘餘訊號輸出一第二殘餘訊號至該比較器電路，以執行該雜訊整形操作。
  8. 如申請專利範圍第7項所述之類比數位轉換器裝置，其中該雜訊整形電路包含： 一第一電容； 一第一開關，耦接至該節點，並用以根據一第一控制訊號導通，以轉移該第一殘餘訊號至該第一電容； 一第二電容，耦接至該第一開關與該比較器電路；以及 一第二開關，用以根據一第二控制訊號導通，以耦接該第一電容至該第二電容，以產生該第二殘餘訊號。
  9. 一種數位斜率式類比數位轉換器電路系統，包含： 一斜率產生電路，用以根據一時脈訊號以及一輸入訊號輸出一電壓至一節點； 一延遲線電路，用以根據一致能訊號與一生效訊號產生複數個第一位元，並產生複數個切換訊號至該斜率產生電路以逐漸調整該電壓； 一比較器電路，用以偵測該電壓的一零交越點，以產生該生效訊號；以及 一雜訊整形電路，用以在該些第一位元被產生後根據該節點的一第一殘餘訊號輸出一第二殘餘訊號至該比較器電路，以執行一雜訊整形操作。
  10. 如申請專利範圍第9項所述之數位斜率式類比數位轉換器電路系統，其中該斜率產生電路包含一電容陣列與一邏輯控制電路，該電容陣列用以儲存該電壓，且在該雜訊整形操作被執行前，該邏輯控制電路用以重置該電容陣列中的至少一電容以修正該電壓。
TW108135259A 2019-09-27 2019-09-27 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統 TWI707547B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108135259A TWI707547B (zh) 2019-09-27 2019-09-27 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US16/848,133 US11133813B2 (en) 2019-09-27 2020-04-14 Analog to digital converter device and noise shaping digital slope analog to digital converter circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108135259A TWI707547B (zh) 2019-09-27 2019-09-27 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統

Publications (2)

Publication Number Publication Date
TWI707547B TWI707547B (zh) 2020-10-11
TW202114357A true TW202114357A (zh) 2021-04-01

Family

ID=74091780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135259A TWI707547B (zh) 2019-09-27 2019-09-27 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統

Country Status (2)

Country Link
US (1) US11133813B2 (zh)
TW (1) TWI707547B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801028B (zh) * 2021-12-09 2023-05-01 瑞昱半導體股份有限公司 數位斜率式類比數位轉換器與訊號轉換方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990815A (en) * 1997-09-30 1999-11-23 Raytheon Company Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC)
KR20080075737A (ko) * 2007-02-13 2008-08-19 삼성전자주식회사 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
US8102292B1 (en) * 2009-08-26 2012-01-24 Cypress Semiconductor Corporation Analog-to-digital converter (ADC) having a successive-approximation register digital to-analog converter (SARDAC)
US9379729B2 (en) * 2011-12-28 2016-06-28 St-Ericsson Sa Resistive/residue charge-to-digital timer
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
US20170126239A1 (en) * 2015-11-04 2017-05-04 Board Of Regents, The University Of Texas System Noise-shaping successive-approximation-register analog-to-digital converter
US9735797B2 (en) * 2015-12-15 2017-08-15 Analog Devices, Inc. Digital measurement of DAC timing mismatch error
US9838031B2 (en) * 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US10340932B2 (en) * 2016-04-29 2019-07-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register
US10256834B1 (en) 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
US10181860B1 (en) * 2017-10-26 2019-01-15 Analog Devices Global Unlimited Company Reducing residue signals in analog-to-digital converters
US10547322B2 (en) * 2018-01-02 2020-01-28 Samsung Electronics Co., Ltd. Analog-digital converter having multiple feedback, and communication device including the analog-digital converter
US10778242B2 (en) * 2019-01-11 2020-09-15 Realtek Semiconductor Corporation Analog-to-digital converter device

Also Published As

Publication number Publication date
US11133813B2 (en) 2021-09-28
TWI707547B (zh) 2020-10-11
US20210099183A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US8754798B2 (en) High-speed successive-approximation-register analog-to-digital converter and method thereof
US7928880B2 (en) Digital analog converter
EP2388923B1 (en) Asynchronous digital slope analog-to-digital converter and method thereof
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
Hong et al. A 7b 1GS/s 7.2 mW nonbinary 2b/cycle SAR ADC with register-to-DAC direct control
TWI763228B (zh) 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
TWI736223B (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
WO2019084085A1 (en) METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT
TW202023204A (zh) 連續逼近式類比數位轉換器及其操作方法
CN112583406B (zh) 模拟数字转换器装置与模拟数字转换器电路系统
Malathi et al. A 4 bit medium speed flash ADC using inverter based comparator in 0.18 μm CMOS
TWI726822B (zh) 訊號轉換裝置
TWI707546B (zh) 開關電容電路以及類比轉數位轉換裝置
US11711089B2 (en) SAR ADC with alternating low and high precision comparators and uneven allocation of redundancy
CN113556127B (zh) 数字斜率式模拟数字转换器装置与信号转换方法
US11133816B1 (en) Analog-digital converter and semiconductor memory device having the same
Zhang et al. A Third-Order CIFF Noise-Shaping SAR ADC with Nonbinary Split-Capacitor DAC
CN113141182B (zh) 模拟数字转换器装置与电容权重修正方法
CN110311683B (zh) 一种基于VCO量化器的Sigma-Delta调制器
JP2011077902A (ja) 電圧比較回路および半導体装置
CN117579066A (zh) 逐次逼近型模数转换器及控制其的方法
TW202415005A (zh) 基於計數器控制的時間交錯式類比數位轉換器
CN118249812A (zh) 逐渐逼近暂存器式模拟数字转换器与信号转换方法