CN113765518A - 一种模数转换器及其校准方法 - Google Patents

一种模数转换器及其校准方法 Download PDF

Info

Publication number
CN113765518A
CN113765518A CN202010494409.9A CN202010494409A CN113765518A CN 113765518 A CN113765518 A CN 113765518A CN 202010494409 A CN202010494409 A CN 202010494409A CN 113765518 A CN113765518 A CN 113765518A
Authority
CN
China
Prior art keywords
calibration
capacitor
digital signal
voltage
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010494409.9A
Other languages
English (en)
Other versions
CN113765518B (zh
Inventor
许�鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shenlian Microelectronics Technology Co ltd
Original Assignee
Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shenlian Microelectronics Technology Co ltd filed Critical Hangzhou Shenlian Microelectronics Technology Co ltd
Priority to CN202010494409.9A priority Critical patent/CN113765518B/zh
Publication of CN113765518A publication Critical patent/CN113765518A/zh
Application granted granted Critical
Publication of CN113765518B publication Critical patent/CN113765518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种模数转换器及其校准方法，该校准方法通过第一校准过程得到第一校准值，通过第二校准过程得到第二校准值，然后根据第一校准值和第二校准值确定校准电容阵列的校准参数，第一校准过程和第二校准过程都需要在电荷采样阶段和电荷保持阶段切换高位电容阵列的最低位电容和低位电容阵列的全部电容所接的电位，区别在于第一校准过程和第二校准过程的电位切换方向是相反的，通过相反的电位切换，使得到的校准参数不受比较器的输入失调电压的影响，从而可以在校准过程中有效消除校准过程中比较器的输入失调电压的影响，提高校准的准确度。

Description

一种模数转换器及其校准方法
技术领域
本发明涉及半导体集成电路技术领域，更具体地涉及一种模数转换器及其校准方法。
背景技术
模数转换器(Analog to Digital Converter，ADC)是能够将连续性的模拟信号转换为计算机能够处理的离散性的数字信号的装置，是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、测控、医疗、仪表、图像和音频等领域。数字信号处理技术和通信产业的迅猛发展，推动着ADC逐步向高速度、高精度和低功耗的方向发展。
逐次逼近模数转换器(Successive Approximation Register ADC，SAR ADC)是利用二分法查找方式，通过内部集成的数模转换器(Digital to Analog Converter，DAC)阵列不断产生新的模拟电压量逼近原先输入的模拟信号，最后将DAC对应的数码输入作为ADC的输出。SAR ADC与其他类型的ADC相比具有中等速度、中等精度、低功耗和低成本等优势，所以具有广阔的应用领域。
SAR ADC主要由DAC阵列，逐次逼近控制逻辑和锁存比较器构成。根据SAR ADC内部的DAC阵列的结构不同，可以将SAR ADC分为电阻分压型、电流叠加型、电荷再分配型等。其中，最常用的结构是电荷再分配型ADC，由于电荷可以直接存储在电容阵列中，因此电荷再分配型ADC不需要设计额外的保持电路。此外，电容阵列DAC没有静态功耗，相对于电阻分压型和电流叠加型DAC，更加节省了功耗。同时，在现代CMOS工艺中，金属电容的匹配精度比电阻和晶体管高很多，比较容易达到更高的精度。
但是电容阵列SAR ADC由于生产工艺，存在电容失配，导致ADC性能下降的问题。
发明内容
有鉴于此，本发明的目的在于提供一种模数转换器及其校准方法，可以提高模数转换器的校准的精确度。
根据本发明实施例的一方面，提供了一种模数转换器的校准方法，所述模数转换器包括第1至第m电容和辅助电容组成的低位电容阵列、第m+1至第n电容组成的高位电容阵列、桥接电容、校准电容阵列以及比较器，所述校准电容阵列的第一端、所述低位电容阵列中的每个电容的第一端以及所述桥接电容的第一端相连接，所述高位电容阵列中的每个电容的第一端与所述桥接电容的第二端相连接，m和n为大于等于1的整数，所述比较器用于比较所述桥接电容的第二端处的保持电压与预设的共模电压，其中，所述校准方法包括：向所述校准电容阵列提供初始的数字信号，所述校准电容阵列的等效输出电容受控于所述数字信号；改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值；改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值；基于所述数字信号的第一校准值和第二校准值，确定向所述校准电容阵列提供的校准参数以进行校准，其中，所述第一电压倒换包括：在电荷采样阶段将第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压，在电荷保持阶段将所述第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压，所述第二电压倒换包括：在电荷采样阶段将第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压，在电荷保持阶段将所述第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压。
优选地，所述校准电容阵列由第1至第q校准电容组成，每个所述校准电容的第一端相连于所述校准电容阵列的第一端，每个所述校准电容的第二端分别根据所述数字信号接收所述参考地电压或悬空，所述数字信号包括与所述第1至第q校准电容一一对应的q位的二进制数，q为大于等于1的整数。
优选地，在所述数字信号的第i位为1的情况下，将所述校准电容阵列的第i校准电容的第二端接参考地电压，当所述数字信号的第i位为0的情况下，将所述校准电容阵列的第i校准电容的第二端悬空，其中，i为大于等于1且小于等于q的整数。
优选地，所述校准电容阵列中的第1至第q校准电容的容值呈二倍关系依次递增，所述初始的数字信号的第1至第q位为0。
优选地，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值包括：选择所述数字信号中未选择过的数据位的最高位变为1；执行所述第一电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压大于等于所述共模电压，则将选择的所述最高位变为0；跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第一校准值。
优选地，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值包括：选择所述数字信号中未选择过的数据位的最高位变为1；执行所述第二电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压小于等于所述共模电压，则将选择的所述最高位变为0；跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第二校准值。
优选地，在所述数字信号中没有未选择过的数据位的情况下，所述桥接电容的第二端处的保持电压等于或近似于所述预设的共模电压。
优选地，所述校准电容阵列中的第1至第q校准电容的容值相等，所述初始的数字信号的第1至第q位为0。
优选地，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值包括：从所述数字信号选择一个未选择过的数据位变为1；执行所述第一电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压小于所述共模电压，则重复本步骤，直至所述比较器的输出表征所述桥接电容的第二端处的保持电压大于等于所述共模电压；将所述桥接电容的第二端处的保持电压大于等于所述共模电压的情况下的数字信号输出为所述第一校准值。
优选地，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值包括：从所述数字信号选择一个未选择过的数据位变为1；执行所述第二电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压大于所述共模电压，则重复本步骤，直至所述比较器的输出表征所述桥接电容的第二端处的保持电压小于等于所述共模电压；将所述桥接电容的第二端处的保持电压小于等于所述共模电压的情况下的数字信号输出为所述第二校准值。
优选地，所述第一电压倒换和所述第二电压倒换都还包括：将所述桥接电容的第二端与所述预设的共模电压相连接以进行电荷采样，以及将所述桥接电容的第二端与所述预设的共模电压断开以进行电荷保持。
优选地，所述基于所述数字信号的第一校准值和第二校准值，确定向所述校准电容阵列提供的校准参数以进行校准包括：所述基于所述数字信号的第一校准值和第二校准值的平均值确定向所述校准电容阵列提供的校准参数。
根据本发明实施例的另一方面，提供了一种模数转换器，包括：低位电容阵列，包括第1至第m电容和辅助电容，所述第1至第m电容以及所述辅助电容的第一端彼此连接；高位电容阵列，包括第m+1至第n电容，所述第m+1至第n电容的第一端彼此连接；桥接电容，第一端与所述第1至第m电容的第一端相连接，第二端与所述第m+1至第n电容的第一端相连接，m和n为大于等于1的整数；校准电容阵列，包括第1至第q校准电容，所述第1至第q校准电容的第一端与所述低位电容阵列中的每个电容的第一端以及所述桥接电容的第一端相连接；比较器，其第一输入端与所述桥接电容的第二端相连接，第二输入端用于接收预设的共模电压；以及控制电路，用于在模数转换过程中根据校准电容阵列的校准参数确定所述校准电容阵列在所述模数转换过程中的等效输出电容，以及在模数转换过程中控制高位电容阵列和低位电容阵列第二端开关的连接电位，其中，所述控制电路在所述模数转换过程之前的校准过程中执行如上述的校准方法，以确定所述校准参数。
本发明实施例的模数转换器及其校准方法具有以下有益效果。
该校准方法通过第一校准过程得到第一校准值，通过第二校准过程得到第二校准值，然后根据第一校准值和第二校准值确定校准电容阵列的校准参数，第一校准过程和第二校准过程都需要在电荷采样阶段和电荷保持阶段切换高位电容阵列的最低位电容和低位电容阵列的全部电容所接的电位，区别在于第一校准过程和第二校准过程的电位变化方向是相反的，通过相反的电位切换，使得到的校准参数不受比较器的输入失调电压的影响，从而可以在校准过程中有效消除校准过程中比较器的输入失调电压的影响，提高校准的准确度。
此外，校准之后的模数转换器不仅高位电容阵列和低位电容阵列之间的权重比满足二进制的要求，而且在保证电容阵列的内部权重比的基础上，模数转换器的信噪比和线性度不会受到限制。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出一种传统的逐次逼近型模数转换器的结构示意图；
图2示出一种数字CMOS工艺的电容型数模转换器的结构示意图；
图3示出一种带桥接电容结构的电容型数模转换器的结构示意图；
图4示出根据本发明实施例的一种12位逐次逼近型模数转换器的结构示意图；
图5示出根据本发明实施例的一种逐次逼近型模数转换器的校准方法的方法流程图；
图6示出图5的校准方法中确定数字信号的第一校准值的一种具体流程示意图；
图7示出图5的校准方法中确定数字信号的第二校准值的一种具体流程示意图；
图8示出图5的校准方法中确定数字信号的第一校准值的另一种具体流程示意图；
图9示出图5的校准方法中确定数字信号的第二校准值的另一种具体流程示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”或者“耦合到”另一元件，或称元件/电路“连接在”或者“耦合在”两个节点之间时，它可以直接耦合或连接到另一元件或者二者之间也可以存在中间元件，元件之间的连接或耦合可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
图1示出一种传统的逐次逼近型模数转换器的结构示意图。如图1所示，SARADC100包括采样保持电路110、比较器120、逻辑控制电路130和数模转换器140。采样保持电路110根据采样时钟对模拟输入信号进行采样，并提供至比较器120，比较器120将该模拟输入信号与数模转换器140产生的模拟电压量进行比较，逻辑控制电路130根据比较器120的比较结果产生逻辑控制信号，反馈控制数模转换器140产生新的模拟电压量去逼近模拟输入信号，直到该模拟电压量与模拟输入信号近似相等时，该模拟电压量对应的数码输出为SAR ADC100的输出。
图2示出一种数字CMOS工艺的电容型数模转换器的结构示意图。如图2所示，电容型数模转换器200由一组电容阵列和每个电容对应的底极板开关组成，典型的电容阵列中电容之间容值比例满足二进制权重，即最低位电容210为单位电容值1C，次低位电容220为两倍大小的电容值2C，以此类推，对于n位设计精度的ADC来说，其中的电容型数模转换器的最高位电容230为2n-1C。电容型数模转换器的具体实现是根据数字输入来控制对应权重大小的电容的底极板开关导通方向，从而在电容阵列的顶极板产生数字输入对应的模拟输出。
由于模数转换器的分辨率取决于电容型数模转换器的电容之间的匹配精度和实际制作时存在的寄生因素。随着模数转换器的分辨率要求的提高，二进制权重比例的电容型数模转换器对于前段电路的输入负载总电容大小和面积与位数呈指数型增长，限制了模数转换器的应用。
为了解决上述问题，现有的一些中高精度的逐次逼近型模数转换器中普遍采用桥接电容结构的电容型数模转换器，以进一步降低电容型数模转换器的总电容数量和大小。
图3示出一种带桥接电容结构的电容型数模转换器的结构示意图。如图3示出了一种8位的电容型数模转换300，包括电容子阵列310和320、桥接电容Cb。桥接电容Cb连接于电容子阵列310和电容子阵列320之间。其中，电容子阵列310对应权重较高的量化位，为高位电容阵列，电容子阵列320对应权重较低的量化位，为低位电容阵列。桥接电容Cb串联在高位电容阵列310和低位电容阵列320之间，以确保高位电容阵列310和低位电容阵列320的权重依旧满足二进制比例，即在电容型模数转换器300中，低位电容阵列320的总电容的权重和高位电容阵列310中最低位电容的权重大小相同。在现有的电容型数模转换器300中，采用下极板采样技术与开关时序，并同时引入子电容子阵列之间的桥接电容Cb，极大地降低了电容数目和开关功耗。但随之带来的问题是为了确保高位电容阵列310和低位电容阵列320的权重依旧满足二进制比例，桥接电容Cb的电容值存在寄生电容，低位电容阵列的寄生电容也会影响到低位电容阵列的权重，这样就会引入很严重的失配问题，增大匹配难度，并可能因此导致转换误差。
本发明第一实施例提供了一种单端逐次逼近型模数转换器(SAR ADC)，所述逐次逼近型模数转换器包括低位电容阵列、高位电容阵列、桥接电容、校准电容阵列以及比较器。低位电容阵列由第1至第m电容、辅助电容，以及与第1至第m电容和辅助电容对应的多个第一开关组成，通过第一开关来控制第1至第m电容和辅助电容与基准电压Vref或者参考地电压GND连接。所述第1至第m电容的容值呈二倍关系依次递增(第1至第m电容的容值可以为1C至2m-1C，C为单位电容大小)，辅助电容的容值为单位电容。高位电容阵列由第m+1至第n电容、以及与第m+1至第n电容对应的多个第二开关组成，通过第二开关来控制第m+1至第n电容与基准电压Vref或者参考地电压GND连接。所述第m+1至第n电容的容值呈二倍关系依次递增(第m+1至第n电容的容值可以为1C至2n-m-1C，C为单位电容大小)。校准电容阵列由第1至第q校准电容和与第1至第q校准电容对应的多个第三开关组成，通过控制第三开关来控制第1至第q校准电容与参考地电压GND连接或断开。此外，第1至第q校准电容的容值可以呈二倍关系依次递增，也可以彼此相等(例如第1至第q校准电容的容值都等于单位电容C)。第1至第m电容的第一端、所述校准电容阵列的第一端与所述桥接电容的第一端相连接，所述第m+1至第n电容的第一端与所述桥接电容的第二端相连接，m、n、q为大于等于1的整数。
图4示出根据本发明实施例的一种12位逐次逼近型模数转换器的结构示意图。如图4所示，SAR ADC400包括6位的低位电容阵列410、6位的高位电容阵列420、桥接电容Cb、6位的校准电容阵列430(即m和q等于6，n等于12)、比较器440以及控制电路450。
具体地，低位电容阵列410包括电容C101至C106(即在本实施例中m＝6)和开关K11至K16。电容C101至C106的容值呈二倍关系依次递增，电容C101至C106的第一端彼此连接，并与桥接电容Cb的第一端连接，电容C101至C106的第二端分别与开关K11至K16连接，开关K11至K16例如为单刀三掷开关，用于将电容C101至C106与基准电压Vref、参考地电压GND或者模拟输入信号Vin连接。低位电容阵列410还包括辅助电容Cd和开关K17，辅助电容Cd的第一端与电容C101至C106的第一端连接，第二端与开关K17连接，开关K17用于将辅助电容Cd与基准电压Vref或参考地电压GND连接。辅助电容Cd的容值例如为单位电容，可以使得低位电容阵列410的等效输出电容与高位电容阵列420中的最低位电容的容值相等。
高位电容阵列420包括电容C107至C112(即在本实施例中n＝12)和开关K21至K26。电容C107至C112的容值呈二倍关系递增，电容C107至C112的第一端彼此连接，并与桥接电容Cb的第二端连接，电容C107至C112的第二端分别与开关K21至K26连接，开关K21至K26例如为单刀三掷开关，用于将电容C107至C112与基准电压Vref、参考地电压GND或者模拟输入信号Vin连接。
进一步的，在SAR ADC400中，节点VQ为低位电容阵列410的电容公共节点，节点VP为高位电容阵列420的电容公共节点，等效电容Cp1为节点VQ对地等效寄生电容，等效电容Cp2为节点VP对地等效寄生电容。
校准电容阵列430包括校准电容C201至C206(即在本实施例中q＝6)和开关K31至K36。校准电容C201至C206的容值呈二倍关系依次递增，校准电容C201至C206的第一端彼此连接，并与低位电容阵列中的电容C101至C106及辅助电容Cd的第一端连接，校准电容C201至C206的第二端分别与开关K31至K36连接，开关K31至K36例如为单刀开关，用于将校准电容C201至C206的第二端与参考地电压GND连接或断开。
比较器440的正相输入端与桥接电容Cb的第二端连接，反相输入端用于接收共模电压Vcm，比较器440用于将桥接电容Cb第二端的保持电压Vsump与共模电压Vcm进行比较，并根据比较结果输出结果信号。
控制电路450用于在校准过程中根据电路失配信息测量得到校准参数，并在模数转换过程中根据该校准参数改变校准电容阵列的等效输出电容，以使得所述校准电容阵列对所述低位电容阵列和高位电容阵列的失配以及所述比较器的失调进行校准。
进一步的，SAR ADC400还包括采样开关K41和K42，采样开关K41连接于电容C107至C112的第一端和共模电压Vcm之间，采样开关K42连接在比较器440的反相输入端和共模电压Vcm之间。控制电路450还用于在电荷采样阶段导通采样开关K41和K42，并在电荷保持阶段断开采样开关K41和K42。
在本实施例中，电容C101至C112以及电容C201至C206可以包括复合电容器，其可以包括或者具有不同温度系数的电容器或子电容器组成，例如温度系数可以相互抵消以提供更稳定的电容值的复合电容器，或者更温度稳定的电阻-电容产品。
图5示出根据本发明实施例的逐次逼近型模数转换器的校准方法的方法流程图。所述校准方法例如由图4中的控制电路450来执行，以在校准过程中确定校准电容阵列的校准参数。如图5所示，该校准方法包括步骤S101-S104。
在步骤S101中，向校准电容阵列提供初始的数字信号。该数字信号例如为q位的二进制数，该数字信号通过导通校准电容阵列中的至少一个第三开关来改变校准电容阵列的等效输出电容。在一种实施例中，初始的数字信号的第1至第q位均为0。
在步骤S102中，改变该数字信号，执行第一电压倒换，使得比较器输出变化，并基于比较器输出的变化确定数字信号的第一校准值。
其中，该第一电压倒换包括：将桥接电容的第二端接预设的共模电压以进行电荷采样，将桥接电容的第二端与预设的共模电压断开以进行电荷保持，并在电荷采样阶段将第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压，在电荷保持阶段将所述第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压。
在步骤S103中，改变该数字信号，执行第二电压倒换，使得比较器输出变化，并基于比较器输出的变化确定数字信号的第二校准值。
其中，该第二电压倒换包括：将桥接电容的第二端接预设的共模电压以进行电荷采样，将桥接电容的第二端与预设的共模电压断开以进行电荷保持，并在电荷采样阶段将第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压，在电荷保持阶段将所述第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压。
在步骤S104中，基于第一校准值和第二校准值确定校准电容阵列的校准参数。在一种实施例中，基于第一校准值和第二校准值的平均值得到该校准参数。容易理解，校准参数可以是q位的二进制数或者开关驱动信号，校准参数用于在正常工作状态时通过改变校准电容阵列中多个第三开关的导通和关断来改变校准电容阵列的等效输出电容，从而可以匹配高位电容阵列和低位电容阵列之间的电路失配信息。
图6示出图5的校准方法中确定数字信号的第一校准值的一种具体流程示意图。
如图6所示，针对第1至第q校准电容的容值呈二倍关系依次递增的校准电容阵列，本发明实施例的校准方法中确定数字信号的第一校准值包括步骤S211至S219。
在步骤S211中，初始化数字信号code_a＝000000，i＝6。具体地，向校准电容阵列430提供包括6位二进制数的初始的数字信号。容易理解，将数字信号位数设为6位仅为了方便说明，数字信号可以是任意位数的二进制数。
在步骤S212中，设置code_a_i＝1。在本步骤中，选择所述数字信号中未被选择的数据位的最高位变为1，即，将数字信号的第6位(i＝6)的数据位设置为1，即此时的code_a＝100000。具体地，参照图4，在校准电容阵列430中，当所述数字信号的第i位为1时，校准电容阵列的第i校准电容对应的第三开关导通(即电容C206对应的开关K36导通)，从而将该电容的第二端接参考地电压，当所述数字信号的第i位为0时，校准电容阵列的第i校准电容对应的第三开关断开，将该电容的第二端悬空，其中，i为大于等于1且小于等于6的整数。
在步骤S213中，在电荷采样阶段将高位电容阵列的最低位电容的第二端接参考地电压，将低位电容阵列的全部电容的第二端接基准电压。具体地，在本步骤中，将采样开关K41和K42导通以进行电荷采样，将高位电容阵列420中的最低位电容(即电容C107)的第二端接参考地电压GND，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接基准电压Vref。
在步骤S214中，在电荷保持阶段将高位电容阵列的最低位电容的第二端接基准电压，将低位电容阵列的全部电容的第二端接参考地电压。具体地，在本步骤中，先将采样开关K41和K42断开以进行电荷保持，然后将高位电容阵列420中的最低位电容(即电容C107)的第二端接基准电压Vref，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接参考地电压GND。
进一步的，本实施例的校准方法还包括在电荷采样阶段和电荷保持阶段将高位电容阵列420中的其他电容(即电容C108至C112)的第二端接基准电压Vref或者参考地电压GND，只要在整个校准过程中不变即可。
高位电容阵列的最低位电容的开关切换会在桥接电容Cb的第二端上产生正向的电压改变值：
Figure BDA0002522294730000121
其中，Cmsb1表示高位电容阵列的最低位电容C107的容值，Ceq表示节点VP上的总等效电容：
Figure BDA0002522294730000122
其中，Cmsbt表示高位电容阵列的等效输出电容，Clsbt表示低位电容阵列的等效输出电容，Ctrim表示校准电容阵列的等效输出电容，Cp1和Cp2表示节点VQ和VP对地的等效寄生电容。
进一步的，高位电容阵列的等效输出电容Cmsbt通过以下公式得到：
Figure BDA0002522294730000123
其中，Cmsbi表示高位电容阵列的第i位电容的电容值，i为大于等于1且小于等于6的整数。
进一步的，低位电容阵列的等效输出电容Clsbt通过以下公式得到：
Figure BDA0002522294730000131
其中，Clsbi表示低位电容阵列的第i位电容的电容值，i为大于等于1且小于等于6的整数。Cd表示低位电容阵列中的辅助电容的电容值。
进一步的，校准电容阵列的等效输出电容Ctrim由校准电容阵列中开关导通对应的电容之和决定，即：
Figure BDA0002522294730000132
bi表示校准电容阵列中第i个开关的导通状态，bi＝1表示开关导通，bi＝0表示开关断开。Ctrimi表示校准电容阵列的第i位电容的电容值，i为大于等于1且小于等于6的整数。
当Cb＜＜Clsbt+Cp1+Ctrim时：
Ceq≈Cmsbt+Cp2+Cb
低位电容阵列中的开关切换会在节点VP上产生负向的电压改变值：
Figure BDA0002522294730000133
则电荷保持阶段之后桥接电容Cb第二端的保持电压Vsump_a为：
Vsump_a＝Vcm+ΔVcmsb1+ΔVlsbt
在步骤S215中，判断保持电压Vsump_a是否大于等于共模电压Vcm。若Vsump_a≥Vcm，则依次继续步骤S216和步骤S217；若Vsump_a＜Vcm，则直接继续步骤S217。
在步骤S216中，设置code_a_i＝0。在本步骤中，若Vsump_a≥Vcm，则表明ΔVcmsb1+ΔVlsbt≥0，即低位电容阵列的权重小于等于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容大于需要补偿的电容，因此需要将第i位的二进制数重置为0，断开其对应的开关。若Vsump_a＜Vcm，则表明ΔVcmsb1+ΔVlsbt＜0，即低位电容阵列的权重大于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容小于需要补偿的电容，因此需要将第i位的二进制数保持为1。
在步骤S217中，设置i＝i-1。
在步骤S218中，判断i是否小于1。若i小于1，则继续步骤S219；若i大于等于1，则返回步骤S212。
在步骤S219中，将当前数字信号code_a输出为第一校准值。
具体的，在确定了一个数据位的取值之后，继续跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第一校准值。
图7示出图5的校准方法中确定数字信号的第二校准值的一种具体流程示意图。
如图7所示，针对第1至第q校准电容的容值呈二倍关系依次递增的校准电容阵列，本发明实施例的校准方法中确定数据信号的第二校准值包括步骤S221至S229。
在步骤S221中，初始化数字信号code_b＝000000，i＝6。具体地，在本步骤向校准电容阵列430提供包括6位二进制数的初始的数字信号。容易理解，将数字信号位数设为6位仅为了方便说明，数字信号可以是任意位数的二进制数。
在步骤S222中，设置code_b_i＝1。在本步骤中，选择所述数字信号中未被选择的数据位的最高位变为1，即，将数字信号的第6位(i＝6)的数据位设置为1，即此时的code_b＝100000。具体地，参照图4，在校准电容阵列430中，当所述数字信号的第i位为1时，校准电容阵列的第i校准电容对应的第三开关导通(即电容C206对应的开关K36导通)，从而将该电容的第二端接参考地电压，当所述数字信号的第i位为0时，校准电容阵列的第i校准电容对应的第三开关断开，将该电容的第二端悬空，其中，i为大于等于1且小于等于6的整数。
在步骤S223中，在电荷采样阶段将高位电容阵列的最低位电容的第二端接基准电压，将低位电容阵列的全部电容的第二端接参考地电压。具体地，在本步骤中，将采样开关K41和K42导通以进行电荷采样，将高位电容阵列420中的最低位电容(即电容C107)的第二端接基准电压Vref，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接参考地电压GND。
在步骤S224中，在电荷保持阶段将高位电容阵列的最低位电容的第二端接参考地电压，将低位电容阵列的全部电容的第二端接基准电压。具体地，在本步骤中，先将采样开关K41和K42断开以进行电荷保持，然后将高位电容阵列420中的最低位电容(即电容C107)的第二端接参考地电压GND，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接基准电压Vref。
进一步的，本实施例的校准方法还包括在电荷采样阶段和电荷保持阶段将高位电容阵列420中的其他电容(即电容C108至C112)的第二端接基准电压Vref或者参考地电压GND，只要在整个校准过程中不变即可。
高位电容阵列的最低位电容的开关切换会在桥接电容Cb的第二端上产生负向的电压改变值：
Figure BDA0002522294730000151
低位电容阵列的开关切换会在桥接电容Cb的第二端上产生正向的电压改变值：
Figure BDA0002522294730000152
则电荷保持阶段之后桥接电容Cb的第二端上的保持电压Vsump_b为：
Vsump_b＝Vcm+ΔVcmsb1+ΔVlsbt
在步骤S225中，判断保持电压Vsump_b是否小于等于Vcm。若Vsump_b≤Vcm，则继续步骤S226和步骤S227；若Vsump_b＞Vcm，则直接继续步骤S227。
在步骤S226中，设置code_b_i＝0。在本步骤中，若Vsump_b≤Vcm，则表明ΔVcmsb1+ΔVlsbt≤0，即低位电容阵列的权重小于等于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容大于需要补偿的电容，因此需要将第i位的二进制数重置为0，断开其对应的开关。若Vsump_b＞Vcm，则表明ΔVcmsb1+ΔVlsbt>0，即低位电容阵列的权重大于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容小于需要补偿的电容，因此需要将第i位的二进制数保持为1。
在步骤S227中，设置i＝i-1。
在步骤S228中，判断i是否小于1。若i小于1，则继续步骤S229；若i大于等于1，则返回步骤S222。
在步骤S229中，将当前数字信号code_b输出为第二校准值。
具体的，在确定了一个数据位的取值之后，继续跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第二校准值。
在本发明实施例的模数转换器中，当比较器的输入失调电压Vos等于0时，在不考虑噪声的前提下，第一校准值和第二校准值相等，得到的校准参数可以补偿桥接电容Cb带来的失配误差。当比较器的输入失调电压Vos较大时，会影响校准过程中的比较器结果，从而使得第一校准值和第二校准值对应的校准电容不能准确地补偿桥接电容Cb带来的失配误差。
第一校准过程和第二校准过程都是在电荷采样阶段和电荷保持阶段切换高位电容阵列的最低位电容和低位电容阵列的全部电容所接的电位，区别在于第一校准过程和第二校准过程的电位变化方向是相反的，考虑到比较器的输入失调电压Vos，则在第一校准过程结束时：
Figure BDA0002522294730000161
在第二校准过程结束时：
Figure BDA0002522294730000162
通过上式可以推导得到：
Figure BDA0002522294730000163
其中，Ctrima和Ctrimb分别为第一校准值和第二校准值对应的校准电容阵列的等效输出电容。由上述的推导式可知，本实施例的校准方法可以有效消除校准过程中比较器的输入失调电压的影响，使得高位电容阵列的最低位电容的权重和低位电容阵列的权重相等。
图8示出图5的校准方法中确定数字信号的第一校准值的另一种具体流程示意图。
如图8所示，针对第1至第q校准电容的容值相等的校准电容阵列，本发明实施例的校准方法中确定数字信号的第一校准值包括步骤S311至S317。
在步骤S311中，初始化数字信号code_a＝000000，i＝6。具体地，向校准电容阵列430提供包括6位二进制数的初始的数字信号。容易理解，将数字信号位数设为6位仅为了方便说明，数字信号可以是任意位数的二进制数。
在步骤S312中，设置code_a_i＝1。在本步骤中，选择所述数字信号中未选择过的数据位变为1。例如，将数字信号的第6位(i＝6)的数据位设置为1，即此时的code_a＝100000。
在步骤S313中，在电荷采样阶段将高位电容阵列的最低位电容的第二端接参考地电压，将低位电容阵列的全部电容的第二端接基准电压。具体地，在本步骤中，将采样开关K41和K42导通以进行电荷采样，将高位电容阵列420中的最低位电容(即电容C107)的第二端接参考地电压GND，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接基准电压Vref。
在步骤S314中，在电荷保持阶段将高位电容阵列的最低位电容的第二端接基准电压，将低位电容这的全部电容的第二端接参考地电压。具体地，在本步骤中，先将采样开关K41和K42断开以进行电荷保持，然后将高位电容阵列420中的最低位电容(即电容C107)的第二端接基准电压Vref，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接参考地电压GND。
进一步的，本实施例的校准方法还包括在电荷采样阶段和电荷保持阶段将高位电容阵列420中的其他电容(即电容C108至C112)的第二端接基准电压Vref或者参考地电压GND，只要在整个校准过程中不变即可。
在步骤S315中，判断保持电压Vsump_a是否大于等于共模电压Vcm。若Vsump_a＜Vcm，则继续步骤S316；若Vsump_a≥Vcm，则继续步骤S317。
在步骤S316中，设置i＝i-1，并返回步骤S312。在本步骤中，若Vsump_a＜Vcm，则表明ΔVcmsb1+ΔVlsbt＜0，即低位电容阵列的权重大于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容小于需要补偿的电容，因此需要将第i-1位的数据位设置为1，并重复上述步骤，直到Vsump_a≥Vcm。
在步骤S317中，将当前数字信号code_a输出为第一校准值。在本步骤中，若Vsump_a≥Vcm，则表明ΔVcmsb1+ΔVlsbt≥0，即低位电容阵列的权重小于等于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容大于等于需要补偿的电容，则将此时的数字信号输出为第一校准值。
图9示出图5的校准方法中确定数字信号的第二校准值的另一种具体流程示意图。
如图9所示，针对第1至第q校准电容的容值相等的校准电容阵列，本发明实施例的校准方法中确定数字信号的第二校准值包括步骤S321至S327。
在步骤S321中，初始化数字信号code_b＝000000，i＝6。具体地，向校准电容阵列430提供包括6位二进制数的初始的数字信号。容易理解，将数字信号位数设为6位仅为了方便说明，数字信号可以是任意位数的二进制数。
在步骤S322中，设置code_b_i＝1。在本步骤中，选择所述数字信号中未选择过的数据位变为1。例如，将数字信号的第6位(i＝6)的数据位设置为1，即此时的code_b＝100000。
在步骤S323中，在电荷采样阶段将高位电容阵列的最低位电容的第二端接基准电压，将低位电容阵列的全部电容的第二端接参考地电压。具体地，在本步骤中，将采样开关K41和K42导通以进行电荷采样，将高位电容阵列420中的最低位电容(即电容C107)的第二端接基准电压Vref，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接参考地电压GND。
在步骤S324中，在电荷保持阶段将高位电容阵列的最低位电容的第二端接参考地电压，将低位电容这的全部电容的第二端接基准电压。具体地，在本步骤中，先将采样开关K41和K42断开以进行电荷保持，然后将高位电容阵列420中的最低位电容(即电容C107)的第二端接参考地电压GND，将低位电容阵列410中的全部电容(即电容C101-C106以及辅助电容Cd)的第二端接基准电压Vref。
进一步的，本实施例的校准方法还包括在电荷采样阶段和电荷保持阶段将高位电容阵列420中的其他电容(即电容C108至C112)的第二端接基准电压Vref或者参考地电压GND，只要在整个校准过程中不变即可。
在步骤S325中，判断保持电压Vsump_b是否小于等于共模电压Vcm。若Vsump_b＞Vcm，则继续步骤S326；若Vsump_b≤Vcm，则继续步骤S327。
在步骤S326中，设置i＝i-1，并返回步骤S322。在本步骤中，若Vsump_b＞Vcm，则表明ΔVcmsb1+ΔVlsbt＞0，即低位电容阵列的权重大于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容小于需要补偿的电容，因此需要将第i-1位的数据位设置为1，并重复上述步骤，直到Vsump_b≤Vcm。
在步骤S327中，将当前数字信号code_b输出为第二校准值。在本步骤中，若Vsump_b≤Vcm，则表明ΔVcmsb1+ΔVlsbt≤0，即低位电容阵列的权重小于等于高位电容阵列中最低位电容的权重，表明此时校准电容阵列的等效输出电容大于等于需要补偿的电容，则将此时的数字信号输出为第二校准值。
需要说明，本发明实施例的的校准方法不仅适用于单端逐次逼近型模数转换器，而且适用于差分类型的模数转换器以及不同的电容阵列分段，校准之后的模数转换器不仅高位电容阵列和低位电容阵列之间的权重比满足二进制的要求，而且在保证电容阵列的内部权重比的基础上，模数转换器的信噪比和线性度不会受到限制。
此外，本实施例的校准方法对校准电容阵列的校准过程是单向的，所以需要在设计过程中将低位电容阵列的权重之和大于高位电容阵列最低位电容的权重(例如可通过增大桥接电容Cb来实现)，然后通过在校准过程中增大校准电容阵列的等效输出电容来减小低位电容阵列的权重之和。
综上所述，本发明实施例的模数转换器及其校准方法，该校准方法通过第一校准过程得到第一校准值，通过第二校准过程得到第二校准值，然后根据第一校准值和第二校准值确定校准电容阵列的校准参数，第一校准过程和第二校准过程都需要在电荷采样阶段和电荷保持阶段切换高位电容阵列的最低位电容和低位电容阵列的全部电容所接的电位，区别在于第一校准过程和第二校准过程的电位变化方向是相反的，通过相反的电位切换，使得到的校准参数不受比较器的输入失调电压的影响，从而可以在校准过程中有效消除校准过程中比较器的输入失调电压的影响，提高校准的准确度。
此外，校准之后的模数转换器不仅高位电容阵列和低位电容阵列之间的权重比满足二进制的要求，而且在保证电容阵列的内部权重比的基础上，模数转换器的信噪比和线性度不会受到限制。
本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。
此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种模数转换器的校准方法，所述模数转换器包括第1至第m电容和辅助电容组成的低位电容阵列、第m+1至第n电容组成的高位电容阵列、桥接电容、校准电容阵列以及比较器，所述校准电容阵列的第一端、所述低位电容阵列中的每个电容的第一端以及所述桥接电容的第一端相连接，所述高位电容阵列中的每个电容的第一端与所述桥接电容的第二端相连接，m和n为大于等于1的整数，所述比较器用于比较所述桥接电容的第二端处的保持电压与预设的共模电压，其中，所述校准方法包括：
向所述校准电容阵列提供初始的数字信号，所述校准电容阵列的等效输出电容受控于所述数字信号；
改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值；
改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值；
基于所述数字信号的第一校准值和第二校准值，确定向所述校准电容阵列提供的校准参数以进行校准，
其中，所述第一电压倒换包括：在电荷采样阶段将第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压，在电荷保持阶段将所述第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压，
所述第二电压倒换包括：在电荷采样阶段将第m+1电容的第二端接基准电压，将所述第1至第m电容以及所述辅助电容的第二端接参考地电压，在电荷保持阶段将所述第m+1电容的第二端接参考地电压，将所述第1至第m电容以及所述辅助电容的第二端接基准电压。
2.根据权利要求1所述的校准方法，其特征在于，所述校准电容阵列由第1至第q校准电容组成，每个所述校准电容的第一端相连于所述校准电容阵列的第一端，每个所述校准电容的第二端分别根据所述数字信号接收所述参考地电压或悬空，所述数字信号包括与所述第1至第q校准电容一一对应的q位的二进制数，q为大于等于1的整数。
3.根据权利要求2所述的校准方法，其特征在于，在所述数字信号的第i位为1的情况下，将所述校准电容阵列的第i校准电容的第二端接参考地电压，
当所述数字信号的第i位为0的情况下，将所述校准电容阵列的第i校准电容的第二端悬空，其中，i为大于等于1且小于等于q的整数。
4.根据权利要求3所述的校准方法，其特征在于，所述校准电容阵列中的第1至第q校准电容的容值呈二倍关系依次递增，所述初始的数字信号的第1至第q位为0。
5.根据权利要求4所述的校准方法，其特征在于，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值包括：
选择所述数字信号中未选择过的数据位的最高位变为1；
执行所述第一电压倒换；
获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压大于等于所述共模电压，则将选择的所述最高位变为0；
跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第一校准值。
6.根据权利要求4所述的校准方法，其特征在于，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值包括：
选择所述数字信号中未选择过的数据位的最高位变为1；
执行所述第二电压倒换；
获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压小于等于所述共模电压，则将选择的所述最高位变为0；
跳转到选择所述数字信号中未选择过的数据位的最高位变为1的步骤，直至所述数字信号中没有未选择过的数据位，将此时的数字信号输出为所述第二校准值。
7.根据权利要求5或6所述的校准方法，其特征在于，在所述数字信号中没有未选择过的数据位的情况下，所述桥接电容的第二端处的保持电压等于或近似于所述预设的共模电压。
8.根据权利要求3所述的校准方法，其特征在于，所述校准电容阵列中的第1至第q校准电容的容值相等，所述初始的数字信号的第1至第q位为0。
9.根据权利要求7所述的校准方法，其特征在于，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第一电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第一校准值包括：
从所述数字信号选择一个未选择过的数据位变为1；执行所述第一电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压小于所述共模电压，则重复本步骤，直至所述比较器的输出表征所述桥接电容的第二端处的保持电压大于等于所述共模电压；
将所述桥接电容的第二端处的保持电压大于等于所述共模电压的情况下的数字信号输出为所述第一校准值。
10.根据权利要求7所述的校准方法，其特征在于，所述改变所述数字信号，使得所述校准电容阵列的等效输出电容变化，执行第二电压倒换，从而所述比较器输出变化，并基于比较器输出的变化，确定所述数字信号的第二校准值包括：
从所述数字信号选择一个未选择过的数据位变为1；执行所述第二电压倒换；获取所述比较器的输出，若所述比较器的输出表征所述桥接电容的第二端处的保持电压大于所述共模电压，则重复本步骤，直至所述比较器的输出表征所述桥接电容的第二端处的保持电压小于等于所述共模电压；
将所述桥接电容的第二端处的保持电压小于等于所述共模电压的情况下的数字信号输出为所述第二校准值。
11.根据权利要求1所述的校准方法，其特征在于，所述第一电压倒换和所述第二电压倒换都还包括：
将所述桥接电容的第二端与所述预设的共模电压相连接以进行电荷采样，以及将所述桥接电容的第二端与所述预设的共模电压断开以进行电荷保持。
12.根据权利要求1所述的校准方法，其特征在于，所述基于所述数字信号的第一校准值和第二校准值，确定向所述校准电容阵列提供的校准参数以进行校准包括：
所述基于所述数字信号的第一校准值和第二校准值的平均值确定向所述校准电容阵列提供的校准参数。
13.一种模数转换器，其特征在于，包括：
低位电容阵列，包括第1至第m电容和辅助电容，所述第1至第m电容以及所述辅助电容的第一端彼此连接；
高位电容阵列，包括第m+1至第n电容，所述第m+1至第n电容的第一端彼此连接；
桥接电容，第一端与所述第1至第m电容的第一端相连接，第二端与所述第m+1至第n电容的第一端相连接，m和n为大于等于1的整数；
校准电容阵列，包括第1至第q校准电容，所述第1至第q校准电容的第一端与所述低位电容阵列中的每个电容的第一端以及所述桥接电容的第一端相连接；
比较器，其第一输入端与所述桥接电容的第二端相连接，第二输入端用于接收预设的共模电压；以及
控制电路，用于在模数转换过程中根据校准电容阵列的校准参数确定所述校准电容阵列在所述模数转换过程中的等效输出电容，以及在模数转换过程中控制高位电容阵列和低位电容阵列第二端开关的连接电位，
其中，所述控制电路在所述模数转换过程之前的校准过程中执行如权利要求1-12任一项所述的校准方法，以确定所述校准参数。
CN202010494409.9A 2020-06-03 2020-06-03 一种模数转换器及其校准方法 Active CN113765518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010494409.9A CN113765518B (zh) 2020-06-03 2020-06-03 一种模数转换器及其校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010494409.9A CN113765518B (zh) 2020-06-03 2020-06-03 一种模数转换器及其校准方法

Publications (2)

Publication Number Publication Date
CN113765518A true CN113765518A (zh) 2021-12-07
CN113765518B CN113765518B (zh) 2022-07-08

Family

ID=78783147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010494409.9A Active CN113765518B (zh) 2020-06-03 2020-06-03 一种模数转换器及其校准方法

Country Status (1)

Country Link
CN (1) CN113765518B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116505947A (zh) * 2023-06-27 2023-07-28 北京思凌科半导体技术有限公司 模数转换器校准方法、装置、存储介质及芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082572A (zh) * 2009-11-26 2011-06-01 联发科技股份有限公司 电容器阵列的校正方法和电容器阵列的校正装置
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
US20170302288A1 (en) * 2016-04-15 2017-10-19 Realtek Semiconductor Corporation Calibration Circuit and Calibration Method for DAC
CN109802678A (zh) * 2017-11-17 2019-05-24 比亚迪股份有限公司 逐次逼近模数转换器及其数字校准方法和装置
CN109818617A (zh) * 2019-01-28 2019-05-28 西安微电子技术研究所 一种sar型adc的高精度校准装置
CN110535467A (zh) * 2019-07-26 2019-12-03 中国科学院上海微系统与信息技术研究所 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN112636757A (zh) * 2020-12-25 2021-04-09 上海东软载波微电子有限公司 逐次逼近型模数转换器及其失调补偿方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082572A (zh) * 2009-11-26 2011-06-01 联发科技股份有限公司 电容器阵列的校正方法和电容器阵列的校正装置
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104124967A (zh) * 2014-07-10 2014-10-29 天津大学 一种分段电容阵列型逐次逼近模数转换器校准结构及方法
US20170302288A1 (en) * 2016-04-15 2017-10-19 Realtek Semiconductor Corporation Calibration Circuit and Calibration Method for DAC
CN109802678A (zh) * 2017-11-17 2019-05-24 比亚迪股份有限公司 逐次逼近模数转换器及其数字校准方法和装置
CN109818617A (zh) * 2019-01-28 2019-05-28 西安微电子技术研究所 一种sar型adc的高精度校准装置
CN110535467A (zh) * 2019-07-26 2019-12-03 中国科学院上海微系统与信息技术研究所 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN112636757A (zh) * 2020-12-25 2021-04-09 上海东软载波微电子有限公司 逐次逼近型模数转换器及其失调补偿方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116505947A (zh) * 2023-06-27 2023-07-28 北京思凌科半导体技术有限公司 模数转换器校准方法、装置、存储介质及芯片
CN116505947B (zh) * 2023-06-27 2023-09-26 北京思凌科半导体技术有限公司 模数转换器校准方法、装置、存储介质及芯片

Also Published As

Publication number Publication date
CN113765518B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US8421658B1 (en) Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC)
US8416107B1 (en) Charge compensation calibration for high resolution data converter
TWI509997B (zh) 資料轉換電路及其方法
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
US10715163B2 (en) Method of capacitive DAC calibration for SAR ADC
US10243577B1 (en) Analog-to-digital converter (ADC) having calibration
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8502723B2 (en) Method and apparatus for evaluating weighting of elements of DAC and SAR ADC using the same
JP2009118488A (ja) Ｄａ変換装置およびａｄ変換装置
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
US9013345B2 (en) Successive approximation AD converter and successive approximation AD conversion method
US11424757B2 (en) Successive approximation register analog-to-digital converter with calibration function and calibration method thereof
JP2012151561A (ja) Ａ／ｄ変換回路、集積回路装置及び電子機器
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN113765518B (zh) 一种模数转换器及其校准方法
EP4274100A1 (en) Analog-to-digital converter (adc) having calibration
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
US20150318862A1 (en) Systems and methods for data conversion
CN114024550A (zh) 模数转换器和自动化配电设备
CN113810052A (zh) 基于电容失配校准电路的逐次逼近模数转换器
KR20180041026A (ko) Sar-adc 커패시터 어레이 장치
CN116366066B (zh) 运算电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant