CN101523727B - 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器 - Google Patents

用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器 Download PDF

Info

Publication number
CN101523727B
CN101523727B CN200780037575.9A CN200780037575A CN101523727B CN 101523727 B CN101523727 B CN 101523727B CN 200780037575 A CN200780037575 A CN 200780037575A CN 101523727 B CN101523727 B CN 101523727B
Authority
CN
China
Prior art keywords
analog
shake
digital converter
digital
transform engine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780037575.9A
Other languages
English (en)
Other versions
CN101523727A (zh
Inventor
克里斯托弗·彼得·赫里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38737416&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101523727(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101523727A publication Critical patent/CN101523727A/zh
Application granted granted Critical
Publication of CN101523727B publication Critical patent/CN101523727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模数转换器,包括:具有冗余的转换引擎;抖动装置,用于向转换引擎应用抖动;以及控制器,适用于操作所述转换引擎来进行模拟输入的逐次逼近转换,其中在完成模数转换之前去除所述抖动。

Description

用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器
技术领域
本发明涉及一种模数转换器,具体地涉及一种使用抖动以改善其中的动态非线性的转换器。
背景技术
期望模数转换器应当不但具有良好的分辨率,而且具有良好的线性。转换器的分辨率用其转换的位数表示。通常高性能的模数转换器具备14、16或18位的分辨率。然而,用户还应当注意模数转换器的其它性能指标,例如积分非线性INL、以及差分非线性DNL。差分非线性是指模数转换器产生的每个离散码的相对步长大小。在理想情况下如果向模数转换器提供斜坡输入电压,那么从一个数字码到下一个数字码的每一个转换应当是沿着模拟输入斜坡为等距间隔。然而,差分非线性误差可能导致这些转换变为不等距离间隔。因此,可以想到将模拟值划分为不同的数字“箱(bin)”,并且每个箱应具有相同的大小。
US5,010,339教导使用抖动技术如果不能去除也至少能够极大地降低转换器的DNL误差。在该文件中,由双极数模转换器生成随机偏移,并在模拟域添加到采样保持电路获取之后的输入信号中。然后将该抖动的输入值发送到模数转换器,该模数转换器转换通过将输入电压与抖动电压合并所获得的电压。模数转换器向下一级电路输出数字字,该下一级电路接着从数字化的输出字中减去抖动值以产生最终结果。从转换结果中减去该随机偏移需要附加的数字硬件,并且导致从转换周期结束到能够呈现被校正的值、即其中去除了抖动偏移的值的时刻之间的延迟。该技术可应用于所有类型的模数转换器。
向要转换的模拟值添加抖动值,接着从转换结果中减去该抖动值的数字等价,将减少DNL误差。DNL误差的减少是由于转换结果被扩展到多个代码上。否则将在特定代码处造成DNL误差的模数转换器的传递函数的阶差被在多个代码上“抹平”。
发明内容
根据本发明的第一方面,提供了一种模数转换器,包括:具有冗余的转换引擎;抖动装置,用于向转换引擎应用抖动;以及控制器,适用于操作所述转换引擎来进行对模拟输入的逐次逼近转换,其中在模数转换完成之前去除所述抖动。
发明人意识到当使用具有冗余的模数转换器时,能够避免由于在模数转换器之后添加进一步的数字加法器以便校正ADC的输出字以去除抖动而造成的延迟、以及进行该转换后处理以提供正确结果所需要的电路的附加硬件区(footprint)。为了实现这些优点,发明人意识到仅需要在转换处理中测试一些较高位时应用抖动,并且接着在转换处理中测试较低位时能够去除抖动。因而具有冗余的模数转换器进行的位尝试的整体数量保持不改变,而从转换器可立即得到输出,无需为了解决抖动而需要进一步的处理开销。
此处所用的术语“冗余”应用于包括修改的模数转换器,使得它们能够至少部分地从不正确的位判定中恢复。具有冗余的转换器的一种拓扑是改变对转换器中的位权重的加权,使得不再是二进制(进制(radix)=2)加权,并将其改变为不同的相对加权,例如radix=1.8。一种替代方案,并且优选的方案,是在标称加权的二进制阵列中包括附加位,使得一些位权重被重复。由此,从最低位到最高位,不是遵循1、2、4、8、16、32、64、128...等等的传统的二进制加权模式,而是阵列可以具有位权重1、2、4、8、8、16、32、64、128、128、256...等等。由此可见,由于在转换器内设置附加位,一些位权重被重复。
有利地,转换器阵列还包括“负”位权重,其提供从不正确判定中恢复的能力以保持位。在开关电容器技术中,仅通过将到那一个或每个电容器参考开关的连接取反,就能够容易地产生负位权重。
根据本发明的第二方面,提供了一种用于输出N位结果的模数转换器,其中使用抖动产生器在位尝试期间在第M位的模数转换之前应用抖动,其中M<N,在第M位的转换之后去除所述抖动,以及其中所述转换器包括充分的冗余以在转换结束之前恢复到非抖动值。
根据本发明的第三方面,提供了一种操作模数转换器的方法,包括以下步骤:在第M位的转换之前向具有冗余的模数转换器应用抖动值,以及对第M位和随后的位的转换去除抖动,其中所述模数转换器具有充分的冗余以在去除抖动之后从抖动恢复。
附图说明
下面将参照附图以非限定性的示例方式描述本发明的实施例,其中:
图1示意地示出了模数转换器中的差分非线性误差的示例;
图2是示出差分非线性误差的图;
图3是比较示例转换器中的模拟输入值、结果以及误差值的表,其中最高位权重是9而不是其标称值8;
图4是比较模拟输入、数字结果以及误差的表,其中最高位实际权重是7而不是8;
图5是示意地示出构成本发明的第一实施例的模数转换器的电路图;以及
图6是示意地示出构成本发明的另一个实施例的模数转换器的示意图。
具体实施方式
理想地,模数转换器的传递特性应当是线性的。因此,如图1所示,数字代码XX001(XX代表靠前的位,其状态与本讨论无关)跨过范围为从0.5到1.5个任意单位的输入电压Vin。类似的,设置的XX010应跨过范围为从1.5到2.5个单位的输入电压。每个数字代码应当跨过模拟域中的相同距离,即1个电压单位。然而,如图1所示,发生DNL误差,结果,代码XX011跨过范围为从2.25到4.25个单位的输入,而不是应当跨过的2.5到3.5个单位。这意味着Vin>1.5且Vin<2.5的范围内的一些值将被正确地转换为XX010,而该范围内的一些值将被不正确地转换为XX011。在本示例中,代码XX100丢失,代码XX101跨过4到5.5个单位的范围。图1中所示的随后的代码跨过它们的正确范围。
当讨论DNL误差时,使用一致的命名法是有用的。这一点将参照图2进行讨论。图2示出一系列与模拟输入电压相对的数字输出代码。在本示例中,假设第一输出代码,代码1,正好跨过其1LSB的正确范围,因而其DNL误差为0。下一代码,代码2,仅跨过其应当跨过的模拟输入范围的一半,因而,其DNL误差为-0.5LSB。第三个代码,代码3,跨过太大的范围,在本示例中跨过等价于1.5LSB的范围,所以其DNL误差是+0.5LSB。第四个代码,代码4,仅跨过等价于0.25LSB的范围,因而其DNL误差是-0.75LSB。第五个代码丢失,因而其DNL误差是-1。第六个代码,代码6,跨过1LSB的正确距离,所以其DNL误差=0,尽管可见此代码从其期望电压范围偏移了1.75LSB。
定义了用于描述DNL误差的命名法之后,值得考虑它们如何在逐次逼近例程SAR模数转换器中发生。逐次逼近算法涉及使用模拟比较器将采样模拟值与一组尝试“权重”相比较。首先用最大权重与采样值相比较(尝试)。如果该权重大于采样模拟值,则被拒绝,而如果小于则被保持。接着以相同方式尝试下一最大权重,从最大权重到最小权重重复该处理。权重通常是二进制加权。
由于在尝试位权重中制造误差,导致DNL误差上升。在SAR转换器中,最终结果是保持的位权重之和。例如,我们可以考虑简单的4位转换器的情况,其中位权重之间的理想相对权重将是8、4、2和1。现在假设权重应是8的最高位实际权重是9.0。如果要转换的模拟值是8.9,那么第一次将被拒绝,因为尝试的为9.0的实际权重大于为8.9的输入值。随后全部的位权重将被保持。转换的结果将为4+2+1=7。该特定转换器对为8.9的输入的理想值可能是8,因此在转换结果中将存在1LSB的误差。图3列出了针对一个范围内的模拟输入的转换结果和误差,其中LSB的实际权重是9。可见,产生大大超过1LSB的明显误差。
在模拟输入为8以下时,误差在0到1的范围内指示正确转换。在输入为8以上时,误差在1到2的范围内。对于均匀间隔的输入,结果为7的次数是两倍这一事实指示转换器在为7的代码具有1LSB的DNL误差。
图4示出针对最高位权重是7而不是8的情况下的转换结果。对于模拟输入6.9,转换器正确地给出结果6。对于模拟输入7.1,具有实际权重7的MSB被保持,给出为8的代码。因此可见为7的代码完全丢失。
为了实现上述示例中的代码完全丢失,位权重必须具有为-1LSB的误差。为此,上述MSB(标称地具有权重8)需要具有12.5%的误差。对于在下一位发生的LSB误差,需要发生25%的位权重误差,而对于位2(具有为2的标称权重)的-1LSB误差,需要50%的位权重误差。因此可见更高位比较小的较低位更容易发生能够产生丢失代码的误差。
发明人意识到该结果可以用于改善应用到模数转换器的抖动处理,使得仅在转换最高位期间应用抖动,因而不需要从转换结果中减去任何随机/抖动值。消除了提供附加计算逻辑电路来进行减法的需要,并且还去除了与数字减法相关联的时间延迟,因而与现有技术相比是有利的。
在本发明的实施例中,在进行一些主要的、即更高位代码/位权重的转换之前或同时,用随机量偏移或抖动模拟输入。当进行了能够造成不可接受的误差的位尝试时,去除抖动,使得在转换结束前去除抖动对最终结果的全部数值贡献,同时还具有抹平可能提高DNL误差的临界判定(criticaldecision)的效果。因此,在转换结束时不存在需要从转换结果减去的抖动偏移,由此避免现有技术中的处理开销。
在通常的二进制加权的转换器中,在转换期间减去或加入随机偏移将不可避免地导致转换误差。为了避免这一点,在位权重中需要一些冗余,以允许转换器从转换期间发生的偏移变化中“恢复”。所述冗余能够通过利用进制(radix)小于2的数模转换器或包括一个或更多个冗余位来实现。冗余位通常是附加到正常的二进制加权位的位。例如,在8、4、2、1系列中的突出位是冗余位。具有冗余的DAC的更广泛(但不一定完整)的定义是一种全部权重或位的值之和大于2N-1的DAC,其中N是最终二进制加权输出字的位的数量。由此,对于4位的DAC,N=4,2N-1=15,因此其中位权重之和大于15的转换器将呈现冗余。
适应去除抖动偏移所需要的最小冗余量对应于应用的抖动偏移的范围。例如,如果在早期的位尝试之前或期间引入的随机抖动偏移值具有2、1以及0的值,那么为了去除原始抖动偏移,在转换结束之前将需要添加相应的-2、-1或0的偏移。为了使得转换器仍然实现正确结果,在抖动被去除之后,需要最少至少2LSB的冗余。在具有双极抖动的转换器中,随机抖动偏移可以是2、1、0、和-1。那么,冗余必须覆盖2到-1的范围,这可以通过权重为+2的冗余位和另一个权重为-1的冗余位来实现。
可见,本发明仅工作于具有冗余的转换器,在该转换器中各个位不直接对应于传统的二进制加权的转换器的输出所要求的正常的二进制位。结果,提供加法器来将全部保持位的位权重相加到一起,以将转转器阵列的输出转换为二进制加权的结果。
在很多转换器中添加了冗余以允许转换器在不能完善解决DAC时正确地运行。数字校正的转换器也需要冗余来避免DNL误差。由于以上或其它原因,在很多转换器中需要的冗余量很可能大大超出这里建议的抖动方案中在转换期间从偏移变化恢复而需要的冗余量。结果,很可能不需要附加的冗余来实现该新抖动方案。
抖动可以利用通过线性反馈移位寄存器提供的伪随机产生器与数模转换器一起来产生。该转换器可以耦合到模数转换器的主阵列中,例如耦合到开关电容器阵列中,或模数转换器阵列分割为子阵列。然而,当模数转换器利用开关电容器阵列实现时,那么可以通过修改阵列的控制将抖动直接引入阵列。还可以或者通过改变单端转换器中的比较器参考电压,或者通过利用比较器的附属输入以略微扰动比较器的判定阈值,将抖动直接引入。这一类似于利用有时在比较器中设置的偏移补偿端子的技术能够与单端和差分驱动的比较器一起使用。
图5示意地示出了构成本发明的实施例的开关电容器数模转换器的简化版本。模数转换器包括第一开关电容器阵列,总体上用10表示,用作数模转换器,并且根据本领域技术人员使用的命名法可被认为是P-DAC。对于全差分比较器,相同的阵列可以形成N-DAC,并可以连接到比较器22的反相输入端20。P-DAC10连接到比较器22的非反相输入端24。
在该示例中P-DAC10以分割阵列实现,包括主阵列30和经由耦合电容器34连接到主阵列的子阵列32。子阵列包括电容器C1到C4,对阵列的总权重具有1、2、4和4任意权重的贡献。主阵列的电容器C6、C7和C8分别具有8、16和32任意单位的相对权重。子阵列的使用允许电容器之间的相对缩放,例如可以直接保持C1到C8,而无需物理地将C8做成大小是C1的32倍。该技术对本领域技术人员是公知的,不需要进一步描述。每个电容器,C1到C8,具有两个板,在本领域中已知是“顶板”和“底板”,C6、C7和C8的顶板直接连接到比较器22,电容器C1到C4的顶板也连接到比较器22,但此时经由耦合电容器34。每个电容器C1到C8的底板均经由相应的开关连接到Vref+、Vref-或者Vin。在本示例中,最低位用电容器C1表示,可以使用开关S1将C1的底板连接到Vref-,而使用开关S2将C1的底板连接到Vref+。开关S1和S2以反相位驱动,使得它们从不同时都闭合(导通)。类似地,表示次最低位(B1)的C2与开关S3和S4关联,在子阵列中以此类推。在主阵列30中,略微不同,电容器C5是所谓的“采样电容器”,包括它仅仅是为了避免因为选择以分割的阵列实现开电容器阵列而引入的增益误差。电容器C6、C7和C8用于在模数转换中进行位尝试,还用作采样电容器。因此,代表位4的C6具有与其关联的3个开关,即开关S11、S12和S13。在本示例中,S11用于将C6的底板连接到Vref-,S13用于将电容器C6的底板连接到Vref+,以及S12用于在采样期间将电容器C6的底板连接到Vin。提供了分别与电容器C7和C8关联的类似开关。
在现有的即没有抖动的转换器的采样阶段中,在采样期间S12、S15和S18将闭合,在采样期间S11、S13、S14、S16、S17和S19将打开。此外,S1、S3、S5、S7和S9将闭合,S2、S4、S6、S8将打开。因为提供了采样电容器,S10也将闭合,S9将打开。在该场景中,闭合意味着导通,打开意味着高阻抗。在采样阶段,另一开关S20也将闭合。通过打开S20结束采样。
如果系统设计者例如认为任何显著的DNL误差仅有可能与主阵列30中设置的最高位权重的电容器C6、C7和C8相联系地发生,那么在对应于位B4、B5和B6的C6、C7、C8的转换期间,或至少在位B4的转换期间可以提供抖动。假设设计者选择为位B4、B5和B6的转换添加抖动。为此,在开关S20打开之后,伪随机抖动电路40产生2位的抖动字,用于控制与电容器C1和C2关联的开关。所述抖动字被传递到控制逻辑电路42,控制逻辑电路42按照本领域技术人员已知的方式控制开关位置,以进行SAR转换。来自抖动电路40的值改变针对C1和C2的开关位置,使得如果抖动位D0被置位,那么开关S2闭合而开关S1打开,而如果抖动位D1被置位,那么开关S4闭合而S3打开。采样阶段完成之后,开关状态的变化造成比较器22的非反相输入端24出现的电压略微改变。接着按照正常方式进行位B6、B5和B4的位尝试。在确定这些位之后,与电容器C1和C2相关联的开关被切换回正常状态,即C1和C2的底板被切换回Vref-,使得数模转换处理能够以正常方式继续。按照正常方式进行剩余的位尝试B0、B1、B2和B3,通过将所保持的位、包括冗余位B3的权重相加确定最终结果。
在本处理中,以传统方式进行对B0到B6的位尝试,即,被尝试的位,例如最高位使其底板暂时连接到Vref+,比较器的非反相输入端24出现的电压与反相输入端出现的电压相比较,如果非反相输入端24的电压超过反相输入端的电压,那么该位被丢弃,否则被保持。接着,任何更高位的状态保持在通过其各自的位尝试确定的尝试状态的同时,对下一位进行尝试。
可见这一方案允许开关电容器阵列执行采样、转换以及抖动功能。尽管对于最高位即B4、B5和B6的位尝试期间描述为抖动值保持恒定,但是实际上在此期间抖动可以变化。这允许对临界判定阈值进一步移位,因此伴随着DNL误差相继的改善允许进一步抹平这些判定。
在以上的示例中,通过将抖动电容器从获取阶段的固定状态切换到早期位尝试期间的随机状态,在早期位尝试中应用抖动。还能够通过将抖动电容器在获取阶段设定到其随机状态,接着在早期位尝试期间将其切换到固定状态或可想到的进一步的抖动状态,对早期位尝试施加抖动。接着在转换结束之前,抖动电容器需要切换回原始获取抖动状态。该方案能够工作,因为仅当抖动电容器在早期位尝试期间从其采样抖动状态切换时出现需要的DAC电压的随机偏移或扰动。在转换结束之前,抖动电容器返回其原始状态,因此扰动被去除。在一些实施例中,所选的电容器能够在获取阶段被设定到抖动状态,接着在早期位尝试被设定到固定状态或进一步的抖动状态,然后不同的电容器用于在转换结束之前在DAC值中去除应用的随机偏移。然而,这些方案不具有如图5所示的实施例的优点,其中不需要附加的电容器来应用抖动。
如果如图6所示,模数转换器是单端的,那么能够向比较器22的反相输入端20处出现的电压应用扰动方向。在该方案中,可以直接从伪随机抖动电路40驱动附加的抖动DAC50。或者,与利用数字域的装置不同,元件上的热噪声也可以被放大、保持和采样,以在需要抖动的位尝试期间向反相输入端20提供真实的随机值。接着对于剩余的较低位的位尝试,将反相输入端连接到地或Vref-。这可能需要包括双极冗余,该双极冗余可以通过提供进一步的冗余位来引入,例如再一个C4的实例、但可选地具有不同的权重,其中与图6所示的S7和S8相比,默认连接开关S7和S8被反向。
尽管为了简化,本发明是针对低分辨率转换器描述的,但是本发明也可应用于高分辨率转换器,例如12、14和16位转换器。例如在12位转换器中,在转换比如前8或9位期间应用抖动,尽管这由设计者斟酌而定,并且抖动可以保持更长或被更早地去除。
因此能够提供一种模数转换器,其具有改善了的DNL误差,而没有增加转换时间或需要提供附加的板上电路的开销,该附加的板上电路用于重新计算输出值来去除在转换处理期间向转换器应用的模拟抖动值的数字等价。

Claims (19)

1.一种模数转换器,包括:
具有冗余的转换引擎;
抖动装置,用于向转换引擎应用抖动;以及
控制器,适用于操作所述转换引擎来进行对模拟输入的逐次逼近转换,其中在作为模数转换一部分的位尝试完成之前从转换引擎去除所述抖动,其中抖动用于改善模数转换器的动态非线性。
2.如权利要求1所述的模数转换器,其中所述转换引擎包括具有冗余的开关电容器阵列。
3.如权利要求2所述的模数转换器,其中所述开关电容器阵列具有冗余位权重。
4.如权利要求3所述的模数转换器,其中所述开关电容器阵列具有正和负的位权重。
5.如权利要求2所述的模数转换器,其中所述开关电容器阵列的至少一个电容器用于应用抖动。
6.如权利要求5所述的模数转换器,其中每一个用于应用抖动的电容器仅在位尝试是在测试与提供抖动的电容器相比具有更高位权重的电容器时应用抖动。
7.如权利要求1所述的模数转换器,其中在对要转换的模拟输入进行采样之后向所述转换引擎应用抖动。
8.如权利要求1所述的模数转换器,其中在对要转换的模拟输入进行采样期间预设定所述抖动。
9.如权利要求1所述的模数转换器,其中在转换期间所述抖动在第一和第二非零值之间改变。
10.如权利要求1所述的模数转换器,其中提供用于向所述转换引擎供应抖动的数模转换器。
11.如权利要求1所述的模数转换器,其中抖动提供到所述转换引擎的比较器。
12.如权利要求11所述的模数转换器,其中所述抖动是在测试位权重期间应用到所述比较器的随机或伪随机电压,所述位权重的等价值比抖动电压值大。
13.如权利要求1所述的模数转换器,其中仅在转换处理的多个位中较高的多个位的转换期间由所述抖动装置应用伪随机或随机抖动,以改善所述模数转换器的动态非线性。
14.一种用于输出N位结果的模数转换器,所述转换器包括抖动产生器,用于在位尝试期间在第M位的转换之前应用抖动,其中M<N,以及其中所述转换器包括充分的冗余以在转换结束之前将转换结果恢复到与不应用抖动而将产生的值对应的值,其中抖动用于改善模数转换器的动态非线性。
15.一种操作模数转换器的方法,包括以下步骤:
在第M位的转换之前向具有冗余的模数转换器应用抖动,以及对第M位和随后的位的转换去除抖动,其中所述模数转换器具有充分的冗余以在去除抖动之后从抖动恢复,其中抖动用于改善模数转换器的动态非线性。
16.如权利要求15所述的方法,其中所述抖动是通过在模数转换的采样阶段期间改变与开关电容器阵列中的至少一个电容器的连接而应用的。
17.一种模数转换器,包括:
具有冗余的转换引擎;
抖动装置,用于向转换引擎应用抖动;以及
控制器,适用于操作所述转换引擎来进行对模拟输入的逐次逼近转换,其中在模数转换完成之前去除所述抖动,所述转换引擎包括具有冗余的开关电容器阵列,每一个用于应用抖动的电容器仅在位尝试是在测试与提供抖动的电容器相比具有更高位权重的电容器时应用抖动,其中抖动用于改善模数转换器的动态非线性。
18.一种模数转换器,包括:
具有冗余的转换引擎;
抖动装置,用于向转换引擎应用抖动;以及
控制器,适用于操作所述转换引擎来进行模拟输入的逐次逼近转换,其中在模数转换完成之前去除所述抖动,以及其中在转换期间所述抖动在第一和第二非零值之间改变,其中抖动用于改善模数转换器的动态非线性。
19.一种模数转换器,包括:
具有冗余的转换引擎;
抖动装置,用于向转换引擎应用抖动;以及
控制器,适用于操作所述转换引擎来进行模拟输入的逐次逼近转换,其中在模数转换完成之前去除所述抖动,以及其中将抖动提供到所述转换引擎的比较器,其中抖动用于改善模数转换器的动态非线性。
CN200780037575.9A 2006-10-10 2007-09-26 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器 Active CN101523727B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US85053006P 2006-10-10 2006-10-10
US60/850,530 2006-10-10
US11/712,879 2007-03-01
US11/712,879 US7663518B2 (en) 2006-10-10 2007-03-01 Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity
PCT/US2007/020744 WO2008045208A1 (en) 2006-10-10 2007-09-26 Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity

Publications (2)

Publication Number Publication Date
CN101523727A CN101523727A (zh) 2009-09-02
CN101523727B true CN101523727B (zh) 2016-05-18

Family

ID=38737416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780037575.9A Active CN101523727B (zh) 2006-10-10 2007-09-26 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器

Country Status (5)

Country Link
US (1) US7663518B2 (zh)
EP (1) EP2062363B1 (zh)
JP (1) JP4795468B2 (zh)
CN (1) CN101523727B (zh)
WO (1) WO2008045208A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182402B1 (ko) * 2008-11-19 2012-09-13 한국전자통신연구원 순차 접근 아날로그-디지털 변환기
JP5440758B2 (ja) * 2009-05-07 2014-03-12 セイコーエプソン株式会社 A/d変換回路、電子機器及びa/d変換方法
JP2011041231A (ja) * 2009-08-18 2011-02-24 Renesas Electronics Corp 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
US8319673B2 (en) * 2010-05-18 2012-11-27 Linear Technology Corporation A/D converter with compressed full-scale range
EP2388923B1 (en) * 2010-05-21 2013-12-04 Stichting IMEC Nederland Asynchronous digital slope analog-to-digital converter and method thereof
US8477052B2 (en) * 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
WO2013099114A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 逐次比較型ad変換器およびノイズ生成器
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
JP5549824B2 (ja) * 2013-07-01 2014-07-16 セイコーエプソン株式会社 A/d変換回路、電子機器及びa/d変換方法
JP5904240B2 (ja) * 2014-07-30 2016-04-13 セイコーエプソン株式会社 A/d変換回路、電子機器及びa/d変換方法
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
TWI584599B (zh) * 2015-11-11 2017-05-21 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器之測試方法及測試電路
US9553599B1 (en) 2016-02-08 2017-01-24 Analog Devices, Inc. Techniques for reducing offsets in an analog to digital converter
US9571114B1 (en) * 2016-02-09 2017-02-14 Analog Devices, Inc. SAR ADC performance optimization with dynamic bit trial settings
CN108988860B (zh) * 2017-05-31 2022-08-09 深圳市中兴微电子技术有限公司 一种基于sar adc的校准方法及sar adc系统
US10062450B1 (en) * 2017-06-21 2018-08-28 Analog Devices, Inc. Passive switched capacitor circuit for sampling and amplification
US10116322B1 (en) * 2017-12-01 2018-10-30 Raytheon Company Rail adaptive dither
EP3496274A1 (en) * 2017-12-05 2019-06-12 Nxp B.V. Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance
DE102018131039B4 (de) * 2017-12-06 2021-09-16 Analog Devices, Inc. Mehreingangs-datenwandler unter verwendung von codemodulation
US10505561B2 (en) 2018-03-08 2019-12-10 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US10516408B2 (en) 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10333543B1 (en) * 2018-05-10 2019-06-25 Analog Devices Global Unlimited Company Analog-to-digital converter with noise-shaped dither
US10447289B1 (en) * 2018-06-15 2019-10-15 Analog Devices, Inc. Analog-to-digital converter noise reduction techniques
US10693483B1 (en) 2019-08-16 2020-06-23 Analog Devices International Unlimited Company Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters
JP7396845B2 (ja) 2019-09-25 2023-12-12 旭化成エレクトロニクス株式会社 逐次比較ad変換器
US10790842B1 (en) 2019-10-31 2020-09-29 Infineon Technologies Ag System and method for a successive approximation analog-to-digital converter
CN111555753B (zh) * 2020-06-08 2020-12-18 上海奥令科电子科技有限公司 信号处理方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297614A (zh) * 1998-04-20 2001-05-30 艾利森电话股份有限公司 采用逐次逼近原理的模数转换器
US7015853B1 (en) * 2005-03-09 2006-03-21 Cirrus Logic, Inc. Data converter with reduced differential nonlinearity

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010339A (en) 1990-04-02 1991-04-23 Grumman Aerospace Corporation Ultra linear spectroscopic analog-to-digital converter
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
US6172629B1 (en) * 1998-02-19 2001-01-09 Lucent Technologies Inc. Multistage analog-to-digital converter employing dither
US6404364B1 (en) * 2000-08-24 2002-06-11 Agere Systems Guardian Corp. Multistage converter employing digital dither
US6515611B1 (en) * 2001-11-06 2003-02-04 Agere Systems Inc. Multistage analog-to-digital converter with amplifier component swapping for improved linearity
US6970120B1 (en) * 2004-06-12 2005-11-29 Nordic Semiconductor Asa Method and apparatus for start-up of analog-to-digital converters
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
US7250880B2 (en) * 2005-03-21 2007-07-31 Analog Devices, Inc. Analog to digital converter
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
US7215267B1 (en) * 2005-12-19 2007-05-08 Cirrus Logic, Inc. Analog-to-digital converter with dither control
US7250080B1 (en) * 2006-09-06 2007-07-31 Tronox Llc Process for the manufacture of organosilicon compound-treated pigments
US7317411B1 (en) * 2006-09-21 2008-01-08 Cirrus Logic, Inc. Delta-sigma modulator having quantizer code pattern detection controlled dither

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297614A (zh) * 1998-04-20 2001-05-30 艾利森电话股份有限公司 采用逐次逼近原理的模数转换器
US7015853B1 (en) * 2005-03-09 2006-03-21 Cirrus Logic, Inc. Data converter with reduced differential nonlinearity

Also Published As

Publication number Publication date
US20080084340A1 (en) 2008-04-10
US7663518B2 (en) 2010-02-16
CN101523727A (zh) 2009-09-02
JP4795468B2 (ja) 2011-10-19
EP2062363A1 (en) 2009-05-27
WO2008045208A1 (en) 2008-04-17
EP2062363B1 (en) 2011-06-22
JP2010506535A (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
CN101523727B (zh) 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器
JP4875099B2 (ja) ディザを有するアナログ・ディジタル変換器
CN104917524B (zh) 模数转换器
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US8164504B2 (en) Successive approximation register analog-digital converter and method for operating the same
US8319675B2 (en) Analog-to-digital converter
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
CN109842415B (zh) 逐次逼近寄存器模数转换器和sar adc系统
TWI536748B (zh) 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
US20120154194A1 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
US20100109924A1 (en) Method and apparatus for digital error correction for binary successive approximation ADC
CN103227642A (zh) 逐次逼近寄存器模数转换器
CN103684459A (zh) 连续渐进式模拟数字转换器及其方法
CN113497626A (zh) 采用开关电容的信号转换电路
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
US20030197633A1 (en) Efficient data-directed scrambler for noise-shaping mixed-signal converters
WO2019138804A1 (ja) 逐次比較アナログデジタル変換器
JP4884518B2 (ja) アナログ−デジタル変換器
KR101986699B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
US20230261663A1 (en) Analog-to-digital converter circuit and semiconductor integrated circuit
Ye et al. A 12-bit SAR ADC using pseudo-dynamic weighting C-DAC for capacitor error calibration
CN113131940B (zh) 一种用于电容型逐次逼近模数转换器的电容排序电路
US20240097698A1 (en) Successive approximation register (sar) analog-to-digital converter (adc) with input-dependent least significant bit (lsb) size
CN117335804A (zh) 一种逐次逼近型模数转换器及终端设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant