CN103227642A - 逐次逼近寄存器模数转换器 - Google Patents
逐次逼近寄存器模数转换器 Download PDFInfo
- Publication number
- CN103227642A CN103227642A CN2013100378186A CN201310037818A CN103227642A CN 103227642 A CN103227642 A CN 103227642A CN 2013100378186 A CN2013100378186 A CN 2013100378186A CN 201310037818 A CN201310037818 A CN 201310037818A CN 103227642 A CN103227642 A CN 103227642A
- Authority
- CN
- China
- Prior art keywords
- digital
- analogue conversion
- reference value
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
公开了逐次逼近寄存器模数转换器以及用于数模转换的方法。该器件执行模数转换,其中减轻对参考值建立误差的要求,并且改善对源自电源、地以及正负参考值的噪声的免疫性。它包括将指定参考电平与模拟输入进行比较的比较器、其中应用单独的非对分查找方案的多个DAC子电路、以及控制参考值查找过程的数字控制逻辑电路。在不同的非对分查找算法之间不发生串扰。每个冗余方案局限于相应的DAC子电路并仅涵盖当前DAC中的参考电平。在数字域中实现非对分查找算法,并以查找步骤的数量为代价折中非对分查找步长以将冗余引入至参考电平。
Description
技术领域
本发明涉及逐次逼近寄存器模数转换器以及用于数模转换的方法。
背景技术
采用逐次逼近实现多种模数转换器(ADC)方法。在逐次逼近中,采用对分查找(binary search)算法,其中在大量循环期间将模拟电压与参考电压进行比较。在每个循环中,将模拟电压与参考电压进行比较以确定数字位值。如果输入电压大于参考电压,则将阶跃电压添加至当前参考电压。将新产生的电压用作用于下一个循环阶段的参考电压输入,用于更精确的比较。在对分查找的每个逐次循环中,通过将参考电压调整为在剩余的可能的电压范围内居中而将查找空间大致减半。以这种方式,采用逐次循环增加比较精度,以相同的模拟输入确定接下来的较低有效位。
在一种方法中,由数字逻辑电路控制数模转换器(DAC)以产生用于模拟电压范围的对分查找的参考值。为了针对N位逐次逼近寄存器(SAR)ADC实现N位分辨率,馈送至比较器输入的每个参考电平必须稳定在+/-0.5LSB误差内,其中“1.0LSB”被定义为“(VREFP-VREFN)/2N”,其为能够由“N位”ADC检测到的最小电压。来自在对分查找过程中采用的DAC的参考值的总建立时间决定SAR ADC转换速度,特别是在通过电阻器梯形网络组成DAC且通过动态锁存进行所述比较时。而且,多种干扰(如源自电源、地以及正负参考值的噪声)和实际比较器的有限增益会影响比较器操作,该有限增益限定在两个二进制状态之间进行输出摆动所需要的最小输入变化量(分辨率)。例如,比较器的输入可以在比较器作出所述决定的瞬间变化。结果,比较器输出变为错误极性,并且进一步改变接下来的对分查找方向并引入转换误差。
可以实现冗余以增强可靠性,使得能够修正比较器亚稳定误差(meta-stability error),并增加SAR ADC的速度和精度。冗余通过为每个模拟输入采用更多个比较器或附加查找步骤而在两个或更多个参考电平之间形成重叠。
在一些其它实施例中,多个比较器可以用来检查每个循环的较大的电压范围。例如,三个比较器可以用来将模拟输入与三个不同的参考电平(如“3/4VREF”,“1/2VREF”和“1/4VREF”)进行比较。这三个比较器产生三个数字输出“C3C2C1”。这三个数字号码由编码器进行编码以形成两位数字输出“D2D1”,如“00”或“01”或“10”或“11”。两个中间编码“01”和“10”涵盖当前查找步骤,其它两个编码“00”和“11”与邻近它的参考范围重叠,以引入冗余。然而,这三个比较器之间的等效于参考电平偏差的偏移失配引入潜在的线性误差。
作为采用更多个比较器的替换,还可以通过采用非对分查找方法形成冗余。非对分查找不同于常规对分查找算法,其中SAR ADC输出被表示为,
其中当“D(i)=1”时“S(i)”等于“1”,并且当“D(i)=0”时“S(i)”等于“-1”。
相反地,在一种广义的非对分算法中,ADC输出被表示为,
其中“P(i)”为查找步长并满足下述要求:
P(1)=2N-1 (3)
其中“M”为总查找步骤,通常“M>N”。通过采用非对分查找算法,第“i”个步骤中的冗余“Q(i)”被表示为等式5:
典型地,仅一种非对分查找算法应用于整个参考值查找过程,并且在LSB查找过程期间可以修改MSB。结果,可能引入附加的建立时间。
发明内容
多个示例性实施例涉及采用非对分查找算法的SAR ADC电路。可以针对不同等级的位有效值(bit significance),采用不同的DAC子电路进行非对分查找。在一种实施例中,提供了一种SAR ADC电路,包括DAC电路、比较器、多路复用器和控制电路。比较器具有连接至参考电压的第一输入端和连接至多路复用器的输出端的第二输入端。多路复用器的第一输入端连接至SAR ADC的模拟输入端,第二输入端连接至由DAC电路产生的参考值。DAC电路包括第一DAC子电路、第二DAC子电路和将第一DAC子电路连接至第二DAC子电路的开关阵列。所述DAC电路被配置为将参考电压输出至多路复用器的第二输入端。控制电路连接至DAC电路并被配置为控制比较器、多路复用器和DAC电路,以通过采用第一DAC子电路进行第一非对分参考值查找和采用第二DAC子电路进行第二非对分参考值查找而经过多次循环对模拟输入进行逐次逼近。
在一些实施例中,比较器的第一输入端和第二输入端通过对应的电容器分别连接至参考电压和多路复用器。例如,电容器的底板可以连接至多路复用器的输出端,电容器的顶板可以连接至比较器的第二输入端。
在另一个实施例中,提供了用于数模转换的方法。该方法包括两个顺序非对分参考值查找过程。采用第一DAC子电路,对输入值的第一位组进行第一参考值查找过程。在采用DAC子电路对第一位组进行DAC之后,采用第二DAC子电路,对输入值的第二位组进行第二参考值查找过程。第二位组与第一位组相比是较低有效的。
在一些实施例中,第一参考值查找过程包括执行将冗余引入至第一DAC子电路中的参考电平的第一非对分查找。第一非对分查找局限于第一DAC子电路中。第二参考值查找过程包括执行将冗余引入至第二DAC子电路中的参考电平的第二非对分查找。第二非对分查找局限于第二DAC子电路中。在第一参考值查找过程期间,未达到第二DAC子电路中的参考电平。在第二参考值查找过程期间,未达到第一DAC子电路中的参考电平。
在一些实施例中,控制电路被配置和设置为修正在第一非对分参考值查找和第二非对分参考值查找中出现的由参考值建立误差、比较器亚稳定效应和来自DAC子电路的参考值的噪声引起的误差。
将会认识到,在接下来的具体实施方式和权利要求中提出了多种其它实施例。
附图说明
考虑接下来结合附图的详细描述,可以更完整地理解各种示例性实施方式,在附图中:
图1为根据一个或更多个实施例配置的SAR ADC结构的框图;
图2为将单独的非对分查找算法用于不同的子DAC的SAR ADC的框图;
图3示出根据一个或更多个实施例进行的非对分查找ADC过程的流程图;
图4示出一个或更多个实施例中可以用来执行在方框304处的粗略查找的查找过程的流程图;
图5(a)为示出在常规对分查找中采用的查找步长和冗余的示例的表格;
图5(b)为示出在应用于粗略DAC的非对分查找方案和应用于精细DAC的另一个非对分查找方案中采用的查找步长和冗余的示例的表格;
图6(a)为示出具有和不具有误差的对分查找过程的示例的框图;以及
图6(b)示出具有和不具有误差的非对分查找过程的示例的框图。
具体实施方式
尽管本公开可修改成各种变型和替代形式,但在附图中已经以示例的方式示出其细节,并且将对示例进行详细描述。然而,应当理解,本发明不是要将本公开限制为所描述的特定实施方式。相反,本发明是要涵盖落入包括限定在权利要求中的多个方面的本公开的范围内的所有修改、等同物和替换。
一个或更多个实施例提供了采用可以在数字域中实现的非对分查找算法的SAR ADC电路。非对分查找算法可以帮助免除电阻性DAC输出建立误差要求,改善对参考值和电源噪声的免疫性,并以数字方式修正比较器的亚稳定问题。
在一种实施例中,N位SAR ADC包括比较器、二进制加权电阻性DAC和被配置为执行非对分查找算法的数字控制电路。二进制加权电阻性DAC分成多段。例如,二进制加权电阻性DAC可以包括参照图2更详细讨论的K位粗略电阻性DAC(RDAC)和(N-K)位精细RDAC。粗略DAC提供参考电平以确定“K”个最高有效位(MSB),精细RDAC提供参考电平以确定“L=N-K”个最低有效位(LSB)。在一种实施例中,粗略DAC电路包括2K-1个单位电阻器和被配置为将二进制符号转换为独热码(one-hotcode)的译码器电路,其中一次最多一位可以为高,并且每位表示符号。精细RDAC包括2L-1个单位电阻器和被配置为将二进制符号转换为独热码的译码器电路。二进制加权电阻性DAC的输出可以由多路复用器选择。例如,在一种实施方案中,2K-1单位电阻网络的一个输出端连接至多路复用器的第一输入端,2L-1单位电阻网络的一个输出端连接至多路复用器的第二输入端。
非对分查找以MSB开始并逐步进行到LSB。在MSB查找过程期间,精细RDAC与粗略DAC断开。精细RDAC的两个端子分别地连接至正参考值和负参考值。精细RDAC仅在需要确定“N-K”LSB时连接至粗略DAC。连接精细RDAC端子的节点由应用于粗略RDAC中的最后一个查找步骤的最后的参考电平决定。
应用于精细RDAC中的第一查找步骤的参考电平的建立时间决定SAR ADC转换时间。这是因为精细RDAC的两个端子处的电压可以在它们连接在粗略RDAC中之后改变,并且可能存在源自或吸入粗略和精细RDAC的电流。结果,在精细RDAC的第一个查找到的参考电平上产生电压尖脉冲。峰值电压的放电或充电路径可以包括,如,粗略RDAC中的单位电阻器以及精细RDAC的单位电阻器,和由开关阵列中的开关和物理连接引入的寄生电容器。同时,与粗略RDAC中的单位电阻相比,精细RDAC中的单位电阻大很多以减少非线性效应。应用于精细RDAC中的第一步骤的参考电平位于精细电阻器梯形网络的半点处。
更多的实施例之一增加针对更差的建立时间情况的冗余,并减少SARADC处理时间,同时维持线性特性。两种不同的非对分查找算法单独地应用于粗略RDAC和精细RDAC。提供至粗略RDAC的非对分查找方案仅对粗略RDAC中的参考电平形成冗余。提供至精细RDAC的另一个非对分查找方案仅对精细RDAC中的参考电平形成冗余。可以在采用粗略RDAC中的参考电平确定较低位的过程中修改由粗略RDAC中的参考电平确定的较高位。可以在精细RDAC的较低位的确定期间修改由精细RDAC中的参考电平确定的较高位。不存在两个DAC段之间发生的交叉修正。
在一些实施例中,在SAR DAC电路中仅包括一个比较器。这消除了比较器之间的偏移失配,否则这种偏移失配将导致附加的非线性误差。此外,可以降低功率要求和管芯尺寸。在一些实施例中,DAC被实施为使得DAC中的电阻式梯形网络仅由具有相同尺寸和相同值的单位电阻器构成。电阻器网络的匹配可以最佳达到10位分辨率。因为不存在由不同值/尺寸引起的失配,可以降低线性性能的退化。
图1示出根据一个或更多个实施例的、被配置为实施非对分查找方案的SAR ADC的框图。SAR ADC包括比较器、DAC和被配置为实施两种独立的非对分查找算法的控制电路。控制电路将DAC配置为执行两种独立的非对分查找算法。例如,这两种非对分查找算法可以将参考值查找分成在两个DAC子电路之间进行。例如,第一子DAC可以根据一种非对分查找算法对最高有效位(MSB)的有效组进行操作。第二子DAC可以根据第二种非对分查找算法对其余的最低有效位(LSB)进行操作。
多种实施例可以采用多个不同的电路实现多个元件(例如,DAC,控制逻辑电路等)。尽管不受此限制,但针对每次说明,主要参照如参照图2示出和讨论的具有多个子DAC的SAR ADC描述实施例和实例。
图2示出根据一个或更多个实施例的、被配置为执行非对分查找方案的N位SAR ADC。SAR ADC包括比较器、子DAC和被配置为执行两种独立的非对分查找算法的控制电路。子DAC包括K位粗略RDAC、L位精细RDAC和二者之间的开关阵列。粗略RDAC的两个端子分别连接至正参考值和负参考值。精细RDAC的两个端子在粗略RDAC的参考值查找过程期间连接至正参考值和负参考值,并在精细RDAC中的参考值查找过程期间经由开关阵列中的两个开关连接至粗略RDAC中的单位电阻器中的一个单位电阻器的两个端子。针对每个查找步骤,比较器将模拟输入(“ANA_IN”)与由DAC提供的参考电平进行比较,并且将比较器的输出馈送至数字逻辑电路。基于比较器输出的极性,在两种对分查找算法的控制下的逐次逼近寄存器产生至DAC的“N”位数字输出,以发送用于下一个查找步骤的参考电平。
图3示出根据一个或更多个实施例进行的非对分查找ADC过程的流程图。N位模数转换以在方框302处的模拟输入采样开始,随后是两种不同的非对分查找方案。在方框304处为“K”个最高有效位进行粗略K位DAC查找。当在决定方框306处已经完成粗略查找时,在方框308处为“L”个最低有效位(“N=K+L”)执行精细L位DAC查找。当在决定方框310处已经完成精细查找时,在方框312处输出数字值。
图4示出查找过程的流程图,该查找过程可以用来采用图2中示出的SAR ADC执行在图3的方框304处的粗略查找。在方框402处接收模拟输入(“ANA_IN”)。在第一步骤中,在方框404处将DAC设置为初始输入值(“DAC_ini”)。在方框406处将DAC的输出(“DACOUT”)与“ANA_IN”进行比较。如果在决定方框408处“CMPOUT”为“1”,则在方框410处将DAC设置为“DAC_ini”和步长“PC2”之和。否则,在方框412处将DAC设置为“DAC_ini”的值减去步长“PC2”。在每个后续查找步骤“Kj”(1<j<s)中,如果来自前一步骤的“CMPOUT”为“1”,则将步长“PC(j)”添加至前一DAC值。否则,从前一DAC值中减去“PC(j)”。将更新的DACOUT与“ANA_IN”进行比较(如,414)以产生新的“CMPOUT”。对于“K”位粗略RDAC,需要“KS”个查找步骤(“KS”>“K”)。“KS-K”个更多的步骤以相同的步长重复一些“K”个对分查找步骤,以实现冗余。由“KS-K”个更多的步骤针对第j个查找步骤实现的冗余被给出为
其中“QC(j)”为提供至第j个查找步骤的冗余,“PC(j+1)”为应用于第(j+1)个查找步骤的步长。“PC(j+1)”满足下述要求:
PC(1)=2K-1 (7)
其中“PC(1)”是应用于粗略RDAC的第一查找步骤的步长,“超范围”被定义为在(2N-1)范围之外的“LSB”的数量。
可以以类似于图4中示出的粗略查找过程的方式进行L位精细RDAC。对于“L”位精细RDAC,需要“LS”个查找步骤,并且“LS”大于“L”。在非对分查找过程中使用的“LS-L”个附加查找步骤形成一些参考电平的冗余。“L”位精细RDAC中的查找步长满足下述要求:
PF(1)=2L-1 (9)
其中“PF(1)”为应用于精细RDAC中的第一查找步骤的步长。由于精细RDAC中的“LS-L”个查找步骤而在每个参考电平引入的冗余被表示为:
其中“QF(j)”为第j个查找步骤的冗余范围,“PF(j+1)”为应用于第(j+1)个查找步骤的步长。
再次参照图2,一旦模数转换开始,则在称为“CSAMP”的采样电容器的底板上对模拟输入“ANA_IN”进行采样,该采样电容器的顶板在“2-1”多路复用器中的采样开关“SWIN”接通时连接至比较器的正输入端,并在开关“SWIN”断开直到“2-1”多路复用器中的控制参考路径(DAC输出)的另一个开关“SWREF”接通之前都保持连接。采用粗略RDAC进行MSB查找过程。在MSB查找过程期间,粗略RDAC中的电阻器阵列的端子(“A”和“B”),以及精细RDAC中的另一个电阻器阵列的两个端子(“C”和“D”)分别地连接至正参考值“VREFP”和负参考值“VREFN”。开关阵列中的所有开关都断开。由第一查找步骤提供的第一参考电平是粗略电阻器梯形网络的中点,其电压等于“(VREFP-VREFN)/2”。将采样电容器“CSAMP”从“VIN”充电至“(VREFP-VREFN)/2”。等于“(VREFP-VREFN)/2-VIN”的电压变化“ΔV1”耦合至比较器的正输入端。比较器将“ΔV1”与比较器的负输入端处的参考电压(例如,虚地)进行。如果比较器的输出变为“0”,则由粗略RDAC中的第二查找步骤提供的第二参考值为高于“(VREFP-VREFN)/2”的“(VREFP-VREFN)/4”。“(VREFP-VREFN)/4”为粗略RDAC中采用的非对分查找算法提议的第二查找步长“P(2)”。如果比较器的输出变为“1”,则由粗略RDAC中的第二查找步骤提供的第二参考值为低于“(VREFP-VREFN)/2”的“(VREFP-VREFN)/4”。随后将第二参考电压充电至采样电容器“CSAMP”的底板,这将那里的电压充电至“3(VREFP-VREFN)/4”或“(VREFP-VREFN)/4”。等于“3(VREFP-VREFN)/4-VIN”或“(VREFP-VREFN)/4-VIN”的电压变化“ΔV2”连接至比较器的正输入端以确定第二比较器输出极性。这个查找过程继续到第“(K+1)”个步骤。第“(K+1)”个步骤和随后的查找步骤复制第“K”个查找步骤。
图5(a)示出在常规对分查找中采用的查找步长和冗余的表格。图5(b)示出在应用于粗略RDAC的非对分查找方案和应用于精细RDAC的另一个非对分查找方案中采用的查找步长和冗余的表格。图5(b)示出用于“12位”SARADC中的“5位”粗略RDAC的非对分查找方案的示例。与图5(a)中示出的常规对分查找算法,图5(b)中示出的非对分查找方案将图5(a)(b)中给出的最后一个步骤,步骤5,重复一次并引入图5(b)中示出的步骤6。这将参考值查找模式从“16LSBC→8LSBC→4LSBC→2LSBC→1LSBC”(示出为图5(a))改变为“16LSBC→8LSBC→4LSBC→2LSBC→1LSBC→1LSBC”(示出为图5(b)),其中“LSBC=(VREFP-VREFN)/2K”被定义为粗略RDAC的一位分辨率。由于精细RDAC的两个端子(“C”和“D”)在精细RDAC中的参考值查找过程期间连接至粗略RDAC中的一个单位电阻器的两个端子,因此粗略RDAC中的一个“LSBC”涵盖精细RDAC中的电阻器梯形网络的整个参考值范围。对于12位SAR ADC,一个“LSBC”等同于“2(12-5)LSB=128LSB”,其中“LSB=(VREFP-VREFN)/212”为可以由12位ADC分辨的最小电压。因此,如果用单位“LSB”表示,则粗略RDAC查找过程中的查找步长“PC(1)”,“PC(2)”,“PC(3)”,“PC(4)”和“PC(5)”为“2048LSB”,“1024LSB”,“512LSB”,“256LSB”和“128LSB”。第6个查找步长“PC(6)”与第5个查找步长相同。它为“128LSB”。第6个查找步骤向之前查找的参考值引入冗余。根据等式6,第1个查找步骤获得的参考值的冗余为
QC(1)=-PC(1+1)+1+(PC(1+2)+PC(1+3)+PC(1+4)+PC(1+5))=-8LSBC+1LSBC+(4LSBC+2LSBC+1LSBC+1LSBC)=1LSBC=128LSB.
第2个查找步骤获得的参考值的冗余为
QC(2)=-PC(2+1)+1+(PC(2+2)+PC(2+3)+PC(2+4))=-4LSBC+1LSBC+(2LSBC+1LSBC+1LSBC)=1LSBC=128LSB.
第3个查找步骤获得的参考值的冗余为
QC(3)=-PC(3+1)+1+(PC(3+2)+PC(3+3))=-2LSBC+1LSBC+(1LSBC+1LSBC)=1LSBC=128LSB.
第4个查找步骤获得的参考值的冗余为
QC(4)=-PC(4+1)+1+PC(4+2)=-LSBC+1LSBC+1LSBC=1LSBC=128LSB.
第5和第6查找步骤未提供冗余。图5(b)中示出的非对分查找方案的“超范围”值为“1LSBC=128LSB”,因为“(16LSBC+8LSBC+4LSBC+2LSBC+1LSBC+1LSBC)-(25-1)LSBC=1LSBC”。
一旦粗略RDAC中的最后一个查找步骤结束,则已经决定由粗略RDAC提供的最终参考电平。例如,它是来自图2中示出的粗略电阻梯形网络中的节点“RT”的参考值。如果对应于最后一个参考电平的比较器输出为“0”,则精细RDAC中的电阻器梯形网络的两个端子(“C”和“D”)经由开关阵列中的两个开关“SWB0”和“SWRT”分别连接至节点“RB0”和节点“RT”。节点“RB0”高于“RT”并连接至单位电阻器“RI0”的一个端子,单位电阻器“RI0”的另一个端子连接至节点“RT”。如果对应于最后一个参考电平的比较器输出为“1”,则精细RDAC中的电阻器梯形网络的两个端子(“C”和“D”)经由开关阵列中的相应的开关“SWRT”和“SWB1”分别连接至节点“RT”和节点“RB1”。节点“RB1”低于“RT”并连接至单位电阻器“RI1”的一个端子,单位电阻器“RI1”的另一个端子连接至节点“RT”。精细电阻器梯形网络在“RT”和“RB0”/“RB1”之间细分电压降,该电压降为“1LSBC”并提供用于确定LSB的参考电平。
例如,在精细RDAC中的参考值查找过程期间,可以接通开关“SWB0”和“SWRT”以将精细RDAC的电阻器梯形网络的两个端子-“C”和“D”连接至节点“RB0”和节点“RT”。由精细RDAC中的第一查找步骤提供的第一参考电平为精细电阻器梯形网络的中点“MF”。将“MF”处等于“(VB0-VRT)/2=(VREFP-VREFN)/2K+1”的电压充电至采样比较器““CSAMP”的底板,在那里将电压改变至“(VB0-VRT)/2”。电压变化“(VB0-VRT)/2-VIN”连接至比较器的正输入端。类似于粗略参考值查找过程,比较器将“(VB0-VRT)/2-VIN”与虚地进行比较以确定第一输出的极性。如果比较器的针对第一查找步骤的第一输出为“1”,则由第一参考值查找提供的第一参考电压为“(VB0-VRT)/2>VIN”,并且由第二查找步骤提供的第二参考电平等于“(VB0-VRT)/2-PF(2)”。“PF(2)”为第二查找步长。如果比较器的针对第一查找步骤的第一输出为“0”,则第一参考电压等于“(VB0-VRT)/2<VIN”并且第二参考值等于“(VB0-VRT)/2+PF(2)”。
由接下来的查找步骤中的每一个查找步骤提供的接下来的参考电平中的每一个参考电平遵循与用来确定第二查找步骤中的第二参考电平一样的标准。例如,由第j个查找步骤提供的第j个参考电平在比较器的第(j-1)个输出为“0”时等于“V(j-1)+P(j)”,或者在比较器的第(j-1)个输出为“1”时等于“V(j-1)-P(j)”,其中“V(j-1)”为由第(j-1)个查找步骤提供的参考电压。这种查找过程继续,直到具有步长“PF(LS)”的第“LS”个步骤完成。由第“LS”个查找步骤提供的最后一个参考电平和模拟输入“VIN”之间的电压差在“11LSB”内。
图5(b)示出在精细RDAC中使用的非对分查找方案的示例。它基于具有5位粗略RDAC和7位精细RDAC的12位分辨率ADC。由第一查找步骤提供的第一步长为满足等式9的要求的“(VREFP-VREFN)/2K+1=1LSBC/2=64LSB”,其中“L=7”且“P(1)=64LSB”。第二查找步长为“PF(2)=18LSB”,代替在图5(a)中示出的常规对分查找过程中使用的“32LSB”。类似地,对于第3、第4、...第7个查找步骤,如图5(b)所示提供相应的查找步长“18LSB”,“9LSB”,“7LSB”,“4LSB”和“3LSB”,而不是图5(a)中示出的“16LSB”,“8LSB”,“4LSB”,“2LSB”和“1LSB”。在该实例中示出的精细RDAC采用的非对分查找方案中引入附加的查找步骤-第8、第9和第10步骤。将步长“2LSB”,“1LSB”和“1LSB”提供这三个步骤。在该非对分查找方案中使用的总查找步长等于满足等式10的要求的“64LSB+18LSB+18LSB+9LSB+7LSB+4LSB+3LSB+2LSB+1LSB+LSB=127LSB”,其中“L=7”且“2L-1=127LSB”。未包含“超范围”因子。基于之前的查找步长和用于每个之前的查找步骤的比较器输出,精细RDAC在数字逻辑电路中内置的非对分查找算法的控制下提供用于当前查找步骤的参考电平。例如,在第二查找步骤中,由精细RDAC提供的第二参考电压或者等于“64LSB-18LSB=46LSB”(当针对第一查找步骤的比较器输出为“1”时),或者等于“64LSB+18LSB=82LSB”(当针对第一查找步骤的比较器输出为“0”时)。三个附加查找步骤在该非对分查找过程中的引入将冗余提供至开始8个查找步骤。根据等式11,第1个查找步骤查到的参考值的冗余为
QF(1)=-PF(1+1)+1+(PF(1+2)+PF(1+3)+PF(1+4)+PF(1+5)+PF(1+6)+PF(1+7)+PF(1+8)+PF(1+9))=-18LSB+1LSB+(18LSB+9LSB+7LSB+4LSB+3LSB+2LSB+1LSB+1LSB)=28LSB.
第2个查找步骤获得的参考值的冗余为
QF(2)=-PF(2+1)+1+(PF(2+2)+PF(2+3)+PF(2+4)+PF(2+5)+PF(2+6)+PF(2+7)+PF(2+8))=-18LSB+1LSB+(9LSB+7LSB+4LSB+3LSB+2LSB+1LSB+1LSB)=10LSB.
第3个查找步骤获得的参考值的冗余为
QF(3)=-PF(3+1)+1+(PF(3+2)+PF(3+3)+PF(3+4)+PF(3+5)+PF(3+6)+PF(3+7))=-9LSB+1LSB+(7LSB+4LSB+3LSB+2LSB+1LSB+1LSB)=10LSB.
第4个查找步骤获得的参考值的冗余为
QF(4)=-PF(4+1)+1+(PF(4+2)+PF(4+3)+PF(4+4)+PF(4+5)+PF(4+6))=-7LSB+1LSB+(4LSB+3LSB+2LSB+1LSB+1LSB)=5LSB.
第5个查找步骤获得的参考值的冗余为
QF(5)=-PF(5+1)+1+(PF(5+2)+PF(5+3)+PF(5+4)+PF(5+5))=-4LSB+1LSB+(3LSB+2LSB+1LSB+1LSB)=4LSB.
第6个查找步骤获得的参考值的冗余为
QF(6)=-PF(6+1)+1+(PF(6+2)+PF(6+3)+PF(6+4))=-3LSB+1LSB+(2LSB+1LSB+1LSB)=2LSB.
第7个查找步骤获得的参考值的冗余为
QF(7)=-PF(7+1)+1+(PF(7+2)+PF(7+3))=-2LSB+1LSB+(1LSB+1LSB)=1LSB”;
第8个查找步骤获得的参考值的冗余为
QF(8)=-PF(8+1)+1+PF(8+2)=-1LSB+1LSB+1LSB=1LSB.
最后两个查找步骤不存在冗余。
对于每个模拟输入,SAR ADC的最后“N位”数字输出由“N位”加法器决定并且可以被表示为
其中“P(i)”为用于第i个查找步骤的查找步长;当“D(i)=1”时“S(i)”等于“1”,并且当“D(i)=0”时“S(i)”等于“-1”。“D(i)”由针对第i个查找步骤的的比较器输出限定。如果针对第i个查找步骤的比较器输出为“1”,(VREF(i)>VIN),则“D(i)”等于“0”。如果针对第i个查找步骤的比较器输出为“0”,(VREF(i)<VIN),“D(i)”等于“1”。“MS”是由粗略和精细参考值查找过程二者采用的总查找步骤。它等于“KS+LS”。“N位”加法器与参考值查找过程并行运行。它的初始“N位”输出“Dini<n-1:0>”被设置为“2N-1”,其为与粗略RDAC的第一查找步骤中的第一参考电平一致的整个数字范围的中点(如,参考值范围“VREFP-VREFN”的一半)。对于每个查找步骤,加法器将表示电压“P(i)”的以“LSB”为单位的数字编码“Bi”添加至当前“N位”输出“D步骤(i-1)<n-1:0>”,或从当前“N位”输出“D步骤(i-1)<n-1:0>”中减去“Bi”。例如,存在采用图5(b)中示出的非对分查找方案的12位ADC。SAR ADC中初始“12位”输出为数字编码“B0=2048”,其表示第一查找步长“P(1)=16LSBC=2048LSB”。如果第一步骤的比较器输出为“1”,则SAR ADC的“12位”输出“D步骤(1)<n-1:0>”通过添加表示第二查找步长“P(2)=8LSBC=1024LSB”的编码“B1=1024”获得,并变为“3072”。如果第一步骤的比较器输出为“0”,则SAR ADC的“12位”输出“D步骤(1)<n-1:0>”通过减去编码“B1”获得,并变为“1024”。在常规对分查找SAR ADC中,总共存在“N-1”个“N位”数字编码(对应于最后“N-1”个查找步骤)添加至与对分查找过程同步的初始输出“Dini<n-1:0>”或从初始输出“Dini<n-1:0>”中减去。然而,在非对分查找SAR ADC中,总共存在“MS-1”个“N位”数字编码添加至与非对分查找过程同步的初始输出“Dini<n-1:0>”或从初始输出“Dini<n-1:0>”中减去。通过,将“MS-1选择为大于N-1”以在参考电平之间引入冗余。
将粗略DAC的冗余方案与精细DAC的冗余方案分开的目的是基于每个参考值建立模式为每个查找步骤优化时隙划分,以最终降低ADC处理时间。DAC结构显示来自精细RDAC参考值梯形网络的中点并由精细DAC查找过程中的第一查找步骤决定的参考值需要最长的建立时间。这是因为建立时间由时间常数决定,该时间常数源自粗略和精细DAC二者中的单位电阻器构成的“RC”网络。建立时间还会受到寄生电容器的影响,该寄生电容器由开关阵列中的物理布线以及晶体管的栅源和栅漏重叠电容器“Cgs”和“Cgd”引入,该开关阵列将精细DAC中的参考值梯形网络连接至粗略DAC中的指定单位电阻器。每次接入节点(例如,图2中示出的节点“RT”和“RB0”)的位置改变时,必须将开关阵列中的寄生电容器“Cgs”和“Cgd”充电至目标电压电平。这可以通过从粗略参考至梯形网络中吸入或抽取电流而进行,并且粗略和精细DAC中的参考值网络必须采取“Tsettling_max”以重设至冗余范围。因此,固定接入节点“RT”和“RB0”并避免粗略RDAC中的参考电平在精细DAC参考值查找过程中被重新访问对于优化速度是关键的。将粗略DAC和精细DAC处理为两个单独的参考结构。将两个不同的非对分查找方案分别应用于两个参考结构中的每一个参考结构,这将粗略DAC中的非对分查找过程与精细DAC中的另一个非对分查找过程隔离。由粗略DAC的参考值查找过程中的早期查找步骤决定的MSB仅可以由粗略参考值查找过程中的接下来的查找步骤修改。由精细DAC的参考值查找过程中的早期查找步骤决定的LSB仅可以由精细DAC中的接下来的查找步骤修改。由粗略DAC确定的SAR位以及接入节点在精细DAC参考值查找过程期间固定。
同时,基于用于非对分查找算法的一般等式4和一般等式5,针对“第j个”查找步骤中提供的“第j个”参考电平的冗余范围可以被表示为
其中在下式的总和变为最小值时获得最大值Q(j)。
这在“j”等于1时发生,因为查找步长“P(i)”总是为正整数,并且
Q(1)=2N+超范围-(P(1)+2P(2)) (15)
是应用于任一非对分参考值查找过程中的第一参考电平的最大冗余。因此,代替采用在粗略DAC中采用的非对分查找方案,针对精细DAC开始第二种非对分查找过程将最大冗余提供给精细DAC中的第一查找步骤发送的参考电平。这增加对建立误差的容忍度并且因此减少在转换过重需要的最大建立时间。以这种方式,可以改善图2中提出的SAR ADC的处理速度。
图6(a)和图6(b)示出对分和非对分查找过程中的误差的处理。图6(a)示出针对5位SAR ADC的对分查找过程,图6(b)示出其中应用的非对分查找过程。图6(a)和图6(b)中的绿色虚线“LA”表示模拟输入电平。它位于第20个参考电平和第21个参考电平之间。具有箭头的蓝线“LB”说明没有误差的对分查找过程。具有箭头的红色虚线“LC”说明有误差的对分查找。线“LB”和线“LC”二者都从同一点即“电平16”开始。它们在开始两个查找步骤中经过相同的路径。由于在“电平20”处存在误差,在图6(a)中,线“LB”在一条路径中变为“电平22”并到达“电平21”,线“LC”变为“电平18”并达到“电平19”。由于线“LB”和线“LC”图示的两个查找路径不到达同一目标,因此不能修正对分查找过程中“电平20”处的误差,并且SAR ADC的最终数字输出是不正确的。
在图6(b)中图示的非对分查找过程中,线“LB”和线“LC”都达到同一目标“电平20”(由两个数字编码“101000”和“100111”表示),即使线“LB”和线“LC”在第3、第4和第5步骤中转到不同的路径。最终将这两个数字编码转换成SAR ADC的相同数字输出。在最后冗余步骤中已经修正由比较器亚稳定、参考值建立误差或诸如噪声之类的某种瞬时干扰引入的误差。
所述实施例被认为能够应用于用于模数转换的各种系统。考虑本说明书,其它方面和实施例对本领域技术人员将是明显的。所述实施例的多种电路和过程可以被实施为配置为执行软件的一个或更多个处理器,如专用集成电路(ASIC),或者被实施为可编程逻辑器件上的逻辑电路。预期的是,本说明书和所说明的实施例仅认为是示例,本发明的真实范围和精神由接下来的权利要求指明。
Claims (13)
1.一种逐次逼近寄存器模数转换器,包括:
比较器,该比较器具有连接至第一参考电压的第一输入端;
多路复用器,该多路复用器具有连接至比较器的第二输入端的输出端、连接至逐次逼近寄存器模数转换器的模拟输入端的第一输入端、和连接至第二参考电压的第二输入端;
数模转换电路,该数模转换电路具有第一数模转换子电路、第二数模转换子电路和将第一数模转换子电路连接至第二数模转换子电路的开关阵列,所述数模转换电路被配置和设置为将第二参考电压输出至多路复用器的第二输入端;和
控制电路,该控制电路连接至数模转换电路并被配置和设置为控制比较器、多路复用器和数模转换电路,以通过采用第一数模转换子电路进行第一非对分参考值查找和采用第二数模转换子电路进行第二非对分参考值查找而经过多次循环对模拟输入进行逐次逼近。
2.根据权利要求1所述的逐次逼近寄存器模数转换器,其中比较器的第一输入端经由第一电容器连接至第一参考电压。
3.根据权利要求1所述的逐次逼近寄存器模数转换器,其中多路复用器的输出端经由第二电容器连接至比较器的第二输入端。
4.根据权利要求3所述的逐次逼近寄存器模数转换器,其中第二电容器的底板连接至多路复用器的输出端,并且第二电容器的顶板连接至比较器的第二输入端。
5.根据权利要求1所述的逐次逼近寄存器模数转换器,其中:
第一数模转换子电路包括第一参考网络,第二数模转换子电路包括第二参考网络;第二参考网络通过开关矩阵与第一参考网络隔离;并且
控制电路被配置和设置为使得开关矩阵将第一非对分参考值查找中确定的第一参考网络的第一参考节点和第二参考节点分别连接至第二参考网络的正端子和第二参考网络的负端子。
6.根据权利要求1所述的逐次逼近寄存器模数转换器,其中控制电路被配置和设置为:
在逐次逼近的每个循环中确定查找步长;和
根据比较器的输出电压,将所确定的查找步长添加至第一数模转换子电路或第二数模转换子电路中存储的相应的值;或
根据比较器的输出电压,从第一数模转换子电路或第二数模转换子电路中存储的相应的值中减去所确定的查找步长。
7.根据权利要求1所述的逐次逼近寄存器模数转换器,其中控制电路被配置和设置为修正在第一非对分参考值查找和第二非对分参考值查找中出现的由参考值建立误差、比较器亚稳定效应和来自数模转换子电路的参考值的噪声引起的误差。
8.根据权利要求1所述的逐次逼近寄存器模数转换器,其中
第一数模转换子电路被配置和设置为进行粗略数模转换;并且
第二数模转换子电路被配置和设置为进行精细数模转换。
9.根据权利要求1所述的逐次逼近寄存器模数转换器,其中
第一数模转换子电路包括2K-1个单位电阻器和被配置为将二进制符号转换成独热码的译码器电路,所述2K-1个单位电阻器的每一个端子经由相应的开关连接至第一节点;
第二数模转换子电路包括2L-1个单位电阻器和被配置为将二进制符号转换成独热码的译码器电路,所述2L-1个单位电阻器的每一个端子经由相应的开关连接至第二节点;并且
第二多路复用器具有连接至第一节点的第一输入端和连接至第二节点的第二输入端以及连接至数模转换电路的输出端的输出端。
10.一种用于数模转换的方法,包括:
采用第一数模转换电路,对输入值的第一位组进行第一参考值查找过程;以及
在对第一位组进行数模转换之后,采用第二数模转换电路,对输入值的第二位组进行第二参考值查找过程,第二位组与第一位组相比是较低有效的。
11.根据权利要求10所述的方法,其中:
第一参考值查找过程包括执行将冗余引入至第一数模转换电路中的参考电平的第一非对分查找,第一非对分查找局限于第一数模转换电路中;
第二参考值查找过程包括执行将冗余引入至第二数模转换电路中的参考电平的第二非对分查找,第二非对分查找局限于第二数模转换电路中;
在第一参考值查找过程期间,未达到第二数模转换电路中的参考电平;以及
在第二参考值查找过程期间,未达到第一数模转换电路中的参考电平。
12.根据权利要求11所述的方法,其中:
第一非对分查找包括Ks个查找步骤,其中K个步骤进行常规对分查找且Ks-K个步骤重复所述K个步骤中的一个或更多个;
第二非对分查找包括Ls个查找步骤(Ls>L);并且
第二非对分查找的查找步骤的步长使得所述步长的总和等于第二数模转换电路的内部参考电平的数量,并且使得第一查找步骤提供的第一参考电平是第二数模转换中的参考值梯形网络的中点。
13.根据权利要求12所述的方法,其中在第二非对分查找中的每个步骤中采用的参考电平具有冗余,该冗余由下一个查找步长以及除下一个步长之外的接下来的步长的总和确定。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/363,255 US8633846B2 (en) | 2012-01-31 | 2012-01-31 | Successive approximation register analog to digital converter |
US13/363,255 | 2012-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103227642A true CN103227642A (zh) | 2013-07-31 |
CN103227642B CN103227642B (zh) | 2017-04-26 |
Family
ID=47435727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310037818.6A Expired - Fee Related CN103227642B (zh) | 2012-01-31 | 2013-01-31 | 逐次逼近寄存器模数转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8633846B2 (zh) |
EP (1) | EP2624458B1 (zh) |
CN (1) | CN103227642B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103716054A (zh) * | 2013-12-19 | 2014-04-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
CN104426549A (zh) * | 2013-09-11 | 2015-03-18 | 马克西姆综合产品公司 | 具有子adc校准的多步式adc |
CN104811203A (zh) * | 2015-05-19 | 2015-07-29 | 中国电子科技集团公司第二十四研究所 | 一种2bits per circle高速逐次逼近型模数转换器 |
CN105245232A (zh) * | 2015-11-10 | 2016-01-13 | 上海芯圣电子股份有限公司 | 一种逐次逼近模数转换器 |
CN105591650A (zh) * | 2015-12-18 | 2016-05-18 | 豪威科技(上海)有限公司 | 模数转换器及其自校正方法 |
CN105611459A (zh) * | 2014-11-19 | 2016-05-25 | 快捷半导体(苏州)有限公司 | 一种开关和检测电路以及相应的操作方法 |
CN106972859A (zh) * | 2017-02-24 | 2017-07-21 | 浙江大学 | 一种低功耗逐次逼近型模数转换器 |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
CN111052611A (zh) * | 2017-11-02 | 2020-04-21 | 微芯片技术股份有限公司 | 使用时基和电流源的模数转换器自测 |
CN111277270A (zh) * | 2020-03-22 | 2020-06-12 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077371B2 (en) * | 2012-10-31 | 2015-07-07 | Qualcomm Incorporated | Methods and apparatus for a successive approximation register analog-to-digital converter |
JP6036311B2 (ja) * | 2013-01-09 | 2016-11-30 | 株式会社ソシオネクスト | アナログ−デジタル変換回路及びアナログ−デジタル変換方法 |
US8928506B2 (en) | 2013-04-09 | 2015-01-06 | Maxlinear, Inc. | Successive approximation analog-to-digital converter (ADC) with dynamic search algorithm |
US9083376B2 (en) | 2013-04-25 | 2015-07-14 | Maxlinear, Inc. | Successive approximation register analog-to-digital converter |
CN103929178B (zh) | 2014-04-29 | 2017-02-08 | 中国电子科技集团公司第二十四研究所 | 逐次逼近模数转换器及其转换方法 |
US9495285B2 (en) | 2014-09-16 | 2016-11-15 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM) |
US9553570B1 (en) | 2014-12-10 | 2017-01-24 | Integrated Device Technology, Inc. | Crystal-less jitter attenuator |
US9455045B1 (en) | 2015-04-20 | 2016-09-27 | Integrated Device Technology, Inc. | Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM |
US9954516B1 (en) | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
US9590637B1 (en) | 2015-08-28 | 2017-03-07 | Integrated Device Technology, Inc. | High-speed programmable frequency divider with 50% output duty cycle |
US9847869B1 (en) | 2015-10-23 | 2017-12-19 | Integrated Device Technology, Inc. | Frequency synthesizer with microcode control |
US9614508B1 (en) | 2015-12-03 | 2017-04-04 | Integrated Device Technology, Inc. | System and method for deskewing output clock signals |
US10075284B1 (en) | 2016-01-21 | 2018-09-11 | Integrated Device Technology, Inc. | Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system |
US9852039B1 (en) | 2016-02-03 | 2017-12-26 | Integrated Device Technology, Inc | Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices |
US9859901B1 (en) | 2016-03-08 | 2018-01-02 | Integrated Device Technology, Inc. | Buffer with programmable input/output phase relationship |
US9553602B1 (en) * | 2016-03-21 | 2017-01-24 | Integrated Device Technology, Inc. | Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes |
US9692394B1 (en) | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
US9698787B1 (en) | 2016-03-28 | 2017-07-04 | Integrated Device Technology, Inc. | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use |
US9581973B1 (en) | 2016-03-29 | 2017-02-28 | Integrated Device Technology, Inc. | Dual mode clock using a common resonator and associated method of use |
US9954541B1 (en) | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
US9654121B1 (en) | 2016-06-01 | 2017-05-16 | Integrated Device Technology, Inc. | Calibration method and apparatus for phase locked loop circuit |
US10038453B1 (en) * | 2017-10-25 | 2018-07-31 | Texas Instruments Incorporated | Capacitor calibration |
US10447292B1 (en) * | 2018-08-27 | 2019-10-15 | Qualcomm Incorporated | Multiple-bit parallel successive approximation register (SAR) analog-to-digital converter (ADC) circuits |
US10911059B2 (en) * | 2019-03-13 | 2021-02-02 | Mediatek Inc. | Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method |
US10965300B1 (en) | 2020-06-12 | 2021-03-30 | Ciena Corporation | High bandwidth under-sampled successive approximation register analog to digital converter with nonlinearity minimization |
CN112751565B (zh) * | 2021-01-06 | 2024-02-09 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439898B1 (en) * | 2007-05-31 | 2008-10-21 | Analog Devices, Inc. | Parallel digital processing for reducing delay in SAR ADC logic |
US20100109924A1 (en) * | 2008-10-31 | 2010-05-06 | Korea Advanced Institute Of Science And Technology | Method and apparatus for digital error correction for binary successive approximation ADC |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465996A (en) * | 1981-03-03 | 1984-08-14 | Intersil, Inc. | High accuracy digital-to-analog converter |
US5252976A (en) * | 1990-07-26 | 1993-10-12 | Fujitsu Limited | Sequential comparison type analog-to-digital converter |
WO2007041378A1 (en) * | 2005-09-30 | 2007-04-12 | Cirrus Logic, Inc. | Calibration of a redundant number system successive approximation analog-to-digital converter |
DE102006029734B4 (de) | 2006-06-28 | 2014-02-06 | Lantiq Deutschland Gmbh | Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht |
US7924203B2 (en) * | 2009-06-12 | 2011-04-12 | Analog Devices, Inc. | Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter |
JP4884519B2 (ja) * | 2009-12-03 | 2012-02-29 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
-
2012
- 2012-01-31 US US13/363,255 patent/US8633846B2/en not_active Expired - Fee Related
- 2012-11-27 EP EP20120194365 patent/EP2624458B1/en not_active Not-in-force
-
2013
- 2013-01-31 CN CN201310037818.6A patent/CN103227642B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439898B1 (en) * | 2007-05-31 | 2008-10-21 | Analog Devices, Inc. | Parallel digital processing for reducing delay in SAR ADC logic |
US20100109924A1 (en) * | 2008-10-31 | 2010-05-06 | Korea Advanced Institute Of Science And Technology | Method and apparatus for digital error correction for binary successive approximation ADC |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104426549A (zh) * | 2013-09-11 | 2015-03-18 | 马克西姆综合产品公司 | 具有子adc校准的多步式adc |
CN103716054A (zh) * | 2013-12-19 | 2014-04-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
CN103716054B (zh) * | 2013-12-19 | 2017-04-05 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
CN105611459A (zh) * | 2014-11-19 | 2016-05-25 | 快捷半导体(苏州)有限公司 | 一种开关和检测电路以及相应的操作方法 |
CN105611459B (zh) * | 2014-11-19 | 2019-08-13 | 快捷半导体(苏州)有限公司 | 一种开关和检测电路以及相应的操作方法 |
CN104811203B (zh) * | 2015-05-19 | 2017-10-13 | 中国电子科技集团公司第二十四研究所 | 一种2bits per circle高速逐次逼近型模数转换器 |
CN104811203A (zh) * | 2015-05-19 | 2015-07-29 | 中国电子科技集团公司第二十四研究所 | 一种2bits per circle高速逐次逼近型模数转换器 |
WO2016183839A1 (zh) * | 2015-05-19 | 2016-11-24 | 中国电子科技集团公司第二十四研究所 | 一种2bits per circle高速逐次逼近型模数转换器 |
CN105245232A (zh) * | 2015-11-10 | 2016-01-13 | 上海芯圣电子股份有限公司 | 一种逐次逼近模数转换器 |
CN105591650A (zh) * | 2015-12-18 | 2016-05-18 | 豪威科技(上海)有限公司 | 模数转换器及其自校正方法 |
CN105591650B (zh) * | 2015-12-18 | 2019-01-18 | 豪威科技(上海)有限公司 | 模数转换器及其自校正方法 |
CN106972859A (zh) * | 2017-02-24 | 2017-07-21 | 浙江大学 | 一种低功耗逐次逼近型模数转换器 |
CN106972859B (zh) * | 2017-02-24 | 2019-12-13 | 浙江大学 | 一种低功耗逐次逼近型模数转换器 |
CN111052611A (zh) * | 2017-11-02 | 2020-04-21 | 微芯片技术股份有限公司 | 使用时基和电流源的模数转换器自测 |
CN111052611B (zh) * | 2017-11-02 | 2024-04-16 | 微芯片技术股份有限公司 | 使用时基和电流源的模数转换器自测 |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
CN111277270A (zh) * | 2020-03-22 | 2020-06-12 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
CN111277270B (zh) * | 2020-03-22 | 2023-05-23 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103227642B (zh) | 2017-04-26 |
EP2624458A3 (en) | 2014-04-16 |
EP2624458A2 (en) | 2013-08-07 |
EP2624458B1 (en) | 2015-05-13 |
US8633846B2 (en) | 2014-01-21 |
US20130194115A1 (en) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103227642A (zh) | 逐次逼近寄存器模数转换器 | |
CN101523727B (zh) | 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器 | |
US9912341B2 (en) | Data conversion with redundant split-capacitor arrangement | |
JP5946443B2 (ja) | 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ | |
US8766839B2 (en) | Reducing the effect of elements mismatch in a SAR ADC | |
US8537045B2 (en) | Pre-charged capacitive digital-to-analog converter | |
US9071265B1 (en) | Successive approximation analog-to-digital converter with linearity error correction | |
US20100109924A1 (en) | Method and apparatus for digital error correction for binary successive approximation ADC | |
EP3537608B1 (en) | Method of linearizing the transfer characteristic by dynamic element matching | |
CN104917524A (zh) | 模数转换器 | |
CN106899299B (zh) | 一种提高电阻电容型逐次逼近模数转换器sfdr和sndr的电容重构方法 | |
EP3447921B1 (en) | Hybrid successive approximation register analog to digital converter | |
EP1303048A1 (en) | An improved switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC) | |
US9496888B1 (en) | Asynchronous SAR ADC with binary scaled redundancy | |
EP3537609A1 (en) | Method of applying a dither, and analog to digital converter operating in accordance with the method | |
CN108880546B (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
JP6372102B2 (ja) | アナログデジタル変換回路 | |
US8749412B1 (en) | Anti-noise successive approximation analog to digital conversion method | |
CN106899300B (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
JP4428349B2 (ja) | デジタル/アナログ変換回路 | |
CN113938135B (zh) | 逐次逼近型模数转换器及校准方法 | |
Arafune et al. | Fibonacci sequence weighted SAR ADC algorithm and its DAC topology | |
US8390497B2 (en) | Method and circuit for encoding and transmitting numerical values from an analog-to-digital conversion process | |
US20050206546A1 (en) | Device and method for low non-linearity analog-to-digital converter | |
WO2019113772A1 (zh) | 用于模数转换的方法和模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170426 Termination date: 20210131 |