CN112350729A - 模数转换电路 - Google Patents

模数转换电路 Download PDF

Info

Publication number
CN112350729A
CN112350729A CN202011233397.0A CN202011233397A CN112350729A CN 112350729 A CN112350729 A CN 112350729A CN 202011233397 A CN202011233397 A CN 202011233397A CN 112350729 A CN112350729 A CN 112350729A
Authority
CN
China
Prior art keywords
analog
signal
conversion
sampling
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011233397.0A
Other languages
English (en)
Inventor
孙楠
仲易
刘佳欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202011233397.0A priority Critical patent/CN112350729A/zh
Publication of CN112350729A publication Critical patent/CN112350729A/zh
Priority to US17/513,016 priority patent/US11876528B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

本公开涉及一种模数转换电路，包括：并联的N个采样及转换模块，用于对N个通道的第一模拟信号同时采样并依次转换，输出第二模拟信号，其中，每个采样及转换模块包括并联的多个采样电容，N为大于1的整数；比较模块，连接到N个采样及转换模块，用于分别对第二模拟信号进行比较，得到比较信号；控制模块，连接到N个采样及转换模块和比较模块，用于对N个采样及转换模块进行控制，并根据比较信号输出转换后的数字信号。根据本公开的模数转换电路，实现多通道同步采样的功能的同时，还可以在采样电容上直接完成逐次逼近的转换功能，可以减少采样及转换模块的电荷损失，从而以较小的电路代价提高模数转换电路的能效。

Description

模数转换电路
技术领域
本公开涉及集成电路技术领域，尤其涉及一种模数转换电路。
背景技术
模数转换器(Analog-to-Digital Converter，ADC)是模拟系统与数字系统接口的关键部件，可实现模拟信号到数字信号的转换。逐次逼近型(Successive ApproximationRegister，SAR)模数转换器是一种高速高精度的ADC结构，其广泛应用于物联网、可穿戴设备、可植入医疗电子等领域。
逐次逼近型模数转换器(SAR ADC)包括采样保持电路、数模转换器(Digital-to-Analog Converter，DAC)、比较器(Comparator，COMP)和逐次逼近的逻辑电路等。SAR ADC采用二进制搜索算法，经过多个转换周期达到最终的转换结果。其通过比较采样保持电路采集到的模拟输入和数模转换器上的反馈值来决定每一个转换周期的数字输出码，利用该输出码来调整改变DAC上的反馈值使其逼近模拟输入值。
如图1所示，在某些应用场景中，SAR ADC包括N个采样通道，为了获得N路信号在同一时刻的信息，需要在同一时刻获取N个模拟输入Vin1-VinN的值并进行转换，最终得到对应的N个数字输出Dout1-DoutN。现有的技术方案或结构复杂且成本高昂，或结构简单但能效不足，影响模数转换的效果。因此，需要一种新型的模数转换电路来提高逐次逼近型模数转换器的能效。
发明内容
有鉴于此，本公开提出了一种模数转换电路，能够以较小的电路代价提高模数转换电路的能效。
根据本公开的一方面，提供了一种模数转换电路，包括：
并联的N个采样及转换模块，用于对N个通道的第一模拟信号同时采样并依次转换，输出第二模拟信号，其中，每个采样及转换模块包括并联的多个采样电容，N为大于1的整数；比较模块，连接到所述N个采样及转换模块，用于分别对所述第二模拟信号进行比较，得到比较信号；控制模块，连接到所述N个采样及转换模块和所述比较模块，用于对所述N个采样及转换模块进行控制，并根据所述比较信号输出转换后的数字信号。
在一种可能的实现方式中，，每个采样及转换模块还包括转换开关，所述转换开关一端连接所述多个采样电容，另一端连接到所述比较模块，其中，所述控制模块被配置为：
在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持；在模数转换阶段，控制所述N个采样及转换模块的转换开关轮流闭合，以使所述模数转换电路依次对所述N个通道的第一模拟信号进行模数转换。
在一种可能的实现方式中，所述模数转换阶段包括N个转换周期，其中，在所述模数转换阶段的第i个转换周期，所述控制模块控制第i个采样及转换模块的转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行多次模数转换，得到与所述第i通道的第一模拟信号对应的数字信号，1≤i≤N且i为整数。
在一种可能的实现方式中，所述模数转换电路还包括共享转换模块，包括并联的多个共享电容，用于对所述N个通道的第一模拟信号的量化余量信号进行转换。
在一种可能的实现方式中，所述N个通道的第一模拟信号包括单端信号或差分信号。
在一种可能的实现方式中，每个采样及转换模块的第一输入端输入对应通道的第一模拟信号，第二输入端输入第一控制信号，并在所述第一转换开关闭合时输出第二模拟信号；每个采样及转换模块包括U个第一采样电容、U组第一保持开关以及第一转换开关，U为大于或等于1的整数，每个第一采样电容的一端连接到所述第一转换开关，另一端连接到一组第一保持开关的一端，该组第一保持开关的另一端分别连接第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；所述比较模块的第一输入端输入所述第二模拟信号，第二输入端输入参考信号，输出端输出第一比较信号；所述控制模块的输入端输入所述第一比较信号，第一输出端输出转换后的第一数字信号，第二输出端输出第一控制信号。
在一种可能的实现方式中，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制所述N个采样及转换模块的第一转换开关断开；控制每个采样及转换模块的U组第一保持开关的开闭状态，以使所述采样及转换模块的U个第一采样电容的另一端连接对应的第一模拟信号。
在一种可能的实现方式中，在所述模数转换阶段的第i个转换周期，第i个采样及转换模块的第一转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换；针对所述第i个转换周期的第u次模数转换，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，1≤u≤U且u为整数；所述比较模块对所述第u次的第二模拟信号与参考信号进行比较，输出第u次比较的第一比较信号；在u<U时，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号；在u＝U时，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
在一种可能的实现方式中，在所述第i个转换周期开始时，所述第i个采样及转换模块根据所述第i通道的第一模拟信号输出初始的第二模拟信号；所述比较模块对所述初始的第二模拟信号与参考信号进行比较，输出初始的第一比较信号；所述控制模块根据所述初始的第一比较信号，输出第1次的第一控制信号。
在一种可能的实现方式中，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，包括：
在u>1时，根据所述第u次的第一控制信号，控制与第u个第一采样电容连接的一组第一保持开关的开闭状态，以使所述第u个第一采样电容的另一端连接电源电压VDD或接地GND，所述第u个第一采样电容的一端输出所述第u次的第二模拟信号。
在一种可能的实现方式中，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号，包括：
在所述第u次比较的第一比较信号为1时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端接地GND；在所述第u次比较的第一比较信号为0时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端连接电源电压VDD。
在一种可能的实现方式中，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，计算所述U次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
在一种可能的实现方式中，所述控制模块还被配置为：在模数转换阶段的第i个转换周期结束时，控制所述第i个采样及转换模块的U组第一保持开关以及第一转换开关的开闭状态，以便清除所述第i个采样及转换模块的U个第一采样电容上的电荷值。
在一种可能的实现方式中，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，所述共享转换模块包括并联的V个第一共享电容、V组第一共享开关以及第二转换开关，所述共享转换模块通过所述第二转换开关分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，其中，所述控制模块还被配置为：在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第二转换开关断开；在完成第U次模数转换后，控制所述第二转换开关闭合，所述控制模块根据第U次比较的第一比较信号，输出第1次的第二控制信号；将第U次的第二模拟信号作为量化余量信号，所述模数转换电路以逐次逼近的方式对所述量化余量信号进行V次模数转换。
在一种可能的实现方式中，所述控制模块的第三输出端输出第二控制信号，针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；在v<V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
在一种可能的实现方式中，所述共享转换模块的每个第一共享电容的一端连接到所述第二转换开关，另一端连接到一组第一共享开关的一端，该组第一共享开关的另一端分别连接电源电压VDD、地GND及预设直流电压中的一个，其中，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，包括：
根据所述第v次的第二控制信号，控制与第v个第一共享电容连接的一组第一共享开关的开闭状态，以使所述第v个第一共享电容的另一端连接电源电压VDD或接地GND，所述第v个第一采样电容的一端输出所述第U+v次的第二模拟信号。
在一种可能的实现方式中，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号，包括：
在所述第U+v次比较的第一比较信号为1时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接地GND；在所述第U+v次比较的第一比较信号为0时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接电源电压VDD。
在一种可能的实现方式中，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，以及所述共享转换模块的V个第一共享电容的权值，计算所述U+V次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
在一种可能的实现方式中，所述控制模块还被配置为：在所述模数转换阶段的第i个转换周期结束时，控制所述共享转换模块的V组第一共享开关以及第二转换开关的开闭状态，以便清除V个第一共享电容上的电荷值。
在一种可能的实现方式中，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，所述共享转换模块包括V个第一共享电容以及V组第一共享开关，所述共享转换模块分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，其中，所述控制模块还被配置为：
将第U次的第二模拟信号作为量化余量信号；在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，控制所述共享转换模块的V组第一共享开关的开闭状态，以逐次逼近的方式对第i通道的量化余量信号进行V次模数转换。
在一种可能的实现方式中，所述控制模块的第三输出端输出第二控制信号，在所述第i个转换周期的第U次模数转换结束时，所述第i个采样及转换模块输出第U次的第二模拟信号；所述共享转换模块根据所述第U次的第二模拟信号对V个第一共享电容充电；所述比较模块输出第U次的第一比较信号；所述控制模块根据第U次的第一比较信号，输出第1次的第二控制信号。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；在v＜V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
在一种可能的实现方式中，在所述N个通道的第一模拟信号包括差分信号时，每个采样及转换模块包括正向采样及转换单元和负向采样及转换单元，所述正向采样及转换单元包括并联的U个第二采样电容、U组第二保持开关以及第三转换开关，所述负向采样及转换单元包括并联的U个第三采样电容、U组第三保持开关以及第四转换开关，U为大于或等于1的整数，所述正向采样及转换单元的第一输入端输入对应通道的正向第一模拟信号，第二输入端输入正向第一控制信号，并在所述第三转换开关闭合时输出正向第二模拟信号到所述比较模块；所述负向采样及转换单元的第一输入端输入对应通道的负向第一模拟信号，第二输入端输入负向第一控制信号，并在所述第四转换开关闭合时输出负向第二模拟信号到所述比较模块；所述比较模块的第一输入端输入正向第二模拟信号，第二输入端输入负向第二模拟信号，输出端输出第二比较信号；所述控制模块的输入端输入所述第二比较信号，第一输出端输出转换后的第二数字信号，第二输出端输出正向第一控制信号，第三输出端输出负向第一控制信号；
其中，所述正向采样及转换单元的每个第二采样电容的一端连接到所述第三转换开关，另一端连接到一组第二保持开关的一端，该组第二保持开关的另一端分别连接正向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；
所述负向采样及转换单元的每个第三采样电容的一端连接到所述第四转换开关，另一端连接到一组第三保持开关的一端，该组第三保持开关的另一端分别连接负向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个。
在一种可能的实现方式中，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制N个正向采样及转换单元的第三转换开关及N个负向采样及转换单元的第四转换开关断开；控制每个正向采样及转换单元的U组第二保持开关的开闭状态，以使所述正向采样及转换单元的U个第二采样电容的另一端连接对应的正向第一模拟信号；控制每个负向采样及转换单元的U组第三保持开关的开闭状态，以使所述负向采样及转换单元的U个第三采样电容的另一端连接对应的负向第一模拟信号。
在一种可能的实现方式中，在所述模数转换阶段的第i个转换周期，第i个正向采样及转换单元的第三转换开关和第i个负向采样及转换单元的第四转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换；
针对所述第i个转换周期的第u次模数转换，所述第i个正向采样及转换单元根据所述第i通道的正向第一模拟信号及第u次的正向第一控制信号，输出第u次的正向第二模拟信号，1≤u≤U且u为整数；所述第i个负向采样及转换单元根据所述第i通道的负向第一模拟信号及第u次的负向第一控制信号，输出第u次的负向第二模拟信号；所述比较模块对所述第u次的正向第二模拟信号与所述第u次的负向第二模拟信号进行比较，输出第u次比较的第二比较信号；在u<U时，所述控制模块根据所述第u次比较的第二比较信号，输出第u+1次的正向第一控制信号和第u+1次的负向第一控制信号；在u＝U时，所述控制模块根据U次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
在一种可能的实现方式中，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容、V组第二共享开关以及第五转换开关，所述负向共享转换单元包括并联的V个第三共享电容、V组第三共享开关以及第六转换开关，V为大于或等于1的整数，所述正向共享转换单元通过所述第五转换开关分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元通过所述第六转换开关分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第五转换开关及所述第六转换开关断开；在完成第U次模数转换后，控制所述第五转换开关及所述第六转换开关闭合；所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；将第U次的正向第二模拟信号作为正向量化余量信号，第U次的负向第二模拟信号作为负向量化余量信号，所述模数转换电路以逐次逼近的方式对所述正向量化余量信号及负向量化余量信号进行V次模数转换。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
在一种可能的实现方式中，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容以及V组第二共享开关，所述负向共享转换单元包括并联的V个第三共享电容以及V组第三共享开关，V为大于或等于1的整数，所述正向共享转换单元分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在完成第U次模数转换后，所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；所述正向共享转换单元将第U次的正向第二模拟信号作为正向量化余量信号，所述负向共享转换单元将第U次的负向第二模拟信号作为负向量化余量信号；在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，输出第二控制信号控制所述正向共享转换单元的V组第二共享开关及负向共享转换单元的V组第三共享开关的开闭状态，以逐次逼近的方式对所述正向量化余量信号及所述负向量化余量信号进行V次模数转换。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
根据本公开的模数转换电路，通过设置包括多个采样电容的采样及转换模块，使得采样电容除了实现多通道同步采样的功能之外，还可以通过接收电路输出的控制信号在采样电容上直接完成逐次逼近的转换功能，可以减少采样及转换模块的电荷损失，从而以较小的电路代价提高模数转换电路的能效。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据相关技术的多通道模数转换系统的示意图。
图2示出根据相关技术的多通道同步模数转换电路的结构图。
图3示出根据相关技术的多通道同步模数转换电路的结构图。
图4示出根据本公开实施例的模数转换电路的示意图。
图5示出根据本公开实施例的模数转换电路的示意图。
图6示出根据本公开实施例的模数转换电路的示意图。
图7示出根据本公开实施例的模数转换电路的示意图。
图8示出根据本公开实施例的模数转换电路的示意图。
图9示出根据本公开实施例的模数转换电路的示意图。
图10示出根据本公开实施例的模数转换电路的示意图。
图11示出根据本公开实施例的模数转换电路的示意图。
图12示出根据本公开实施例的模数转换电路进行模数转换的流程图。
图13示出根据本公开实施例的模数转换电路进行模数转换的流程图。
图14示出根据本公开实施例的模数转换电路进行模数转换的流程图。
图15示出根据本公开实施例的模数转换电路进行模数转换的流程图。
图16示出根据本公开实施例的模数转换电路进行模数转换的流程图。
图17示出根据本公开实施例的模数转换电路进行模数转换的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
图2和图3是根据相关技术的多通道同步模数转换电路的结构图。
如图2所示的多通道同步模数转换电路可看作多个单通道的逐次逼近型模数转换电路的并列，假设该系统的输入为N个通道的信号，则该系统包括N个ADC(也即，ADC1、ADC2、……ADCN)，每个ADC中包括一个采样保持电路。N个通道的模拟输入信号Vini(i＝1到N)经由不同的采样保持电路采样后送入对应的量化器，量化器将各通道采样的模拟信号转化为数字输出信号Douti(i＝1到N)。这种电路结构的缺点是电路使用了N个ADC，因此实现复杂度较高，导致电路硬件开销极大(如面积、功耗)。
如图3所示的电路是由多个采样保持电路(即采样电容)、一个电容阵列和一个比较器组成的多通道ADC。每个采样保持电路通过电容存储对应通道的输入信号Vini(i＝1到N)。采样电容通过开关Si(i＝1到N)的开闭按顺序依次与电容阵列连接进行模数转换，运用逐次逼近的原理，通过设置电容阵列中每一位电容的权重，通过每一次数字输出码进行反馈，将相应的采样输入信号Vin1-VinN转换为数字码作为ADC的数字输出信号Dout1-DoutN。
图3的电路结构虽然简单，但它同时也降低了系统的能效。原因在于，方案2是通过采样电容对输入信号进行采样保持，采样电容上的电荷即为输入信号的采样值，然而，采样获得的电荷会分享给电容阵列，继而模拟输入信号的采样值会经历一次衰减，因此比较器的输入参考噪声会被放大，同时电容的kT/C噪声也被放大。假设每个通路的采样电容值与量化器中电容阵列的电容值相同，则模拟输入信号的采样值会被衰减2倍，因此比较器的噪声电压被放大2倍，若要达到相同的信噪比，需要将比较器的功耗提高4倍；同时，电容的kT/C噪声亦被放大了2倍，若要达到相同的信噪比，需要将采样电容和电容阵列的电容值提高两倍，从而降低了系统的能效，大幅度提高了芯片使用面积。因此，使用单个ADC和多个采样保持电路的电路结构对多通道的输入信号进行模数转换，电路的能效和硬件开销都不能令人满意。
有鉴于此，本公开提出了一种模数转换电路，能够以较小的电路代价提高模数转换电路的能效。
图4示出根据本公开实施例的模数转换电路的示意图。如图4所示，模数转换电路包括：
并联的N个采样及转换模块，用于对N个通道的第一模拟信号同时采样并依次转换，输出第二模拟信号，其中，每个采样及转换模块包括并联的多个采样电容，N为大于1的整数；
比较模块，连接到所述N个采样及转换模块，用于分别对所述第二模拟信号进行比较，得到比较信号；
控制模块，连接到所述N个采样及转换模块和所述比较模块，用于对所述N个采样及转换模块进行控制，并根据所述比较信号输出转换后的数字信号。
举例来说，模数转换电路用于对多通道的第一模拟信号进行采样及模数转换，以N个通道为例，可包括N个采样及转换模块4011-401N，用于对N个通道的第一模拟信号Vin1-VinN同时采样并依次转换；其中，N个通道的第一模拟信号Vin1-VinN即输入N个采样及转换模块4011-401N的模拟输入信号，不同通道的第一模拟信号可能不同。N个采样及转换模块4011-401N以并联的方式连接，每个采样及转换模块对应1个通道，例如，第2个采样及转换模块4012对应第2个通道。每个采样及转换模块的结构相同，包括多个电容并联的电容阵列，例如，采样及转换模块4011可包括并联的多个电容，组成电容阵列，可用于储存相当于对应通道的第一模拟信号的电压值的电荷，还可用于完成SAR ADC中数模转换器DAC的功能。
在一种可能的实现方式中，以第2个通道为例，可通过设置多组保持开关分别控制采样及转换模块4012中电容阵列的每个采样电容与第一模拟信号Vin2的连接，使得采样及转换模块4012完成采样的步骤。其中，电容阵列中每个采样电容的两端可连接多种直流电位，可控制每个采样电容的两端的电位连接方式使得每个电容的两端形成Vin2的电压差，即，可使第一模拟信号Vin2以电荷的形式储存在多个采样电容中，即完成第一模拟信号Vin2的采样。
在一种可能的实现方式中，可控制N个通道的第一模拟信号Vin1-VinN的采样及保持同步进行。可控制N个采样及转换模块4011-401N中连接每一个采样电容与对应的第一模拟信号的开关，使得N个采样及转换模块4011-401N的全部采样电容同时连接对应的第一模拟信号Vin1-VinN，从而完成多通道的第一模拟信号的同步采样。
在一种可能的实现方式中，模数转换电路可包括比较模块402和控制模块403，比较模块402的一端连接控制模块403，另一端可轮流通过转换开关S1-SN连接采样及转换模块4011-401N，依次进行N个通道的模拟输入信号的模数转换。
在一种可能的实现方式中，以第2个通道为例，控制模块可输出控制信号到采样及转换模块4012，使得采样及转换模块4012控制多个采样电容的另一端的直流电位后对输入进行反馈，输出第二模拟信号。其中，第二模拟信号是比较模块正输入端接收到的信号(Vx)，第二模拟信号可以是采样及转换模块4012根据多个采样电容的另一端连接的电压与多个采样电容上储存的电荷输出的信号，也可以是采样及转换模块4012完成SAR ADC中数模转换器DAC的功能，根据接收到的控制信号调整多个采样电容的另一端连接的电压，再根据调整后的多个采样电容的另一端连接的电压与多个采样电容上储存的采样电荷输出的信号。
在一种可能的实现方式中，比较模块402可对输入到比较模块的正输入端和负输入端的信号进行比较，获得一个比较信号，通过数字0或1来体现进行比较的两个信号的大小关系。其中，在第二模拟信号是单端信号时，负输入端输入的参考信号Vr可以是一个预设的参考电压，在第二模拟信号是差分信号时，负输入端输入的信号也可以是差分形式的正向或负向的信号。
在一种可能的实现方式中，控制模块403还可存储比较模块402的比较信号，并根据比较信号进行计算获得最终的一个数字信号并输出到外部电路，即为第2个通道的第一模拟信号Vin2进行模数转换后的一个数字输出信号Dout2。数字信号可以是计算得到的一个数值信号，也可以是通过其他方式得出的能够表示模数转换的结果的数字形式信号，本公开对此不作限制。
根据本公开的模数转换电路，通过设置包括多个采样电容的采样及转换模块，使得采样电容除了实现多通道同步采样的功能之外，还可以通过接收电路输出的控制信号在采样电容上直接完成逐次逼近的转换功能，可以减少采样及转换模块的电荷损失，从而以较小的电路代价提高模数转换电路的能效。
在一种可能的实现方式中，每个采样及转换模块还包括转换开关，所述转换开关一端连接所述多个采样电容，另一端连接到所述比较模块，
其中，所述控制模块被配置为：
在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持；
在模数转换阶段，控制所述N个采样及转换模块的转换开关轮流闭合，以使所述模数转换电路依次对所述N个通道的第一模拟信号进行模数转换。
如图4所示，以第2个通道为例，采样及转换模块4012中可包括转换开关S2，用于控制N个通道的第一模拟信号进行模数转换的顺序。转换开关S2可连接在多个采样电容的一端与比较模块402的输入端之间，在转换开关S2断开的情况下，采样及转换模块4012与其他模块断开连接，使得采样电容上采集得到的电荷不会分享至其他模块，从而确定储存在采样电容上的电荷即为第2个通道的第一模拟信号Vin2的电压值。在转换开关S2闭合的情况下，采样及转换模块4012的一端可输出第二模拟信号到比较模块402中，并与比较模块402以及控制模块403共同完成对应通道的模数转换。这样，可将采样保持阶段与模数转换阶段分开。
在一种可能的实现方式中，通过N个通道的转换开关的闭合与断开，可将N个通道的第一模拟信号的模数转换分为采样保持阶段以及模数转换阶段两个阶段进行。可通过控制N个采样及转换模块的转换开关保持断开，在此情况下，可控制电容阵列中每个电容的一端连接一个直流电位，并可控制电容阵列中每个电容的另一端连接对应通道的第一模拟信号，以及与电容阵列中每个电容的一端连接的一个直流电位相同的直流电位，例如，可使采样电容的而一端连接GND，使得采样电容另一端连接第一模拟信号，从而在采样电容的两端产生与第一模拟信号的电压值相同的压差。
本领域技术人员应理解，采样电容的两端的电位连接方式可以有多种，只要能够使得采样电容的两端的电压差与第一模拟信号的电压值相等即可，本公开对每个采样及转换模块的采样电容两端的具体连接对象不作限制。
在一种可能的实现方式中，在采样保持阶段的结束时刻，N个采样及转换模块4011-401N的采样电容两端连接的电压需要断开，使每个采样及转换模块的电容阵列上的电荷数不再变化，从而保持采样的电压值。
在一种可能的实现方式中，完成采样保持后，任意一个采样及转换模块与比较模块402之间的转换开关闭合，可使得该采样及转换模块与比较模块402以及控制模块403共同形成一个逐次逼近型模数转换电路SAR ADC的结构，可完成采样及转换模块上采集的到的采样电压值的模数转换。
在一种可能的实现方式中，一个比较模块402仅连接一个采样及转换模块，对一个通道的第一模拟信号进行模数转换。因此，每个采样及转换模块需要与比较模块连接一次，以进行模数转换，获得对应通道的第一模拟信号的数字输出信号，N个通道的模数转换顺序可由通道数确定。
在一种可能的实现方式中，可通过每个采样及转换模块的转换开关轮流闭合，实现N个通道的第一模拟信号依次进行模数转换。
通过这种方式，使得能够在采样保持阶段完成N个通道的第一模拟信号的同步采样以及采样信号的保持，在模数转换阶段完成对每个采样及转换模块保持的采样信号的模数转换，以实现N个通道的第一模拟信号的同步采样和模数转换。
在一种可能的实现方式中，所述模数转换阶段包括N个转换周期，其中，在所述模数转换阶段的第i个转换周期，所述控制模块控制第i个采样及转换模块的转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行多次模数转换，得到与所述第i通道的第一模拟信号对应的数字信号，1≤i≤N且i为整数。
举例来说，N个采样及转换模块4011-401N中的每个采样及转换模块均完成对应通道的第一模拟信号的采样保持，因此，每个通道的第二模拟信号都需要进行一次模数转换，N个通道需要进行N次模数转换。可将N个通道的第一模拟信号Vin1-VinN的模数转换阶段分为N个转换周期，使得一个周期内能够完成一个通道的转换。
在一种可能的实现方式中，在模数转换阶段的第1个转换周期，可先控制第1通道的转换开关S1闭合，其他通道的转换开关断开，使得第1通道的第一模拟信号Vin1开始进行模数转换；在第1通道的模数转换完成后，控制第1通道的转换开关S1断开，第2通道的转换开关S2闭合，使得第2通道的第一模拟信号Vin2进行模数转换。以此类推，在第i通道的模数转换完成后，可控制第i+1通道的第一模拟信号进行模数转换，直到N个通道的模数转换全部完成。
在一种可能的实现方式中，在每一个转换周期，可通过输出多次控制信号控制每个电容的另一端依次连接不同的直流电位，使得电容阵列的一端输出不同的第二模拟信号。以第2个通道为例，采样及转换模块4012根据每次接收到的控制信号可调整一个采样电容的极板连接对象，且采样及转换模块4012包括多个采样电容，因此，可多次输出用于模数转换的第二模拟信号，多次输出的第二模拟信号可与第一模拟信号逐渐接近，以逐次逼近的方式对第i通道的第一模拟信号Vin2进行多次模数转换。在第2个转换周期的多次转换结束时，可获得与第i通道的第一模拟信号Vin2相应的数字信号。
通过这种方式，在N个转换周期完成后，可获得N个数字信号，对应N个通道的第一模拟信号，完成多个通道一次同步采样后的模数转换。
图5示出根据本公开实施例的模数转换电路的示意图。如图5所示，所述模数转换电路还包括共享转换模块，包括并联的多个共享电容，用于对所述N个通道的第一模拟信号的量化余量信号进行转换。
举例来说，以第2个通道为例，通过采样及转换模块4012的多个采样电容对第一模拟信号进行模数转换，在第2个转换周期的最后一次转换完成后得到的第二模拟信号，即量化余量信号，仍有被进一步量化的必要。在此情况下，可在模数转换电路中连接一个共享转换模块404，用于对模数转换之后的量化余量信号继续进行模数转换。
在一种可能的实现方式中，以一个通道为例，共享转换模块可包括多个电容并联的电容阵列，电容阵列对量化余量信号继续进行模数转换时，可与比较模块402、采样及转换模块4012以及控制模块403共同组成SAR ADC的电路结构。
在一种可能的实现方式中，输入到比较模块的正输入端的第二模拟信号可以是采样及转换模块输出的转换结果，也可以是共享转换模块的转换结果，输入到比较模块的负输入端的信号(Vr)可以是预设的参考电压或差分形式的模拟信号，比较模块对正输入端和负输入端的输入信号进行比较，输出比较信号。比较模块的比较信号可输入到控制模块中，由控制模块根据比较信号输出控制信号，控制信号可输出到共享转换模块，控制共享转换模块对该通道的第一模拟信号的量化余量信号进行转换。
通过这种方式，可以进一步提高对每个通道的第一模拟信号进行模数转换的转换精度，获得准确度更高的数字信号。
在一种可能的实现方式中，所述N个通道的第一模拟信号包括单端信号或差分信号。
举例来说，所述模数转换电路可对单端信号进行模数转换，也可对差分信号进行模数转换。其中，以第2个通道为例，第一模拟信号Vin2是单端信号时，则第2个采样及转换模块输出的第二模拟信号也为单端信号，可在比较模块402的一端输入参考电压，将第二模拟信号输入比较模块402的另一端，与参考电压进行比较，得到比较信号。如果第一模拟信号Vin2是差分信号，则第二模拟信号也为差分信号，可在第2个采样及转换模块中设置两个采样及转换单元，分别对同一个通道的第一模拟信号进行采样及转换，获得的两个第二模拟信号分别输入比较模块402的两个输入端进行比较，得到比较信号。
通过这种方式，模数转换电路既可以对单端信号进行模数转换，也可以对差分信号进行模数转换，使得模数转换电路的使用更加灵活。
在一种可能的实现方式中，每个采样及转换模块的第一输入端输入对应通道的第一模拟信号，第二输入端输入第一控制信号，并在所述第一转换开关闭合时输出第二模拟信号；每个采样及转换模块包括U个第一采样电容、U组第一保持开关以及第一转换开关，U为大于或等于1的整数，每个第一采样电容的一端连接到所述第一转换开关，另一端连接到一组第一保持开关的一端，该组第一保持开关的另一端分别连接第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；
所述比较模块的第一输入端输入所述第二模拟信号，第二输入端输入参考信号，输出端输出第一比较信号；所述控制模块的输入端输入所述第一比较信号，第一输出端输出转换后的第一数字信号，第二输出端输出第一控制信号。
图6示出根据本公开一实施例的模数转换电路的示意图。如图6所示，N个通道的采样及转换模块4011-401N可对于N个输入通道进行采样，第i个通道可以对应第i个采样及转换模块的电容阵列C1i，包括U个并联的第一采样电容C121-C12U，电容阵列C1i与第i通道的第一模拟信号Vini对应。在单端系统中，第一转换开关S1i可以将电容阵列C1i选择性地与比较模块402相连接，用于控制N个通道的模数转换的顺序，其中，N表示通道总个数，i表示通道数(i＝1到N)。
在一种可能的实现方式中，以第2个通道为例，电容阵列C12的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C12的另一端可能经由相应的多组第一保持开关S321-S32U分别与第一模拟信号Vin2相连，还可能与GND、VDD相连或其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，U表示电容阵列C12的电容总个数。采样及转换模块4012还可接收控制模块403的反馈，根据反馈调整电容电压，输出不同的第二模拟信号。
在一种可能的实现方式中，在第一转换开关S12闭合时，电容阵列C12还充当SARADC中DAC的作用，电容阵列C12的一端可与比较模块402相连，电容阵列C12的另一端可分别与输入信号Vin2相连，此时，第一输入端输入对应通道的第一模拟信号Vin2，第二输入端输入第一控制信号，第一控制信号控制采样及转换模块4012完成数模转换，输出第二模拟信号。其中，电容阵列C12可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C12的配置方式不作限制。
在一种可能的实现方式中，比较模块402可包括一个比较器，在该比较器的正输入端(也即第一输入端)可以经由相应的第一转换开关S12与电容阵列C12连接，在采样及转换模块4012的输出端有信号输出时，输出的第二模拟信号输入比较模块402，与比较模块402负输入端(也即第二输入端)输入的参考信号VREF(例如，参考电压)进行比较，输出第一比较信号。其中，第一比较信号是一位的数字输出码，有两种数值，分别是0和1，当第一比较信号为1时，表示正输入端的输入信号更大；当第一比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，比较模块402输出的比较信号输入到控制模块403的输入端，控制模块403可根据输入的一个第一比较信号，输出一个第一控制信号到采样及转换模块4012的输入端，使得采样及转换模块4012基于第一控制信号，控制采样电容另一端连接的直流电位，从而对下一次的比较时输出到比较模块402的第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号可输入控制模块403后可存储在控制模块403中，在第2个转换周期的多次模数转换结束时，控制模块403可根据存储的多个比较信号确定最终的一个第一数字信号Dout2。模数转换电路可包括N个转换周期，控制模块403可在确定一个第一数字信号后立即输出到外部电路，也可以在获得N个第一数字信号Dout1-DoutN后一起输出到外部电路。在N个第一数字信号Dout1-DoutN全部输出完毕后，N个通道的第一模拟信号Vin1-VinN的同步采样及模数转换最终完成。
通过这种方式，可以实现N个输入通道的模数转换。
在一种可能的实现方式中，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制所述N个采样及转换模块的第一转换开关断开；控制每个采样及转换模块的U组第一保持开关的开闭状态，以使所述采样及转换模块的U个第一采样电容的另一端连接对应的第一模拟信号。
举例来说，电容阵列C11-C1N可以对N个通道的第一模拟信号同时进行采样并储存，采样的信号可以以电荷的形式储存在采样电容阵列C11-C1N中。
在一种可能的实现方式中，可对N个通道的输入的模拟输入信号同时进行采样保持。可使电容阵列C11-C1N的一端通过第一转换开关S11-S1N与比较模块断开，使N个采样及模数转换模块独立于其他模块。可使N个电容阵列的一端接地，并闭合每个电容阵列的U组第一保持开关中与每个通道的第一模拟信号连接的U个第一保持开关，使得N个通道的模拟输入信号同时输入N个电容阵列C11-C1N的另一端。或者，在第一模拟信号连接到电容阵列的一端之前，可使电容阵列的两端同时连接相同的预设的直流电压(GND、VDD或其他的直流电压)，使得第一模拟信号输入到电容阵列的一端后，电容阵列的两端也能形成与模拟输入电压相同的压差，N个通道的第一模拟信号通过电容储存电荷的形式储存了下来。在采样保持阶段的结束时刻，每个电容阵列的两端需要与连接的所有直流电压断开，使N个电容阵列上的电荷量不再变化，从而保持采样的电压值，为接下来的模数转换做准备。
通过这种方式，可以同时实现N个通道的第一模拟信号的采样及保持过程。
在一种可能的实现方式中，在所述模数转换阶段的第i个转换周期，第i个采样及转换模块的第一转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换。也就是说，第i个采样及转换模块401i可包括U个并联的采样电容C1i1-C1iU(未示出)，在对第i通道的第一模拟信号Vin_i进行模数转换时，可包括U次模数转换。
在一种可能的实现方式中，N个通道的采样电容阵列C11-C1N可通过第一转换开关S11-S1N轮流连接比较模块402，依次完成N个通道的模数转换。
图12示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图12所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第一转换开关S11闭合，比较模块402开始比较并获得第一比较信号。第一比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第一比较信号的数量判断第1个转换周期的多次模数转换是否完成，在控制模块储存U个第一比较信号时，可认为采样及转换模块的量化精度已达到最大，可控制第1个采样及转换模块4011的第一转换开关S11断开，控制模块403可根据电容阵列C11配置的加权值以及U个第一比较信号计算得到第1通道最终的第一数字信号Dout1，第1个转换周期结束。
在一种可能的实现方式中，第1个转换周期结束之后，第2个转换周期开始，控制模块403可闭合第2通道的第一转换开关S12，控制第2通道的第一模拟信号进行第2个转换周期的多次模数转换，其转换步骤与上述第1个转换周期相同，为了简洁，在此不再赘述。以此类推，控制模块403可通过轮流控制N个通道的采样及模数转换模块4011-401N对应的N个第一转换开关S11-S1N，对N个通道的第一模拟信号Vin1-VinN依次进行模数转换，得到N个通道的最终第一数字信号Dout1-DoutN。
在一种可能的实现方式中，每一通道的模数转换结束时，该通道的采样及转换模块的电荷可以立即清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的模拟输入信号的模数转换。
在一种可能的实现方式中，在所述第i个转换周期开始时，所述第i个采样及转换模块根据所述第i通道的第一模拟信号输出初始的第二模拟信号；
所述比较模块对所述初始的第二模拟信号与参考信号进行比较，输出初始的第一比较信号；
所述控制模块根据所述初始的第一比较信号，输出第1次的第一控制信号。
举例来说，每个转换周期都由对应通道的采样及转换模块、比较模块以及控制模块完成，例如，在第2个转换周期开始时，采样及转换模块4012第一次输出第二模拟信号之前，控制模块403没有输出第一控制信号到采样及转换模块4012。此时尚未进入第2个转换周期的第1次模数转换的步骤，需要比较模块402对采样及转换模块4012的初始的第二模拟信号进行比较，获得一次比较结果。
在一种可能的实现方式中，在比较模块的负输入端输入参考电压VREF时，比较模块对初始的第二模拟信号以及参考电压的比较结果可为初始的第一比较信号，根据初始的第一比较信号，控制模块403可输出第1次的第一控制信号。使得采样及转换模块4012可根据第1次的第一控制信号，输出第1次的第二模拟信号，以使模数转换电路能够对第2个转换周期第1次的第二模拟信号进行第1次模数转换。
通过这种方式，可在转换开始之前对模拟信号的范围进行初步判断，并由控制模块生成反馈的控制信号调整采样及转换模块的输出，从而提高转换的精度。
在一种可能的实现方式中，针对所述第i个转换周期的第u次模数转换，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，1≤u≤U且u为整数；
所述比较模块对所述第u次的第二模拟信号与参考信号进行比较，输出第u次比较的第一比较信号；
在u<U时，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号；
在u＝U时，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
举例来说，在每个转换周期的第1次模数转换及之后的模数转换中，每次模数转换的模拟信号需要在每次模数转换开始时，通过控制模块403反馈的最近一次输出的第一控制信号进行调整，再输入比较模块402进行模数转换。比较模块402获得一个第一比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的一个第一比较信号输出针对下一次模数转换的第一控制信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤u≤U时，在U次模数转换中的第u-1次比较完成后，控制模块403根据第u-1次的第一比较信号，可输出第u次的第一控制信号，第u-1次模数转换完成。模数转换电路开始第u次模数转换。
在一种可能的实现方式中，采样及转换模块4012可根据第u次的第一控制信号，输出第u次的第二模拟信号。比较模块402可根据第u次的第二模拟信号与参考电压VREF进行比较，输出第u次的第一比较信号，控制模块可根据第u次的第一比较信号，输出第u+1次的第一控制信号，第u次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U次比较，输出了U个第一比较信号到控制模块403。控制模块403可根据U个第一比较信号计算得到最终的一个第一数字信号Vout_2到外部电路，第2个转换周期结束。
通过这种方式，可以通过U次模数转换实现对第一模拟信号的逐次逼近，从而提高转换精度。
在一种可能的实现方式中，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，包括：
在u>1时，根据所述第u次的第一控制信号，控制与第u个第一采样电容连接的一组第一保持开关的开闭状态，以使所述第u个第一采样电容的另一端连接电源电压VDD或接地GND，所述第u个第一采样电容的一端输出所述第u次的第二模拟信号。
举例来说，在每一个转换周期中，在第1次到第U次的模数转换过程中，需要通过上一次模数转换中控制模块输出的第一控制信号来获得用于本次模数转换的第二模拟信号。以第2个转换周期的第2次模数转换(u＝2)为例，在第2次模数转换开始时，采样及转换模块4012输入第1次模数转换输出的第2次的第一控制信号。第2次的第一控制信号可包括控制第2个采样电容的另一端连接的直流电位的信息，控制第2个采样电容的另一端连接地GND或连接电源电压VDD。
在该情况下，第2个第一采样电容的一端输出第2次的第二模拟信号；第2次的第二模拟信号输入比较模块402，与参考电压比较，输出第2次比较的第一比较信号；第2次比较的第一比较信号输入到控制模块，可根据第2次的第一比较信号，输出下一次(也即第3次)的第一控制信号，第2次模数转换结束。
通过这种方式，能够由控制模块反馈的控制信号控制采样及转换模块的电容阵列，对第一模拟信号进行转换，从而实现模拟信号的逐次逼近，提高转换效率及转换精度。
在一种可能的实现方式中，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号，包括：
在所述第u次比较的第一比较信号为1时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端接地GND；
在所述第u次比较的第一比较信号为0时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端连接电源电压VDD。
以第2个转换周期为例，在第1次到第U次模数转换中，控制模块403可根据比较模块402每次输出的第一比较信号输出第一控制信号，第一控制信号可用于控制U个第一采样电容的另一端连接的直流电压。
在一种可能的实现方式中，以第2个转换周期的第1次模数转换为例，在第1次模数转换中比较模块402进行第1次比较，获得第1次的第一比较信号。控制模块根据第1次的第一比较信号，可输出第2次的第一控制信号，其中，第2次的第一控制信号用于在第2次的模数转换中使得电容阵列C12的第2个第一采样电容C122的另一端连接电源电压VDD或接地GND。
在一种可能的实现方式中，在第1次比较的第一比较信号为1时，第2次的第一控制信号可使得U个第一采样电容中的第2个第一采样电容的另一端接地GND。在第1次比较的第一比较信号为0时，第2次的第一控制信号可使得U个第一采样电容中的第2个第一采样电容的另一端接电源电压VDD。以此类推，在第u次比较的第一比较信号为1时，控制模块403可输出第u+1次的第一控制信号，可根据第u+1次的第一控制信号控制采样及转换模块4012的第u+1个第一采样电容的另一端连接地GND，使得输出的第u次第二模拟信号增大。在第u次比较的第一比较信号为0时，控制模块403可输出第u+1次的第一控制信号，可根据第u+1次的第一控制信号控制所述第2个采样及转换模块4012的第u+1个第一采样电容的另一端接电源电压VDD，使得输出的第u次第二模拟信号减小。
通过这种方式，能够由控制模块在本次模数转换中生成的控制信号，调整采样及转换模块下一次转换输出的第二模拟信号，从而实现了模拟信号的逐次逼近。
在一种可能的实现方式中，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，计算所述U次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
举例来说，控制模块403可根据每个转换周期输出的U个第一比较信号，输出对应的一个数字信号。以第2个转换周期为例，第2个转换周期输出的U个第一比较信号可确定一个第一数字信号Dout2，即为第2个通道的第一模拟信号Vin2对应的数字输出信号。可对U个第一比较信号(例如，D1-DU)设置U个加权值(例如，a1-aU)，通过第u个第一比较信号与第u个加权值相乘的U个乘积相加获得的值(a1*D1+a2*D2…+aU*DU)即为输出的第一数字信号Dout2。
通过这种方式，可以得到与第i通道的第一模拟信号对应的数字信号，从而完成第i个转换周期的模数转换过程。
在一种可能的实现方式中，所述控制模块还被配置为：
在模数转换阶段的第i个转换周期结束时，控制所述第i个采样及转换模块的U组第一保持开关以及第一转换开关的开闭状态，以便清除所述第i个采样及转换模块的U个第一采样电容上的电荷值。
举例来说，电容阵列完成一个转换周期的模数转换之后，电容极板上可能储存有电荷，需要进行一次重置操作，以清除电容极板上可能存在的电荷，方便下一次对输入信号进行采样。
在一种可能的实现方式中，重置操作可以在对应通道的转换周期结束时进行。以第2个通道为例，可控制第2个采样及转换模块的第一转换开关断开，并通过控制第2个采样及转换模块的电容阵列两端连接的开关，使得U个采样电容的两端同时与GND或VDD或其他DC电压相连，将电容阵列C12上储存的电荷消除，从而完成一次重置。
在一种可能的实现方式中，清除电荷的步骤也可以在N个通道的输入的第一模拟信号全部完成模数转换获得N个数字输出之后进行，本领域技术人员应理解，只要保证在下一次同步采样之前使得N各采样电容阵列上的电荷全部清除即可，本公开对复位的具体方式不作限制。
通过这种方式，可实现电容阵列的复位，以便在下次模数转换时对N个通道的下一次输入的第一模拟信号进行采样及保持，提高对第一模拟信号的采样精度。
图7示出根据本公开实施例的模数转换电路的示意图。如图7所示，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括并联的V个第一共享电容、V组第一共享开关以及第二转换开关，所述共享转换模块通过所述第二转换开关分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，
其中，所述控制模块还被配置为：在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第二转换开关断开；在完成第U次模数转换后，控制所述第二转换开关闭合，所述控制模块根据第U次比较的第一比较信号，输出第1次的第二控制信号；将第U次的第二模拟信号作为量化余量信号，所述模数转换电路以逐次逼近的方式对所述量化余量信号进行V次模数转换。
举例来说，任意一个通道的采样及转换模块的U次模数转换结束后，得到的第二模拟电压仍有被进一步量化的必要。在此情况下，可在模数转换电路中增加共享转换模块。共享转换模块404可包括V个第一共享电容C21-C2V并联的电容阵列C2，在任意通道的第一模拟信号的量化余量信号进行模数转换时，可包括V次模数转换。电容阵列C2的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C2的另一端可能经由相应的V组第一共享开关S21-S2V分别与GND或VDD相连，还可能与其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，V表示电容阵列C2的电容总个数。共享转换模块404还可接收控制模块403的反馈，根据反馈调整电容极板连接的电压，输出不同的第二模拟信号。
在一种可能的实现方式中，在第二转换开关S5闭合时，电容阵列C2还充当SAR ADC中DAC的作用，电容阵列C2的一端可与比较模块402相连，电容阵列C2的另一端可能经由相应的一组共享开关S21-S2V分别与VDD相连，此时，共享转换模块的输入端输入第二控制信号，第二控制信号控制共享转换模块404完成数模转换，输出第二模拟信号。其中，电容阵列C2可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C2的配置方式不作限制。
在一种可能的实现方式中，在第U次模数转换中，比较模块输出第U次比较的第一比较信号，在此情况下可闭合第二转换开关S5，使得控制模块可根据第U次比较的第一比较信号输出第一次的第二控制信号，以控制模数转换电路进行第U+1次模数转换。
在一种可能的实现方式中，比较模块402中比较器的正输入端(也即第一输入端)可以经由第二转换开关S5与电容阵列C2连接，在共享转换模块404的输出端有信号输出时，输出的第二模拟信号输入比较模块402，与比较模块402负输入端(也即第二输入端)输入的参考电压进行比较，输出第一比较信号。其中，第一比较信号是一位的数字输出码，有两种数值，分别是0和1，当第一比较信号为1时，表示正输入端的输入信号更大；当第一比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，比较模块402输出的比较信号输入到控制模块403的输入端，控制模块403可根据输入的一个第一比较信号，输出一个第二控制信号到共享转换模块404的输入端，使得共享转换模块404基于第二控制信号，控制第一共享电容另一端连接的直流电位，从而对下一次比较时输出到比较模块402的第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号输入控制模块403后可存储在控制模块403中，在每个转换周期的多次模数转换结束时，控制模块403可根据存储的多个比较信号确定最终的一个第一数字信号，其中，以第2个转换周期为例，多次模数转换既包括采样及转换模块4012与比较模块402、控制模块403连接时进行的模数转换，也包括共享转换模块404与采样及转换模块4012、比较模块402、控制模块403连接时进行的模数转换。模数转换电路可包括N个转换周期，控制模块403可在确定一个第一数字信号后立即输出到外部电路，也可以在获得N个第一数字信号Dout1-DoutN后一起输出到外部电路。在N个第一数字信号全部输出完毕后，N个通道的第一模拟信号Vin1-VinN的同步采样及模数转换最终完成。
通过这种方式，能够进一步提高模数转换的转换精度。
在一种可能的实现方式中，所述控制模块的第三输出端输出第二控制信号，
针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；
所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
举例来说，每个转换周期进行U+V次模数转换，在每个转换周期的第U+1次模数转换及之后的模数转换中，每次模数转换的模拟信号需要在每次模数转换开始时，通过控制模块403最近一次输出的第二控制信号进行控制，再输入比较模块402进行模数转换。比较模块402获得第U+1个第一比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的第一比较信号输出针对下一次模数转换的第二控制信号。
图13示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图13所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第一转换开关S11闭合，比较模块402开始比较并获得第一比较信号。第一比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第一比较信号的数量判断第1个转换周期的完成的模数转换次数，在控制模块储存U个第一比较信号时，可认为采样及转换模块的量化精度已达到最大，可控制共享转换模块的第二转换开关闭合，进行进一步的量化，比较模块402继续比较并获得第U+1到第U+V个第一比较信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤v≤V时，在U+V次模数转换中的第U+v-1次比较完成后，控制模块403根据第U+v-1次的第一比较信号，可输出第U+v次的第二控制信号，第U+v-1次模数转换完成。模数转换电路开始第U+v次模数转换。
在一种可能的实现方式中，共享转换模块404可根据第U+v次的第二控制信号，输出第U+v次的第二模拟信号，比较模块402可根据第U+v次的第二模拟信号与参考电压进行比较，输出第U+v次的第一比较信号，控制模块可根据第U+v次的第一比较信号，输出第U+v+1次的第二控制信号，第U+v次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U+V次比较，输出了U+V个第一比较信号到控制模块403。控制模块403可根据U+V个第一比较信号计算得到最终的一个第一数字信号到外部电路，第2个转换周期结束。
通过这种方式，可以通过V次模数转换实现对量化余量信号的逐次逼近，实现对第一模拟信号的U+V次转换，从而进一步提高了转换精度。
在一种可能的实现方式中，转换周期由通道顺序确定，即，第1个转换周期结束之后，第2个转换周期开始，以此类推，控制模块403可通过轮流控制N个通道的采样及模数转换模块4011-401N对应的N个第一转换开关以及共享转换模块对应的第二转换开关，对N个通道的第一模拟信号Vin1-VinN依次进行模数转换，得到N个通道的最终第一数字信号Dout1-DoutN。
在一种可能的实现方式中，每一通道的模数转换结束时，需要立即清除共享转换模块上的电荷，以便进行下一通道的模数转换。该通道的采样及转换模块的电荷可以和共享转换模块一起清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的模拟输入信号的模数转换。
在一种可能的实现方式中，所述共享转换模块的每个第一共享电容的一端连接到所述第二转换开关，另一端连接到一组第一共享开关的一端，该组第一共享开关的另一端分别连接电源电压VDD、地GND及预设直流电压中的一个，
其中，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，包括：
根据所述第v次的第二控制信号，控制与第v个第一共享电容连接的一组第一共享开关的开闭状态，以使所述第v个第一共享电容的另一端连接电源电压VDD或接地GND，所述第v个第一采样电容的一端输出所述第U+v次的第二模拟信号。
举例来说，在每一个转换周期中，在第U+1次到第U+V次的模数转换过程中，需要通过上一次模数转换中控制模块404输出的第二控制信号来获得用于本次模数转换的第二模拟信号。以第2个转换周期的第U+2次模数转换为例，在第U+2次模数转换开始时，共享转换模块404输入第U+1次模数转换输出的第2次的第二控制信号。第U+2次的第二控制信号可包括控制第2个第一共享电容的另一端连接的直流电位的信息，其中，如果第U+1次模数转换中比较模块402输出的第U+1次第一比较信号为0，第2次的第二控制信号控制第2个第一共享电容的另一端连接地GND，如果第一次模数转换中比较模块402输出的第U+1次第一比较信号为1，第2次的第二控制信号控制第2个第一共享电容的另一端连接电源电压VDD。输出第2次第二控制信号后，第U+2次模数转换结束。
通过这种方式，能够由控制模块反馈的控制信号控制共享转换模块的电容阵列，对量化余量信号进行转换，从而实现量化余量信号的逐次逼近。
在一种可能的实现方式中，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号，包括：
在所述第U+v次比较的第一比较信号为1时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接地GND；
在所述第U+v次比较的第一比较信号为0时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接电源电压VDD。
举例来说，每个转换周期的第U+1次到第U+V次模数转换中，控制模块403可根据比较模块402每次输出的第一比较信号输出第二控制信号，第二控制信号可用于控制V个第一共享电容的另一端连接的直流电压。
在一种可能的实现方式中，以第2个转换周期的第U+1次模数转换为例，在第U+1次模数转换中比较模块402进行第U+1次比较，获得第U+1次的第一比较信号。控制模块根据第U+1次的第一比较信号，可输出第2次的第二控制信号，其中，第2次的第二控制信号用于在第2次的模数转换中使得电容阵列C2的第2个第一共享电容的另一端连接电源电压VDD或接地GND。
在一种可能的实现方式中，在第U+1次比较的第一比较信号为1时，第2次的第二控制信号可使得V个第一共享电容中的第2个第一共享电容的另一端接地GND。在第U+1次比较的第一比较信号为0时，第2次的第二控制信号可使得V个第一共享电容中的第2个第一共享电容的另一端接电源电压VDD。以此类推，在第U+v次比较的第一比较信号为1时，控制模块403可输出第v+1次的第二控制信号，可根据第v+1次的第二控制信号控制共享转换模块的第v+1个第一共享电容的另一端连接地GND，使得输出的第U+v+1次第二模拟信号增大。在第U+v次比较的第一比较信号为0时，控制模块403可输出第v+1次的第二控制信号，可根据第v+1次的第二控制信号控制共享转换模块的第v+1个第一共享电容的另一端接电源电压VDD，使得输出的第U+v+1次第二模拟信号减小。
通过这种方式，能够由控制模块在本次模数转换中生成的控制信号，调整共享转换模块下一次转换输出的信号，从而实现了对量化余量信号的逐次逼近。
在一种可能的实现方式中，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，以及所述共享转换模块的V个第一共享电容的权值，计算所述U+V次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
举例来说，控制模块403可根据每个转换周期输出的U+V个第一比较信号，确定一个第一数字信号，即为每个通道的第一模拟信号对应的数字输出信号。以第2个转换周期为例，可对第1个到第U个第一比较信号(例如，D1-DU)设置U个加权值(例如，a1-aU)，可对第U+1到第U+V个第一比较信号(例如，DU+1-DU+V)设置V个加权值(例如，aU+1-aU+V)，通过每个第一比较信号与对应的加权值相乘的U+V个乘积相加获得的值(a1*D1+a2*D2…+aU+V*DU+V)即为输出的第一数字信号。
通过这种方式，可以得到与第i通道的第一模拟信号对应的数字信号，从而完成第i个转换周期的模数转换过程。
在一种可能的实现方式中，所述控制模块还被配置为：
在所述模数转换阶段的第i个转换周期结束时，控制所述共享转换模块的V组第一共享开关以及第二转换开关的开闭状态，以便清除V个第一共享电容上的电荷值。
举例来说，电容阵列C2完成一个转换周期的模数转换之后，电容极板上可能储存有电荷，需要进行一次重置操作，以清除电容极板上可能存在的电荷，方便下一次连接另一个采样及转换模块进行另一通道的第一模拟信号的量化余量信号的模数转换。重置操作可以在每个转换周期结束时进行。可控制共享转换模块的电容阵列两端连接的开关，使得U个共享电容的两端同时与GND、VDD或其他DC电压相连，将电容阵列C2上储存的电荷消除，从而完成一次重置。
通过这种方式，可实现电容阵列的复位，以便在下个转换周期中对量化余量信号进行采样，提高对量化余量信号的采样精度。
图8示出根据本公开实施例的模数转换电路的示意图。如图8所示，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括V个第一共享电容以及V组第一共享开关，所述共享转换模块分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，
其中，所述控制模块还被配置为：将第U次的第二模拟信号作为量化余量信号；在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，控制共享转换模块模块的V组第一共享开关的开闭状态，以逐次逼近的方式对第i通道的量化余量信号进行V次模数转换。
举例来说，每个通道的采样及转换模块的U次模数转换结束后，得到的第二模拟信号仍有被进一步量化的必要。在此情况下，可在模数转换电路中增加共享转换模块。
在一种可能的实现方式中，共享转换模块404包括V个电容并联的电容阵列C2，在对每个通道的量化余量信号进行模数转换时，可包括V次模数转换。
电容阵列C2的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C2的另一端可能经由相应的V组共享开关S21-S2V分别与GND或VDD相连，还可能与其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，V表示电容阵列C2的电容总个数。共享转换模块404还可接收控制模块403的反馈，根据反馈调整电容极板连接的电压，输出不同的第二模拟信号。
在一种可能的实现方式中，电容阵列C2还充当SAR ADC中DAC的作用，电容阵列C2的一端可与比较模块402相连，电容阵列C2的另一端可能经由相应的一组共享开关S21-S2V分别与VDD相连，此时，共享转换模块的输入端输入第二控制信号，第二控制信号控制共享转换模块404完成数模转换，输出第二模拟信号。其中，电容阵列C2可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C2的配置方式不作限制。
在一种可能的实现方式中，比较模块402中比较器的正输入端(也即第一输入端)可以与电容阵列C2连接，在共享转换模块404的输出端有信号输出时，输出的第二模拟信号输入比较模块402，与比较模块402负输入端(也即第二输入端)输入的参考电压进行比较，输出第一比较信号。其中，第一比较信号是一位的数字输出码，有两种数值，分别是0和1，当第一比较信号为1时，表示正输入端的输入信号更大；当第一比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，比较模块402输出的比较信号输入到控制模块403的输入端，控制模块403可根据输入的一个第一比较信号，输出一个第二控制信号到共享转换模块404的输入端，使得共享转换模块404基于第二控制信号，控制共享电容另一端连接的直流电位，从而对下一次的比较时输出到比较模块402的第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号可输入控制模块403后可存储在控制模块403中，在每个转换周期的U+V次模数转换结束时，控制模块403可根据存储的U+V个比较信号确定最终的一个第一数字信号，以第2个转换周期为例，U+V次模数转换既包括采样及转换模块4012与比较模块402、控制模块403连接时进行的U次模数转换，也包括共享转换模块404与采样及转换模块4012、比较模块402、控制模块403连接时进行的V次模数转换。模数转换电路可包括N个转换周期，控制模块403可在确定一个第一数字信号后立即输出到外部电路，也可以在获得N个第一数字信号Dout1-DoutN后一起输出到外部电路。在N个第一数字信号全部输出完毕后，N个通道的第一模拟信号Vin1-VinN的同步采样及模数转换最终完成。
通过这种方式，能够进一步提高模数转换的转换精度。
在一种可能的实现方式中，所述控制模块的第三输出端输出第二控制信号，在所述第i个转换周期的第U次模数转换结束时，所述第i个采样及转换模块输出第U次的第二模拟信号；
所述共享转换模块根据所述第U次的第二模拟信号对V个第一共享电容充电；
所述比较模块输出第U次的第一比较信号；
所述控制模块根据第U次的第一比较信号，输出第1次的第二控制信号。
举例来说，每个转换周期的前U次转换过程中，共享转换模块的V组第一共享开关断开，且控制模块的输出的第一控制信号不控制第一共享开关的开闭状态，因此，共享转换模块没有参与前U次的模数转换。共享转换模块直接连接到比较模块，采样及转换模块也通过第一转换开关连接比较模块，因此共享转换模块可以获取该采样及转换模块的采样电容上的电荷，并对V个第一共享电容充电。在第U次模数转换结束时，共享转换模块获取的电荷即为对应通道的第一模拟信号的量化余量信号。
在一种可能的实现方式中，控制模块403可根据比较模块对第U次的第二模拟信号以及参考电压VREF的比较结果(即第U次第一比较信号)，输出第1次的第二控制信号。使得共享转换模块404可根据第1次的第二控制信号输出第U+1次的第二模拟信号，对第U+1次的第二模拟信号进行第U+1次模数转换。
通过这种方式，能够进一步提高模数转换的转换精度。
在一种可能的实现方式中，在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，输出第二控制信号控制所述共享转换模块的V组第一共享开关的开闭状态，以逐次逼近的方式对第i通道的量化余量信号进行V次模数转换。
举例来说，电容阵列C2的V个电容可用于使得输入到比较模块正输入端的电压逐次逼近参考电压。以第2通道对应的第2个转换周期为例，在第2个采样及转换模块连接到比较模块时，可通过V组第一共享开关中与VDD连接的V个开关闭合，使得电容阵列C2的V个采样电容的另一侧连接VDD。在采样及转换模块输出第U次第二模拟信号到第U+V次模数转换结束的过程中，控制模块共输出V个第一控制信号，第U+v次输出的第一控制信号可控制第v个采样电容的一端连接的直流电压，通过在一个转换周期进行多次模数转换，使得输入到比较模块正输入端的电压逐次逼近参考电压。
通过这种方式，使得模数转换电路能够以逐次逼近的方式对量化余量信号进行模数转换。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；
所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；
在v＜V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
举例来说，每个转换周期进行U+V次模数转换，在每个转换周期的第U+1次模数转换及之后的模数转换中，每次模数转换的模拟信号需要在每次模数转换开始时，通过控制模块403最近一次输出的第二控制信号进行控制，再输入比较模块402进行模数转换。比较模块402获得第U+1个第一比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的第一比较信号输出针对下一次模数转换的第二控制信号。
图14示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图14所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第一转换开关S11闭合，比较模块402开始比较并获得第一比较信号。第一比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第一比较信号的数量判断第1个转换周期的完成的模数转换次数，在控制模块储存U个第一比较信号时，可认为采样及转换模块的量化精度已达到最大，可控制共享转换模块进行进一步的量化，比较模块402继续比较并获得第U+1到第U+V个第一比较信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤v≤V时，在U+V次模数转换中的第U+v-1次比较完成后，控制模块403根据第U+v-1次的第一比较信号，可输出第U+v次的第二控制信号，第U+v-1次模数转换完成。模数转换电路开始第U+v次模数转换。
在一种可能的实现方式中，共享转换模块404可根据第U+v次的第二控制信号，输出第U+v次的第二模拟信号，用于对第U+v次的第二模拟信号进行第U+v次的模数转换。比较模块402可根据第U+v次的第二模拟信号与参考电压进行比较，输出第U+v次的第一比较信号，控制模块可根据第U+v次的第一比较信号，输出第U+v+1次的第一控制信号，第U+v次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U+V次比较，输出了U+V个第一比较信号到控制模块403。控制模块403可根据U+V个第一比较信号计算得到最终的一个第一数字信号到外部电路，第2个转换周期结束。
通过这种方式，可以通过V次模数转换实现对量化余量信号的逐次逼近，实现对第一模拟信号的U+V次转换，从而进一步提高了转换精度。
在一种可能的实现方式中，转换周期由通道顺序确定，即，第1个转换周期结束之后，第2个转换周期开始，以此类推，控制模块403可通过轮流控制N个通道的采样及模数转换模块4011-401N对应的N个第一转换开关S11-S1N，对N个通道的第一模拟信号Vin1-VinN依次进行模数转换，得到N个通道的最终第一数字信号Dout1-DoutN。
在一种可能的实现方式中，每一通道的模数转换结束时，需要立即清除共享转换模块上的电荷，以便进行下一通道的模数转换。该通道的采样及转换模块的电荷可以和共享转换模块一起清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的模拟输入信号的模数转换。
图9示出根据本公开实施例的模数转换电路的示意图。如图9所示，在所述N个通道的第一模拟信号包括差分信号时，每个采样及转换模块包括正向采样及转换单元和负向采样及转换单元，所述正向采样及转换单元包括并联的U个第二采样电容、U组第二保持开关以及第三转换开关，所述负向采样及转换单元包括并联的U个第三采样电容、U组第三保持开关以及第四转换开关，U为大于或等于1的整数，
所述正向采样及转换单元的第一输入端输入对应通道的正向第一模拟信号，第二输入端输入正向第一控制信号，并在所述第三转换开关闭合时输出正向第二模拟信号到所述比较模块；
所述负向采样及转换单元的第一输入端输入对应通道的负向第一模拟信号，第二输入端输入负向第一控制信号，并在所述第四转换开关闭合时输出负向第二模拟信号到所述比较模块；
所述比较模块的第一输入端输入正向第二模拟信号，第二输入端输入负向第二模拟信号，输出端输出第二比较信号；
所述控制模块的输入端输入所述第二比较信号，第一输出端输出转换后的第二数字信号，第二输出端输出正向第一控制信号，第三输出端输出负向第一控制信号。
其中，所述正向采样及转换单元的每个第二采样电容的一端连接到所述第三转换开关，另一端连接到一组第二保持开关的一端，该组第二保持开关的另一端分别连接正向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；
所述负向采样及转换单元的每个第三采样电容的一端连接到所述第四转换开关，另一端连接到一组第三保持开关的一端，该组第三保持开关的另一端分别连接负向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个。
举例来说，任意一个采样及转换模块可分别由两个采样及转换单元组成，用于对于对应输入通道的差分信号进行采样。以第2个通道为例，第2个通道可以对应第2个采样及转换模块4012的正向采样及转换单元40P2以及负向采样及转换单元40M2，其中，正向采样及转换单元可包括U个第二采样电容C1P21-C1P2U并联的电容阵列C1P2，负向采样及转换单元可包括U个第二采样电容C1M21-C1M2U并联的电容阵列C1M2，电容阵列C1P2和电容阵列C1M2分别与第2通道的正向第一模拟信号VinM2和负向第一模拟信号VinP2对应。其中，正向第一模拟信号和负向第一模拟信号是差分形式的模拟输入信号。在差分系统中，第三转换开关S1P2可以将电容阵列C1P2选择性地与比较模块402相连接，第四转换开关S1M2可以将电容阵列C1M2选择性地与比较模块402相连接，其中，N表示通道总个数。
在一种可能的实现方式中，电容阵列C1P2和电容阵列C1M2的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C1P2的另一端可能经由相应的多组第二保持开关S3P21-S3P2U分别与正向第一模拟信号相连，还可能与GND、VDD相连或其他预设的直流DC电位相连(例如，与VDD/2相连)，电容阵列C1M2的另一端可能经由相应的多组第三保持开关S3M21-S3M2U分别与负向第一模拟信号相连，还可能与GND、VDD相连或其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，电容阵列C1P2的第二采样电容总个数与电容阵列C1M2的第三采样电容总个数相同，均可以用U表示。正向采样及转换单元和负向采样及转换单元还可接收控制模块403的反馈，根据反馈调整电容连接的电压，输出不同的正向第二模拟信号和负向第二模拟信号。正向第二模拟信号和负向第二模拟信号是比较模块的正负输入端分别接收到的信号。
在一种可能的实现方式中，在第三转换开关S1P2闭合时，电容阵列C1P2还充当SARADC中DAC的作用，电容阵列C1P2的一端可与比较模块402相连，电容阵列C1P2的另一端可经由相应的保持开关S3P21-S3P2U分别与输入信号VinP2相连，此时，第一输入端输入对应通道的正向第一模拟信号VinP2，第二输入端输入正向第一控制信号，正向第一控制信号控制正向采样及转换单元完成数模转换，输出正向第二模拟信号。其中，电容阵列C1P2可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C1P1的具体配置方式不作限制。
在一种可能的实现方式中，在第四转换开关S1M2闭合时，电容阵列C1M2还充当SARADC中DAC的作用，电容阵列C1M2的一端可与比较模块402相连，电容阵列C1M2的另一端可经由相应的保持开关S3M21-S3M2U分别与输入信号VinM2相连，此时，第一输入端输入对应通道的负向第一模拟信号VinM2，第二输入端输入负向第一控制信号，负向第一控制信号控制负向采样及转换单元完成数模转换，输出负向第二模拟信号。其中，电容阵列C1M2可以与电容阵列C1P2相同的配置，本公开对电容阵列C1M2的具体配置方式不作限制。
在一种可能的实现方式中，比较模块402可包括一个比较器，以第2个通道为例，在该比较器的正输入端(也即第一输入端)可以经由第2个通道的第三转换开关S1P2与电容阵列C1P2连接，在正向采样及转换单元的输出端有信号输出时，输出的正向第二模拟信号输入比较模块402。在该比较器的负输入端(也即第二输入端)可以经由第2个通道的第四转换开关S1M2分别与电容阵列C1M2连接，在负向采样及转换单元的输出端有信号输出时，输出的负向第二模拟信号输入比较模块402。正向第二模拟信号与负向第二模拟信号进行比较，输出第二比较信号。其中，第二比较信号是一位的数字输出码，有两种数值，分别是0和1，当第二比较信号为1时，表示正输入端的输入信号更大；当第二比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，比较模块402输出的比较信号输入到控制模块403的输入端，控制模块403可根据输入的一个第二比较信号，输出一个正向第以控制信号到正向采样及转换单元的输入端，使得正向采样及转换单元基于正向第一控制信号，控制第二采样电容另一端连接的直流电位；同时输出一个负向第一控制信号到负向采样及转换单元的输入端，使得负向采样及转换单元基于负向第一控制信号，控制第三采样电容另一端连接的直流电位，从而对下一次的比较时输出到比较模块402的正向第二模拟信号以及负向第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号输入控制模块403后可存储在控制模块403中，在第2个转换周期的多次模数转换结束时，控制模块403可根据存储的多个比较信号确定最终的一个第二数字信号Dout_2。模数转换电路可包括N个转换周期，控制模块403可在确定一个第二数字信号后立即输出到外部电路，也可以在获得N个第二数字信号Dout_1-Dout_N后一起输出到外部电路。在N个第二数字信号全部输出完毕后，N个通道的正向第二模拟信号以及负向第二模拟信号的同步采样及模数转换最终完成。
通过这种方式，可以通过差分结构实现N个输入通道的模数转换。
在一种可能的实现方式中，其特征在于，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制N个正向采样及转换单元的第三转换开关及N个负向采样及转换单元的第四转换开关断开；
控制每个正向采样及转换单元的U组第二保持开关的开闭状态，以使所述正向采样及转换单元的U个第二采样电容的另一端连接对应的正向第一模拟信号；
控制每个负向采样及转换单元的U组第三保持开关的开闭状态，以使所述负向采样及转换单元的U个第三采样电容的另一端连接对应的负向第一模拟信号。
举例来说，N个正向采样及转换单元的电容阵列C1P1-C1PN以及N个负向采样及转换单元的电容阵列C1M1-C1MN可以对N个通道的正向第一模拟信号以及负向第一模拟信号同时进行采样并储存，采样的信号可以以电荷的形式储存在电容阵列C1P1-C1PN以及电容阵列C1M1-C1MN中。
在一种可能的实现方式中，可对N个通道的输入的正向模拟输入信号和负向模拟输入信号同时进行采样保持。可使电容阵列C1P1-C1PN和电容阵列C1M1-C1MN的一端通过第三转换开关和第四转换开关与比较模块断开，使N个采样及模数转换模块独立于其他模块。可使每个电容阵列的一端接地，并闭合第二保持开关和第三保持开关中与正向或负向的第一模拟信号连接的一个开关，使得N个通道的正向和负向模拟输入信号同时输入N个采样及转换模块的电容阵列的另一端。或者，在正向和负向的第一模拟信号连接到电容阵列的一端之前，可使电容阵列的两端同时连接相同的直流电压，使得第一模拟信号输入到电容阵列的一端后，电容阵列的两端也能形成与第一模拟信号相同的压差，N个通道的第一模拟信号通过电容储存电荷的形式储存了下来。在采样保持阶段的结束时刻，每个电容阵列的两端需要与连接的所有直流电位断开，使N个采样及转换模块的电容阵列上的电荷量不再变化，从而保持采样的电压值，为接下来的模数转换做准备。
通过这种方式，可以同时实现N个通道的正向第一模拟信号和负向第一模拟信号的采样及保持过程。
在一种可能的实现方式中，在所述模数转换阶段的第i个转换周期，第i个正向采样及转换单元的第三转换开关和第i个负向采样及转换单元的第四转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换；也就是说，第i个正向采样及转换单元可包括U个并联的采样电容C1Pi1-C1PiU(未示出)，第i个负向采样及转换单元可包括U个并联的采样电容C1Mi1-C1MiU(未示出)，在对第i通道的正向第一模拟信号以及负向第一模拟信号进行模数转换时，可包括U次模数转换。
在一种可能的实现方式中，N个通道的电容阵列C1P1-C1PN以及电容阵列C1M1-C1MN可通过第三转换开关S1P1-S1PN以及第四转换开关S1M1-S1MN轮流连接比较模块402，依次完成N个通道的模数转换。
图15示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图15所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第三转换开关S1P1以及第四转换开关S1M1闭合，比较模块402开始比较并获得第二比较信号。第二比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第二比较信号的数量判断第1个转换周期的多次模数转换是否完成，在控制模块储存U个第二比较信号时，可认为采样及转换模块的量化精度已经达到最大，可控制第1个正向采样及转换模块单元的第三转换开关S1P1以及第1个负向采样及转换模块单元的第四转换开关S1M1断开，控制模块403可根据电容阵列C1P1-C1PN以及电容阵列C1M1-C1MN配置的加权值以及U个第二比较信号计算得到第1通道最终的第二数字信号，第1个转换周期结束。
在一种可能的实现方式中，第1个转换周期结束之后，第2个转换周期开始，控制模块403可闭合第2通道的第三转换开关S1P2以及第四转换开关S1M2，控制第2通道的正向第一模拟信号以及负向第一模拟信号进行第2个转换周期的多次模数转换，其转换步骤与上述第1个转换周期相同，为了简洁，在此不再赘述。以此类推，控制模块403可通过轮流控制N个通道的正向采样及模数转换单元对应的N个第三转换开关以及N个通道的负向采样及模数转换单元对应的N个第四转换开关，对N个通道的正向第一模拟信号以及负向第一模拟信号依次进行模数转换，得到N个通道最终的第二数字信号。
在一种可能的实现方式中，每一通道的模数转换结束时，该通道的采样及转换模块的电荷可以立即清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的差分模拟输入信号的模数转换。
在一种可能的实现方式中，在所述第i个转换周期开始时，所述第i个正向采样及转换单元根据所述第i通道的正向第一模拟信号输出初始的正向第二模拟信号，所述第i个负向采样及转换单元根据所述第i通道的负向第一模拟信号输出初始的负向第二模拟信号；
所述比较模块对所述初始的正向第二模拟信号与所述初始的负向第二模拟信号进行比较，输出初始的第二比较信号；
所述控制模块根据所述初始的第二比较信号，输出第1次的正向第一控制信号和第1次的负向第一控制信号。
举例来说，每个转换周期都由对应通道的采样及转换模块、比较模块以及控制模块完成，例如，在第2个转换周期开始时，采样及转换模块4012的正向采样及转换单元第一次输出正向第二模拟信号、负向采样及转换单元第一次输出负向第二模拟信号之前，控制模块403没有输出正向第一控制信号以及负向第一控制信号到采样及转换模块4012。此时尚未进入第2个转换周期的第1次模数转换的步骤，需要比较模块402对采样及转换模块4012的初始的正向第二模拟信号以及初始的负向第二模拟信号进行比较，获得一次比较结果。
在一种可能的实现方式中，比较模块对初始的正向第二模拟信号以及初始的负向第二模拟信号的比较结果可为初始的第二比较信号，根据初始的第二比较信号，控制模块403可输出第1次的正向第一控制信号以及第1次的负向第一控制信号。使得正向采样及转换单元可根据第1次的正向第一控制信号输出第1次的正向第二模拟信号，使得负向采样及转换单元可根据第1次的负向第一控制信号输出第1次的负向第二模拟信号，以使模数转换电路能够对第2个转换周期第1次的正向第二模拟信号以及第1次的负向第二模拟信号进行第1次模数转换。
通过这种方式，可在转换开始之前对模拟信号的范围进行初步判断，并由控制模块生成反馈的控制信号调整采样及转换模块的输出，从而提高转换的精度。
在一种可能的实现方式中，针对所述第i个转换周期的第u次模数转换，所述第i个正向采样及转换单元根据所述第i通道的正向第一模拟信号及第u次的正向第一控制信号，输出第u次的正向第二模拟信号，1≤u≤U且u为整数；
所述第i个负向采样及转换单元根据所述第i通道的负向第一模拟信号及第u次的负向第一控制信号，输出第u次的负向第二模拟信号；
所述比较模块对所述第u次的正向第二模拟信号与所述第u次的负向第二模拟信号进行比较，输出第u次比较的第二比较信号；
在u<U时，所述控制模块根据所述第u次比较的第二比较信号，输出第u+1次的正向第一控制信号和第u+1次的负向第一控制信号；
在u＝U时，所述控制模块根据U次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
举例来说，在每个转换周期的第1次模数转换及之后的模数转换中，每次模数转换的模拟信号需要在每次模数转换开始时，通过控制模块403反馈的最近一次输出的正向第一控制信号以及负向第一控制信号进行调整，再输入比较模块402进行模数转换。比较模块402获得一个第二比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的一个第二比较信号输出针对下一次模数转换的正向第一控制信号以及负向第一控制信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤u≤U时，在U次模数转换中的第u-1次比较完成后，控制模块403根据第u-1次的第二比较信号，可输出第u次的正向第一控制信号以及负向第一控制信号，第u-1次模数转换完成。模数转换电路开始第u次模数转换。
在一种可能的实现方式中，正向采样及转换单元可根据第u次的正向第一控制信号，输出第u次的正向第二模拟信号，负向采样及转换单元可根据第u次的负向第一控制信号，输出第u次的负向第二模拟信号。比较模块402可将第u次的正向第二模拟信号与第u次的负向第二模拟信号进行比较，输出第u次的第二比较信号，控制模块可根据第u次的第二比较信号，输出第u+1次的正向第一控制信号以及负向第一控制信号，第u次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U次比较，输出了U个第二比较信号到控制模块403。控制模块403可根据U个第二比较信号计算得到最终的一个第二数字信号到外部电路，第2个转换周期结束。
通过这种方式，可以通过U次模数转换实现对差分第一模拟信号的逐次逼近，从而提高转换精度。
图10示出根据本公开实施例的模数转换电路的示意图。如图10所示，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容、V组第二共享开关以及第五转换开关，所述负向共享转换单元包括并联的V个第三共享电容、V组第三共享开关以及第六转换开关，V为大于或等于1的整数，
所述正向共享转换单元通过所述第五转换开关分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元通过所述第六转换开关分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第五转换开关及所述第六转换开关断开；在完成第U次模数转换后，控制所述第五转换开关及所述第六转换开关闭合；所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；
将第U次的正向第二模拟信号作为正向量化余量信号，第U次的负向第二模拟信号作为负向量化余量信号，所述模数转换电路以逐次逼近的方式对所述正向量化余量信号及负向量化余量信号进行V次模数转换。
举例来说，任意一个通道的采样及转换模块的U次模数转换结束后，得到的第二模拟电压仍有被进一步量化的必要。在此情况下，可在模数转换电路中增加共享转换模块。共享转换模块404可包括正向共享转换单元404P和负向共享转换单元404M，可分别包括V个第二共享电容C2P1-C2PV并联的电容阵列C2P和V个第三共享电容C2M1-C2MV并联的电容阵列C2M，在对第i通道的第一模拟信号的正向量化余量信号以及负向量化余量信号进行模数转换时，可包括V次模数转换。
电容阵列C2P和电容阵列C2M的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C2P和电容阵列C2M的另一端可能经由相应的V组第二共享开关S2P1-S2PV和第三共享开关S2M1-S2MV分别与GND或VDD相连，还可能与其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，电容阵列C2P和电容阵列C2M的电容总个数相同，用V表示。正向共享转换单元和负向共享转换单元还可接收控制模块403的反馈，根据反馈调整电容极板连接的电压，输出不同的正向第二模拟信号以及负向第二模拟信号。
在一种可能的实现方式中，在第五转换开关S5P和第六转换开关S5M闭合时，电容阵列C2P和C2M还充当SAR ADC中DAC的作用，正向共享转换单元和负向共享转换单元的输入端分别输入正向和负向第二控制信号，控制正向共享转换单元和负向共享转换单元输出正向和负向第二模拟信号。其中，电容阵列C2P和C2M可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C2P和C2M的配置方式不作限制。
在一种可能的实现方式中，在第U次模数转换中，比较模块输出第U次比较的第二比较信号，在此情况下可闭合第五转换开关S5P和第六转换开关S5M，使得控制模块可根据第U次比较的第二比较信号输出第一次的正向和负向的第二控制信号，其中，正向和负向的第二控制信号是分别输入到正向和负向共享转换单元的信号，以控制模数转换电路进行第U+1次模数转换。
在一种可能的实现方式中，正向共享转换单元和负向共享转换单元的输出端输出的正向和负向第二模拟信号同时输入比较模块402进行比较，输出第二比较信号。其中，第二比较信号是一位的数字输出码，有两种数值，分别是0和1，当第二比较信号为1时，表示正输入端的输入信号更大；当第二比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，控制模块403可根据输入的一个第二比较信号，输出一个正向第二控制信号到正向共享转换单元的输入端，同时输出一个负向第二控制信号到负向共享转换单元的输入端，使得正向共享转换单元和负向共享转换单元基于正向第二控制信号和负向第二控制信号，分别控制各自的共享电容另一端连接的直流电位，从而对下一次的比较时输出到比较模块402的正向第二模拟信号和负向第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号输入控制模块403后可存储在控制模块403中，在每个转换周期的U+V次模数转换结束时，控制模块403可根据存储的U+V个比较信号确定最终的一个第二数字信号，其中，以第2个转换周期为例，U+V次模数转换既包括正向采样及转换单元和负向采样及转换单元与比较模块402、控制模块403连接时进行的U次模数转换，也包括正向共享转换单元和负向共享转换单元与正向采样及转换单元和负向采样及转换单元、比较模块402、控制模块403连接时进行的V次模数转换。模数转换电路可包括N个转换周期，控制模块403可在确定一个第二数字信号后立即输出到外部电路，也可以在获得N个第二数字信号后一起输出到外部电路。在N个第二数字信号全部输出完毕后，N个通道的第一模拟信号的同步采样及模数转换最终完成。
通过这种方式，能够进一步提高模数转换的转换精度。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；
所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；
所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
举例来说，每个转换周期进行U+V次模数转换，在每个转换周期的第U+1次模数转换及之后的模数转换中，每次模数转换的正向和负向第二模拟信号需要在每次模数转换开始时，通过控制模块403最近一次输出的正向和负向第二控制信号进行控制，再输入比较模块402进行模数转换。比较模块402获得第U+1个第二比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的第二比较信号输出针对下一次模数转换的正向和负向第二控制信号。
图16示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图16所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第三转换开关S1P1以及第四转换开关S1M1闭合，比较模块402开始比较并获得第二比较信号。第二比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第二比较信号的数量判断第1个转换周期的多次模数转换是否完成，在控制模块储存U个第二比较信号时，可认为采样及转换模块的量化精度已经达到最大，可控制共享转换模块的第五转换开关和第六转换开关闭合，进行进一步的量化，比较模块402继续比较并获得第U+1到第U+V个第二比较信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤v≤V时，在U+V次模数转换中的第U+v-1次比较完成后，控制模块403根据第U+v-1次的第二比较信号，可输出第U+v次的正向和负向第二控制信号，第U+v-1次模数转换完成。模数转换电路开始第U+v次模数转换。
在一种可能的实现方式中，共享转换模块404可根据第U+v次的正向和负向第二控制信号，输出第U+v次的正向和负向量化余量信号，比较模块402可根据第U+v次的正向量化余量信号与负向量化余量信号进行比较，输出第U+v次的第二比较信号，控制模块可根据第U+v次的第二比较信号，输出第U+v+1次的正向和负向第二控制信号，第U+v次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U+V次比较，输出了U+V个第二比较信号到控制模块403。控制模块403可根据U+V个第二比较信号计算得到最终的一个第二数字信号到外部电路，第2个转换周期结束。
通过这种方式，可以通过V次模数转换实现对量化余量信号的逐次逼近，实现对第一模拟信号的U+V次转换，从而进一步提高了转换精度。
在一种可能的实现方式中，转换周期由通道顺序确定，即，第1个转换周期结束之后，第2个转换周期开始，以此类推，控制模块403可通过轮流控制N个通道的采样及模数转换模块4011-401N对应的N个第三转换开关和第四转换开关，以及共享转换模块的第五转换开关和第六转换开关，对N个通道的第一模拟信号Vin1-VinN依次进行模数转换，得到N个通道的最终第二数字信号Dout_1-Dout_N。
在一种可能的实现方式中，每一通道的模数转换结束时，需要立即清除共享转换模块上的电荷，以便进行下一通道的模数转换。该通道的采样及转换模块的电荷可以和共享转换模块一起清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的模拟输入信号的模数转换。
图11示出根据本公开实施例的模数转换电路的示意图。如图11所示，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容以及V组第二共享开关，所述负向共享转换单元包括并联的V个第三共享电容以及V组第三共享开关，V为大于或等于1的整数，
所述正向共享转换单元分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在完成第U次模数转换后，所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；
所述正向共享转换单元将第U次的正向第二模拟信号作为正向量化余量信号，所述负向共享转换单元将第U次的负向第二模拟信号作为负向量化余量信号；
在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，输出第二控制信号控制所述正向共享转换单元的V组第二共享开关及负向共享转换单元的V组第三共享开关的开闭状态，以逐次逼近的方式对所述正向量化余量信号及所述负向量化余量信号进行V次模数转换。
举例来说，任意一个通道的采样及转换模块的U次模数转换结束后，得到的第二模拟信号仍有被进一步量化的必要。在此情况下，可在模数转换电路中增加共享转换模块。共享转换模块404可包括正向共享转换单元404P和负向共享转换单元404M，可分别包括V个电容并联的电容阵列C2P和C2M，在对每个通道的正向量化余量信号以及负向量化余量信号进行模数转换时，可包括V次模数转换。
电容阵列C2P和C2M的一端可与比较模块402相连，还可能与地(Ground，GND)、电源(VDD)或其他预设的直流DC电位相连(例如，与VDD/2相连)。电容阵列C2P和C2M的另一端可能经由相应的V组共享开关S2P1-S2PV和S2M1-S2MV分别与GND或VDD相连，还可能与其他预设的直流DC电位相连(例如，与VDD/2相连)，其中，电容阵列C2P和电容阵列C2M的电容总个数相同，用V表示。正向共享转换单元和负向共享转换单元还可接收控制模块403的反馈，根据反馈调整电容极板连接的电压，输出不同的正向第二模拟信号以及负向第二模拟信号。
在一种可能的实现方式中，电容阵列C2P和C2M还充当SAR ADC中DAC的作用，正向共享转换单元和负向共享转换单元的输入端分别输入正向和负向第二控制信号，控制正向共享转换单元和负向共享转换单元输出正向和负向第二模拟信号。其中，电容阵列C2P和C2M可以采用二进制的配置，也可以采用其他配置，例如加入一些冗余量。本公开对电容阵列C2P和C2M的配置方式不作限制。
在一种可能的实现方式中，正向共享转换单元和负向共享转换单元输出的正向和负向第二模拟信号同时输入比较模块402进行比较，输出第二比较信号。其中，第二比较信号是一位的数字输出码，有两种数值，分别是0和1，当第二比较信号为1时，表示正输入端的输入信号更大；当第二比较信号为0时，说明负输入端的输入信号更大。
在一种可能的实现方式中，控制模块403可根据输入的一个第二比较信号，输出一个正向第二控制信号到正向共享转换单元的输入端，同时输出一个负向第二控制信号到负向共享转换单元的输入端，使得正向共享转换单元和负向共享转换单元基于正向第二控制信号和负向第二控制信号，分别控制各自的共享电容另一端连接的直流电位，从而对下一次的比较时输出到比较模块402的正向第二模拟信号和负向第二模拟信号做出调整。
在一种可能的实现方式中，比较模块402输出的比较信号输入控制模块403后可存储在控制模块403中，在每个转换周期的U+V次模数转换结束时，控制模块403可根据存储的U+V个比较信号确定最终的一个第二数字信号，其中，以第2个转换周期为例，U+V次模数转换既包括正向采样及转换单元和负向采样及转换单元与比较模块402、控制模块403连接时进行的U次模数转换，也包括正向共享转换单元和负向共享转换单元与正向采样及转换单元和负向采样及转换单元、比较模块402、控制模块403连接时进行的V次模数转换。模数转换电路可包括N个转换周期，控制模块403可在确定一个第二数字信号后立即输出到外部电路，也可以在获得N个第二数字信号后一起输出到外部电路。在N个第二数字信号全部输出完毕后，N个通道的第一模拟信号的同步采样及模数转换最终完成。
通过这种方式，能够进一步提高模数转换的转换精度。
在一种可能的实现方式中，针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；
所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；
所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
举例来说，每个转换周期进行U+V次模数转换，在每个转换周期的第U+1次模数转换及之后的模数转换中，每次模数转换的正向和负向第二模拟信号需要在每次模数转换开始时，通过控制模块403最近一次输出的正向和负向第二控制信号进行控制，再输入比较模块402进行模数转换。比较模块402获得第U+1个第二比较信号后，可输入到控制模块403，由控制模块403储存，控制模块403还可根据接收到的第U+1个第二比较信号输出针对下一次模数转换的正向和负向第二控制信号。
图17示出根据本公开实施例的模数转换电路进行模数转换的流程图。如图17所示，在采样保持阶段结束后，可以从第1个通道开始进行模数转换。可使第1通道的第三转换开关S1P1以及第四转换开关S1M1闭合，比较模块402开始比较并获得第二比较信号。第二比较信号可输入到控制模块403中并在控制模块403中储存，控制模块403可根据储存的第二比较信号的数量判断第1个转换周期的多次模数转换是否完成，在控制模块储存U个第二比较信号时，可认为采样及转换模块的量化精度已经达到最大，可控制共享转换模块进行进一步的量化，比较模块402继续比较并获得第U+1到第U+V个第二比较信号。
在一种可能的实现方式中，以第2个转换周期为例，1≤v≤V时，在U+V次模数转换中的第U+v-1次比较完成后，控制模块403根据第U+v-1次的第二比较信号，可输出第U+v次的正向和负向第二控制信号，第U+v-1次模数转换完成。模数转换电路开始第U+v次模数转换。
在一种可能的实现方式中，共享转换模块404可根据第U+v次的正向和负向第二控制信号，输出第U+v次的正向和负向第二模拟信号，比较模块402可根据第U+v次的正向第二模拟信号与负向第二模拟信号进行比较，输出第U+v次的第二比较信号，控制模块可根据第U+v次的第二比较信号，输出第U+v+1次的正向和负向第二控制信号，第U+v次模数转换完成。
在一种可能的实现方式中，在第2个转换周期的多次模数转换完成后，比较模块402共完成了U+V次比较，输出了U+V个第二比较信号到控制模块403。控制模块403可根据U+V个第二比较信号计算得到最终的一个第二数字信号到外部电路，第2个转换周期结束。
通过这种方式，可以通过V次模数转换实现对量化余量信号的逐次逼近，实现对第一模拟信号的U+V次转换，从而进一步提高了转换精度。
在一种可能的实现方式中，转换周期由通道顺序确定，即，第1个转换周期结束之后，第2个转换周期开始，以此类推，控制模块403可通过轮流控制N个通道的采样及模数转换模块4011-401N对应的N个第三转换开关和第四转换开关，对N个通道的第一模拟信号Vin1-VinN依次进行模数转换，得到N个通道的最终第二数字信号Dout_1-Dout_N。
在一种可能的实现方式中，每一通道的模数转换结束时，需要立即清除共享转换模块上的电荷，以便进行下一通道的模数转换。该通道的采样及转换模块的电荷可以和共享转换模块一起清除，也可以在N个通道的模数转换完成之后进行清除，本公开对此不作限制。
通过这种方式，可以依次完成N个通道的模拟输入信号的模数转换。
根据本公开的模数转换电路，通过设置包括多个采样电容的采样及转换模块，使得采样电容除了实现多通道同步采样的功能之外，还可以通过接收电路输出的控制信号在采样电容上直接完成逐次逼近的转换功能，可以减少采样及转换模块的电荷损失，从而以较小的电路代价提高模数转换电路的能效。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (29)

1.一种模数转换电路，其特征在于，所述模数转换电路包括：
并联的N个采样及转换模块，用于对N个通道的第一模拟信号同时采样并依次转换，输出第二模拟信号，其中，每个采样及转换模块包括并联的多个采样电容，N为大于1的整数；
比较模块，连接到所述N个采样及转换模块，用于分别对所述第二模拟信号进行比较，得到比较信号；
控制模块，连接到所述N个采样及转换模块和所述比较模块，用于对所述N个采样及转换模块进行控制，并根据所述比较信号输出转换后的数字信号。
2.根据权利要求1所述的模数转换电路，其特征在于，每个采样及转换模块还包括转换开关，所述转换开关一端连接所述多个采样电容，另一端连接到所述比较模块，
其中，所述控制模块被配置为：
在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持；
在模数转换阶段，控制所述N个采样及转换模块的转换开关轮流闭合，以使所述模数转换电路依次对所述N个通道的第一模拟信号进行模数转换。
3.根据权利要求2所述的模数转换电路，其特征在于，所述模数转换阶段包括N个转换周期，
其中，在所述模数转换阶段的第i个转换周期，所述控制模块控制第i个采样及转换模块的转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行多次模数转换，得到与所述第i通道的第一模拟信号对应的数字信号，1≤i≤N且i为整数。
4.根据权利要求1所述的模数转换电路，其特征在于，所述模数转换电路还包括共享转换模块，包括并联的多个共享电容，用于对所述N个通道的第一模拟信号的量化余量信号进行转换。
5.根据权利要求1所述的模数转换电路，其特征在于，所述N个通道的第一模拟信号包括单端信号或差分信号。
6.根据权利要求3所述的模数转换电路，其特征在于，每个采样及转换模块的第一输入端输入对应通道的第一模拟信号，第二输入端输入第一控制信号，并在所述第一转换开关闭合时输出第二模拟信号；
每个采样及转换模块包括U个第一采样电容、U组第一保持开关以及第一转换开关，U为大于或等于1的整数，每个第一采样电容的一端连接到所述第一转换开关，另一端连接到一组第一保持开关的一端，该组第一保持开关的另一端分别连接第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；
所述比较模块的第一输入端输入所述第二模拟信号，第二输入端输入参考信号，输出端输出第一比较信号；
所述控制模块的输入端输入所述第一比较信号，第一输出端输出转换后的第一数字信号，第二输出端输出第一控制信号。
7.根据权利要求6所述的模数转换电路，其特征在于，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制所述N个采样及转换模块的第一转换开关断开；
控制每个采样及转换模块的U组第一保持开关的开闭状态，以使所述采样及转换模块的U个第一采样电容的另一端连接对应的第一模拟信号。
8.根据权利要求6所述的模数转换电路，其特征在于，在所述模数转换阶段的第i个转换周期，第i个采样及转换模块的第一转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换；
针对所述第i个转换周期的第u次模数转换，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，1≤u≤U且u为整数；
所述比较模块对所述第u次的第二模拟信号与参考信号进行比较，输出第u次比较的第一比较信号；
在u<U时，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号；
在u＝U时，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
9.根据权利要求8所述的模数转换电路，其特征在于，
在所述第i个转换周期开始时，所述第i个采样及转换模块根据所述第i通道的第一模拟信号输出初始的第二模拟信号；
所述比较模块对所述初始的第二模拟信号与参考信号进行比较，输出初始的第一比较信号；
所述控制模块根据所述初始的第一比较信号，输出第1次的第一控制信号。
10.根据权利要求8所述的模数转换电路，其特征在于，所述第i个采样及转换模块根据所述第i通道的第一模拟信号及第u次的第一控制信号，输出第u次的第二模拟信号，包括：
在u>1时，根据所述第u次的第一控制信号，控制与第u个第一采样电容连接的一组第一保持开关的开闭状态，以使所述第u个第一采样电容的另一端连接电源电压VDD或接地GND，所述第u个第一采样电容的一端输出所述第u次的第二模拟信号。
11.根据权利要求8所述的模数转换电路，其特征在于，所述控制模块根据所述第u次比较的第一比较信号，输出第u+1次的第一控制信号，包括：
在所述第u次比较的第一比较信号为1时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端接地GND；
在所述第u次比较的第一比较信号为0时，输出第u+1次的第一控制信号，以在第u+1次模数转换中使得所述第i个采样及转换模块的第u+1个第一采样电容的另一端连接电源电压VDD。
12.根据权利要求8所述的模数转换电路，其特征在于，所述控制模块根据U次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，计算所述U次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
13.根据权利要求6所述的模数转换电路，其特征在于，所述控制模块还被配置为：
在模数转换阶段的第i个转换周期结束时，控制所述第i个采样及转换模块的U组第一保持开关以及第一转换开关的开闭状态，以便清除所述第i个采样及转换模块的U个第一采样电容上的电荷值。
14.根据权利要求8所述的模数转换电路，其特征在于，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括并联的V个第一共享电容、V组第一共享开关以及第二转换开关，所述共享转换模块通过所述第二转换开关分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，
其中，所述控制模块还被配置为：在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第二转换开关断开；在完成第U次模数转换后，控制所述第二转换开关闭合，所述控制模块根据第U次比较的第一比较信号，输出第1次的第二控制信号；
将第U次的第二模拟信号作为量化余量信号，所述模数转换电路以逐次逼近的方式对所述量化余量信号进行V次模数转换。
15.根据权利要求14所述的模数转换电路，其特征在于，所述控制模块的第三输出端输出第二控制信号，
针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；
所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
16.根据权利要求15所述的模数转换电路，其特征在于，所述共享转换模块的每个第一共享电容的一端连接到所述第二转换开关，另一端连接到一组第一共享开关的一端，该组第一共享开关的另一端分别连接电源电压VDD、地GND及预设直流电压中的一个，
其中，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，包括：
根据所述第v次的第二控制信号，控制与第v个第一共享电容连接的一组第一共享开关的开闭状态，以使所述第v个第一共享电容的另一端连接电源电压VDD或接地GND，所述第v个第一采样电容的一端输出所述第U+v次的第二模拟信号。
17.根据权利要求16所述的模数转换电路，其特征在于，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号，包括：
在所述第U+v次比较的第一比较信号为1时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接地GND；
在所述第U+v次比较的第一比较信号为0时，输出第v+1次的第二控制信号，以在第U+v+1次模数转换中使得所述共享转换模块的第v+1个第一共享电容的另一端连接电源电压VDD。
18.根据权利要求15所述的模数转换电路，其特征在于，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号，包括：
根据所述第i个采样及转换模块的U个第一采样电容的权值，以及所述共享转换模块的V个第一共享电容的权值，计算所述U+V次比较的第一比较信号的加权和，得到与所述第i通道的第一模拟信号对应的第一数字信号。
19.根据权利要求14所述的模数转换电路，其特征在于，所述控制模块还被配置为：
在所述模数转换阶段的第i个转换周期结束时，控制所述共享转换模块的V组第一共享开关以及第二转换开关的开闭状态，以便清除V个第一共享电容上的电荷值。
20.根据权利要求8所述的模数转换电路，其特征在于，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括V个第一共享电容以及V组第一共享开关，所述共享转换模块分别连接所述N个采样及转换模块和所述比较模块，V为大于或等于1的整数，
其中，所述控制模块还被配置为：
将第U次的第二模拟信号作为量化余量信号；
在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，控制所述共享转换模块的V组第一共享开关的开闭状态，以逐次逼近的方式对第i通道的量化余量信号进行V次模数转换。
21.根据权利要求20所述的模数转换电路，其特征在于，所述控制模块的第三输出端输出第二控制信号，
在所述第i个转换周期的第U次模数转换结束时，所述第i个采样及转换模块输出第U次的第二模拟信号；
所述共享转换模块根据所述第U次的第二模拟信号对V个第一共享电容充电；
所述比较模块输出第U次的第一比较信号；
所述控制模块根据第U次的第一比较信号，输出第1次的第二控制信号。
22.根据权利要求21所述的模数转换电路，其特征在于，
针对所述第i个转换周期的第U+v次模数转换，所述共享转换模块根据所述量化余量信号及第v次的第二控制信号，输出第U+v次的第二模拟信号，1≤v≤V且v为整数；
所述比较模块对所述第U+v次的第二模拟信号与所述参考信号进行比较，输出第U+v次比较的第一比较信号；
在v＜V时，所述控制模块根据所述第U+v次比较的第一比较信号，输出第v+1次的第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第一比较信号，输出与所述第i通道的第一模拟信号对应的第一数字信号。
23.根据权利要求3所述的模数转换电路，其特征在于，在所述N个通道的第一模拟信号包括差分信号时，每个采样及转换模块包括正向采样及转换单元和负向采样及转换单元，所述正向采样及转换单元包括并联的U个第二采样电容、U组第二保持开关以及第三转换开关，所述负向采样及转换单元包括并联的U个第三采样电容、U组第三保持开关以及第四转换开关，U为大于或等于1的整数，
所述正向采样及转换单元的第一输入端输入对应通道的正向第一模拟信号，第二输入端输入正向第一控制信号，并在所述第三转换开关闭合时输出正向第二模拟信号到所述比较模块；
所述负向采样及转换单元的第一输入端输入对应通道的负向第一模拟信号，第二输入端输入负向第一控制信号，并在所述第四转换开关闭合时输出负向第二模拟信号到所述比较模块；
所述比较模块的第一输入端输入正向第二模拟信号，第二输入端输入负向第二模拟信号，输出端输出第二比较信号；
所述控制模块的输入端输入所述第二比较信号，第一输出端输出转换后的第二数字信号，第二输出端输出正向第一控制信号，第三输出端输出负向第一控制信号；
其中，所述正向采样及转换单元的每个第二采样电容的一端连接到所述第三转换开关，另一端连接到一组第二保持开关的一端，该组第二保持开关的另一端分别连接正向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个；
所述负向采样及转换单元的每个第三采样电容的一端连接到所述第四转换开关，另一端连接到一组第三保持开关的一端，该组第三保持开关的另一端分别连接负向第一模拟信号、电源电压VDD、地GND及预设直流电压中的一个。
24.根据权利要求23所述的模数转换电路，其特征在于，在采样保持阶段，控制所述N个采样及转换模块对输入的N个通道的第一模拟信号同时进行采样及保持，包括：
控制N个正向采样及转换单元的第三转换开关及N个负向采样及转换单元的第四转换开关断开；
控制每个正向采样及转换单元的U组第二保持开关的开闭状态，以使所述正向采样及转换单元的U个第二采样电容的另一端连接对应的正向第一模拟信号；
控制每个负向采样及转换单元的U组第三保持开关的开闭状态，以使所述负向采样及转换单元的U个第三采样电容的另一端连接对应的负向第一模拟信号。
25.根据权利要求23所述的模数转换电路，其特征在于，在所述模数转换阶段的第i个转换周期，第i个正向采样及转换单元的第三转换开关和第i个负向采样及转换单元的第四转换开关闭合，所述模数转换电路以逐次逼近的方式对第i通道的第一模拟信号进行U次模数转换；
针对所述第i个转换周期的第u次模数转换，所述第i个正向采样及转换单元根据所述第i通道的正向第一模拟信号及第u次的正向第一控制信号，输出第u次的正向第二模拟信号，1≤u≤U且u为整数；
所述第i个负向采样及转换单元根据所述第i通道的负向第一模拟信号及第u次的负向第一控制信号，输出第u次的负向第二模拟信号；
所述比较模块对所述第u次的正向第二模拟信号与所述第u次的负向第二模拟信号进行比较，输出第u次比较的第二比较信号；
在u<U时，所述控制模块根据所述第u次比较的第二比较信号，输出第u+1次的正向第一控制信号和第u+1次的负向第一控制信号；
在u＝U时，所述控制模块根据U次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
26.根据权利要求25所述的模数转换电路，其特征在于，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容、V组第二共享开关以及第五转换开关，所述负向共享转换单元包括并联的V个第三共享电容、V组第三共享开关以及第六转换开关，V为大于或等于1的整数，
所述正向共享转换单元通过所述第五转换开关分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元通过所述第六转换开关分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在所述模数转换阶段的第i个转换周期的前U次模数转换期间，控制所述第五转换开关及所述第六转换开关断开；在完成第U次模数转换后，控制所述第五转换开关及所述第六转换开关闭合；所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；
将第U次的正向第二模拟信号作为正向量化余量信号，第U次的负向第二模拟信号作为负向量化余量信号，所述模数转换电路以逐次逼近的方式对所述正向量化余量信号及负向量化余量信号进行V次模数转换。
27.根据权利要求26所述的模数转换电路，其特征在于，
针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；
所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；
所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
28.根据权利要求25所述的模数转换电路，其特征在于，所述模数转换电路还包括共享转换模块，用于对N个通道的第一模拟信号的量化余量信号进行转换，
所述共享转换模块包括正向共享转换单元及负向共享转换单元，所述正向共享转换单元包括并联的V个第二共享电容以及V组第二共享开关，所述负向共享转换单元包括并联的V个第三共享电容以及V组第三共享开关，V为大于或等于1的整数，
所述正向共享转换单元分别连接所述N个正向采样及转换单元以及所述比较模块的第一输入端，所述负向共享转换单元分别连接所述N个负向采样及转换单元以及所述比较模块的第二输入端，
其中，所述控制模块还被配置为：
在完成第U次模数转换后，所述控制模块根据U次比较的第二比较信号，输出第1次的正向第二控制信号和第1次的负向第二控制信号；
所述正向共享转换单元将第U次的正向第二模拟信号作为正向量化余量信号，所述负向共享转换单元将第U次的负向第二模拟信号作为负向量化余量信号；
在所述模数转换阶段的第i个转换周期的第U+1到第U+V次模数转换期间，输出第二控制信号控制所述正向共享转换单元的V组第二共享开关及负向共享转换单元的V组第三共享开关的开闭状态，以逐次逼近的方式对所述正向量化余量信号及所述负向量化余量信号进行V次模数转换。
29.根据权利要求28所述的模数转换电路，其特征在于，
针对所述第i个转换周期的第U+v次模数转换，所述正向共享转换单元根据所述正向量化余量信号及第v次的正向第二控制信号，输出第U+v次的正向第二模拟信号，1≤v≤V且v为整数；
所述负向共享转换单元根据所述负向量化余量信号及第v次的负向第二控制信号，输出第U+v次的负向第二模拟信号；
所述比较模块对所述第U+v次的正向第二模拟信号与所述第U+v次的负向第二模拟信号进行比较，输出第U+v次比较的第二比较信号；
在v<V时，所述控制模块根据所述第U+v次比较的第二比较信号，输出第v+1次的正向第二控制信号和第v+1次的负向第二控制信号；
在v＝V时，所述控制模块根据U+V次比较的第二比较信号，输出与所述第i通道的第一模拟信号对应的第二数字信号。
CN202011233397.0A 2020-11-06 2020-11-06 模数转换电路 Pending CN112350729A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011233397.0A CN112350729A (zh) 2020-11-06 2020-11-06 模数转换电路
US17/513,016 US11876528B2 (en) 2020-11-06 2021-10-28 Analog-to-digital conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011233397.0A CN112350729A (zh) 2020-11-06 2020-11-06 模数转换电路

Publications (1)

Publication Number Publication Date
CN112350729A true CN112350729A (zh) 2021-02-09

Family

ID=74429343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011233397.0A Pending CN112350729A (zh) 2020-11-06 2020-11-06 模数转换电路

Country Status (2)

Country Link
US (1) US11876528B2 (zh)
CN (1) CN112350729A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636758A (zh) * 2020-12-22 2021-04-09 电子科技大学 一种用于快照式读出电路中的采样保持电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211793B2 (ja) * 1999-01-08 2001-09-25 日本電気株式会社 Ａｄ変換器
JP3857450B2 (ja) * 1999-01-19 2006-12-13 株式会社東芝 逐次比較型アナログ・ディジタル変換回路
US7830159B1 (en) * 2008-10-10 2010-11-09 National Semiconductor Corporation Capacitor mismatch measurement method for switched capacitor circuits
JP2010109602A (ja) * 2008-10-29 2010-05-13 Toshiba Corp Ａ／ｄ変換器
TWI524678B (zh) * 2014-02-10 2016-03-01 瑞昱半導體股份有限公司 逐漸趨近式類比至數位轉換器與轉換方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636758A (zh) * 2020-12-22 2021-04-09 电子科技大学 一种用于快照式读出电路中的采样保持电路

Also Published As

Publication number Publication date
US11876528B2 (en) 2024-01-16
US20220149862A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US9136857B2 (en) ADC with sample and hold
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
US8416107B1 (en) Charge compensation calibration for high resolution data converter
US10484000B2 (en) Analog-to-digital converters
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US9236878B2 (en) Analog-to-digital conversion
CN105720979B (zh) 具有片内储能电容的sar adc的校准技术
US7443333B2 (en) Single stage cyclic analog to digital converter with variable resolution
US20100283643A1 (en) Simultaneous sampling analog to digital converter
US20120112948A1 (en) Compact sar adc
CN112350729A (zh) 模数转换电路
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US7623057B2 (en) Analog digital converter
US6906657B1 (en) Successive approximation analog-to-digital converter with sample and hold element
CN101800549B (zh) 可切换位解析度的模拟转数字转换器及其控制方法
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
Lee et al. Capacitor array structure and switching control scheme to reduce capacitor mismatch effects for SAR analog-to-digital converters
WO2008109107A1 (en) Charge-domain pipelined charge-redistribution analog-to-digital converter
US9236880B2 (en) High resolution analog to digital converter
CN115441874A (zh) 一种十四位分辨率两级循环型模数转换器
US8274420B2 (en) Successive approximation analog-to-digital converter
JPS59149418A (ja) インタフエ−ス回路
CN117650788A (zh) 逐次逼近循环adc及其信号转换方法、系统
CN117674852A (zh) 逐次逼近型模数转换器及控制方法
JP2012049635A (ja) アナログ・デジタル変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination