RU2276833C1

RU2276833C1 - Аналого-цифровой преобразователь

Info

Publication number: RU2276833C1
Application number: RU2004135444/09A
Authority: RU
Inventors: В чеслав Павлович Зюзенков (RU); Вячеслав Павлович Зюзенков
Original assignee: Федеральное государственное унитарное предприятие "Рязанское конструкторское бюро "Глобус"
Priority date: 2004-12-03
Filing date: 2004-12-03
Publication date: 2006-05-20

Abstract

Изобретение относится к электроизмерительной и вычислительной технике. Технический результат заключается в увеличении быстродействия устройства. Устройство содержит три устройства выборки и хранения, три аналого-цифровых преобразователя, три устройства хранения со сбросом, три делителя частоты на два, тактовый генератор, делитель частоты на три, регистр сдвига и "n" коммутаторов, число которых соответствует количеству разрядов АЦП. 2 ил.

Description

Изобретение относится к электроизмерительной и вычислительной технике и предназначено для преобразования быстроизменяющихся электрических сигналов в цифровой код.

Известно устройство для аналого-цифрового преобразования (АЦП) по авторскому свидетельству (АС) №1485400, Н 03 М 1/14, SU, содержащее АЦП, выходы которого соединены с соответствующими входами цифроаналогового преобразователя (ЦАП), выход которого соединен с первым входом первого суммирующего усилителя, выход первого суммирующего усилителя соединен с первым входом блока АЦП, первые выходы которого соединены с соответствующими входами цифрового сумматора, выход которого является выходной шиной, второй суммирующий усилитель, генератор импульсов, триггер, элемент задержки, регистр, первый и второй формирователи, вход первого из которых является шиной "запуск", выход соединен с входом второго формирователя, первым входом триггера и первым входом регистра, выход второго формирователя соединен с вторым входом блока АЦП, причем второй вход триггера соединен с вторым входом блока АЦП, выход соединен с входом генератора импульсов, выход которого соединен с первым входом АЦП, второй вход которого соединен с выходом второго суммирующего усилителя и объединен с входом элемента задержки, первый и второй входы второго суммирующего усилителя соединены соответственно с первой и второй входными шинами, выход элемента задержки соединен с вторым входом первого суммирующего усилителя, выход АЦП соединен с вторым входом регистра, выход которого соединен с вторым входом цифрового сумматора. Недостатком устройства является низкое быстродействие из-за последовательного соединения АЦП, ЦАП и блока АЦП.

Известно также устройство, описанное в книге Г.Д.Бахтиаров и др. "Аналого-цифровые преобразователи". - М.: Советское радио, 1980, С.203, рис.7-27б, содержащее последовательно соединенные устройство выборки и хранения (УВХ) и первый АЦП, а также регистр сдвига и второй АЦП. Т.к. АЦП включены последовательно, то время выдачи на выход результатов преобразования удваивается, поэтому недостатком устройства является недостаточное быстродействие.

Наиболее близким аналогом является устройство, описанное в книге Г.Д.Бахтиаров и др. "Аналого-цифровые преобразователи". - М.: Советское радио, 1980, с.203, рис.7-27б.

Для увеличения быстродействия при сохранении точности преобразования предложен АЦП, содержащий последовательно соединенные первое УВХ и первый АЦП, а также регистр сдвига и второй АЦП, отличающийся тем, что в него введено первое n-разрядное устройство хранения со сбросом (УХС), входы которого соединены с выходами первого АЦП, второе УВХ, выход которого соединен с входом второго АЦП, второе n-разрядное УХС, входы которого соединены с выходами второго АЦП, последовательно соединенные третье УВХ, третий АЦП и третье n-разрядное УХС, причем входы первого, второго и третьего УВХ объединены и являются входом устройства, а также введены последовательно соединенные тактовый генератор и делитель частоты на три, выход которого подключен к информационному входу регистра сдвига, к тактовому входу которого подключен выход тактового генератора, "n" коммутаторов, первый, второй и третий информационные входы которых подключены к выходам соответственно первого, второго, ..., "n"-ого разрядов первого, второго и третьего УХС соответственно, управляющие входы коммутаторов соединены с первым, вторым и третьим выходами регистра сдвига соответственно, а выходы являются выходами устройства, кроме того, введены первый, второй и третий делители частоты на два (ДЧД), входы которых соединены с соответствующими выходами регистра сдвига, а прямые выходы с тактовыми входами первого, второго и третьего УВХ соответственно и, кроме того, инверсный выход первого ДЧД соединен с управляющим входом третьего УХС, а выходы второго и третьего ДЧД соединены с управляющими входами первого и второго УХС соответственно.

На фиг.1 приведена схема устройства, на фиг.2 - временные диаграммы работы устройства.

На фиг.1 изображены:

1, 2, 3 - первое, второе, третье УВХ,

4, 5, 6 - первый, второй, третий АЦП,

7, 8, 9 - первое, второе, третье устройство хранения со сбросом,

10 - тактовый генератор,

11 - делитель частоты на 3,

12 - регистр сдвига,

13, 14, 15 - первый, второй и третий делитель частоты на два,

16, 17, ..., 15+n - первый, второй, ..., n-ый коммутаторы,

На фиг.2 изображены:

а - входной сигнал произвольной формы,

б, в, г - временные диаграммы сигналов с первого, второго, третьего выходов регистра сдвига соответственно (непрерывной линией), временные диаграммы сигналов с выходов первого, второго и третьего ДЧД соответственно (пунктирной линией),

д, е, ж - временные диаграммы сигналов с выходов УВХ1, УВХ2, УВХ3 соответственно, там же изображены временные диаграммы установки числовых значений кодов с выходов АЦП1, АЦП2, АЦП3,

и - временная диаграмма числовых значений кодов с выходов первого, второго и n-ого коммутаторов.

Аналого-цифровой преобразователь содержит: первое (1), второе (2), третье (3) УВХ, первый (4), второй (5), третий (6) АЦП, первое (7), второе (8), третье (9) УХС, тактовый генератор 10, делитель 11 частоты на 3, регистр 12 сдвига, первый (13), второй (14), третий (15) ДЧД, первый (16), второй (17), ..., n-ый (15+n) коммутаторы.

АЦП работает следующим образом. Пусть на вход устройства подан сигнал, форма которого показана на фиг.2а. При этом на тактовые входы устройств выборки и хранения УВХ1 - 1, УВХ2 - 2 и УВХ3 - 3 подаются импульсы выборки, показанные на фиг.2б, фиг.2в и фиг.2г (пунктирная линия) соответственно с прямых выходов ДЧД1 - 13, ДЧД2 - 14 и ДЧД3 - 15. Входным сигналом для первого 13, второго 14 и третьего 15 ДЧД служат импульсы с выходов регистра сдвига 12 (показанные на фиг.2б, фиг.2в, фиг.2г сплошной линией). На информационный вход регистра сдвига 12 подан сигнал, сформированный в делителе частоты на три 11, а тактовым сигналом является сигнал с тактового генератора 10.

Устройства выборки и хранения - УВХ1 - 1, УВХ2 - 2 и УВХ3 - 3 делают выборку из входного сигнала, действующего в момент присутствия тактового импульса (выборки), и хранят его до прихода следующего импульса (см. фиг.2д, е, ж). Процесс преобразования аналогового сигнала в код в АЦП1-4, АЦП2-5 и АЦП3-6 занимает достаточно длительное время и показан там же плавной линией. Причем для удобства показаны уровни сигнала, соответствующие числовым значениям кодов с выходов разрядов АЦП.

В момент действия импульсов, показанных на фиг.2б, в, г пунктирной линией (причем последовательность, показанная на фиг.2б, должна быть проинвертирована), на входах управления первого (7), второго (8) и третьего (9) УХС происходит запись и хранение выходных сигналов "n" разрядов АЦП1-4, АЦП2-5, АЦП3-6 соответственно, а после окончания - их сброс в нулевое значение. Как следует из указанных временных диаграмм, эти импульсы сдвинуты друг относительно друга на период тактовой частоты и позволяют сохранить накопленное значение уровней выходных разрядов АЦП1-4, АЦП2-5 и АЦП3-6 для последующей обработки. Коммутаторы 1, 2...n (устройства 16, 17, ... 15+n на фиг.1), число которых соответствует количеству разрядов АЦП, передают на выход значения только тех разрядов первого (7), второго (8) и третьего (9) УХС, которые соответствуют по времени действующим на данный момент импульсам с выходов регистра сдвига 12. Процесс показан на временной диаграмме фиг.2и.

В качестве УХС может использоваться цепочка последовательно соединенных резистора и конденсатора (причем конденсатор зашунтирован электронным ключом, вход которого является управляющим входом) или стандартный буферный регистр.

Заявленное устройство предназначено главным образом для увеличения быстродействия многоразрядных АЦП. Однако, учитывая то, что триггерные устройства, на которых построены регистр сдвига и делители частоты, имеют высокое быстродействие (например, делители частоты на два SP8902 ф. Plessy имеют рабочую частоту до 12000 МГц), а УВХ, коммутаторы и устройства хранения со сбросом, выполненные на базе СВЧ-элементов, имеют даже большее быстродействие, заявленное устройство может быть использовано и для повышения быстродействия высокоскоростных АЦП.

Таким образом, при одном и том же количестве разрядов, заявленное устройство позволяет ориентировочно трехкратно повысить быстродействие практически любых АЦП.

Все элементы устройства могут быть выполнены на стандартной элементной базе и не имеют каких-либо особенностей.

Claims

Аналого-цифровой преобразователь, содержащий последовательно соединенные первое устройство выборки и хранения и первый аналого-цифровой преобразователь, а также регистр сдвига и второй аналого-цифровой преобразователь, отличающийся тем, что в него введены первое n-разрядное устройство хранения со сбросом, входы которого соединены с выходами первого аналого-цифрового преобразователя, второе устройство выборки и хранения, выход которого соединен с входом второго аналого-цифрового преобразователя, второе n-разрядное устройство хранения со сбросом, входы которого соединены с выходами второго аналого-цифрового преобразователя, последовательно соединенные третье устройство выборки и хранения, третий аналого-цифровой преобразователь и третье n-разрядное устройство хранения со сбросом, причем входы первого, второго и третьего устройств выборки и хранения объединены и являются входом устройства, а также введены последовательно соединенные тактовый генератор и делитель частоты на три, выход которого подключен к информационному входу регистра сдвига, к тактовому входу которого подключен выход тактового генератора, n коммутаторов, первый, второй и третий информационные входы которых подключены к выходам соответственно первого, второго, ... n-ого разрядов первого, второго и третьего устройств хранения со сбросом соответственно, управляющие входы коммутаторов соединены с первым, вторым и третьим выходами регистра сдвига соответственно, а выходы являются выходами устройства, кроме того, введены первый, второй и третий делители частоты на два, входы которых соединены с соответствующими выходами регистра сдвига, а прямые выходы с тактовыми входами первого, второго и третьего устройств выборки и хранения соответственно и, кроме того, инверсный выход первого делителя частоты на два соединен с управляющим входом третьего устройства хранения со сбросом, а выходы второго и третьего делителя частоты на два соединены с управляющими входами первого и второго устройства хранения со сбросом соответственно.