JPS61262668A - 波形記憶装置用波形縮小方法 - Google Patents
波形記憶装置用波形縮小方法Info
- Publication number
- JPS61262668A JPS61262668A JP10481285A JP10481285A JPS61262668A JP S61262668 A JPS61262668 A JP S61262668A JP 10481285 A JP10481285 A JP 10481285A JP 10481285 A JP10481285 A JP 10481285A JP S61262668 A JPS61262668 A JP S61262668A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- value
- waveform
- display
- max
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ入力信号をデジタル信号に変換して
メモリに記憶し、このメモリの記憶内容によシアナログ
入力信号の波形を表示する際、この表示波形を時間軸方
向に縮小する波形記憶装置用波形縮小方法に関する。
メモリに記憶し、このメモリの記憶内容によシアナログ
入力信号の波形を表示する際、この表示波形を時間軸方
向に縮小する波形記憶装置用波形縮小方法に関する。
アナログ入力信号をデジタル信号に変換してメモリに記
憶し、このメモリの記憶内容によりアナログ入力信号の
波形を表示する測定器は、波形記憶装置、波形デジタイ
ザ、トランジェント・メモリ、トランジェント・レコー
ダ、デジタル−オシロスコープ等の名称で、広く利用さ
れている。なお、本明細書では、波形記憶装置という名
称を代表的に用いる。
憶し、このメモリの記憶内容によりアナログ入力信号の
波形を表示する測定器は、波形記憶装置、波形デジタイ
ザ、トランジェント・メモリ、トランジェント・レコー
ダ、デジタル−オシロスコープ等の名称で、広く利用さ
れている。なお、本明細書では、波形記憶装置という名
称を代表的に用いる。
波形記憶装置の一般的なブロック図を第２図に示す。ア
ナログ入力信号は、入力端子１０及び緩衝増幅器１２を
介して、アナログ・デジタル（Ａ／Ｄ）変換器１４及び
トリガ／メモリ制御回路１６に加わる。このＡ／Ｄ変換
器１４はアナログ入力信号をデジタル信号に変換し、第
１メモリ手段である取込みメモリ１８のデータ入力端子
に供給する。
ナログ入力信号は、入力端子１０及び緩衝増幅器１２を
介して、アナログ・デジタル（Ａ／Ｄ）変換器１４及び
トリガ／メモリ制御回路１６に加わる。このＡ／Ｄ変換
器１４はアナログ入力信号をデジタル信号に変換し、第
１メモリ手段である取込みメモリ１８のデータ入力端子
に供給する。
このメモリ１８は例えば高速ランダム・アクセス・メモ
リ（ＲＡＭ）である。一方、トリガ／メモリ制御回路１
６は設定器２０によシトリガ条件及びクロック周波数が
決定され、アナログ入力信号の所望部分を所望分解能で
取込むように取込みメモリ１８を制御する。パス２２に
は、波形記憶装置全体の動作及び種々の処理を行なうマ
イクロプロセッサ等の処理装置（ＣＰＵ）２４と、ＣＰ
Ｕ２４用のプログラムを記憶したリード・オンリ・メモ
リ（ＲＯＭ）２６と、ＣＰＵ２４の一時記憶装置として
働＜ＣＰＵＲＡＭ２８と、入力装置であるキーボード３
０とが接続している。
リ（ＲＡＭ）である。一方、トリガ／メモリ制御回路１
６は設定器２０によシトリガ条件及びクロック周波数が
決定され、アナログ入力信号の所望部分を所望分解能で
取込むように取込みメモリ１８を制御する。パス２２に
は、波形記憶装置全体の動作及び種々の処理を行なうマ
イクロプロセッサ等の処理装置（ＣＰＵ）２４と、ＣＰ
Ｕ２４用のプログラムを記憶したリード・オンリ・メモ
リ（ＲＯＭ）２６と、ＣＰＵ２４の一時記憶装置として
働＜ＣＰＵＲＡＭ２８と、入力装置であるキーボード３
０とが接続している。
取込みメモリ１８に記憶された入力信号を波形として表
示するには、ＣＰＵ２４の制御の下にまず取込みメモリ
１８の記憶内容の所望部分をバス２２を介して表示メモ
リ（第２メモリ手段）３２に転送する。表示制御回路３
４は表示メモリ３２の記憶内容を順次読出して、デジタ
ル・アナログ（Ｄ／Ａ）変換器３６に供給する。陰極線
管等の如き表示器３８はＸ軸信号としてＤ／Ａ変換器３
６からのアナログ出力信号を受けると共に、Ｘ軸信号と
して表示制御回路３４からの時間軸信号を受けて表示を
行なう。
示するには、ＣＰＵ２４の制御の下にまず取込みメモリ
１８の記憶内容の所望部分をバス２２を介して表示メモ
リ（第２メモリ手段）３２に転送する。表示制御回路３
４は表示メモリ３２の記憶内容を順次読出して、デジタ
ル・アナログ（Ｄ／Ａ）変換器３６に供給する。陰極線
管等の如き表示器３８はＸ軸信号としてＤ／Ａ変換器３
６からのアナログ出力信号を受けると共に、Ｘ軸信号と
して表示制御回路３４からの時間軸信号を受けて表示を
行なう。
ところで、取込みメモリ１８の記憶容量が大きい（深い
）場合、表示器３８の１画面分以上の入力信号を記憶で
きる。この場合、表示器３８には、取込んだ入力信号の
一部しか表示できないため、取込んだ入力信号全体を表
示して確認したりするとき、取込んだ入力信号を時間軸
方向に縮小して表示する必要がある。
）場合、表示器３８の１画面分以上の入力信号を記憶で
きる。この場合、表示器３８には、取込んだ入力信号の
一部しか表示できないため、取込んだ入力信号全体を表
示して確認したりするとき、取込んだ入力信号を時間軸
方向に縮小して表示する必要がある。
取込みメモリ１８に記憶された全デジタル信号をアナロ
グ信号に変換し、表示した場合の波形の例を第３図Ａに
示す。時間軸方向に波形を縮小する従来の一般的な方法
は、縮小率に応じたアドレス毎に取込みメモリ１８の記
憶内容（デジタル信号）を飛び飛びに読出す。第３図Ａ
の場合、点線と交差する波形部分が読出されたデジタル
信号に対応する。このデジタル信号により表示を行なう
と、第３図Ｂの如くなる。この従来技術では、取込みメ
モリ１８から読出した部分が、入力信号の特徴部分に一
致するとは限らないので、縮小した場合にこの特徴部分
を失なってしまう可能性が非常に大きい。第３図Ｂの場
合では、第３図Ａの特徴点Ｍ及ｍが失なわれている。
グ信号に変換し、表示した場合の波形の例を第３図Ａに
示す。時間軸方向に波形を縮小する従来の一般的な方法
は、縮小率に応じたアドレス毎に取込みメモリ１８の記
憶内容（デジタル信号）を飛び飛びに読出す。第３図Ａ
の場合、点線と交差する波形部分が読出されたデジタル
信号に対応する。このデジタル信号により表示を行なう
と、第３図Ｂの如くなる。この従来技術では、取込みメ
モリ１８から読出した部分が、入力信号の特徴部分に一
致するとは限らないので、縮小した場合にこの特徴部分
を失なってしまう可能性が非常に大きい。第３図Ｂの場
合では、第３図Ａの特徴点Ｍ及ｍが失なわれている。
この第１の従来技術の欠点を改善する第２の従来技術が
特開昭５７−１４１５６１号公報に開示されている。す
なわち、取込みメモリ１８を縮小率に応じたメモリ長の
部分領域に分割する（第３図Ａでは、点線で区切られた
各領域が、取込みメモリ１８の各部分領域に対応する）
。そして、各部分領域における最大値をその領域の代表
値として取込みメモリ１８から読出し、第３図Ｃの如き
表示を行なう。この場合、部分領域７０では最大値であ
る特徴点Ｍは失なわれないが、特徴点ｍが失なわれてし
まう。
特開昭５７−１４１５６１号公報に開示されている。す
なわち、取込みメモリ１８を縮小率に応じたメモリ長の
部分領域に分割する（第３図Ａでは、点線で区切られた
各領域が、取込みメモリ１８の各部分領域に対応する）
。そして、各部分領域における最大値をその領域の代表
値として取込みメモリ１８から読出し、第３図Ｃの如き
表示を行なう。この場合、部分領域７０では最大値であ
る特徴点Ｍは失なわれないが、特徴点ｍが失なわれてし
まう。
波形記憶装置において、波形を時間軸方向に圧縮して表
示する場合、上述の従来技術のように波形の特徴点が完
全に表示されなければ、波形全体を正確に把握できない
という問題点がある。本発明はこの問題点を解決するも
のである。
示する場合、上述の従来技術のように波形の特徴点が完
全に表示されなければ、波形全体を正確に把握できない
という問題点がある。本発明はこの問題点を解決するも
のである。
本発明は、縮小率に応じたメモリ長の部分領域に第１メ
モリ手段を分割する際、各部分領域の特徴点はその領域
内の最大値及び最小値の両方により表わせることに注目
し、各部分領域毎に最大値及び最小値を求める。そして
、これら最大値及び最小値のどちらが先に発生したかを
判断し、各部分領域毎に最大値及び最小値を発生した順
に第２メモリ手段に記憶する。この第２メモリ手段の記
憶内容に応じて、波形を時間軸方向に縮小して表示する
。
モリ手段を分割する際、各部分領域の特徴点はその領域
内の最大値及び最小値の両方により表わせることに注目
し、各部分領域毎に最大値及び最小値を求める。そして
、これら最大値及び最小値のどちらが先に発生したかを
判断し、各部分領域毎に最大値及び最小値を発生した順
に第２メモリ手段に記憶する。この第２メモリ手段の記
憶内容に応じて、波形を時間軸方向に縮小して表示する
。
〔作用〕
本発明では、各部分領域の代表値が最大値及び最小値で
あり、かつ最大値及び最小値の発生順序も維持される。
あり、かつ最大値及び最小値の発生順序も維持される。
第１図は本発明の好適な一実施例を示す流れ図であり、
この流れ図に相当するプログラムが第２図のＲＯＭ２６
に記憶されている。よって、この流れ図の動作はＣＰＵ
２４によシ制御される。設定器２０の設定によシ、アナ
ログ入力信号がデジタル信号に変換されて、取込みメモ
リ１８に記憶されているとする。キーボード３０によυ
時間軸縮小表示モードを選択し、縮小率を設定する。す
ると、ステップ５０において、ＣＰＵ２４は縮小率に応
じて、部分領域のメモリ長を設定する。よって、取込み
メモリ１８はこのメモリ長の複数の部分領域に分割され
る。これは第３図Ａに示す点線で区切られた領域に対応
する。これら部分領域は時間的に初めの部分（第３図Ａ
では左側の領域）から順次処理されるが、ＣＰＵ２４は
ス、テップ５２においてすべての部分領域を処理したか
を判断する。イエスの場合、波形縮小処理は終了し、ノ
ーの場合、ステップ５４に進む。各部分領域毎に最大値
ＭＡＸ及び最小値ｍｉｎを求めるため、ＣＰＵ２４はス
テップ５４において、とシあえず最大値ＭＡＸ及び最小
値ｍｉｎを部分領域の先頭アドレスの値に設定する。
この流れ図に相当するプログラムが第２図のＲＯＭ２６
に記憶されている。よって、この流れ図の動作はＣＰＵ
２４によシ制御される。設定器２０の設定によシ、アナ
ログ入力信号がデジタル信号に変換されて、取込みメモ
リ１８に記憶されているとする。キーボード３０によυ
時間軸縮小表示モードを選択し、縮小率を設定する。す
ると、ステップ５０において、ＣＰＵ２４は縮小率に応
じて、部分領域のメモリ長を設定する。よって、取込み
メモリ１８はこのメモリ長の複数の部分領域に分割され
る。これは第３図Ａに示す点線で区切られた領域に対応
する。これら部分領域は時間的に初めの部分（第３図Ａ
では左側の領域）から順次処理されるが、ＣＰＵ２４は
ス、テップ５２においてすべての部分領域を処理したか
を判断する。イエスの場合、波形縮小処理は終了し、ノ
ーの場合、ステップ５４に進む。各部分領域毎に最大値
ＭＡＸ及び最小値ｍｉｎを求めるため、ＣＰＵ２４はス
テップ５４において、とシあえず最大値ＭＡＸ及び最小
値ｍｉｎを部分領域の先頭アドレスの値に設定する。
その後、ステップ５６において、ＣＰＵ２４は部分領域
内の各アドレスを設定した最大値ＭＡＸ及び最小値ｍｉ
ｎと順次比較して、ＭＡＸよシ大きい値を新だなＭＡＸ
に、またｍｉｎより小さい値を新たなｍｉｎとし、部分
領域内における最大値ＭＡＸ及び最小値ｍｉｎを求める
。
内の各アドレスを設定した最大値ＭＡＸ及び最小値ｍｉ
ｎと順次比較して、ＭＡＸよシ大きい値を新だなＭＡＸ
に、またｍｉｎより小さい値を新たなｍｉｎとし、部分
領域内における最大値ＭＡＸ及び最小値ｍｉｎを求める
。
次に、ＣＰＵ２４はステップ５８において最大値ＭＡＸ
のアドレスが最小値ｍｉｎのアドレス以上であるか否か
を判断、即ち、最大値の方が最小値以後に発生している
かを判断する。このステップは、最大値及び最小値のど
ちらが先に（又は後に）発生しているかを判断するのが
目的なので、最小値の方が最大値以後に発生しているか
を判断してもよい。ノー、即ち、最大値ＭＡＸが先に発
生している場合は、ステップ６０に進み、最大値ＭＡＸ
及び最小値ｍｉｎの順に表示メモリ３２に記憶する。ま
た、ステップ５８において、イエス、即ち、最小値ｍｉ
ｎが先に発生している場合は、ステップ６２に進み、最
小値ｍｉｎ及び最大値ＭＡＸの順に表示メモリ３２に記
憶する。ステップ６０又は６２が終了するとステップ５
２に戻り、まだすべての部分領域の処理が終了していな
い場合、次の部分領域に対して上述と同様な処理を行な
う。
のアドレスが最小値ｍｉｎのアドレス以上であるか否か
を判断、即ち、最大値の方が最小値以後に発生している
かを判断する。このステップは、最大値及び最小値のど
ちらが先に（又は後に）発生しているかを判断するのが
目的なので、最小値の方が最大値以後に発生しているか
を判断してもよい。ノー、即ち、最大値ＭＡＸが先に発
生している場合は、ステップ６０に進み、最大値ＭＡＸ
及び最小値ｍｉｎの順に表示メモリ３２に記憶する。ま
た、ステップ５８において、イエス、即ち、最小値ｍｉ
ｎが先に発生している場合は、ステップ６２に進み、最
小値ｍｉｎ及び最大値ＭＡＸの順に表示メモリ３２に記
憶する。ステップ６０又は６２が終了するとステップ５
２に戻り、まだすべての部分領域の処理が終了していな
い場合、次の部分領域に対して上述と同様な処理を行な
う。
例えば第３図Ａの場合、本発明では部分領域７０におい
てもその特徴点Ｍ及びｍである最大値及び最小値の両方
を検出し、発生した順、即ち最小値及び最大値の順に表
示メモリ３２に転送する。表示制御回路３４によシ、表
示メモリ３２の記憶内容を順次読出し、Ｄ／Ａ変換器３
６を介して表示器３８に表示すると、その表示は第３図
りのようになる。各部分領域の特徴点である最大値及び
最小値が再現して圧縮している点に留意されたい。
てもその特徴点Ｍ及びｍである最大値及び最小値の両方
を検出し、発生した順、即ち最小値及び最大値の順に表
示メモリ３２に転送する。表示制御回路３４によシ、表
示メモリ３２の記憶内容を順次読出し、Ｄ／Ａ変換器３
６を介して表示器３８に表示すると、その表示は第３図
りのようになる。各部分領域の特徴点である最大値及び
最小値が再現して圧縮している点に留意されたい。
上述は本発明の好適な一実施例について説明したが、本
発明の要旨を逸脱することなく種々の変更が可能である
。例えば、第１メモリ手段である取込みメモリ及び第２
メモリ手段である表示メモリを単一のメモリとし、メモ
リ領域を分割して第１メモリ手段及び第２メモリ手段と
してもよい。
発明の要旨を逸脱することなく種々の変更が可能である
。例えば、第１メモリ手段である取込みメモリ及び第２
メモリ手段である表示メモリを単一のメモリとし、メモ
リ領域を分割して第１メモリ手段及び第２メモリ手段と
してもよい。
また波形記憶装置では、アナログ入力信号の包絡線を求
めるエンベロープ・モードが広く普及しているが、この
モードにおける時間軸縮小にも、本発明をそのまま利用
できる。更に表示器としてプラズマ中ディスプレイ、液
晶ディスプレイ等の平面表示器を用いる場合は、Ｄ／Ａ
変換器を利用せずに、第２メモリ手段の出力信号をその
まま利用できる。
めるエンベロープ・モードが広く普及しているが、この
モードにおける時間軸縮小にも、本発明をそのまま利用
できる。更に表示器としてプラズマ中ディスプレイ、液
晶ディスプレイ等の平面表示器を用いる場合は、Ｄ／Ａ
変換器を利用せずに、第２メモリ手段の出力信号をその
まま利用できる。
上述の如く本発明によれば、波形を時間軸方向に縮小す
る際、第１メモリ手段の各部分領域内の最大値及び最小
値を求め、これらの値を各部分領域の代表値として発生
した順に表示できるので、縮小によって取込んだ波形の
特徴点を失なうことがない。
る際、第１メモリ手段の各部分領域内の最大値及び最小
値を求め、これらの値を各部分領域の代表値として発生
した順に表示できるので、縮小によって取込んだ波形の
特徴点を失なうことがない。
第１図は本発明の好適な一実施例を説明する流れ図、第
２図は本発明を利用する波形記憶装置のブロック図、第
３図は従来例及び本発明による波形縮小を説明するため
の表示を示す図である。 図において、１４はＡ／Ｄ変換器、１８は第１メモリ手
段である取込みメモリ、３２は第２メモリ手段である表
示メモリである。
２図は本発明を利用する波形記憶装置のブロック図、第
３図は従来例及び本発明による波形縮小を説明するため
の表示を示す図である。 図において、１４はＡ／Ｄ変換器、１８は第１メモリ手
段である取込みメモリ、３２は第２メモリ手段である表
示メモリである。
Claims (1)
- アナログ入力信号をデジタル信号に変換して第１メモリ
手段に記憶し、該第１メモリ手段に記憶されたデジタル
信号に応じて上記アナログ入力信号の波形を時間軸方向
に圧縮して表示する波形記憶装置用波形縮小方法におい
て、上記第１メモリ手段を縮小率に応じたメモリ長部分
領域に分割し、上記各部分領域内の最大値及び最小値を
求め、上記各部分領域内において上記最大値及び最小値
のどちらが先に発生したかを判断し、上記各部分領域毎
に上記最大値及び最小値を発生した順に第２メモリ手段
に記憶し、該第２メモリ手段の記憶内容に応じて上記波
形を時間軸方向に縮小して表示することを特徴とする波
形記憶装置用波形縮小方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10481285A JPS61262668A (ja) | 1985-05-16 | 1985-05-16 | 波形記憶装置用波形縮小方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10481285A JPS61262668A (ja) | 1985-05-16 | 1985-05-16 | 波形記憶装置用波形縮小方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262668A true JPS61262668A (ja) | 1986-11-20 |
Family
ID=14390825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10481285A Pending JPS61262668A (ja) | 1985-05-16 | 1985-05-16 | 波形記憶装置用波形縮小方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262668A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394492U (ja) * | 1986-12-09 | 1988-06-17 | ||
| US6646428B2 (en) | 2000-06-29 | 2003-11-11 | Ando Electric Co., Ltd. | Sweep synchronization testing |
| JP2016017869A (ja) * | 2014-07-09 | 2016-02-01 | 国立研究開発法人防災科学技術研究所 | 地震波形記録圧縮装置、それを用いた地震波形記録圧縮システム、及び地震波形記録圧縮方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115633A (en) * | 1976-01-30 | 1977-09-28 | Honeywell Inc | Digital mimimum muximum vector crt indicator |
| JPS57141561A (en) * | 1981-02-26 | 1982-09-01 | Yokogawa Hokushin Electric Corp | Waveform display method of waveform storage device |
-
1985
- 1985-05-16 JP JP10481285A patent/JPS61262668A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115633A (en) * | 1976-01-30 | 1977-09-28 | Honeywell Inc | Digital mimimum muximum vector crt indicator |
| JPS57141561A (en) * | 1981-02-26 | 1982-09-01 | Yokogawa Hokushin Electric Corp | Waveform display method of waveform storage device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394492U (ja) * | 1986-12-09 | 1988-06-17 | ||
| US6646428B2 (en) | 2000-06-29 | 2003-11-11 | Ando Electric Co., Ltd. | Sweep synchronization testing |
| JP2016017869A (ja) * | 2014-07-09 | 2016-02-01 | 国立研究開発法人防災科学技術研究所 | 地震波形記録圧縮装置、それを用いた地震波形記録圧縮システム、及び地震波形記録圧縮方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5875068A (ja) | 波形蓄積表示装置 | |
| US4907165A (en) | Electric energy measuring method | |
| JPH0618293A (ja) | 記録計における測定データの記録方法 | |
| JPS61295723A (ja) | 波形デ−タ圧縮回路 | |
| JPS61262668A (ja) | 波形記憶装置用波形縮小方法 | |
| JPS587564A (ja) | 波形測定装置 | |
| JP5375017B2 (ja) | 波形測定装置 | |
| JP4374817B2 (ja) | 波形表示装置における波形データの解像度圧縮方法 | |
| JPH11289254A (ja) | アナログ−デジタル変換器のテスト装置及びその方法 | |
| JPH0752619Y2 (ja) | 波形表示装置 | |
| JP2673393B2 (ja) | 波形解析装置 | |
| JPH0727351B2 (ja) | ビデオインタフェイス装置のサンプリングクロック設定方法 | |
| JPH07128372A (ja) | 信号測定方法 | |
| US6087825A (en) | Waveform sampling apparatus | |
| JPH02150777A (ja) | 波形比較装置 | |
| JPH04299391A (ja) | 波形表示装置 | |
| JP2778276B2 (ja) | 逐次比較型ａ／ｄ変換装置 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPH08162953A (ja) | アナログ／ディジタル変換装置 | |
| JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
| JPH08149490A (ja) | コンバージェンス補正装置 | |
| JPH01251127A (ja) | アナログインターフエイス装置 | |
| JPS6366606A (ja) | 電流出力回路のキヤリブレ−シヨン方式 | |
| JPH04177173A (ja) | デジタルストレージオシロスコープ | |
| JPS60167527A (ja) | Ａ／ｄ変換回路 |