JPH02150777A - 波形比較装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、波形パターンの良否を検査する波形比較装置
に関するものである。

〔従来の技術〕

ウェーブ・アナライザやデジタル・ストレージ・スコー
プ等で用いられる波形比較装置は、入力波形をサンプリ
ングごとに上限規格値及び下限規格値と比較することに
より、波形パターンの検査を行っている。

この従来の波形比較装置を第５図に基づいて説明する。

測定波形は、まずトリガ発生回路５１及びＡ／Ｄコンバ
ータ５２に入力される。トリガ発生回路５１は、入力波
形の特徴点により所定のトリガを発生する回路である。

このトリガ発生回路５１が発したトリガは、タイミング
コントロール回路５３に送られる。

一方、Ａ／Ｄコンバータ５２に送られた測定波形は、サ
ンプリング及び量子化によりＡ／Ｄ変換され、そのデジ
タルデータが順次ウェーブメモリ５４に送られる。上記
タイミングコントロール回路５３は、トリガ発生回路５
１からのトリガに基づいてこのＡ／Ｄコンバータ５２に
タイミング信号を発し、サンプリングの開始点を定める
。そして、これにより、測定波形の位相を比較対象とな
る規格波形の位相に一致させることができる。また、こ
のタイミングコントロール回路５３は、ウェーブメモリ
５４及びアドレス発生回路５５にもタイミング信号を発
する。アドレス発生回路５５では、このタイミング信号
により、Ａ／Ｄコンバータ５２のサンプリングに同期し
て順次所定のアドレスを発する。そして、ウェーブメモ
リ５４では、前記Ａ／Ｄコンバータ５２からのタイミン
グ信号とこのアドレス発生回路５５からのアドレスに基
づいて、Ａ／Ｄコンバータ５２から送られて来るデジタ
ルデータを順次格納する。従って、このウェーブメモリ
５４は、一定期間内にＡ／Ｄコンバータ５２がＡ／Ｄ変
換した測定波形の全てのデジタルデータを一旦格納する
ことができる。

上記のようにしてウェーブメモリ５４に格納された測定
波形のデジタルデータは、システム用記憶装置５６に格
納されたソフトウェア・プログラムに従ってＣＰＵ５７
が処理を行う。即ち、ＣＰＯ５７がウェーブメモリ５４
に格納されたデジタルデータをサンプリング点ごとに順
に取り出し、システム用記憶装置５６に格納されたこの
サンプリング点に対応する規格波形の上限規格値及び下
限規格値とそれぞれ比較して、この比較結果を表示装置
５８で表示させる。

以上の結果、例えば測定波形のパターンがウェーブメモ
リ５４の各アドレス上に第４図に示すようなデジタルデ
ータとして格納されていたとすると、これらの各デジタ
ルデータが、それぞれのサンプリング点において同図の
１点鎖線及び２点鎖線で示す上限規格値と下限規格値と
の間にそれぞれ入っているかどうかを検出することがで
き、これによって測定波形のパターンの良否を判別する
ことができる。

〔発明が解決しようとする課題〕

ところが、上記波形比較装置は、測定波形を一旦ウエー
ブメモリ５４に格納した後に、ＣＰＵ５７がソフトウェ
ア・プログラムに従ってこれを取り出し順次比較演算を
行うことになる。即ち、ＣＰＵ５７は、システム用記憶
装置１ｔ５６からのプログラムの読み出し及び解読、ウ
ェーブメモリ５４からのデジタルデータの読み出し、シ
ステム用記憶装置５６からの上限規格値と下限規格値の
読み出し及び比較演算、並びに比較結果のシステム用記
憶装置５６への格納という多くの手順をサンプリングの
回数だけ繰り返す必要がある。このため、ウェーブメモ
リ５４内のデータ量が多くなると、このＣＰＵ５７への
負担が大きくなりすぎる。

従って、従来の波形比較装置は、測定波形を入力してか
ら測定結果を得るまでに長時間を要するという問題点を
生じていた。

【課題を解決するための手段〕

本発明に係る波形比較装置は、上記課題を解決するため
に、規格波形の各時点における上限規格値と下限規格値
とを格納する規格値記憶装置と、測定波形のデータを順
次入力する測定波形入力回路と、この測定波形入力手段
による測定波形のデータの入力に同期して、それぞれの
時点に対応する上限規格値と下限規格値を格納したアド
レスを規格値記憶装置に送るアドレス発生回路と、入力
された測定波形のデータと、アドレス発生回路から送ら
れて来るアドレスに基づいて規格値記憶装置が順次出力
する上限規格値及び下限規格値のデータとをそれぞれ比
較する比較回路とを有することを特徴としている。

〔作　用〕

規格値記憶装置は、各時点における規格波形の上限規格
値と下限規格値とを格納している。各時点とは、ある期
間を複数に分割した際のそれぞれの時点である。即ち、
例えば測定波形をデジタル処理する場合には、その各サ
ンプリング点に対応したものとなる。また、上限規格値
と下限規格値は、規格波形に対してそれぞれ上下の許容
範囲の限界を示すデジタルデータである。従って、この
各時点における上限規格値と下限規格値とを時間軸に沿
って順に並べれば、それぞれ規格波形の上下の許容限度
を示す二重の波形パターンを描くことになる。

測定波形入力回路は、測定波形のデータを順次入力する
。この測定波形は、デジタル処理を行う場合には、Ａ／
ＤコンバータでＡ／Ｄ変換され、デジタルデータとして
入力される。また、場合によっては、このデジタルデー
タを一旦記憶装置に記憶し、順次これを読み出して入力
することもできる。しかし、アナログ処理の場合には、
アナログデータのまま連続的に入力される。

また、アドレス発生回路は、この測定波形のデータ入力
と並行して、この測定波形の各時点に対応する上限規格
値と下限規格値を格納したアドレスを前記規格値記憶装
置に順次送出する。このアドレスの送出は、測定波形入
力回路による測定波形のデータ入力に同期して行われる
。即ち、最初に送出されるアドレスが予め定められてい
る場合には、このアドレスに格納された上限規格値及び
下限規格値の時点に対応する測定波形上の時点が入力さ
れたとほぼ同時に送出を開始できるようにする。また、
測定波形の入力タイミングに合わせて最初に送出するア
ドレスを選択することも可能である。規格値記憶装置で
は、この送られて来たアドレスに基づいて上限規格値と
下限規格値とをそれぞれ順次出力する。

上記のようにして入力された測定波形のデータと、この
規格値記憶装置が出力した上限規格値及び下限規格値の
データとは、それぞれ順次比較回路に入力される。前記
アドレス発生回路は、この比較回路に入力される測定波
形のデータの位相と上限規格値及び下限規格値のデータ
の位相とが一致するように、アドレスの送出を同期させ
ることになる。測定波形がアナログデータのまま入力さ
れた場合には、上限規格値及び下限規格値もＤ／Ａコン
バータによってアナログデータに変換してから比較回路
に入力される。比較回路では、入力された測定波形のデ
ータを上限規格値及び下限規格値のそれぞれのデータと
順次比較する。この比較回路による比較は、デジタル処
理の場合には各時点ごとに行われるが、アナログ処理の
場合には連続的に行われる。そして、この測定波形のデ
ータが上限規格値のデータよりも小さく、かつ下限規格
値のデータよりも大きい場合には、その時点又はその瞬
間において、測定波形が規格波形の許容範囲内であると
判断できる。従って、この比較回路によって、所定の期
間内の全ての時点について又はその期間内に渡って連続
的に比較を行えば、測定波形のパターンの良否を判別す
ることができる。

〔実施例１〕 本発明の一実施例を第１図に基づいて説明すれば、以下
の通りである。

本実施例は、測定波形をデジタルデータに変換して処理
する場合を示す。

測定波形は、トリガ発生回路１及びＡ／Ｄコンバータ２
に入力されるようになっている。トリガ発生回路１は、
測定波形の特徴点を検出して、所定のトリガを発生する
回路である。このトリガ発生回路１の出力は、タイミン
グコントロール回路３に接続されている。タイミングコ
ントロール回路３は、トリガ発生回路１からのトリガに
基づいて各種タイミング信号を発する回路である。

前記Ａ／Ｄコンバータ２は、入力した測定波形をサンプ
リング及び量子化によりＡ／Ｄ変換し、デジタルデータ
を出力する回路である。そして、このＡ／Ｄコンバータ
２は、タイミングコントロール回路３からのタイミング
信号によりサンプリングを開始するようになっている。

従って、このＡ／Ｄコンバータ２に入力された測定波形
は、この特徴点を検出することによって発せられたトリ
ガに基づ（タイミング信号によりサンプリングの開始点
が定められるので、第４図に示すように、この特徴点を
基準にすれば、後に説明する規格波形の位相と一致させ
ることができる。このＡ／Ｄコンバータ２の出力は、第
１比較回路４及び第２比較回路５の一方の入力にそれぞ
れ接続されている。

前記タイミングコントロール回路３からのタイミング信
号は、アドレス発生回路６にも送られるようになってい
る。アドレス発生回路６は、このタイミング信号により
、Ａ／Ｄコンバータ２のサンプリングに同期して順次所
定のアドレスを発生する回路である。このアドレス発生
回路６の出力は、上限規格値記憶袋Ｗ１？及び下限規格
値記憶装置８のアドレス入力にそれぞれ接続されている
。

上限規格値記憶装置７は、連続するアドレスに、測定波
形の各サンプリング点に対応する規格波形の各上限規格
値を格納した記憶装置である。また、下限規格値記憶装
置８は、連続するアドレスに、測定波形の各サンプリン
グ点に対応する規格波形の各下限規格値を格納した記憶
装置である。この規格波形の上限規格値と下限規格値は
、第４図に示すように、測定波形の各サンプリング点に
おけるそれぞれ上下の許容範囲の限界を示すデジタルデ
ータである。そして、これらの上限規格値と下限規格値
は、検査する測定波形の種類に応じた各規格波形ごとに
それぞれ用意されると共に、これらを適宜選択できるよ
うになっている。なお、これら上限規格値記憶装置７及
び下限規格値記憶装置８の上限規格値と下限規格値は、
それぞれ同じサンプリング点に対応するものが同じアド
レスに格納されるようにすることにより、アドレス発生
回路６からの１個のアドレスによって一対の上限規格値
と下限規格値とが同時に読み出されるようにすることが
できる。これら上限規格値記憶装置７及び下限規格値記
憶装置８の出力は、それぞれ前記第１比較回路４及び第
２比較回路５の他方の入力に接続されている。

第１比較回路４は、Ａ／Ｄコンバータ２からの測定波形
のデジタルデータと上限規格値記憶装置７からの上限規
格値とを比較し、測定波形のデジタルデータの値が上限
規格値よりも小さいかどうかの判断を行う回路である。

第２比較回路５は、Ａ／Ｄコンバータ２からの測定波形
のデジタルデータと下限規格値記憶装置８からの下限規
格値とを比較し、この測定波形のデジタルデータの値が
下限規格値よりも大きいかどうかの判断を行う回路であ
る。そして、これらの第１比較回路４及び第２比較回路
５による比較動作は、タイミングコントロール回路３か
らのタイミング信号に基づいて行われるようになってい
る。これら第１比較回路４及び第２比較回路５の出力は
、比較結果記憶装置９にそれぞれ接続されている。比較
結果記憶装置９は、タイミングコントロール回路３から
のタイミング信号に基づき、第１比較回路４及び第２比
較回路５の比較結果を順次格納する記憶装置である。

比較結果記憶装置９の出力は、表示装置１０に接続され
ている０表示装置１０は、この比較結果記憶装置９に格
納された比較結果を読み出し適宜処理を行って、その処
理結果をデイスプレィに表示する装置である。

上記のように構成された波形比較装置の動作を説明する
。

測定波形がトリガ発生回路１に入力されると、この測定
波形の特徴点が検出され、所定のトリガが発せられる。

このトリガは、タイミングコントロール回路３に入力さ
れ、Ａ／Ｄコンバータ２やアドレス発生回路６等の動作
のタイミングを制御するタイミング信号の基準となる。

Ａ／Ｄコンバータ２に測定波形が入力されると、上記タ
イミング信号に基づいてサンプリングが開始され、順次
デジタルデータに変換されて出力される。そして、この
デジタルデータは、それぞれ第１比較回路４及び第２比
較回路５の一方の入力に送られる。

また、これと同時にアドレス発生回路６がタイミングコ
ントロール回路３からのタイミング信号に基づいて順次
アドレスを発生する。このアドレスは、上限規格値記憶
装置７及び下限規格値記憶装置８に送られ、そのアドレ
スに格納された上限規格値と下限規格値がそれぞれ出力
されることになる。これらの上限規格値と下限規格値は
、それぞれ第１比較回路４及び第２比較回路５の他方の
入力に送られる。

第１比較回路４は、順次送られて来る測定波形のデジタ
ルデータと上限規格値とをタイミング信号に基づいて比
較し、この測定波形のデジタルデータの値が上限規格値
よりも小さいかどうかの判断を行う、第２比較回路５は
、順次送られて来る測定波形のデジタルデータと下限規
格値とをタイミング信号に基づいて比較し、この測定波
形のデジタルデータの値が下限規格値よりも大きいかど
うかの判断を行う。これら第１比較回路４及び第２比較
回路５での比較結果は、順次比較結果記憶装置９に送ら
れる。比較結果記憶装置９では、タイミング信号に基づ
いてこれらの比較結果を順次格納する。

このようにして比較結果記憶装置９に格納された比較結
果は、表示装置１０によって読み出され、適宜処理され
た後に、この処理結果をデイスプレィに表示される。従
って、この表示装置ｔｌＯに表示された処理結果を見れ
ば、測定波形のパターンの良否等を判定することができ
る。

上記のように本実施例の波形比較装置によれば、入力さ
れた測定波形を一旦ウェーブメモリに保持することなく
、ハードウェアの回路によってリアルタイムに順次比較
検査することができる。従って、測定波形の入力が完了
するとほぼ同時にこの波形パターンの良否の判別が可能
となる。

〔実施例２〕 本発明の他の実施例を第２図に基づいて説明する。

本実施例は、測定波形をアナログデータのまま処理する
場合を示す。

測定波形は、トリガ発生回路１１並びに第１比較回路１
２及び第２比較回路１３に入力されるようになっている
。トリガ発生回路１１は、測定波形の特徴点を検出して
、所定のトリガを発生する回路である。このトリガ発生
回路１１の出力は、タイミングコントロール回路１４に
接続されている。タイミングコントロール回路１４は、
トリガ発生回路１１からのトリガに基づいて各種タイミ
ング信号を発する回路である。

このタイミングコントロール回路１４からのタイミング
信号は、アドレス発生回路１５に送られるようになって
いる。アドレス発生回路１５は、このタイミング信号に
より、測定波形の入力に同期して順次所定のアドレスを
発生する回路である。このアドレス発生回路１５の出力
は、上限規格値記憶装置１６及び下限規格値記憶装置１
７のアドレス入力にそれぞれ接続されている。上限規格
値記憶装置１６は、連続するアドレスに、測定波形の各
時点に対応する規格波形の各上限規格値を格納した記憶
装置である。また、下限規格値記憶装置１７は、連続す
るアドレスに、測定波形の各時点に対応する規格波形の
各下限規格値を格納した記憶装置である。この規格波形
の上限規格値と下限規格値は、測定波形の各時点におけ
るそれぞれ上下の許容範囲の限界を示すデジタルデータ
である。そして、これらの上限規格値と下限規格値は、
検査する測定波形の種類に応じた各規格波形ごとにそれ
ぞれ用意されると共に、これらを適宜選択できるように
なっている。

これら上限規格値記憶装置１６及び下限規格値記憶装置
１７の出力は、それぞれ第１　Ｄ／Ａコンバータ１８及
び第２Ｄ／Ａコンバータ１９に接続されている。第１　
Ｄ／Ａコンバータ１８及び第２Ｄ／Ａコンバータ１９は
、上限規格値又は下限規格値を入力してＤ／Ａ変換を行
い、それぞれアナログデータとして出力する回路である
。従って、上限規格値及び下限規格値は、測定波形に対
応し得るアナログ波形にＤ／Ａ変換できるように、各時
点に分割するサンプリング数を十分な大きさにする必要
がある。これら第１　Ｄ／Ａコンバータ１８及び第２Ｄ
／Ａコンバータ１９の出力は、それぞれ前記第１比較回
路１２及び第２比較回路１３の他方の入力に接続されて
いる。従って、第１比較回路１２及び第２比較回路１３
には、測定波形がアナログデータとしてそのまま入力さ
れると共に、上限規格値と下限規格値とがアナログデー
タに変換されて入力されることになる。また、前記アド
レス発生回路１５によるアドレス発生のタイミングは、
測定波形のアナログデータと上限規格値及び下限規格値
のアナログデータとが位相を一敗させてこれら第１比較
回路１２及び第２比較回路１３に入力されるように、タ
イミングコントロール回路１４からのタイミング信号に
よって制御される。

第１比較回路１２は、測定波形のアナログデータと、上
限規格値記憶装置１６から第１Ｄ／Ａコンバータ１８を
介して入力された上限規格値とを比較し、この測定波形
のアナログデータの値が上限規格値よりも小さいかどう
かの判断を行う回路である。第２比較回路１３は、測定
波形のアナログデータと、下限規格値記憶装置１７から
第２Ｄ／Ａコンバータ１９を介して入力された下限規格
値とを比較し、この測定波形のアナログデータの値が下
限規格値よりも大きいかどうかの判断を行う回路である
。第１比較回路１２及び第２比較回路１３の出力は、比
較結果処理回路２０にそれぞれ接続されている。比較結
果処理回路２０は、タイミングコントロール回路３から
のタイミング信号に基づき、第１比較回路１２及び第２
比較回路１３の比較結果を順次処理する回路である。

比較結果処理回路２０の出力は、表示装置２１に接続さ
れている。表示装置、２１は、この比較結果処理回路２
０が処理した処理結果をデイスプレィに表示する装置で
ある。

上記のように構成された波形比較装置の動作を説明する
。

測定波形は、トリガ発生回路１１に入力されると共に、
そのままアナログデータとして第１比較回路１２及び第
２比較回路１３にそれぞれ入力される。

測定波形がトリガ発生回路１１に入力されると、この測
定波形の特徴点が検出され、所定のトリガが発せられる
。このトリガは、タイミングコントロール回路１４に入
力され、アドレス発生回路１５や比較結果処理回路２０
の動作のタイミングを制御するタイミング信号の基準と
なる。

アドレス発生回路１５は、このタイミングコントロール
回路１４からのタイミング信号に基づいて順次アドレス
を発生する。このアドレスは、上限規格値記憶装置１６
及び下限規格値記憶装置１７に送られ、そのアドレスに
格納された上限規格値と下限規格値がそれぞれ出力され
ることになる。これらの上限規格値と下限規格値は、そ
れぞれ第１Ｄ／Ａコンバータ１８及び第２Ｄ／Ａコンバ
ータ１９でアナログデータに変換される。そして、この
上限規格値と下限規格のアナログデータは、それぞれ第
１比較回路１２及び第２比較回路１３の他方の入力に送
られる。

第１比較回路１２は、順次送られて来る測定波形と上限
規格値のアナログデータを連続的に比較し、測定波形の
値が上限規格値よりも小さいかどうかの判断を行う、第
２比較回路１３は、順次送られて来る測定波形と下限規
格値のアナログデータを連続的に比較し、この測定波形
の値が下限規格値よりも大きいかどうかの判断を行う、
これら第１比較回路１２び第２比較回路１３での比較結
果は、順次比較結果処理回路２０に送られる。比較結果
処理回路２０では、タイミング信号に基づいてこれらの
比較結果を適宜処理する。

このようにして比較結果処理回路２０で処理された比較
結果は、表示装Ｍ、２１によってデイスプレィに表示さ
れる。従って、この表示装置ｉ２１に表示された処理結
果を見れば、測定波形のパターンの良否等を判定するこ
とができる。

上記のように本実施例の波形比較装置による場合にも、
入力された測定波形を−Ｈウエーブメモリに保持するこ
となく、ハードウェアの回路によってリアルタイムに順
次比較検査することができる。従って、測定波形の入力
が完了するとほぼ同時にこの波形パターンの良否の判別
が可能となる。

〔実施例３〕 本発明のさらに他の実施例を第３図に基づいて説明する
。

本実施例は、測定波形のデジタル処理の際にＡ／Ｄ変換
のサンプリングの高速化を図った場合を示す。

測定波形は、トリガ発生回路３１及びＡ／Ｄコンバータ
３２に入力されるようになっている。トリガ発生回路３
１は、測定波形の特徴点を検出して、所定のトリガを発
生する回路である。このトリガ発生回路３１の出力は、
タイミングコントロール回路３３に接続されている。タ
イミングコントロール回路３３は、トリガ発生回路３１
からのトリガ及び図示しない制御回路から入力される比
較開始信号に基づいて各種タイミング信号を発する回路
である。

前記Ａ／Ｄコンバータ３２は、入力した測定波形をサン
プリング及び量子化によりＡ／Ｄ変換し、デジタルデー
タを出力する回路であり、高速サンプリングを行うもの
を使用する。そして、このＡ／Ｄコンバータ３２は、タ
イミングコントロール回路３３からのタイミング信号に
よりサンプリングを開始するようになっている。従って
、このＡ／Ｄコンバータ３２に入力された測定波形は、
この特徴点を検出することによって発せられたトリガに
基づくタイミング信号によりサンプリングの開始点が定
められるので、この特徴点を基準にすれば、規格波形の
位相と一致させることができる。このＡ／Ｄコンバータ
３２の出力は、ウェーブメモリ３４のデータ入力に接続
されている。

前記タイミングコントロール回路３３からのタイミング
信号は、アドレス発生回路３５にも送られるようになっ
ている。アドレス発生回路３５は、このタイミング信号
により順次所定のアドレスを発生する回路である。この
アドレス発生回路３５の出力は、前記ウェーブメモリ３
４のアドレス入力と上限規格値記憶装置３６及び下限規
格値記憶装置３７のアドレス入力に接続されている。

ウェーブメモリ３４は、このアドレス発生回路３５から
Ａ／Ｄコンバータ３２のサンプリングに同期して発せら
れるアドレスに基づいて、データ入力からの測定波形の
デジタルデータを順次格納することになる。また、格納
後は、このアドレス発生回路３５からのアドレスに基づ
いて、順次このデジタルデータを読み出すことになる。

このウェーブメモリ３４は、Ａ／Ｄコンバーク３２での
高速サンプリングに対応して、高速でアクセス可能なも
のを使用する。そして、このウェーブメモリ３４の出力
は、第１比較回路３Ｂ及び第２比較回路３９の一方の入
力に接続されている。

前記上限規格値記憶装置３６は、連続するアドレスに、
測定波形の各サンプリング点に対応する規格波形の各上
限規格値を格納した記憶装置である。また、下限規格値
記憶装置３７は、連続するアドレスに、測定波形の各サ
ンプリング点に対応する規格波形の各下限規格値を格納
した記憶装置である。この規格波形の上限規格値と下限
規格値は、測定波形の各サンプリング点におけるそれぞ
れ上下の許容範囲の限界を示すデジタルデータである。

そして、これらの上限規格値と下限規格値は、検査する
測定波形の種類に応じた数十パターンの各規格波形ごと
にそれぞれ用意されると共に、これらを適宜選択できる
ようになっている。従って、上限規格値記憶装置３６及
び下限規格値記憶装置３７は、測定波形のデジタルデー
タを１パタ一ン分だけ格納すればよいウェーブメモリ３
４に比べ大容量のものを使用する必要がある。しかし、
アクセス速度は、Ａ／Ｄコンバータ３２の高速サンプリ
ングに対応させる必要がないので、ウェーブメモリ３４
よりも低速のものでよい。これら上限規格値記憶装置３
６及び下限規格値記憶装置３７の出力は、それぞれ前記
第１比較回路３８及び第２比較回路３９の他方の入力に
接続されている。

第１比較回路３８は、Ａ／Ｄコンバータ３２からの測定
波形のデジタルデータと、上限規格値記憶装置３６から
の上限規格値とを比較し、この測定波形のデジタルデー
タの値が上限規格値よりも小さいかどうかの判断を行う
回路である。第２比較回路３９は、Ａ／Ｄコンバータ３
２からの測定波形のデジタルデータと下限規格値記憶装
置３７からの下限規格値とを比較し、この測定波形のデ
ジタルデータの値が下限規格値よりも大きいかどうかの
判断を行う回路である。そして、これらの第１比較回路
３８及び第２比較回路３９による比較動作は、タイミン
グコントロール回路３３からのタイミング信号に基づい
て行われるようになっている。これら第１比較回路３８
及び第２比較回路３９の出力は、比較結果記憶装置４０
にそれぞれ接続されている。比較結果記憶装置４０は、
タイミングコントロール回路３３からのタイミング信号
に基づき、第１比較回路３８及び第２比較回路３９の比
較結果を順次格納する記憶装置である。

比較結果記憶装置４０の出力は、表示装置４１に接続さ
れている０表示装置４１は、この比較結果記憶装置４０
に格納された比較結果を読み出し適宜処理を行って、そ
の処理結果をディスプレイに表示する装置である。

上記のように構成された波形比較装置の動作を説明する
。

測定波形がトリガ発生回路３１に入力されると、この測
定波形の特徴点が検出され、所定のトリガが発せられる
。このトリガは、タイミングコントロール回路３３に入
力され、Ａ／Ｄコンバータ３２やアドレス発生回路３５
等の動作のタイミングを制御するタイミング信号の基準
となる。

Ａ／Ｄコンバータ３２に測定波形が入力されると、上記
タイミング信号に基づいてサンプリングが開始され、順
次デジタルデータに変換されて出力される。そして、こ
のデジタルデータは、ウェーブメモリ３４に送られる。

また、これと同時にアドレス発生回路３５°力（タイミ
ングコントロール回路３３からのタイミング信号に基づ
き、Ａ／Ｄコンバータ３２のサンプリングに同期して順
次アドレスを発生する。このアドレスは、まずウェーブ
メモリ３４に送られ、Ａ／Ｄコンバータ３２からのデジ
タルデータを順次格納する。

このようにして所定期間内にＡ／Ｄコンバータ３２でチ
ンプリングされた一連のデジタルデータがウェーブメモ
リ３４に格納されると、タイミングコントロール回路３
３に比較開始信号が入力される。そして、タイミングコ
ントロール回路３３は、この比較開始信号に基づいて、
再度アドレス発生回路３５にタイミング信号を発する。

このタイミング信号を受けたアドレス発生回路３５は、
ウェーブメモリ３４並びに上限規格値記憶装置３６及び
下限規格値記憶装置３７に順次アドレスを発する。ここ
で、ウェーブメモリ３４へのアドレスと上限規格値記憶
装置３６及び下限規格値記憶装置ｉ３７へのアドレスは
、同期して発せられる。

ウェーブメモリ３４では、このアドレス発生回路３５か
らのアドレスに基づいて、格納している測定波形のデジ
タルデータを順次第１比較回路３８及び第２比較回路３
９の一方の入力に送り出す、上限規格値記憶装置３６で
は、このアドレス発生回路３５からのアドレスに基づい
て、規格波形の上限規格値を順次第１比較回路３８の他
方の入力に送り出す。また、下限規格値記憶装置３７で
は、同じアドレスに基づいて、規格波形の下限規格値を
順次第２比較回路３９の他方の入力に送り出す。

第１比較回路３８は、順次送られて来る測定波形のデジ
タルデータと上限規格値とをタイミング信号に基づいて
比較し、この測定波形のデジタルデータの値が上限規格
値よりも小さいかどうかの判断を行う。第２比較回路３
９は、順次送られて来る測定波形のデジタルデータと下
限規格値とをタイミング信号に基づいて比較し、この測
定波形のデジタルデータの値が下限規格値よりも大きい
かどうかの判断を行う、これら第１比較回路３８及び第
２比較回路３９での比較結果は、順次比較結果記憶装ｙ
１４０に送られる。比較結果記憶装置４０では、タイミ
ング信号に基づいてこれらの比較結果を順次格納する。

このようにして比較結果記憶装置４０・に格納された比
較結果は、表示装置４１によって読み出され適宜処理さ
れた後に、この処理結果をデイスプレィに表示される。

従って、この表示装置４１に表示された処理結果を見れ
ば、測定波形のパターンの良否等を判定することができ
る。

上記のように本実施例の波形比較装置によれば、入力さ
れた測定波形をＡ／Ｄ変換して一旦ウェーブメモリ３４
に保持するので、高速サンプリングを行った場合にもこ
のウェーブメモリ３４さえ高速アクセスが可能であれば
、大きな容量を必要とする上限規格値記憶装置３６及び
下限規格値記憶装置３７にアクセス速度の遅いものを使
用することができる。また、このウェーブメモリ３４に
格納された測定波形のデジタルデータは、ソフトウェア
・プログラムによることなく、ハードウェアの第１比較
回路３８及び第２比較回路３９によって順次比較検査さ
れるので、システムのＣＰＵに負担をかけることなく迅
速に処理を行うことができる。

〔発明の効果〕

本発明に係る波形比較装置は、以上のように、規格波形
の各時点における上限規格値と下限規格値とを格納する
規格値記憶装置と、測定波形のデータを順次入力する測
定波形入力回路と、この測定波形入力手段による測定波
形のデータの入力に同期して、それぞれの時点に対応す
る上限規格値と下限規格値を格納したアドレスを規格値
記憶装置に送るアドレス発生回路と、入力された測定波
形のデータと、アドレス発生回路から送られて来るアド
レスに基づいて規格値記憶装置が順次出力する上限規格
値及び下限規格値のデータとをそれぞれ比較する比較回
路とを有する構成をなしている。

これにより、入力された測定波形を、ソフトウェア・プ
ログラムによることなく、ハードウェアの比較回路によ
って順次比較検査することができる。

従って、本発明に係る波形比較装置は、測定波形のパタ
ーンの良否を短時間に得ることができるという効果を奏
する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すものであって、デジタ
ル処理による波形比較装置のブロック図である。第２図
は本発明の他の実施例を示すものであって、アナログ処
理による波形比較装置のブロック図である。第３図は本
発明のさらに他の実施例を示すものであって、デジタル
処理の際にサンプリングの高速化を図つた場合の波形比
較装置のブロック図である。第４図は測定波形と上限規
格値及び下限規格値とを示す波形図である。第５図は従
来例を示すものであって、デジタル処理による波形比較
装置のブロック図である。 １・１１・３１はトリガ発生回路（測定波形入力回路）
、２・３２はＡ／Ｄコンバータ（測定波形入力回路）、
３・１４・３３タイミングコントロ一ル回路（測定波形
入力回路）、４・１２・３８は第１比較回路（比較回路
）、５・１３・３９は第２比較回路（比較回路）、６・
１５・３５はアドレス発生回路、７・１６・３６は上限
規格値記憶装置（規格値記憶装置）、８・１７・３７は
下限規格値記憶装置（規格値記憶装置）、１８は第１Ｄ
／Ａコンバータ（比較回路）、１９は第２Ｄ／Ａコンバ
ータ（比較回路）、３４はウェーブメモリ（測定波形入
力回路）である。 特許出願人　　　　　シャープ　株式会社−１僧 厄 ヱ

Claims (1)

【特許請求の範囲】
1. １、規格波形の各時点における上限規格値と下限規格値
   とを格納する規格値記憶装置と、測定波形のデータを順
   次入力する測定波形入力回路と、この測定波形入力手段
   による測定波形のデータの入力に同期して、それぞれの
   時点に対応する上限規格値と下限規格値を格納したアド
   レスを規格値記憶装置に送るアドレス発生回路と、入力
   された測定波形のデータと、アドレス発生回路から送ら
   れて来るアドレスに基づいて規格値記憶装置が順次出力
   する上限規格値及び下限規格値のデータとをそれぞれ比
   較する比較回路とを有することを特徴とする波形比較装
   置。