JPH06123757A - 試験装置 - Google Patents

試験装置

Info

Publication number
JPH06123757A
JPH06123757A JP4274380A JP27438092A JPH06123757A JP H06123757 A JPH06123757 A JP H06123757A JP 4274380 A JP4274380 A JP 4274380A JP 27438092 A JP27438092 A JP 27438092A JP H06123757 A JPH06123757 A JP H06123757A
Authority
JP
Japan
Prior art keywords
data
address
serial
parallel
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4274380A
Other languages
English (en)
Other versions
JP3087928B2 (ja
Inventor
Takeshi Mihara
猛 見原
Hideo Doi
英夫 土井
Kenji Uda
憲司 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP04274380A priority Critical patent/JP3087928B2/ja
Publication of JPH06123757A publication Critical patent/JPH06123757A/ja
Application granted granted Critical
Publication of JP3087928B2 publication Critical patent/JP3087928B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 DSPが、複雑な処理を行わずに、データを
メモリに書き込むことができるようにして、処理時間の
短縮を図れる試験装置を実現することを目的にする。 【構成】 本発明は、デジタル/アナログ変換あるいは
アナログ/デジタル変換を行う機能を含む試験対象を試
験する試験装置に改良を加えたものである。本装置は、
試験対象に与えるデータを記憶する第1の記憶部と、こ
の第1の記憶部から読みだされたパラレルデータをシル
アルデータに変換し、試験対象に出力するパラレル/シ
リアル変換手段と、コード長が設定され、第1の記憶部
に記憶されているパラレルデータを設定されたコード長
に区切って順次出力するためのアドレスを第1の記憶部
に与える第1のアドレス指示手段と、を有することを特
徴とする装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、A/D(アナログ/デ
ジタル)変換あるいはD/A(デジタル/アナログ)変
換機能を含んで構成されるLSIなどの試験対象の試験
を行う試験装置に関し、更に詳しくは、試験対象に与え
るデータの発生、取り込みを操作性よく行えるようにし
た試験装置に関するものである。
【0002】
【従来の技術】従来、A/D変換あるいはD/A変換機
能を含むLSIの試験を行うLSIテスタのメモリは、
例えば、図6に示すようにLSIに与えるデータである
DSP(デジタルシグナルプロセッサ)で演算処理され
たデータを格納している。図において、メモリは、1つ
のアドレスに対し8ビット格納することができる。そし
て、メモリは、5ビットで1コードのデータを連続的に
格納している。この1コードのデータをD/A変換器の
試験のためのデジタルデータとする。これらのデータ群
によりD/A変換を行うと、例えば図7に示すような波
形を形成する。ここで、×はデジタルデータが波形のど
の部分を形成しているかを示す。
【0003】上記のようなデータを格納するメモリか
ら、D/A変換機能を有するLSIに被試験信号として
のデータを与える場合、データをパラレルデータからシ
リアルデータへ変換する必要がある。このような場合、
従来はセレクタによりパラレル/シリアル変換を行って
いた。このため、DSPは、出力データをどのようにメ
モリに配置するかを長い時間かけて検討する必要があっ
た。
【0004】また、A/D変換の結果のシリアルデータ
をパラレルデータに変換する場合、シフトレジスタによ
り、連続してメモリに格納を行っていた。このような場
合、出力結果のデータを用いて演算するとき、1コード
ごとにデータとして取り込まなければならない。したが
って、A/D変換の結果を用いて演算処理を行うDSP
は、複雑な処理をして、1コードごとにメモリ内のデー
タを区切らなければならない。
【0005】
【発明が解決しようとする課題】本発明の目的は、DS
Pが、複雑な処理を行わずに、データをメモリに書き込
むことができ、また、被試験対象から得られるデータを
メモリから読み込むことができるようにして、処理時間
の短縮を図れる試験装置を実現することにある。
【0006】
【課題を解決するための手段】本発明は、デジタル/ア
ナログ変換あるいはアナログ/デジタル変換を行う機能
を含む試験対象を試験する試験装置において、前記試験
対象に与えるデータを記憶する第1の記憶部と、この第
1の記憶部から読みだされたパラレルデータをシルアル
データに変換し、試験対象に出力するパラレル/シリア
ル変換手段と、コード長が設定され、前記第1の記憶部
に記憶されているパラレルデータを設定されたコード長
に区切って順次出力するためのアドレスを第1の記憶部
に与える第1のアドレス指示手段と、を有することを特
徴とするものである。また、前記試験対象から出力され
るシリアルデータをパラレルデータに変換するシリアル
/パラレル変換手段と、このシリアル/パラレル変換手
段からの出力データを記憶する第2の記憶部と、コード
長が設定され、前記シリアル/パラレル変換手段からの
データを設定されたコード長に区切って順次格納するた
めのアドレスを前記第2の記憶部に与える第2のアドレ
ス指示手段と、を有することを特徴とするものである。
【0007】
【作用】このような本発明では、アドレス指示手段を設
けたことにより、任意長のシリアルデジタルシグナルの
発生、取り込みをDSPが取り扱いやすい形で行うこと
ができ、試験装置の演算処理の時間を短縮できる。
【0008】
【実施例】以下図面を用いて本発明を説明する。図1は
本発明の一実施例を示した構成図である。図において、
1はDSPで、試験対象(DUT)5に出力するデジタ
ルシグナルを出力したり、あるいは、DUT5から出力
されるデータを入力して演算処理する。2は第1の記憶
部で、DSP1で計算したDUT5に与えるデジタルの
データを記憶する。3はパラレル/シリアル変換部で、
第1の記憶部2から読みだされたパラレルデータをシル
アルデータに変換し、DUT5に出力する。4は第1の
アドレス指示部で、コード長が設定され、第1の記憶部
2に記憶されているパラレルデータを設定されたコード
長に区切って順次出力するためのアドレスを第1の記憶
部2に与える。DUT5は、A/D変換あるいはD/A
変換機能を含んでいるものである。6はシリアル/パラ
レル変換部で、DUT5から出力されるシリアルデータ
をパラレルデータに変換する。7は第2の記憶部で、シ
リアル/パラレル変換部6からの出力データを記憶す
る。8はアドレス指示部で、コード長が設定され、シリ
アル/パラレル変換部6からのデータを設定されたコー
ド長に区切って順次格納するためのアドレスを第2の記
憶部7に与える。
【0009】次に、上記の装置の具体例を示す。図2は
図1の装置の具体的構成を示した図である。図におい
て、90,91はバッファで、DSP1と第1の記憶部
であるメモリ2あるいは第2の記憶部であるメモリ7と
の間に設けられる。92,93はセレクタで、DSP1
から出力するアドレスと、アドレス指示部4あるいはア
ドレス指示部8から出力するアドレスと、を選択する。
【0010】アドレス指示部4において、41はレジス
タで、DSP1からのコード長であるビット数を保持す
る。42はダウンカウンタで、レジスタ41からビット
数を取り込んでクロックごとにカウントを行い、カウン
ト数をパラレル/シリアル変換部であるセレクタ30に
出力する。43はカウンタで、ダウンカウンタ42のビ
ット数カウント終了時の出力によりカウントアップし、
カウント結果をメモリ2のアドレスとして出力する。
【0011】アドレス指示部8において、81,82,
83は、それぞれアドレス指示部4のレジスタ41、ダ
ウンカウンタ42、カウンタ43に対応する。相違点
は、ダウンカウンタ82はカウント終了時の出力はする
が、カウント数の出力しないことである。そして、シリ
アル/パラレル変換部であるシフトレジスタ60は、ク
ロックの信号を受けて、シリアル/パラレル変換を行
う。
【0012】このような装置の動作を以下で説明する。
ここでは、DSP1のメモリ2あるいはメモリ7に対す
る書き込み動作あるいは読み込み動作については省略す
る。図3は、図2の装置のメモリの構成図である。本実
施例においては、メモリのデータの格納単位を16ビッ
トとし、設定される1コード長が5ビットの場合につい
て示す。このように本発明の場合、メモリの1コードの
格納は、アドレス単位としている。
【0013】まず始めにDUT5にデータを出力すると
きの動作について説明する。図4は、図2の装置のデー
タを出力する動作を示したタイムチャートである。図に
おいて、aはクロック、bはダウンカウンタ42による
カウント値、cはダウンカウンタ42のカウント終了時
の出力、dはカウンタ43による出力cのカウント値で
ある。eはカウント値dをアドレスとしたメモリのデー
タ、fはセレクタ30でデータeをカウント値bにより
選択されるシリアルデータである。
【0014】ダウンカウンタ42は、レジスタ41に設
定されている数値、例えば4をダウンカウントする。そ
して、カウント値bをセレクタ30に送出する。また、
カウント値bが0のとき、出力cをローレベルにし、そ
の他のときはハイレベルにする。そして、ローレベルか
らハイレベルに立ち上がるときに、カウンタ43はカウ
ントする。このカウント値dをメモリ2のアドレスとす
る。このアドレスに従いメモリ2は、データeをセレク
タ30に送る。セレクタ30は、カウント値bに従いデ
ータeのどのビットを出力するか選択する。
【0015】次にDUT5からデータを入力するときの
動作について説明する。図5は、図2の装置のデータを
入力する動作を示したタイムチャートである。図におい
て、gはクロック、hはダウンカウンタ82のカウント
終了時の出力、iは出力hのカウンタ83によるカウン
ト値である。jはDUT5からのシリアルデータ、kは
データjをクロックgによりシフトレジスタ60でシフ
トさせたパラレルデータである。
【0016】ダウンカウンタ82は、ダウンカウンタ4
2と同様に、レジスタ81に設定されている数値、例え
ば4をダウンカウントする。そして、カウント値が0の
とき、出力hをローレベルにし、その他をハイレベルに
する。そして、ローレベルからハイレベルに立ち上がる
ときに、カウンタ83はカウントする。このカウント値
iをメモリ7のアドレスとする。シフトレジスタ60
は、クロックgに従ってシリアルデータjを順次シフト
させて、パラレルデータkとする。そして、パラレルデ
ータkをカウント値iであるメモリ7のアドレスに順次
書き込む。最終的に、カウント値iが変化する前の値が
メモリ7のデータとして書き込まれる。
【0017】以上のようにセレクタ30あるいはシフト
レジスタ60と同期を取って、メモリのアドレスを送出
しているので、メモリのアドレスごとにデータを送出あ
るいは格納できる。また、1コードのビット数に応じた
カウント動作を行うので、記憶部のアドレスに格納でき
るビット数まで、試験対象に与えるデータに対応でき
る。
【0018】なお、本発明はこれに限定されるものでは
なく、LSIテスタとしてではなく、A/DあるいはD
/A変換器の試験装置でもよい。また、A/D変換への
入力のアナログ信号、あるいは、D/A変換の出力であ
るアナログ信号は、試験装置内のD/A変換器あるいは
A/D変換器によりアナログ信号をデジタル信号である
シリアルデータにして処理する構成にしてもよい。
【0019】
【発明の効果】本発明によれば、以下のような効果があ
る。第1のアドレス指示手段を設けたことにより、設定
される任意のコード長に対応してアドレスを指示するの
で、DSPは、試験対象に送出するデータを連続的に第
1の記憶部に格納しなくてもよい。また、第2のアドレ
ス手段を設けたことにより、試験対象から出力されるデ
ータを、設定される任意のコード長に対応してアドレス
を割り付けて第2の記憶部に格納できるため、DSP
は、第2の記憶部内のデータを1コードごとに分離しな
くてもよい。したがって、DSPは複雑な処理を行う必
要がないので、演算処理の時間を短縮できる。そして、
アドレス指示手段は設定されたコード長に応じたカウン
ト動作を行うので、試験対象に与えるデータ、あるい
は、試験対象からの出力されるデータのコード長は、記
憶部のアドレスに格納できるビット数まで対応できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】図1の装置の具体的構成を示した図である。
【図3】図2の装置のメモリの構成図である
【図4】図2の装置の動作を示したタイムチャートであ
る。
【図5】図2の装置の動作を示したタイムチャートであ
る。
【図6】従来の装置のメモリの構成図である。
【図7】D/A変換器による波形図である。
【符号の説明】
2,7 メモリ 3 パラレル/シリアル変換部 4,8 アドレス指示部 5 DUT 6 シリアル/パラレル変換部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 デジタル/アナログ変換あるいはアナロ
    グ/デジタル変換を行う機能を含む試験対象を試験する
    試験装置において、 前記試験対象に与えるデータを記憶する第1の記憶部
    と、 この第1の記憶部から読みだされたパラレルデータをシ
    ルアルデータに変換し、試験対象に出力するパラレル/
    シリアル変換手段と、 コード長が設定され、前記第1の記憶部に記憶されてい
    るパラレルデータを設定されたコード長に区切って順次
    出力するためのアドレスを第1の記憶部に与える第1の
    アドレス指示手段と、を有することを特徴とする試験装
    置。
  2. 【請求項2】 デジタル/アナログ変換あるいはアナロ
    グ/デジタル変換を行う機能を含む試験対象を試験する
    試験装置において、 前記試験対象から出力されるシリアルデータをパラレル
    データに変換するシリアル/パラレル変換手段と、 このシリアル/パラレル変換手段からの出力データを記
    憶する前記第2の記憶部と、 コード長が設定され、前記シリアル/パラレル変換手段
    からのデータを設定されたコード長に区切って順次格納
    するためのアドレスを第2の記憶部に与える第2のアド
    レス指示手段と、を有することを特徴とする試験装置。
JP04274380A 1992-10-13 1992-10-13 試験装置 Expired - Fee Related JP3087928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04274380A JP3087928B2 (ja) 1992-10-13 1992-10-13 試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04274380A JP3087928B2 (ja) 1992-10-13 1992-10-13 試験装置

Publications (2)

Publication Number Publication Date
JPH06123757A true JPH06123757A (ja) 1994-05-06
JP3087928B2 JP3087928B2 (ja) 2000-09-18

Family

ID=17540861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04274380A Expired - Fee Related JP3087928B2 (ja) 1992-10-13 1992-10-13 試験装置

Country Status (1)

Country Link
JP (1) JP3087928B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602995A3 (en) * 1992-12-17 1995-09-20 Shinetsu Handotai Kk Arrangement and method for the production of MOS devices.
JPH1185251A (ja) * 1997-09-03 1999-03-30 Toshiba Corp デジタル制御装置およびそのデジタル用入出力基板試験装置
JP2002350510A (ja) * 2001-05-30 2002-12-04 Advantest Corp 半導体試験装置
JP2009211682A (ja) * 2008-02-07 2009-09-17 Yokogawa Electric Corp データ転送装置及び半導体試験装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602995A3 (en) * 1992-12-17 1995-09-20 Shinetsu Handotai Kk Arrangement and method for the production of MOS devices.
JPH1185251A (ja) * 1997-09-03 1999-03-30 Toshiba Corp デジタル制御装置およびそのデジタル用入出力基板試験装置
JP2002350510A (ja) * 2001-05-30 2002-12-04 Advantest Corp 半導体試験装置
JP2009211682A (ja) * 2008-02-07 2009-09-17 Yokogawa Electric Corp データ転送装置及び半導体試験装置

Also Published As

Publication number Publication date
JP3087928B2 (ja) 2000-09-18

Similar Documents

Publication Publication Date Title
US4875210A (en) Automatic circuit tester control system
JP3188467B2 (ja) 最小値・最大値検索装置
US4759021A (en) Test pattern generator
JPH0743429A (ja) 物理アドレス変換回路
JPH06123757A (ja) 試験装置
US5974436A (en) Execution processor for carrying out power calculation
JPH10170574A (ja) 振幅確率分布測定装置
US6433716B2 (en) Data conversion device having mediator for determining data conversion order
JPS63271601A (ja) 出力パルス発生装置
JP2574312B2 (ja) 高速アダマ−ル変換装置
JP2002350510A (ja) 半導体試験装置
EP0208393A1 (en) Testing digital integrated circuits
JP2006322931A (ja) 集積回路検査装置
JPH11191080A (ja) メモリ試験装置
JPS62259145A (ja) アルゴリズミツク・パタ−ン発生装置
JPH01308978A (ja) パターンデータ発生回路
JPH09264936A (ja) Icテスタ
JPH09305379A (ja) ソーティング装置
JPH0535258A (ja) デ−タ変換装置
JPH06164391A (ja) アナログ/デジタル変換装置
JPS6161421B2 (ja)
JPH04198813A (ja) 多チャネルディジタルデータ計測システム
JPH05108500A (ja) メモリ回路
JPS6254179A (ja) パタ−ン発生装置
JPS61228365A (ja) 信号処理lsiの試験方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees