JPH055762A - パワーアナライザ装置 - Google Patents

パワーアナライザ装置

Info

Publication number
JPH055762A
JPH055762A JP3141222A JP14122291A JPH055762A JP H055762 A JPH055762 A JP H055762A JP 3141222 A JP3141222 A JP 3141222A JP 14122291 A JP14122291 A JP 14122291A JP H055762 A JPH055762 A JP H055762A
Authority
JP
Japan
Prior art keywords
signal
input
unit
pll
input measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3141222A
Other languages
English (en)
Other versions
JP3016042B2 (ja
Inventor
Masayoshi Yanagisawa
正義 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP3141222A priority Critical patent/JP3016042B2/ja
Publication of JPH055762A publication Critical patent/JPH055762A/ja
Application granted granted Critical
Publication of JP3016042B2 publication Critical patent/JP3016042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】複数チャネルの入力被測定信号をA/D変換
し、これら変換したディジタルデータをメモリに記憶す
る際、PLL同期方式により各A/D変換のサンプリン
グ同期を最適レベルの入力被測定信号に合わせ、かつそ
の最適レベルの入力被測定信号を自動的に選択する。 【構成】 パワーアナライザ装置に、複数の入力被測定
信号のアナログ信号のうち1つを自動的に選択する第1
の切替部31と、この選択したアナログ信号を波形整形
して矩形波信号とするフィルタ波形部32と、この矩形
波信号により各A/D変換のサンプリング信号の同期を
とるためのPLL部34と、PLL部34のソースとし
ての入力被測定信号が最適であるか否かを判断し、上記
第1の切替部31の切り替えを制御し、そのPLL部3
4のソースに最適な入力被測定信号を自動的に選択する
CPUとを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は複数チャネルの入力被
測定信号により電力を測定するだけでなく、それら被測
定信号に含まれている基本波および高調波成分を解析
し、その基本波および高調波を測定、表示可能とするパ
ワーアナライザ装置に係り、更に詳しくは各入力被測定
信号の1サイクル(周期)を所定数に分割し、この分割
に応じた所定数のディジタルデータを取り込む際、PL
L(Phase LookedLoop)同期方式によ
り各A/D変換のサンプリング信号の同期を自動的に切
り替えた最適な入力被測定信号に合わせ、各入力被測定
信号の1サイクルのディジタルデータを正確に取り込む
パワーアナライザ装置に関するものである。
【0002】
【従来例】近年、半導体電力変換装置(例えばインバー
タ装置)が多くの機器に利用されるに伴い、より多くの
測定データを簡単に、かつ迅速にデータ処理し、その電
力系を計測する電力計が提案されるようになった。この
ような電力計としては、例えば図5に示す構成をしたも
のがある。
【0003】同図において、電圧/電流入力アナログ回
路1は、3ch(チャネル)分の被測定信号(被測定電
圧(V1,V2,V3)、電流(A1,A2,A3))
を入力し、それら3chの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出
し、これら電圧、電流および電力のアナログ信号を出力
する。
【0004】電圧/電流アナログ回路1からのアナログ
信号をマルチプレクサ2で切り替え、この切り替えたア
ナログ信号をA/Dコンバータ3でディジタル変換して
RAM/ROM(メモリ)4に書き込むが、そのメモリ
4に書き込まれているプログラムにしたがってCPU5
がそのデータの取り込む処理を行なう。
【0005】CPU5のバスライン6にはそのメモリ
4、I/Oポート7、表示部8およびキーボード9等が
接続されており、そのCPU5はI/Oポート7を介し
てマルチプレクサ2を切り替え、そのディジタルデータ
をメモリ4に書き込み、それらディジタルデータに基づ
いて電力、皮相電力、無効電力および力率等を演算し、
これら演算結果等を表示処理し、また取り込んだデータ
および演算したデータに基づいて測定値に時間係数を掛
け加算積算して積算量を算出し、その積算量を表示処理
する。
【0006】表示部8はそのCPU5の表示処理にした
がって被測定信号の測定結果、電圧、電流、電力、皮相
電力、無効電力および力率を表示する。
【0007】上記構成の電力計においては、電圧/電流
入力アナログ回路1にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつPTおよびクランプCTを採用し
ていることから、10Hz乃至20kHzに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。
【0008】
【発明が解決しようとする課題】ところで、上記半導体
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や振動の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器等の場合その高調波成分よる雑音
や振動が問題になることから、半導体電力装置の電力系
の測定だけなく、その高調波成分の測定が必要になって
いる。
【0009】しかしながら、上記電力計にあっては、基
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。そのために、半導体電
力装置の電力系を計測する場合、電力計とその高調波成
分を測定する高価な高調波解析装置(例えばFFTアナ
ライザ)の2つの測定装置を用意する必要があるだけな
く、そのFFTアナライザの操作は複雑であり、高調波
成分の測定が面倒であるので、電力だけなく、高調波成
分も測定できる装置が要望されている。
【0010】また、上記FFTアナライザ等の高調波解
析装置には、例えば入力が2チャネル(被電圧および電
流用)であり、これらチャネルの入力被測定信号のアナ
ログ信号をA/D変換し、これら変換したディジタルデ
ータを取り込む際、そのA/D変換のサンプリング信号
の同期合わせとしてはPLL同期方式を採用しているも
のがある。
【0011】このPLL同期方式にあっては、PLL同
期が2チャネルのうち1チャネルの入力被測定信号に固
定されており、例えばその固定チャネルの入力被測定信
号の波形が歪、あるいはそのレベルが低いと、データを
確実に取り込むことができず、測定精度が悪くなる。こ
の場合、2チャネルの入力の結線を替えてやればよい
が、入力がパワーラインであるため、扱いが面倒であ
り、かつ不便であった。
【0012】この発明は上記課題に鑑みなされたもので
あり、その目的は各チャネルの入力被測定信号により電
圧、電流、電力だけなく、それら入力被測定信号に含ま
れている基本波および所定次数の高調波を測定すること
ができ、かつそれら測定のために各チャネルの入力被測
定信号をそれぞれA/D変換してディジタルデータを取
り込む際、PLL同期方式によりそれらA/D変換のタ
イミング同期をとり、しかも複数の入力被測定信号のう
ち最適な入力被測定信号を自動的に選択し、この自動選
択した入力被測定信号に同期を合わせることができるよ
うにしたパワーアナライザ装置を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、複数チャネルの入力被測定信号をA/
D変換し、これらディジタル変換したデータに基づいて
入力被測定信号の電圧、電流、電力を算出し、かつFF
T演算によりそれら入力被測定信号の基本波および所定
次数の高調波を算出するパワーアナライザ装置に、少な
くとも複数チャネルの入力被測定信号(被測定電圧、電
流)をそれぞれ入力可能なレベルのアナログ信号に変換
する複数の入力処理部と、これら入力処理部にて得たア
ナログ信号を所定周波数のサンプリン信号でそれぞれデ
ィジタルに変換し、上記入力被測定信号の1サイクルの
ディジタルデータを得るA/D変換部と、これらA/D
変換部にて得たディジタルデータをそれぞれ記憶する記
憶部と、これらA/D変換部の所定周波数のサンプリン
グ信号、および上記記憶部の書き込みタイミング信号を
出力し、かつそのサンプリング信号を上記入力被測定信
号に同期して出力するストレージ制御部と、上記複数の
入力処理手段からのアナログ信号のうちの1つを選択す
る切替部と、この切替部で選択したアナログ信号を波形
整形し、矩形波信号とする波形整形部と、この波形整形
部にて得た矩形波信号をソースとし、その矩形波信号と
上記A/D変換部のサンプリング周波数を整数分の1と
した信号との位相差を検出し、この差に応じて上記スト
レージ制御部に出力する信号の周波数を可変し、上記A
/D変換部のサンプリング信号を上記入力被測定信号の
1つに同期させ、かつ安定させるPLL部と、上記切替
部を自動切り替えとする指示を出すための自動切替指示
手段と、上記PLL部のソースとしての入力被測定信号
が最適であるか否かを判断し、最適な入力被測定信号で
ないときには上記切替部を上記複数チャネルの入力被測
定信号のうち最適な入力被測定信号を入力している入力
処理側に自動的に切り替えるCPUとを備えたことを要
旨とする。
【0014】
【作用】上記構成としたので、各チャネルの入力被測定
信号のアナログ信号をそれぞれA/D変換し、これら変
換したディジタルデータを取り込む際、上記切替部にて
各入力被測定信号を入力可能なレベルとしたアナログ信
号のうち1つが選択されており、この選択されたアナロ
グ信号が上記PLL部のソースにされ、このPLL部に
てそれらA/D変換のサンプリング同期がとられる。
【0015】このPLL同期方式においては、例えばそ
のPLL部のソースとしている入力被測定信号のレベル
が低くなると、各A/D変換のサンプリング同期が外
れ、A/D変換したディジタルデータを正確に取り込め
なくなるが、この場合上記自動切替指示手段にてオート
モードにされていると、上記切替部が自動的に切り替え
られ、各チャネルの入力被測定信号のうち最適な入力被
測定信号がそのPLL部のソースにされる。
【0016】上記切替部の自動切り替えに際し、最適な
入力被測定信号の判断は、例えば上記PLL部の出力周
波数を測定し、この測定結果に応じてそのPLL部のソ
ースとしている入力被測定信号のレベルが不安定である
か否かで行なうことができる。また、上記波形整形部の
入力レベルと予め決定した基準値と比較し、この比較結
果により最適な入力測定信号であるか否かを判断するこ
とができる。
【0017】このようにして、上記切替部にてPLL部
のソースとして最適な入力被測定信号、つまりS/N比
の良好な入力被測定信号が自動的に選択されることか
ら、各チャネルの入力被測定信号であるパワーラインの
結線を替えるという面倒な操作を必要とせず、また何ら
の操作をしなくとも、各A/D変換のサンプリング同期
を最適な入力被測定信号に合わせることができる。
【0018】これにより、各チャネルの入力被測定信号
の1サイクルを所定数に分割し、この分割に応じた所定
数のディジタルデータを確実に取り込むことができ、ひ
いては測定精度の向上を図ることができる。
【0019】
【実施例】以下、この発明の実施例を図1乃至図4に基
づいて説明する。図1において、このパワーアナライザ
装置は、複数の入力被測定信号(被測定電圧、電流)を
入力し、少なくともそれら被測定信号を所定レベルに変
換する3チャネル(被測定電圧(V1乃至V3)、電流
(A1乃至A3)の入力ユニット10乃至12と、これ
ら入力ユニット10乃至12を介した被測定信号(被測
定電圧,電流)のアナログ信号に含まれている基本波お
よび所定次数の高調波をそれぞれ通す所定遮断周波数可
変可能で、折り返し歪防止用のフィルタ部13乃至18
と、これらフィルタ部13乃至18を通ったアナログ信
号を所定周波数のサンプリング信号でそれぞれディジタ
ル変換するA/D変換部19乃至24と、これらA/D
変換部19乃至24で変換したディジタルデータを記憶
するメモリ(記憶部)25乃至30と、上記入力ユニッ
ト10乃至12を介したアナログ信号を自動的に切り替
える第1の切替部(例えばアナログスイッチやリレー
等)31と、この第1の切替部31で切り替えられたア
ナログ信号を波形整形して矩形波信号とするフィルタ波
形整形部32と、上記フィルタ部13乃至18の遮断周
波数を可変制御する信号、A/D変換部19乃至24の
所定周波数のサンプリング信号およびメモリ25乃至3
0の書き込み信号を出力し、かつ少なくともそのサンプ
リング信号を入力被測定信号に同期して出力するストレ
ージ制御部33と、上記フィルタ波形整形部32からの
矩形波信号をソースとし、その矩形波信号と上記A/D
変換部19乃至24のサンプリング周波数を整数(例え
ば512)分の1とした信号との位相差を検出し、この
位相差に応じて内部VCOの電圧を可変し、所定周波数
の信号をストレージ制御部33に出力し、そのA/D変
換部19乃至24のサンプリング信号を入力被測定信号
に同期させ、かつそのサンプリング信号の周波数の安定
化を図るためのPLL(Phase Locked L
oop)部34とを備えている。
【0020】また、このパワーアナライザ装置は、上記
フィルタ波形整形部32で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部35と、固
定の所定周波数信号を出力する発振部36と、この発振
部36からの周波数信号とPLL部34からの周波数信
号とを切り替えてストレージ制御部33に出力する第2
の切替部37とを備えている。したがって、その第2の
切替部37の切り替えにより、A/D変換のサンプリン
グモード、つまりストレージモードはPLL同期方式、
固定同期方式の2種類が可能になっている。
【0021】さらに、このパワーアナライザ装置は、上
記メモリ25乃至30に取り込んだディジタルデータに
基づいて入力被測定信号による電圧、電流、電力等を算
出するだけでなく、その入力被測定信号に含まれている
基本波および所定次数の高調波をFFT(高速フーリェ
変換)演算で算出する。 そのため、図2に示すよう
に、このパワーアナライザ装置は、当該装置のパネル操
作に応じて全体を制御し、かつそのパネルの自動的切替
指示手段(図示せず)の操作により上記第1の切替部3
1の切り替えを制御する中央処理装置のCPU38を備
えている。
【0022】このCPU38のバスライン39には上記
メモリ25乃至30、ストレージ制御部33、PLL部
34、周波数測定部35および発振部36の他に、メモ
リ部25乃至30に書き込まれているディジタルデータ
に基づいて電圧、電流(実効値(レベル))、電力等を
高速演算し、かつFFT演算により入力被測定信号に含
まれている基本波および所定次数(例えば49次まで)
の高調波を算出するDPS(ディジタルシグナルプロセ
ッサ)40と、当該装置の制御プログラムおよびその演
算プログラム等を記憶しているEPROM部41と、そ
れら演算結果等のデータ(数値データ)を記憶するRA
M部(SRAM,DRAM)42と、このRAM部42
の書き込み、読み出しを制御するDMA(ダイレクトメ
モリアクセス)コントローラ部43と、上記演算結果に
よる数値データ、および波形データを書き込み、読み出
し可能なVRAM(ビデオ・ラム)部44と、このVR
AM部44のデータを書き込み、読み出し、表示制御す
るCRTコントローラ部45と、その数値や波形等をプ
リントアウトするプリンタ部46等を接続するためのパ
ラレルインターフェイスアダプタ47と、それら数値や
波形等のデータをフロッピィ等に記憶するフロッピィデ
ィスクドライブ部48を制御するFDC(フロッピィデ
ィスク コントローラ)49と、その数値や波形等のデ
ータを外部に出力し、他の装置からのデータを入力する
ためのGP−IBインターフェイス50および非同期コ
ミュニケーションズインターフェイス51とが接続され
ている。
【0023】さらにまた、このパワーアナライザ装置は
上記CRTコントローラ部45にて表示処理した数値あ
るいは波形を表示する表示部(例えば液晶表示装置)5
2と、図示しないが当該装置の操作スイッチ等とによる
パネルを備えており、そのパネル操作に応じた信号がイ
ンターフェイス、バスライン36を介してCPU38に
入力する。
【0024】上記構成のパワーアナライザ装置の動作を
図3のフローチャート図および図4の画面表示状態図を
参照して説明する。なお、3チャネルの入力ユニット1
0乃至12はそれぞれ2つの入力部10a,10b、1
1a,11b,12a,12bを備え、各チャネルの入
力部に被測定信号の電圧および電流が印加することがで
き、単相乃至3相の電力測定が可能である。
【0025】そして、複数の被測定信号がそれぞれ各入
力ユニット部10乃至12に入力され、電力測定操作が
行われると、CPU38にてその電力測定に必要な制御
が行われ、第1の切替部31がパネル操作(オートモー
ド操作)に応じ、あるいは予め決められている1つの入
力被測定信号側に切り替えられ(ステップST1)、P
LL部34のソースとして各チャネルの入力被測定信号
のうちの1つが選択さる。
【0026】続いて、上記周波数測定部35の測定周波
数に基づいてA/D変換のサンプリング、メモリの書き
込み制御が行われる。この場合、ストレージ制御部33
にてA/D変換部19乃至24のサンプリング信号が出
力され、メモリ25乃至30の書き込み信号が出力さ
れ、一方入力被測定信号がそれぞれ上記A/D変換部1
9乃至24の入力可能レベルにレベル変換される。これ
により、フィルタ13乃至18を介したアナログ信号が
各A/D変換部19乃至24でディジタルデータに変換
され(ステップST2)、各メモリ25乃至30に記憶
される。
【0027】このとき、各A/D変換部19乃至24が
同時に動作することから、それぞれディジタル変換され
たディジタルデータが各メモリ25乃至30に同時に記
憶される。また、ストレージモードが固定同期方式でな
く、PLL同期方式が採られていることから、第2の切
替部37がPLL部34側に切り替えられており、入力
被測定信号のうち、第1の切替部31で選択されている
1つの被被測定信号(被測定電圧(V1,V2,V3)
あるいは電流(A1,A2,A3))のアナログ信号が
PLL部34のソースにされている。
【0028】既に説明したように、そのアナログ信号が
フィルタ波形整形部32で矩形波信号に波形整形され、
この矩形波信号がPLL部34に入力されることから、
そのPL部34にてその上記A/D変換部19乃至24
の所定周波数のサンプリング信号とその選択された被測
定信号の同期が合わせられる。この場合、少なくともそ
の選択被測定信号の数サイクル間にはその同期がかか
り、それぞれ入力被測定信号のゼロクロス点をA/D変
換のスタート点とし、各入力被測定信号の1サイクルを
正確に捉えることができる。
【0029】また、FFT演算により被測定信号に含ま
れている高調波のうち、2次乃至49次の高調波を正確
に算出するために、その入力被測定信号の1サイクルを
512に分割し、その512ポイントのデータを得てい
る。この場合、上記PLL同期方式により、その1サイ
クル分が正確に捉えられることから、その512ポイン
トのディジタルデータを確実に取り込むことができる。
【0030】続いて、各メモリ25乃至30にそれぞれ
記憶されたデータ、つまり取り込まれた512ポイント
のディジタルデータに基づいて、各チャネルの入力被測
定信号による電圧、電流(実効値(レベル)を含む)、
電力(皮相電力、無効電力)、力率が従来の電力計と同
様に算出され、かつFFT演算により各チャネルの被測
定信号(被測定電圧、電流)に含まれている基本波およ
び所定次数(例えば49次まで)の高調波がリアルタイ
ムで算出される(ステップST3)。
【0031】例えば図4に示すように、チャネル1の入
力被測定信号(V1,A1)に含まれている基本波およ
び高調波の算出値表示操作が行われている場合、表示部
52にはその基本波および2次から49次までの高調波
の算出値がリアルタイムで表示される(ステップST
4)。
【0032】図4において、“k”欄の“1”にはチャ
ネル1の入力被測定信号による基本波(1次)の算出値
(電圧、電流)が表示され、かつ“2”乃至“49”に
はその被測定信号に含まれている2次乃至49次の高調
波の算出値が表示される。また、例えば第1の切替部3
1が入力部10a側に切り替えられている場合、その表
示部52の画面には上記PLL部34のソースとなって
いる被測定信号の入力部を表す“PLL(V1)”が表
示される(図の矢印Aに示す)。
【0033】ここで、上記被測定信号(被測定電圧(V
1))の入力レベルが低すぎると、フィルタ波形整形部
32にてチャネル1の入力被測定信号のアナログ信号を
波形整形したときに、正常な矩形波信号が得られないこ
ともある。すると、上記PLL部34の動作が正常範囲
から外れ、つまり同期ずれが生じ、入力被測定信号の1
サイクルが512に分割されなくなる。この結果、その
1サイクルで512ポイントのディジタルデータが得ら
れず、正確な測定、特に入力被測定信号に含まれている
高調波が正確に算出されなくなってしまう。
【0034】この場合、当該装置のパネルに備えた自動
切替指示手段が操作されており、オートモードに切り替
えられていると、ステップST5からST6に進み、上
記第1の切替部31で切り替えられている1つの入力被
測定信号(既に算出した実効値(レベル))がPLL部
34のソースとして最適レベルであるか否かが判断され
る(ステップST6)。
【0035】この判断においては、例えばPLL部34
の出力周波数を測定し、この測定結果が安定しているか
否を調べることになり、あるいはPLL部34の前段の
フィルタ波形整形部32の入力アナログ信号のレベルと
予め決定した基準値とを比較するコンパレータを設け、
このコンパレータの比較結果をI/Oポート、バスライ
ン39を介してCPU38に入力し、そのアナログ信号
のレベルをモニタし、つまりPLL部34のソースとし
ての入力被測定信号が最適であるか否かを調べるように
してもよい。
【0036】そして、入力被測定信号のレベルが一定で
なく、そのS/N比が悪いことから、PLL部34のソ
ースとしての入力被測定信号が最適でないと判断された
ときには、PLL部34のソースとして最適な入力被測
定信号があるか否かが調べられる。
【0037】すなわち、現PLL部34のソースとして
入力被測定信号がチャネル1のV1(電圧)が選択され
ている場合、他のチャネルの電圧の入力被測定信号にP
LL部34のソースとして最適なものがある否かが最優
先に判断される。また、最適な入力被測定信号がない場
合、ファンクションの異なる電流の入力被測定信号につ
いて、最適なものがあるか否かが次優先に判断される。
【0038】各チャネルの全ての入力被測定信号が適正
レベルに満たないときには、第1の切替部31を現状の
ままとし、つまりPLL部34のソースとしての入力被
測定信号を切り替えることなく、一定時間待ち処理が実
効され(ステップST8)、一定時間後上記ステップS
T2乃至ST7が再度繰り返される。
【0039】続いて、上記ステップST7において、P
LL部34のソースとして最適レベルの入力被測定信号
がありと判断されると、ステップST9に進み、第1の
切替部31を駆動する切替信号がバスライン39を介し
て出力され、第1の切替部31がその最適レベルの入力
被測定信号側に切り替えられる。
【0040】このようにして、最適レベルの入力被測定
信号、つまりS/N比の良好な入力被測定信号のアナロ
グ信号が自動的に選択され、この選択された入力被測定
信号がPLL部34のソースにされることから、PLL
部34によるA/D変換のサンプリング同期が外れるこ
ともなく、各入力被測定信号の1サイクルで512ポイ
ントのディジタルデータを確実に取り込むことができる
ようになる。
【0041】続いて、PLL部34のソースが切り替え
られたときには、図4の矢印Aに示す表示“PLL(V
1)”がその切り替えられた入力被測定信号の入力部に
替えられ(ステップST10)、しかる後ステップST
2に戻り、上記ステップ動作が繰り返される。なお、こ
の繰り返し動作中にあっては、自動的に選択されている
入力被測定信号のレベルが低下したりしたとき、つまり
PLL部34のソースとしての入力被測定信号が最適で
ないと判断されたとき、例えばLED素子を発光し、あ
るいはブザーを鳴らし、当該装置の扱者に報知するよう
にしてもよい。
【0042】このように、入力被測定信号により電圧、
電流、電力、その入力被測定信号の基本波および高調波
を算出する際、全ての入力被測定信号のうち、PLL部
34のソースとして最適レベルの入力被測定信号を自動
的に選択するようにしたので、当該装置を無人で作動す
る場合、あるいは被測定対象ラインの信号レベル変動が
激しい場合、若しくはPLL部34のソースとしている
入力被測定信号のパワーラインが欠損した場合にあって
も、S/N比の良好な入力被測定信号が自動的に選択さ
れ、PLL部34のソースにされることから、人の介在
なしに、PLL部34のA/D変換のサンプリング同期
を合わせることができるという有用な効果があり、かつ
各入力被測定信号の1サイクルを所定数(512)に正
確に分割し、この所定数のポイントでディジタルデータ
を確実に取り込むことができ、ひいては測定精度の向上
を図ることができる。
【0043】なお、上記パネルの操作により、上記オー
トモードでなく、手動モードが選択されている場合、そ
のパネルの所定操作より、上記第1の切替部31が切り
替え可能であり、その切り替えられた入力被測定信号が
PLL部34のソースとされる。これにより、各A/D
変換のサンプリング同期を所望の入力被測定信号に合わ
せることができる。
【0044】この手動モードを選択することは、上記P
LL部34のソースを基準とした位相角を表示等する場
合に必要である。
【0045】
【発明の効果】以上説明したように、この発明によれ
ば、複数チャネルの入力被測定信号を所定周波数のサン
プリング信号でA/D変換してディジタルデータとし、
これらディジタルデータに基づいて、入力被測定信号に
よる電圧、電流、電力を算出するとともに、FFT演算
により入力被測定信号の基本波および所定次数の高調波
を算出するパワーアナライザ装置に、PLL同期方式に
より上記A/D変換のサンプリング同期を各チャネルの
入力被測定信号のうち最適レベルの入力被測定信号に合
わせ、かつその最適レベルの入力被測定信号を自動的に
選択するようにしたので、PLL同期のソースとしての
入力被測定信号のレベルが低くなっても、つまり変動し
ても、他の最適な入力被測定信号が自動的に選択される
ことから、入力のパワーラインの結線を替えるという人
的操作を必要とせず、また当該装置を無人で作動する場
合、あるいは被測定対象であるラインの信号レベルが変
動する場合、若しくは上記PLL同期のソースとしての
入力被測定信号のパワーラインが欠損した場合にあって
も、各A/D変換のサンプリング同期を最適な入力被測
定信号、つまりS/N比の良好な入力被測定信号に合わ
せることができ、かつ各入力被測定信号の1サイクルを
所定数に分割し、この分割した所定数のディジタルデー
タを確実に取り込むことができ、ひいては測定精度の向
上を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図
【図2】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図
【図3】図1および図2に示すパワーアナライザ装置の
動作を説明するフローチャート図
【図4】図1および図2に示すパワーアナライザ装置の
概略的表示画面図
【図5】従来の電力計の概略的ブロック図
【符号の説明】
10乃至12 入力ユニット 19乃至24 A/D変換部 25乃至30 メモリ(記憶部) 31 第1の切替部 32 フィルタ波形整形部 33 ストレージ制御部 34 PLL部 35 周波数測定部 38 CPU(中央処理制御手段) 40 DPS(ディジタルシグナルプロセンサ) 45 CRTコントローラ(表示制御手段) 52 表示部

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 少なくとも複数チャネルの入力被測定信
    号(被測定電圧、電流)をそれぞれ入力可能なレベルの
    アナログ信号に変換する複数の入力処理部と、これら入
    力処理部にて得たアナログ信号を所定周波数のサンプリ
    ング信号でそれぞれディジタルに変換し、前記入力被測
    定信号の1サイクルのディジタルデータを得るA/D変
    換部と、これらA/D変換部にて得たディジタルデータ
    をそれぞれ記憶する記憶部と、これらA/D変換部の所
    定周波数のサンプリング信号、および前記記憶部の書き
    込みタイミング信号を出力し、かつそのサンプリング信
    号を前記入力被測定信号に同期して出力するストレージ
    制御部と、前記複数の入力処理手段からのアナログ信号
    のうちの1つを選択する切替部と、この切替部で選択し
    たアナログ信号を波形整形し、矩形波信号とする波形整
    形部と、この波形整形部にて得た矩形波信号をソースと
    し、その矩形波信号と前記A/D変換部のサンプリング
    周波数を整数分の1とした信号との位相差を検出し、こ
    の差に応じて前記ストレージ制御部に出力する信号の周
    波数を可変し、前記A/D変換部のサンプリング信号を
    前記入力被測定信号の1つに同期させ、かつ安定させる
    PLL部と、前記切替部を自動切り替えとする指示を出
    すための自動切替指示手段と、前記PLL部のソースと
    しての入力被測定信号が最適であるか否かを判断し、最
    適な入力被測定信号でないときには前記切替部を前記複
    数チャネルの入力被測定信号のうち最適な入力被測定信
    号を入力している入力処理側に自動的に切り替える自動
    切替制御手段とを備え、前記自動切替指示手段の操作に
    よるオートモード時に、前記PLL部のソースとしての
    入力被測定信号のレベルに応じ、前記切替部を自動的に
    切り替えて前記複数の入力被測定信号のうち前記PLL
    部のソースとして最適の入力被測定信号を得、かつこの
    入力被測定信号に前記複数のA/D変換部のサンプリン
    グ同期を合わせ、前記複数チャネルの入力被測定信号の
    1サイクルをそれぞれ所定数に分割し、これら分割に応
    じた所定数のディジタルデータを得、これらディジタル
    データに基づいて、電圧、電流、電力をそれぞれ演算
    し、かつFFT演算により入力被測定信号を高調波解析
    するとともに、その入力被測定信号の基本波および所定
    次数の高調波を算出するようにしたことを特徴とするパ
    ワーアナライザ装置。 【請求項2】 前記PLL部のソースとしての入力被測
    定信号が最適であるか否かの判断は、そのPLL部の出
    力周波数を測定し、この測定結果の安定度に基づいて行
    なうようにした請求項1記載のパワーアナライザ装置。 【請求項3】 前記PLL部のソースとしての入力被測
    定信号が最適であるか否かの判断は、前記波形整形部の
    入力段における入力レベルと基準値とを比較し、この比
    較結果に基づいて行なうようにした請求項1記載のパワ
    ーアナライザ装置。
JP3141222A 1991-05-17 1991-05-17 パワーアナライザ装置 Expired - Fee Related JP3016042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3141222A JP3016042B2 (ja) 1991-05-17 1991-05-17 パワーアナライザ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3141222A JP3016042B2 (ja) 1991-05-17 1991-05-17 パワーアナライザ装置

Publications (2)

Publication Number Publication Date
JPH055762A true JPH055762A (ja) 1993-01-14
JP3016042B2 JP3016042B2 (ja) 2000-03-06

Family

ID=15286965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3141222A Expired - Fee Related JP3016042B2 (ja) 1991-05-17 1991-05-17 パワーアナライザ装置

Country Status (1)

Country Link
JP (1) JP3016042B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011112526A (ja) * 2009-11-27 2011-06-09 Anritsu Corp 波形観測装置および波形観測方法
JP2015158499A (ja) * 2009-07-13 2015-09-03 ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH 電気的な特性量を測定及び/又は形成するための装置と方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015158499A (ja) * 2009-07-13 2015-09-03 ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH 電気的な特性量を測定及び/又は形成するための装置と方法
JP2011112526A (ja) * 2009-11-27 2011-06-09 Anritsu Corp 波形観測装置および波形観測方法

Also Published As

Publication number Publication date
JP3016042B2 (ja) 2000-03-06

Similar Documents

Publication Publication Date Title
US8072206B2 (en) Spectrum analyzer system and spectrum analyze method
JP3016042B2 (ja) パワーアナライザ装置
JP3142339B2 (ja) パワーアナライザの位相角補正方法
US4845691A (en) Group delay time measurement apparatus with automatic aperture value setting function
JP3016043B2 (ja) パワーアナライザ装置
JPH10319050A (ja) 測定データの表示方法
JP2000180484A (ja) 高調波測定装置
JPH04343074A (ja) パワーアナライザ装置
JP3135606B2 (ja) パワーアナライザ装置
JP3038613B2 (ja) パワーアナライザ装置
JP3135635B2 (ja) パワーアナライザ装置
JP3137296B2 (ja) パワーアナライザ装置
JPH03263924A (ja) 周期的信号のデジタル測定方法および装置
JP2000055953A (ja) 回路素子の測定装置
JP2002055128A (ja) 交流信号測定器
JP2000055952A (ja) 回路素子の測定装置
JP3099562B2 (ja) 電力系統における高調波成分の分析方法
JP2002090393A (ja) 測定器の入力回路
KR960010756B1 (ko) 3상 전압전류 발생회로
JPH04344475A (ja) パワーアナライザ装置
JPH10339747A (ja) 指示計器
JP3049949B2 (ja) 検出入力の切替装置
JP3284146B2 (ja) 波形データ演算装置
JP2508226B2 (ja) 信号発生装置
JPH02150777A (ja) 波形比較装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991027

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees