JP3137296B2 - パワーアナライザ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は複数チャネルの入力被
測定信号により電力を測定するだけでなく、それら被測
定信号に含まれている基本波および高調波成分を解析
し、その基本波および高調波を測定、表示可能とするパ
ワーアナライザ装置に係り、更に詳しくは各入力被測定
信号の基本波および所定次数までの高調波を得るための
遮断周波数可変可能なフィルタ（アンチエィリアシング
フィルタ）を備え、それらフィルタを通したアナログ信
号をＡ／Ｄ変換してディジタルデータを得る際、そのフ
ィルタのオフセットを補償するパワーアナライザ装置に
関するものである。

【０００２】

【従来例】近年、半導体電力変換装置（例えばインバー
タ装置）が多くの機器に利用されるに伴い、より多くの
測定データを簡単に、かつ迅速にデータ処理し、その電
力系を計測する電力計が提案されるようになった。この
ような電力計としては、例えば図３に示す構成をしたも
のがある。

【０００３】同図において、電圧／電流入力アナログ回
路１は、３ｃｈ（チャネル）分の被測定信号（被測定電
圧（Ｖ１，Ｖ２，Ｖ３）、電流（Ａ１，Ａ２，Ａ３））
を入力し、それら３ｃｈの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出
し、これら電圧、電流および電力のアナログ信号を出力
する。

【０００４】電圧／電流アナログ回路１からのアナログ
信号をマルチプレクサ２で切り替え、この切り替えたア
ナログ信号をＡ／Ｄコンバータ３でディジタル変換して
ＲＡＭ／ＲＯＭ（メモリ）４に書き込むが、そのメモリ
４に書き込まれているプログラムしたがってＣＰＵ５が
そのデータの取り込む処理を行なうことになる。

【０００５】ＣＰＵ５のバスライン６にはそのメモリ
４、Ｉ／Ｏポート７、表示部８およびキーボード９等が
接続されており、そのＣＰＵ５はＩ／Ｏポート７を介し
てマルチプレクサ２を切り替え、そのディジタルデータ
をメモリ４に書き込み、それらディジタルデータに基づ
いて電力、皮相電力、無効電力および力率等を演算し、
これら演算結果等を表示処理し、また取り込んだデータ
および演算したデータに基づいて測定値に時間係数を掛
け加算積算して積算量を算出し、その積算量を表示処理
する。

【０００６】表示部８はそのＣＰＵ５の表示処理にした
がって被測定信号の測定結果、電圧、電流、電力、皮相
電力、無効電力および力率を表示する。

【０００７】上記構成の電力計においては、電圧／電流
入力アナログ回路１にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつＰＴおよびクランプＣＴを採用し
ていることから、１０Ｈｚ乃至２０ｋＨｚに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。

【０００８】

【発明が解決しようとする課題】ところで、上記半導体
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や振動の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器等の場合その高調波成分による雑
音や振動が問題になることから、半導体電力装置の電力
系の測定だけでなく、その高調波成分の測定が必要にな
っている。

【０００９】しかしながら、上記電力計にあっては、基
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。そのために、半導体電
力装置の電力系を計測する場合、電力計とその高調波成
分を測定する高価な高調波解析装置（例えばＦＦＴアナ
ライザ）の２つの測定装置を用意する必要があるだけな
く、そのＦＦＴアナライザの操作は複雑であり、高調波
成分の測定が面倒であるので、電力だけでなく、高調波
成分も測定できる装置が要望されている。

【００１０】また、上記ＦＦＴアナライザ等の高調波解
析装置においては、チャネルの入力被測定信号のアナロ
グ信号をＡ／Ｄ変換し、これら変換したディジタルデー
タを取り込む場合、そのＡ／Ｄ変換のサンプリング周波
数ｆｓ、入力周波数（入力被測定信号の周波数）ｆとす
ると、サンプリングの定理により、ｆ＜ｆｓ／２を満足
しないと、上記Ａ／Ｄ変換した結果に折り返し歪が生じ
る。

【００１１】そのため、図４に示すように、上記ＦＦＴ
アナライザ等の高調波解析装置は、チャネルの入力被測
定信号を入力可能なアナログ信号とする入力部１０と、
この入力部１０からのアナログ信号を通し、その入力被
測定信号の基本波および高調波を得るための遮断周波数
可変可能で、かつ折り返し歪防止用のフィルタ（アンチ
エィリアシングフィルタ）１１と、このフィルタを通っ
たアナログ信号をディジタル変換するＡ／Ｄ変換（サン
プリング／ホールド内蔵）１２とを備えている。

【００１２】しかし、上記フィルタ１には遮断周波数に
応じたオフセット電圧が生じ、このオフセット電圧によ
りＡ／Ｄ変換に誤差が生じする。そこで、図５に示すよ
うに、フィルタ１１にオフセット調整用端子１３および
調整用固定抵抗１４あるいはバッファアンプ（図示せ
ず）を設け、そのフィルタ１の遮断周波数に応じて予め
そのオフセットを調整しておくものがある。これは、回
路が簡単であるが、遮断周波数を可変する毎に、その都
度オフセット調整を行なう必要がある。

【００１３】また、図６に示すように、フィルタ１１に
アナログの負帰還回路（積分器）１５を設け、常にその
フィルタ１１のオフセット電圧をゼロ点に追従させるも
のがある。これは、そのフィルタ１の遮断周波数が可変
しても、オフセットが補償されるが、負帰還回路１５が
積分器であるため、入力周波数（入力被測定信号の周波
数）が低周波数になると、その積分器の時定数との関係
により、入力信号に影響を与えるだけでなく、回路が複
雑でコスト高になるという問題点があった。

【００１４】この発明は上記課題に鑑みなされたもので
あり、その目的は各チャネルの入力被測定信号をそれぞ
れアンチエィリアシングフィルタに通してＡ／Ｄ変換
し、これら変換したディジタルデータにより電力測定だ
けでなく、その入力被測定信号の基本波および所定次数
の高調波を測定することができ、かつそれらアンチエィ
リアシングフィルタのオフセット調整を安価で簡単な回
路で実現することができるようにしたパワーアナライザ
装置を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、複数入力被測定信号により、電力測定
だけでなく、その入力被測定信号の基本波および高調波
を解析し、所定次数の高調波の測定を可能とするパワー
アナライザ装置に、少なくとも複数チャネルの入力被測
定信号（被測定電圧、電流）をそれぞれ入力可能なレベ
ルのアナログ信号に変換する複数の入力処理部と、これ
ら入力処理部側と当該装置の接地側にそれぞれ切り替
え、上記アナログ信号あるいは接地電位の何れか一方を
選択する第１の切替部と、これら第１の切替部で選択し
たアナログ信号をそれぞれ通す遮断周波数可変可能なフ
ィルタ（アンチエィリアシングフィルタ）と、これらフ
ィルタの出力側と入力側にそれぞれ切り替え、上記接地
電位あるいは上記フィルタを通した接地電位若しくは上
記フィルタを通したアナログ信号を出力する第２の切替
部と、これら第２の切替部からの信号を所定周波数のサ
ンプリング信号でそれぞれディジタルに変換し、上記接
地電位あるいは上記フィルタのオフセット電圧若しくは
上記入力被測定信号の１サイクルのディジタルデータを
それぞれ得るＡ／Ｄ変換部と、これらＡ／Ｄ変換部にて
得たディジタルデータをそれぞれ記憶する記憶部と、上
記複数チャネルの入力被測定信号のうち１つをソースと
し、ＰＬＬ同期方式により上記各Ａ／Ｄ変換のサンプリ
ング同期をとるためのその入力被測定信号の整数倍の周
波数信号を出力するＰＬＬ部と、このＰＬＬ部をソース
とした入力被測定信号の周波数を測定する周波数測定部
と、上記各Ａ／Ｄ変換のサンプリング同期を固定同期方
式とするため、上記周波数測定部の測定結果に応じた所
定クロック信号を出力する発振部と、上記ＰＬＬ部から
の周波数信号と発振部からの所定クロック信号とを切り
替え、少なくとも上記各Ａ／Ｄ変換部のサンプリング信
号とする第３の切替部と、上記第１乃至第３の切替部を
所定に切り替え、上記接地電位およびフィルタのオフセ
ット電圧のディジタルデータ（Ｖ１），（Ｖ２）を取り
込み、それらオフセット電圧等を測定した後、上記各チ
ャネルの入力被測定信号をＡ／Ｄ変換したディジタルデ
ータ（Ｖｉ）を取り込み、これらディジタルデータ（Ｖ
ｉ）をＶｉ−（Ｖ２−Ｖ１）にしたがって演算し、上記
フィルタのオフセットを補償する制御手段とを備え、上
記各チャネルの入力被測定信号のディジタルデータを取
り込んだ際、それらディジタルデータをオフセット補償
し、これら補償したディジタルデータに基づいて、電
圧、電流、電力をそれぞれ演算し、かつＦＦＴ演算によ
り入力被測定信号を高調波解析するとともに、その入力
被測定信号の基本波および所定高調波を算出するように
したことを要旨とする。

【００１６】

【作用】上記構成としたので、上記各チャネルの入力被
測定信号の周波数に応じ、上記各フィルタ（アンチエィ
リアシングフィルタ）の遮断周波数が設定される。する
と、第１乃至第３の切替部が切り替えられ、当該装置の
接地電位（データＶ１）がそれぞれ得られた後、その第
２の切替部がフィルタの出力側に切り替えられ、その接
地電位がそれぞれフィルタに通され、これら接地電位
（データＶ２）がそれぞれ得られる。

【００１７】しかる後、上記第１および第３の切替部が
切り替えられ、各チャネルの入力被測定信号のアナログ
信号がそれぞれフィルタに通され、これらアナログ信号
が上記各Ａ／Ｄ変換部でディジタル変換される。このと
き、それら変換されたディジタルデータＶｉにはフィル
タのオフセットが含まれていることから、既に得ている
データＶ１，Ｖ２を基に、Ｖｉ−（Ｖ２−Ｖ１）式にし
たがった演算が行われ、上記Ａ／Ｄ変換したディジタル
データＶｉのオフセット電圧がそれぞれ補正される。

【００１８】上記データＶ１，Ｖ２の算出が上記各フィ
ルタの遮断周波数の設定毎に、あるいはある一定時間の
サイクルで行われ、上記各Ａ／Ｄ変換のオフセット調整
が行われることから、入力被測定信号の周波数が広くと
も、また各フィルタに温度ドリフトがあっても、取り込
んだディジタルデータに基づいて正確な電圧、電流、電
力を算出することができ、かつＦＦＴ演算により入力被
測定信号の基本波および所定高調波を解析することがで
き、ひいては各測定精度の向上が図れる。

【００１９】

【実施例】以下、この発明の実施例を図１および図２に
基づいて説明する。図１において、このパワーアナライ
ザ装置は、複数の入力被測定信号（被測定電圧、電流）
を入力可能なレベルに変換する３チャネル（被測定電圧
（Ｖ１乃至Ｖ３）、電流（Ａ１乃至Ａ３））の入力ユニ
ット２０乃至２２と、これら入力ユニット２０乃至２２
側と当該装置の接地側とにそれぞれ切り替え、何れか一
方のアナログ信号（被測定電圧、電流、接地電位）を出
力する第１の切替部２３乃至２８と、それら入力被測定
信号の基本波および高調波等をそれぞれ通す所定遮断周
波数可変可能で、折り返し歪防止用のフィルタ（アンチ
エィリアシングフィルタ）２９乃至３４と、これらフィ
ルタ２９乃至３４の入力側と出力側とにそれぞれ切り替
え、何れか一方のアナログ信号を出力する第２の切替部
３５乃至４０と、これら第２の切替部３５乃至４０を介
したアナログ信号を所定周波数のサンプリング信号でそ
れぞれディジタル変換するＡ／Ｄ変換部４１乃至４６
と、これらＡ／Ｄ変換部４１乃至４６で変換したディジ
タルデータを記憶するメモリ（記憶部）４７乃至５２
と、上記第１の切替部２３乃至２８を介したアナログ信
号を切り替える第３の切替部５３と、この第３の切替部
５３で切り替えたアナログ信号を波形整形して矩形波信
号とするフィルタ波形整形部５４と、上記Ａ／Ｄ変換部
４１乃至４６の所定周波数のサンプリング信号およびメ
モリ４７乃至５２の書き込み信号を出力し、かつ少なく
ともそのサンプリング信号を入力被測定信号に同期して
出力するストレージ制御部５５と、上記フィルタ波形整
形部５４からの矩形波信号をソースとし、その矩形波信
号と上記Ａ／Ｄ変換部４１乃至４６のサンプリング周波
数の整数（例えば５１２）分の１とした信号との位相差
を検出し、この位相差に応じて内部ＶＣＯの電圧を可変
し、所定周波数の信号をストレージ制御部５５に出力
し、そのＡ／Ｄ変換部４１乃至４６のサンプリング信号
を上記第４の切替部５３で切り替えたアナログ信号に同
期させ、かつそのサンプリング信号の周波数の安定化を
図るためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）部５６とを備えている。

【００２０】また、このパワーアナライザ装置は、上記
フィルタ波形整形部５４で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部５７と、固
定の所定周波数信号を出力する発振部５８と、この発振
部５８からの周波数信号とＰＬＬ部５６からの周波数信
号とを切り替えてストレージ制御部５５に出力する第３
の切替部５９とを備えている。したがって、その第３の
切替部５９の切り替えにより、Ａ／Ｄ変換のサンプリン
グモード、つまりストレージモードはＰＬＬ同期方式、
固定同期方式の２種類が可能になっている。

【００２１】さらに、このパワーアナライザ装置は、上
記メモリ４７乃至５２に取り込んだディジタルデータに
基づいて入力被測定信号による電圧、電流、電力、被相
電力、無効電力および力率等を算出するだけなく、その
入力被測定信号に含まれている基本波および所定次数の
高調波をＦＦＴ（高速フーリェ変換）演算で算出する。

【００２２】そのため、図２に示すように、このパワー
アナライザ装置は、上記周波数測定部３５の測定周波数
ｆに応じて上記フィルタ２９乃至３４の遮断周波数を可
変制御するとともに、上記第１の切替部２３乃至２８、
第２の切替部３５乃至４０および第３の切替部５９を切
り替え、それらフィルタ２９乃至３４のオフセット電圧
を測定し、上記Ａ／Ｄ変換したディジタルデータをオフ
セット補償し、かつ当該装置の全体を制御する中央処理
装置のＣＰＵ３８を備えている。

【００２３】このＣＰＵ６０のバスライン６１に、上記
第１乃至第４の切替部２３乃至２８，３５乃至４０，５
３，５９の切替信号を出力するインターフェイス（図示
せず）、上記メモリ４７乃至５２、ストレージ制御部５
５、ＰＬＬ部５６、周波数測定部５７および発振部５８
の他に、メモリ４７乃至５２に書き込まれているディジ
タルデータに基づいて電力等を高速演算し、かつＦＦＴ
演算により入力被測定信号に含まれている基本波および
所定次数（例えば４９次まで）の高調波を高速算出する
ＤＰＳ（ディジタルシグナルプロセッサ）６２と、当該
装置の制御プログラムおよびその演算プログラム等を記
憶しているＥＰＲＯＭ部６３と、それら演算結果等のデ
ータ（数値データ）を記憶するＲＡＭ部（ＳＲＡＭ，Ｄ
ＲＡＭ）６４と、このＲＡＭ部６４の書き込み、読み出
しを制御するＤＭＡ（ダイレクトメモリ アクセス）コ
ントローラ部６５と、上記演算結果による数値データ、
および波形データを書き込み、読み出し可能なＶＲＡＭ
（ビデオ・ラム）部６６と、このＶＲＡＭ部６６のデー
タを書き込み、読み出し、表示制御するＣＲＴコントロ
ーラ部６７と、パラレルインターフェイスアダプタ６９
と、フロッピィディスクドライブ部７０を制御するＦＤ
Ｃ（フロッピィディスク コントローラ）７１と、ＧＰ
−ＩＢインターフェイス７２および非同期コミニュケー
ションズインターフェイス７３とを接続している。

【００２４】さらにまた、このパワーアナライザ装置は
上記ＣＲＴコントローラ部６７にて表示処理した数値あ
るいは波形を表示する表示部（例えば液晶表示装置）７
４と、図示しないが当該装置の測定操作スイッチ等とに
よるパネルを備えており、そのパネル操作に応じた信号
がインターフェイス、バスライン６１を介してＣＰＵ６
０に入力する。

【００２５】ここに、３チャネルの入力ユニット２０乃
至２２はそれぞれ２つの入力部２０ａ，２０ｂ、２１
ａ，２１ｂ，２２ａ，２２ｂを備え、各チャネルの入力
部に被測定信号の電圧および電流が印加することから、
単相乃至３相の電力測定が可能である。そして、複数の
被測定信号がそれぞれ各入力ユニット部２０乃至２２に
入力され、例えばインバータ装置の電力測定操作が行わ
れると、ＣＰＵ６０にてその電力測定に必要な制御が行
われ、例えば周波数測定部５７の測定周波数に基づいて
Ａ／Ｄ変換のサンプリング、メモリ４７乃至５２の書き
込み制御が行われる。

【００２６】すると、ストレージ制御部５５にてＡ／Ｄ
変換部４７乃至５２のサンプリング信号が出力され、メ
モリ４７乃至５２の書き込み信号が出力され、一方入力
被測定信号がそれぞれ上記Ａ／Ｄ変換部４１乃至４６の
入力可能レベルにレベル変換される。これにより、フィ
ルタ２９乃至３４を介したアナログ信号が各Ａ／Ｄ変換
部４１乃至４６でディジタルデータに変換され、各メモ
リ４７乃至５２に記憶される。

【００２７】このとき、各Ａ／Ｄ変換部４１乃至４６が
同時に動作することから、それぞれディジタル変換され
たディジタルデータが各メモリ４７乃至５２に同時に記
憶される。また、上記入力被測定信号をＡ／Ｄ変換して
取り込む際、ＦＦＴ演算により被測定信号に含まれてい
る高調波のうち、２次乃至４９次の高調波を正確に算出
するために、ＰＬＬ部３４で入力矩形波信号（入力被測
定信号）を５１２倍の周波数信号とし、その入力被測定
信号の１サイクルを５１２に分割し、その５１２ポイン
トのデータを得ている。この場合、上記ＰＬＬ同期方式
により、その１サイクル分が正確に捉えられることか
ら、その５１２ポイントのディジタルデータを確実に取
り込むことができる。

【００２８】しかし、上記チャネルの入力被測定信号の
周波数ｆ、上記Ａ／Ｄ変換のサンプリング周波数ｆｓ、
上記高調波解析に必要な周波数帯域４９ｆおよび上記フ
ィルタ（アンチエィリアシングフィルタ）２９乃至３４
の遮断周波数ｆｃの関係が４９ｆ〓ｆｃ＜ｆｓ／２とな
り、また当該装置における基本波の範囲が５Ｈｚ乃至１
５０Ｈｚと広いため、遮断周波数ｆｃをその入力被測定
信号の周波数ｆによりある幅を持たせたレンジ構成をと
る必要性がある。例えば、入力被測定信号の周波数ｆ；
５Ｈｚ乃至１０Ｈｚの範囲では遮断周波数ｆｃを１ｋＨ
ｚとし、以下同様にし、その周波数ｆ；１００Ｈｚ乃至
１５０Ｈｚの範囲では遮断周波数ｆｃを２０ｋＨｚとい
うレンジ構成になる。

【００２９】そこで、上記フィルタ２９乃至３４の遮断
周波数ｆｃの設定に際しては、例えば１００×ｆｃのク
ロックをそれらフィルタ２９乃至３４に供給すればよい
が、その設定の変更により、それらフィルタ２９乃至３
４のオフセット電圧が変化し、また温度によるドリフト
が生じる。

【００３０】それらフィルタ２９乃至３４のオフセット
を補償するために、下記の順でそのオフセット調整が行
われる。なお、ＣＰＵ６０にて発振部５８が制御され、
各フィルタ２９乃至３４の所定遮断周波数ｆｃを得るた
め、１００×ｆｃのクロックが各フィルタ２９乃至３４
に供給されているものとする。

【００３１】まず、第２の切替部３５乃至４０がそれぞ
れフィルタ２９乃至３４の入力側に切り替えられ、第１
の切替２３乃至２８が当該装置の接地側にそれぞれ切り
替えられる。これにより、ＰＬＬ部５６のソースがなく
なるため、Ａ／Ｄ変換のサンプリング信号が得られなく
なるが、第３の切替部５９が発振部５８側に切り替えら
れ、その発振部５８からの固定クロックが各Ａ／Ｄ変換
のサンプリング信号（周波数ｆｓ）にされる。

【００３２】一方、上記第１の切替部２３乃至２８で切
り替えられた接地電位のアナログ信号が各Ａ／Ｄ変換部
４１乃至４６にそれぞれ入力され、各Ａ／Ｄ変換部４１
乃至４６にてそれぞれ接地電位のディジタルデータ（Ｖ
１）が得られ、これらディジタルデータがそれぞれバス
ライン６１を介してＲＡＭ部６４に書き込まれる。

【００３３】続いて、上記第２の切替部３５乃至４６が
それぞれフィルタ２９乃至３４の出力側に切り替えれる
ため、上記第１の切替部２３乃至２８で切り替えられた
接地電位のアナログ信号が上記所定遮断周波数ｆｃ帯域
のフィルタ２９乃至３４を通り、各Ａ／Ｄ変換部４１乃
至４６に入力される。それらＡ／Ｄ変換部４１乃至４６
にてそれぞれ接地電位のディジタルデータ（Ｖ２）が得
られ、これらディジタルデータがそれぞれバスライン６
１を介してＲＡＭ部６４に書き込まれる。

【００３４】続いて、第４の切替部５９がＰＬＬ部５６
側に切り替えられ、第１の切替部２３乃至２８がそれぞ
れ各入力ユニット２０，２１，２２側に切り替えられ、
つまり各フィルタ２９乃至４６がＯＮ状態に戻され、Ｐ
ＬＬ同期方式による通常の測定ルーチンに戻される。こ
のようにして、各フィルタ２９乃至３４の所定遮断周波
数ｆｃの設定毎に、それらのオフセット電圧の測定が行
われる。

【００３５】上記測定データによる補償につて説明す
る。なお、各フィルタ部２３乃至２８のＯＦＦ状態時の
オフセット電圧Ｖ１が最小値になるように、予めＡ／Ｄ
変換部４１乃至４６の調整されているものとする。ま
た、各フィルタ部２３乃至２８のＯＦＦ時には当該オフ
セット補償が行われない。

【００３６】各フィルタ２９乃至４６のＯＮ状態時にお
いて、つまり入力被測定信号がそれらフィルタ２９乃至
４６に通され、各Ａ／Ｄ変換されたディジタルデータ
（瞬時データ）Ｖｉが得られる。そして、Ｖｉ−（Ｖ２
−Ｖ１）式にしたがって演算が行われ、この演算結果が
各フィルタ２９乃至４６のオフセット電圧をキャンセル
したデータになる。

【００３７】このように、当該装置の電源がＯＮ状態
で、各フィルタ２９乃至４６がＯＮ状態であるとき、入
力被測定信号の周波数ｆが変換し、各フィルタ２９乃至
４６の遮断周波数ｆｃのレンジが変更されたとき、上記
オフセット電圧の測定ルーンが実効され、このルーチン
による測定電圧Ｖ１，Ｖ２により、入力被測定信号の測
定データがキャセンルされる。

【００３８】したがって、ハードウェア的には第１の切
替部２３乃至２８および第２の切替部３５乃至４０を設
けるだけでよいことから、安価で、簡単な回路で済ませ
られる。また、各フィルタ２９乃至４６の遮断周波数ｆ
ｃの設定毎に、オフセット電圧を測定することから、常
に正確なオフセット補償を行なうことができる。

【００３９】また、各フィルタ２９乃至４６のオフセッ
ト電圧が温度によりドリフトした場合であっても、上記
遮断周波数ｆｃの設定毎にではなく、ある時間サイクル
でオフセット補償を行なうようにソフトウェアを変更す
れば、オフセット電圧による影響が少ない測定ができ
る。

【００４０】さらに、各フィルタ２９乃至３４のＯＦＦ
状態時におけるＡ／Ｄ変換部４１乃至４６のオフセット
調整を行なえばよく、調整が簡単に済ませられる。

【００４１】一方、ＰＬＬ部３４によるＰＬＬ同期が最
適な入力被測定信号に合わせられ、上記各入力被測定信
号の１サイクルで５１２ポイントのディジタルデータが
取り込まれ、しかもその取り込んだディジタルデータが
オフセット補償される。

【００４２】したがって、各入力被測定信号の１サイク
ルを所定数（５１２）に正確に分割し、この所定数のポ
イントでのディジタルデータを確実に取り込み、かつオ
フセット補償することができ、これらディジタルデータ
に基づいて、電力の算出およびＦＦＴ演算による高調波
の算出に際し、所定次数まで（２次乃至４９次）の高調
波を正確に算出することができ、ひいては測定精度の向
上を図ることができる。

【００４３】なお、上記オフセット補償をパワーアナラ
イザ装置に適用した場合を例にして説明したが、例えば
他の高調波解析装置に適用することもできる。

【００４４】

【発明の効果】以上説明したように、この発明によれ
ば、複数チャネルの入力被測定信号を入力可能なレベル
のアナログ信号に変換し、これらアナログ信号を所定周
波数のサンプリング信号でＡ／Ｄ変換してディジタルデ
ータとし、これらディジタルデータを記憶し、これら取
り込んだディジタルデータに基づいて、入力被測定信号
による電圧、電流、電力を算出するとともに、ＦＦＴ演
算により入力被測定信号に含まれている基本波および所
定次数の高調波を算出し、かつそれら算出値を表示し、
波形表示可能とするパワーアナライザ装置に、入力被測
定信号を入力する入力側と当該装置の接地側とにそれぞ
れ切り替え、その入力被測定信号のアナログ信号あるい
はアース電位を出力する第１の切替部と、これら切り替
えたアナログ信号をそれぞれ通し、遮断周波数可変可能
で、かつ折り返し歪防止用のフィルタと、これらフィル
タの入力側と出力側とにそれぞれ切り替える第２の切替
部とを備え、それら第１および第２の切替部を切り替
え、それらフィルタのオフセット電圧を測定するととも
に、これらオフセット電圧により上記入力被測定信号を
Ａ／Ｄ変換したディジタルデータ（測定データ）のオフ
セット補償をソフトウェアで行なうようにしたので、各
フィルタのオフセット電圧補償をハードウェア回路（切
替部）を付加すればよく、ハードウェア的に簡単で、安
価に済ませられ、入力被測定信号の基本波の周波数が広
くとも、正確にそのオフセットを補償することができ、
また温度ドリフトに対しても、そのオフセットを補償す
ることができ、しかも入力被測定信号をＡ／Ｄ変換して
ディジタルデータ（測定データ）を得る際、オフセット
補償した測定データを取り込むことができ、ひいては測
定精度の向上を図ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図

【図２】この発明の一実施例を示すパワーアナライザ装
置の概略的部分ブロック図

【図３】従来の電力計の概略的ブロック図

【図４】従来の高調解析装置の入力部分を示す概略的部
分ブロック図

【図５】図４に示す入力部のアンチエィリアシングフィ
ルタの概略的部分ブロック図

【図６】図４に示す入力部の他のアンチエィリアシング
フィルタの概略的部分ブロック図

【符号の説明】

２０乃至２２ 入力ユニット ２３乃至２８ 第１の切替部 ２９乃至３４ フィルタ（アンチエィリアシングフィル
タ） ３５乃至４０ 第２の切替部 ４１乃至４６ Ａ／Ｄ変換部 ４７乃至５２ メモリ（記憶部） ５４ フィルタ波形整形部 ５５ ストレージ制御部 ５６ ＰＬＬ部 ５７ 周波数測定部 ５８ 発振部 ５９ 第３の切替部 ６０ ＣＰＵ（中央処理制御手段）

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 21/00 - 22/04 G01R 23/165 - 23/167 G01R 11/00 - 11/66

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも複数チャネルの入力被測定信
   号（被測定電圧、電流）をそれぞれ入力可能なレベルの
   アナログ信号に変換する複数の入力処理部と、これら入
   力処理部側と当該装置の接地側にそれぞれ切り替え、前
   記アナログ信号あるいは接地電位の何れか一方を選択す
   る第１の切替部と、これら第１の切替部で選択したアナ
   ログ信号をそれぞれ通す遮断周波数可変可能なフィルタ
   と、これらフィルタの出力側と入力側にそれぞれ切り替
   え、前記接地電位あるいは前記フィルタを通した接地電
   位若しくは前記フィルタを通したアナログ信号を出力す
   る第２の切替部と、これら第２の切替部からの信号を所
   定周波数のサンプリング信号でそれぞれディジタルに変
   換し、前記接地電位あるいは前記フィルタのオフセット
   電圧若しくは前記入力被測定信号の１サイクルのディジ
   タルデータをそれぞれ得るＡ／Ｄ変換部と、これらＡ／
   Ｄ変換部にて得たディジタルデータをそれぞれ記憶する
   記憶部と、前記複数チャネルの入力被測定信号のうち１
   つをソースとし、ＰＬＬ同期方式により前記各Ａ／Ｄ変
   換のサンプリング同期をとるためのＰＬＬ部と、このＰ
   ＬＬ部のソースとした入力被測定信号の周波数を測定す
   る周波数測定部と、前記各Ａ／Ｄ変換のサンプリング同
   期を固定同期方式とするため、前記周波数測定部の測定
   結果に応じた所定クロック信号を出力する発振部と、前
   記ＰＬＬ部からの周波数信号と発振部からの所定クロッ
   ク信号とを切り替え、少なくとも前記各Ａ／Ｄ変換部の
   サンプリング信号とする第３の切替部と、前記第１乃至
   第３の切替部を所定に切り替え、前記接地電位およびフ
   ィルタのオフセット電圧のディジタルデータ（Ｖ１），
   （Ｖ２）を取り込み、それらオフセット電圧等を測定し
   た後、前記各チャネルの入力被測定信号をＡ／Ｄ変換し
   たディジタルデータ（Ｖｉ）を取り込み、これらディジ
   タルデータ（Ｖｉ）をＶｉ−（Ｖ２−Ｖ１）にしたがっ
   て演算し、前記フィルタのオフセットを補償する制御手
   段とを備え、前記各チャネルの入力被測定信号のディジ
   タルデータを取り込んだ際、それらディジタルデータを
   オフセット補償し、これら補償したディジタルデータに
   基づいて、電圧、電流、電力をそれぞれ演算し、かつＦ
   ＦＴ演算により入力被測定信号を高調波解析するととも
   に、その入力被測定信号の基本波および所定高調波を算
   出するようにしたことを特徴とするパワーアナライザ装
   置。