JPH07128372A - 信号測定方法 - Google Patents
信号測定方法Info
- Publication number
- JPH07128372A JPH07128372A JP5294232A JP29423293A JPH07128372A JP H07128372 A JPH07128372 A JP H07128372A JP 5294232 A JP5294232 A JP 5294232A JP 29423293 A JP29423293 A JP 29423293A JP H07128372 A JPH07128372 A JP H07128372A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- clock
- timing
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 取り込んだ複数チャンネルの信号の内、任意
のチャンネルをクロック信号とした場合に、他のチャン
ネルの信号のロジック状態がどのようなものかを簡単に
確認できるようにする。 【構成】 複数チャンネルの入力信号をメモリに取り込
み（ステップ５０）、メモリに取り込んだ所定チャンネ
ルの入力信号のクロック点のタイミングを求め（ステッ
プ３４）、この求めたタイミングにおける振幅方向のラ
インとメモリに取り込んだ入力信号の波形を表示器に表
示する（ステップ３６）。
のチャンネルをクロック信号とした場合に、他のチャン
ネルの信号のロジック状態がどのようなものかを簡単に
確認できるようにする。 【構成】 複数チャンネルの入力信号をメモリに取り込
み（ステップ５０）、メモリに取り込んだ所定チャンネ
ルの入力信号のクロック点のタイミングを求め（ステッ
プ３４）、この求めたタイミングにおける振幅方向のラ
インとメモリに取り込んだ入力信号の波形を表示器に表
示する（ステップ３６）。
Description
【０００１】
【産業上の利用分野】本発明は、信号測定方法、特に、
複数チャンネルの入力信号をメモリに取り込み、取り込
んだ特定チャンネルの信号をクロックとして、取り込ん
だ他のチャンネルの信号のロジック波形を表示する信号
測定方法に関する。
複数チャンネルの入力信号をメモリに取り込み、取り込
んだ特定チャンネルの信号をクロックとして、取り込ん
だ他のチャンネルの信号のロジック波形を表示する信号
測定方法に関する。
【０００２】
【従来の技術】ロジック信号を測定する測定器の１つに
ロジック・アナライザがある。このロジック・アナライ
ザは、内部又は外部クロック信号の立ち上がり又は立ち
下がり時点において、複数チャンネルの入力信号のロジ
ック・レベルを順次メモリに記憶し、所望トリガの検出
などの所望条件を満足すると、メモリへの取込みを停止
し、取り込んだ信号を表示器にロジック波形として表示
した。また、他の測定器としては、チャンネル数の多い
デジタル・ストレージ型オシロスコープがある。このオ
シロスコープでは、各チャンネルの入力信号を所定ビッ
ト数のデジタル信号に変換してメモリに蓄積し、蓄積し
た信号をアナログ信号として表示器に表示した。この種
のオシロスコープには、メモリに取り込んだ信号を所定
のしきい値によりロジック波形に変換して、表示器に表
示する形式のものもある。
ロジック・アナライザがある。このロジック・アナライ
ザは、内部又は外部クロック信号の立ち上がり又は立ち
下がり時点において、複数チャンネルの入力信号のロジ
ック・レベルを順次メモリに記憶し、所望トリガの検出
などの所望条件を満足すると、メモリへの取込みを停止
し、取り込んだ信号を表示器にロジック波形として表示
した。また、他の測定器としては、チャンネル数の多い
デジタル・ストレージ型オシロスコープがある。このオ
シロスコープでは、各チャンネルの入力信号を所定ビッ
ト数のデジタル信号に変換してメモリに蓄積し、蓄積し
た信号をアナログ信号として表示器に表示した。この種
のオシロスコープには、メモリに取り込んだ信号を所定
のしきい値によりロジック波形に変換して、表示器に表
示する形式のものもある。
【０００３】
【発明が解決しようとする課題】ところで、種々の信号
を解析する際に、あるチャンネルをクロック信号にした
場合、他のチャンネルの状態がどうなるかを知りたい場
合がある。このような場合、従来の信号測定方法では、
クロック信号としたいチャンネルの入力信号をロジック
・アナライザの外部クロックとして用い、新たに信号を
取り込み直さなければならなかった。よって、種々の試
行錯誤が要求される際には、非常に測定が不便であっ
た。また、デジタル・ストレージ型オシロスコープに
は、外部クロック端子のないものもあり、任意のチャン
ネルをクロック信号として利用できなかった。
を解析する際に、あるチャンネルをクロック信号にした
場合、他のチャンネルの状態がどうなるかを知りたい場
合がある。このような場合、従来の信号測定方法では、
クロック信号としたいチャンネルの入力信号をロジック
・アナライザの外部クロックとして用い、新たに信号を
取り込み直さなければならなかった。よって、種々の試
行錯誤が要求される際には、非常に測定が不便であっ
た。また、デジタル・ストレージ型オシロスコープに
は、外部クロック端子のないものもあり、任意のチャン
ネルをクロック信号として利用できなかった。
【０００４】したがって、本発明の目的は、取り込んだ
複数チャンネルの信号の内、任意のチャンネルをクロッ
ク信号とした場合に、他のチャンネルの信号のロジック
状態がどのようなものかを簡単に確認できる信号測定方
法の提供にある。
複数チャンネルの信号の内、任意のチャンネルをクロッ
ク信号とした場合に、他のチャンネルの信号のロジック
状態がどのようなものかを簡単に確認できる信号測定方
法の提供にある。
【０００５】
【課題を解決するための手段】本発明の信号測定方法に
よれば、先ず、複数チャンネルの入力信号をメモリに取
り込み、このメモリに取り込んだ所定チャンネルの入力
信号のクロック点のタイミングを求める。そして、この
求めたタイミングにおける振幅方向のラインとメモリに
取り込んだ入力信号の波形を表示器に表示する。
よれば、先ず、複数チャンネルの入力信号をメモリに取
り込み、このメモリに取り込んだ所定チャンネルの入力
信号のクロック点のタイミングを求める。そして、この
求めたタイミングにおける振幅方向のラインとメモリに
取り込んだ入力信号の波形を表示器に表示する。
【０００６】また、本発明では、複数チャンネルの入力
信号をメモリに取り込み、このメモリに取り込んだ所定
チャンネルの入力信号のクロック点のタイミングを求め
る。そして、この求めたタイミングにおける取り込んだ
入力信号のロジック・レベルを求め、求めたロジック・
レベルに応じたロジック波形を表示器に表示する。
信号をメモリに取り込み、このメモリに取り込んだ所定
チャンネルの入力信号のクロック点のタイミングを求め
る。そして、この求めたタイミングにおける取り込んだ
入力信号のロジック・レベルを求め、求めたロジック・
レベルに応じたロジック波形を表示器に表示する。
【０００７】さらに、本発明によれば、複数チャンネル
の入力信号をメモリに取り込み、このメモリに取り込ん
だ所定チャンネルの入力信号のクロック点のタイミング
を求める。この求めたタイミング、設定したセットアッ
プ・タイム及びホールド・タイムに応じて、取り込んだ
入力信号のロジック・レベルを求める。そして、この求
めたロジック・レベルに応じたロジック波形を表示器に
表示する。
の入力信号をメモリに取り込み、このメモリに取り込ん
だ所定チャンネルの入力信号のクロック点のタイミング
を求める。この求めたタイミング、設定したセットアッ
プ・タイム及びホールド・タイムに応じて、取り込んだ
入力信号のロジック・レベルを求める。そして、この求
めたロジック・レベルに応じたロジック波形を表示器に
表示する。
【０００８】なお、本発明では、設定したしきい値と取
り込んだ入力信号との交差点をクロック点とする。
り込んだ入力信号との交差点をクロック点とする。
【０００９】
【実施例】第７図は、本発明の信号測定方法を用いる信
号測定器（４チャンネルのデジタル・ストレージ型オシ
ロスコープ）のブロック図である。プローブ１０−０〜
１０−３からの入力信号は、入力回路１２−０〜１２−
３により適当な振幅に調整されると共に緩衝されて、ア
ナログ・デジタル（Ａ／Ｄ）変換回路１４に供給され
る。このＡ／Ｄ変換回路１４は、各チャンネル毎にＡ／
Ｄ変換器を具えており、例えば、８ビットのデジタル信
号に各入力信号を変換する。波形メモリ１６は、高速ラ
ンダム・アクセス・メモリ（ＲＡＭ）であり、Ａ／Ｄ変
換回路１４からのデジタル信号を記憶する。クロック回
路１８は、バス２０からのクロック速度（取込み速度）
命令に応じた周波数のクロック信号をＡ／Ｄ変換回路１
４及び波形メモリ１６に供給する。
号測定器（４チャンネルのデジタル・ストレージ型オシ
ロスコープ）のブロック図である。プローブ１０−０〜
１０−３からの入力信号は、入力回路１２−０〜１２−
３により適当な振幅に調整されると共に緩衝されて、ア
ナログ・デジタル（Ａ／Ｄ）変換回路１４に供給され
る。このＡ／Ｄ変換回路１４は、各チャンネル毎にＡ／
Ｄ変換器を具えており、例えば、８ビットのデジタル信
号に各入力信号を変換する。波形メモリ１６は、高速ラ
ンダム・アクセス・メモリ（ＲＡＭ）であり、Ａ／Ｄ変
換回路１４からのデジタル信号を記憶する。クロック回
路１８は、バス２０からのクロック速度（取込み速度）
命令に応じた周波数のクロック信号をＡ／Ｄ変換回路１
４及び波形メモリ１６に供給する。
【００１０】バス２０には、マイクロプロセッサ（μ
Ｐ）２２、処理用メモリ２４、表示器２６及びキーボー
ド２８が接続されている。波形メモリ１６に記憶された
デジタル信号は、バス２０を介してメモリ２４に転送さ
れ、マイクロプロセッサ２２により種々の処理が行われ
る。その結果は、表示器２６により表示される。なお、
表示器２６は、ビット・マップ方式の表示器でもよく、
この場合、ビット・マップ・メモリが表示器２６内に含
まれている。また、マイクロプロセッサ２２が行う種々
の処理手順は、リード・オンリ・メモリ（図示せず）に
記憶されたソフトウェアにより制御される。キーボード
２８は、クロック回路１８のクロック周波数などの種々
の設定用入力手段となる。さらに、信号測定器には、ト
リガ回路などが必要であるが、本発明と直接関係ないの
で、図７には示さない。
Ｐ）２２、処理用メモリ２４、表示器２６及びキーボー
ド２８が接続されている。波形メモリ１６に記憶された
デジタル信号は、バス２０を介してメモリ２４に転送さ
れ、マイクロプロセッサ２２により種々の処理が行われ
る。その結果は、表示器２６により表示される。なお、
表示器２６は、ビット・マップ方式の表示器でもよく、
この場合、ビット・マップ・メモリが表示器２６内に含
まれている。また、マイクロプロセッサ２２が行う種々
の処理手順は、リード・オンリ・メモリ（図示せず）に
記憶されたソフトウェアにより制御される。キーボード
２８は、クロック回路１８のクロック周波数などの種々
の設定用入力手段となる。さらに、信号測定器には、ト
リガ回路などが必要であるが、本発明と直接関係ないの
で、図７には示さない。
【００１１】図７のブロック図から、Ａ／Ｄ変換回路１
４を取り外して、入力回路１２の出力信号を直接的に波
形メモリ１６に供給すれば、ロジック・アナライザとな
る。このロジック・アナライザも、本発明に適用でき
る。
４を取り外して、入力回路１２の出力信号を直接的に波
形メモリ１６に供給すれば、ロジック・アナライザとな
る。このロジック・アナライザも、本発明に適用でき
る。
【００１２】以下に説明する動作は、プログラムに従っ
てマイクロプロセッサ２２に制御される。図１は、本発
明の第１実施例を示す流れ図である。ステップ３０にお
いて、信号測定器は、高周波クロックにより４チャンネ
ルの入力信号を取込む。すなわち、プローブ１０で検出
された各入力信号は、入力回路１２を介して、Ａ／Ｄ変
換器１４でデジタル信号に変換される。これらデジタル
信号は、波形メモリ１６に、チャンネル毎に順次蓄積さ
れる。この際、時間軸の分解能はできるだけ高い方法が
本発明の実施に最適なため、クロック回路１８は、でき
るだけ高い周波数のクロック信号を発生する。しかし、
クロック周波数は、取込みたい信号の長さや波形メモリ
１６の記憶容量によっても制限される。
てマイクロプロセッサ２２に制御される。図１は、本発
明の第１実施例を示す流れ図である。ステップ３０にお
いて、信号測定器は、高周波クロックにより４チャンネ
ルの入力信号を取込む。すなわち、プローブ１０で検出
された各入力信号は、入力回路１２を介して、Ａ／Ｄ変
換器１４でデジタル信号に変換される。これらデジタル
信号は、波形メモリ１６に、チャンネル毎に順次蓄積さ
れる。この際、時間軸の分解能はできるだけ高い方法が
本発明の実施に最適なため、クロック回路１８は、でき
るだけ高い周波数のクロック信号を発生する。しかし、
クロック周波数は、取込みたい信号の長さや波形メモリ
１６の記憶容量によっても制限される。
【００１３】取込みが終わると、種々の処理のために、
波形メモリ１６に記憶された入力信号データ（デジタル
信号）がメモリ２４に転送される。次に、ステップ３２
において、取込んだ信号の内どのチャンネルをクロック
信号として用いるか、即ち、どのチャンネルをクロック
・チャンネルとするか、そして、そのクロック・チャン
ネルのしきい値をどうするかを、キーボード２８からの
入力に応じて設定する。この際、クロック・チャンネル
の信号の立ち上がりをクロックにするか、立ち下がりを
クロックにするかも必要に応じて設定する。
波形メモリ１６に記憶された入力信号データ（デジタル
信号）がメモリ２４に転送される。次に、ステップ３２
において、取込んだ信号の内どのチャンネルをクロック
信号として用いるか、即ち、どのチャンネルをクロック
・チャンネルとするか、そして、そのクロック・チャン
ネルのしきい値をどうするかを、キーボード２８からの
入力に応じて設定する。この際、クロック・チャンネル
の信号の立ち上がりをクロックにするか、立ち下がりを
クロックにするかも必要に応じて設定する。
【００１４】ステップ３４において、クロック・チャン
ネルの信号がしきい値と交差するタイミング（クロック
・タイミング）を求める。これは、メモリ２４に記憶さ
れたクロック・チャンネルの信号と、設定されたしきい
値とをマイクロプロセッサ２２が比較し、一致した点の
タイミングを求めることにより処理する。なお、比較が
完全に一致しない場合は、その近似値を求めればよい。
ネルの信号がしきい値と交差するタイミング（クロック
・タイミング）を求める。これは、メモリ２４に記憶さ
れたクロック・チャンネルの信号と、設定されたしきい
値とをマイクロプロセッサ２２が比較し、一致した点の
タイミングを求めることにより処理する。なお、比較が
完全に一致しない場合は、その近似値を求めればよい。
【００１５】ステップ３６において、ステップ３４で求
めた各クロック・タイミングにおける垂直線及び取込ん
だ入力信号のアナログ波形を、表示器２６の表示スクリ
ーン上に表示する。すなわち、従来と同様に、メモリ２
６の記憶内容に応じた波形パターンと、各クロック・タ
イミングの垂直線のパターンとを、表示器２６内のビッ
ト・マップ・メモリに書込み、それを順次読出して表示
スクリーンを制御して、表示を行う。表示スクリーン３
８の表示の一例を図２に示す。この図においては、入力
信号は、チャンネル（ＣＨ）１、２及び３のみ表示して
おり、チャンネル１をクロック・チャンネルとして設定
しており、垂直線（ライン）Ｖがクロック・タイミング
となる。よって、測定者は、垂直線Ｖとチャンネル２及
び３との交点より、チャンネル１をクロックとしたとき
のチャンネル２及び３の状態を判断できる。なお、ステ
ップ３２において、予め入力波形を表示しておき、設定
されたしきい値も水平線ＴＨとして表示すると、しきい
値の設定が容易になる。
めた各クロック・タイミングにおける垂直線及び取込ん
だ入力信号のアナログ波形を、表示器２６の表示スクリ
ーン上に表示する。すなわち、従来と同様に、メモリ２
６の記憶内容に応じた波形パターンと、各クロック・タ
イミングの垂直線のパターンとを、表示器２６内のビッ
ト・マップ・メモリに書込み、それを順次読出して表示
スクリーンを制御して、表示を行う。表示スクリーン３
８の表示の一例を図２に示す。この図においては、入力
信号は、チャンネル（ＣＨ）１、２及び３のみ表示して
おり、チャンネル１をクロック・チャンネルとして設定
しており、垂直線（ライン）Ｖがクロック・タイミング
となる。よって、測定者は、垂直線Ｖとチャンネル２及
び３との交点より、チャンネル１をクロックとしたとき
のチャンネル２及び３の状態を判断できる。なお、ステ
ップ３２において、予め入力波形を表示しておき、設定
されたしきい値も水平線ＴＨとして表示すると、しきい
値の設定が容易になる。
【００１６】図３は、本発明の第２実施例を示す流れ図
である。ステップ４０、４２及び４４は、図１の実施例
のステップ３０、３２及び３４と同じである。ステップ
４６において、クロック・タイミングにおける各チャン
ネルの信号のロジック・レベルが高か低かを判断する。
この際、各チャンネルのしきい値を設定して、クロック
・タイミングにおけるレベルが、このしきい値以上か以
下かに応じてロジック・レベルを判断してもよい。
である。ステップ４０、４２及び４４は、図１の実施例
のステップ３０、３２及び３４と同じである。ステップ
４６において、クロック・タイミングにおける各チャン
ネルの信号のロジック・レベルが高か低かを判断する。
この際、各チャンネルのしきい値を設定して、クロック
・タイミングにおけるレベルが、このしきい値以上か以
下かに応じてロジック・レベルを判断してもよい。
【００１７】ステップ４８において、ステップ４６で求
めたロジック・レベルに応じて、各波形パターンを表示
器２６のビット・マップ・メモリに書き込み、図４に示
す如き表示を行う。なお、図４は、図２に示す取込み信
号を図３の処理をした場合の表示であり、図２の場合と
同様にクロック・タイミングにおける垂直線Ｖも表示し
ている。
めたロジック・レベルに応じて、各波形パターンを表示
器２６のビット・マップ・メモリに書き込み、図４に示
す如き表示を行う。なお、図４は、図２に示す取込み信
号を図３の処理をした場合の表示であり、図２の場合と
同様にクロック・タイミングにおける垂直線Ｖも表示し
ている。
【００１８】図４は、本発明の第３実施例の流れ図であ
る。ステップ５０、５２、５４及び５８は、図３のステ
ップ４０、４２、４４及び４８と同じである。しかし、
ステップ５６で、クロック・タイミングにおける各チャ
ンネルのロジック・レベルを求める際に、チャンネル
１、即ち、クロック・チャンネルの信号のセットアップ
・タイム及びホールド・タイム（キーボード２８から設
定する）を考慮して、各チャンネルのロジック・レベル
を求める。この表示例を図６に示すが、この例は、クロ
ック・チャンネルの信号のセットアップ・タイム及びホ
ールド・タイムをその周期の１／４とした場合である。
る。ステップ５０、５２、５４及び５８は、図３のステ
ップ４０、４２、４４及び４８と同じである。しかし、
ステップ５６で、クロック・タイミングにおける各チャ
ンネルのロジック・レベルを求める際に、チャンネル
１、即ち、クロック・チャンネルの信号のセットアップ
・タイム及びホールド・タイム（キーボード２８から設
定する）を考慮して、各チャンネルのロジック・レベル
を求める。この表示例を図６に示すが、この例は、クロ
ック・チャンネルの信号のセットアップ・タイム及びホ
ールド・タイムをその周期の１／４とした場合である。
【００１９】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、上述の実施例では、デ
ジタル・ストレージ型オシロスコープについて説明した
が、Ａ／Ｄ変換回路のないロジック・アナライザにも同
様に適用できる。
明したが、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、上述の実施例では、デ
ジタル・ストレージ型オシロスコープについて説明した
が、Ａ／Ｄ変換回路のないロジック・アナライザにも同
様に適用できる。
【００２０】
【発明の効果】上述の如く、本発明によれば、取り込ん
だ複数チャンネルの信号の内、任意のチャンネルをクロ
ック信号とした場合に、他のチャンネルの信号のロジッ
ク状態がどのようなものかを簡単に確認できる。
だ複数チャンネルの信号の内、任意のチャンネルをクロ
ック信号とした場合に、他のチャンネルの信号のロジッ
ク状態がどのようなものかを簡単に確認できる。
【図１】本発明の好適な第１実施例の流れ図である。
【図２】本発明の第１実施例による表示例を示す図であ
る。
る。
【図３】本発明の好適な第２実施例の流れ図である。
【図４】本発明の第２実施例による表示例を示す図であ
る。
る。
【図５】本発明の好適な第３実施例の流れ図である。
【図６】本発明の第３実施例による表示例を示す図であ
る。
る。
【図７】本発明を用いる信号測定器のブロック図であ
る。
る。
１０ プローブ １２ 入力回路 １４ Ａ／Ｄ変換回路 １６ 波形メモリ １８ クロック回路 ２２ マイクロプロセッサ ２４ メモリ ２６ 表示器 ２８ キーボード
Claims (4)
- 【請求項１】 複数チャンネルの入力信号をメモリに取
り込み、 上記メモリに取り込んだ所定チャンネルの入力信号のク
ロック点のタイミングを求め、 この求めたタイミングにおける振幅方向のラインと上記
メモリに取り込んだ入力信号の波形を表示器に表示する
ことを特徴とする信号測定方法。 - 【請求項２】 複数チャンネルの入力信号をメモリに取
り込み、 上記メモリに取り込んだ所定チャンネルの入力信号のク
ロック点のタイミングを求め、 この求めたタイミングにおける上記取り込んだ入力信号
のロジック・レベルを求め、 この求めたロジック・レベルに応じたロジック波形を表
示器に表示することを特徴とする信号測定方法。 - 【請求項３】 複数チャンネルの入力信号をメモリに取
り込み、 上記メモリに取り込んだ所定チャンネルの入力信号のク
ロック点のタイミングを求め、 この求めたタイミング、設定したセットアップ・タイム
及びホールド・タイムに応じて上記取り込んだ入力信号
のロジック・レベルを求め、 この求めたロジック・レベルに応じたロジック波形を表
示器に表示することを特徴とする信号測定方法。 - 【請求項４】 設定したしきい値と上記取り込んだ入力
信号との交差点を上記クロック点とすることを特徴とす
る請求項１、２又は３の信号測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294232A JPH07128372A (ja) | 1993-10-29 | 1993-10-29 | 信号測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294232A JPH07128372A (ja) | 1993-10-29 | 1993-10-29 | 信号測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07128372A true JPH07128372A (ja) | 1995-05-19 |
Family
ID=17805057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294232A Pending JPH07128372A (ja) | 1993-10-29 | 1993-10-29 | 信号測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07128372A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738090A3 (en) * | 1995-04-10 | 1998-04-15 | Matsushita Electric Industrial Co., Ltd. | Waveform display signal generating apparatus |
| JP2009085866A (ja) * | 2007-10-02 | 2009-04-23 | Yokogawa Electric Corp | 波形測定装置 |
| WO2023224024A1 (ja) * | 2022-05-17 | 2023-11-23 | 三菱電機株式会社 | ロジックアナライザ回路、集積回路および集積回路システム |
-
1993
- 1993-10-29 JP JP5294232A patent/JPH07128372A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738090A3 (en) * | 1995-04-10 | 1998-04-15 | Matsushita Electric Industrial Co., Ltd. | Waveform display signal generating apparatus |
| US5828358A (en) * | 1995-04-10 | 1998-10-27 | Matsushita Electric Industrial Co., Ltd. | Waveform display signal generating apparatus |
| JP2009085866A (ja) * | 2007-10-02 | 2009-04-23 | Yokogawa Electric Corp | 波形測定装置 |
| WO2023224024A1 (ja) * | 2022-05-17 | 2023-11-23 | 三菱電機株式会社 | ロジックアナライザ回路、集積回路および集積回路システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5934164A (ja) | 波形取込装置 | |
| JPH08201436A (ja) | 波形観測装置 | |
| JPH07128372A (ja) | 信号測定方法 | |
| CA1151329A (en) | Method of displaying logic signals for a logic signal measurement apparatus | |
| JPH01105183A (ja) | アイパターン解析装置 | |
| JP3057549B2 (ja) | 測定装置 | |
| JP2002214253A (ja) | 波形表示装置 | |
| JP2658377B2 (ja) | 波形表示装置 | |
| JP2601849Y2 (ja) | Ｌｓｉテスタ | |
| JP2000292449A (ja) | デジタルオシロスコープ及び波形表示方法 | |
| JPH05157770A (ja) | ロジックアナライザ | |
| JP2002221536A (ja) | 波形測定装置 | |
| JP5158424B2 (ja) | 波形測定装置 | |
| JP2574636Y2 (ja) | 波形解析装置 | |
| JPH06331658A (ja) | デジタルオシロスコープ | |
| JP2987953B2 (ja) | 波形観測装置 | |
| JP3472668B2 (ja) | トーン信号検出回路 | |
| JP2607028Y2 (ja) | デジタルオシロスコープ | |
| JP2882413B2 (ja) | 平均値の高速良否判定装置 | |
| JPS61265575A (ja) | 信号測定方法 | |
| JPH03202782A (ja) | 波形測定器におけるトリガ状態の教示方法 | |
| JPH0545386A (ja) | 波形信号のピーク・ピーク値測定装置 | |
| JPH05322931A (ja) | ロジックアナライザ | |
| JPH09210732A (ja) | 測定器の記録装置 | |
| JPS62291572A (ja) | 信号記憶測定装置 |