JPS5934164A - 波形取込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の利用分野 本発明は、波形取込装置、特にデジタルストレージ・オ
シロスコープ等の記憶装置に被測定信号を取込むための
装置に関する。

従来技術とその問題点 デジタルオシロスコープは、入力信号の所定時間間隔の
サンプルを量子化した後メモリ内に蓄積して、所望時に
入力信号波形を再現表示するものである。最近まで、ト
リガ現象とサンプリング・クロックの非同期関係のため
に入力信号の１周期中に順次サンプリング・クロック周
期でサンプリングしていたので、その見かけ上の帯域幅
は極めて制限されていた。デジタルオシロスコープ分野
では、この動作態様をシングルショット取込みと呼んで
いる。

この信号取込みの見かげ上の帯域幅は、等何時間ランダ
ム・サンプリングと類似する取込み態様により大幅に伸
びた。この態様は、たとえ波形サンプルが入力信号の複
数サイクル離れて取込まれるような場合でも、反復信号
の多数のサイクルに亘って信号をサンプリングし、それ
らを単一の等何時間サイクルの信号として再生するもの
である。

このような等何時間波形再生に付随する問題として、各
データ点を表わすサンプルのすべてを取込むに要する時
間が非常に長くなるということがある。

他の問題点として、各信号サイクルにつき同じであるト
リガ点と予定の固定周期で動作するサンプリング・クロ
ックとの間に相関関係がないため、表示データ点が相互
に水平方向に揺れ、すなわちジッタを生じるということ
がある。この問題点についてハ、ルイス・ジェイ・ナバ
ロトトーマス・ピー°ダゴスティーノの共同発明で本特
許出願人に譲渡された米国特許第４，２５１，７５４号
（対応日本特許出願：特開昭５６−３７，５６４号）に
記載されており、ここでは、サンプリング・クロックと
トリガ点の非同期に伴うザンプル不安定性によるジッタ
な次の方法により補正している。この方法は、トリガ認
識現象（信号レベルが所定スレッショルド・レベルを超
すとき発生）とその直後のサンプリング・クロックパル
ス間の時間間隔を測定し、その測定値を用いて表示装置
（例えばＣＲＴ　）の水平系のオフセット電流（又は電
圧）を発生し、表示の各フレーム毎に水平方向へ波形を
移動させて正しい表示位置に各表示すンプルを位置させ
るものである。しかし、このジッタ軽減策は、補正を表
示装置内で行なっているため、コンピュータ等の中間波
形処理装置に適応させにくい欠点がある。

等価時間波形再生の他の側面として、周期的サンプリン
グのサンプリング周期に関するナイキスト下限の効果（
又は現象）がある。すなわち、サンプリング周期が入力
信号周波数の２倍以下であれば、アンダー・サンプリン
グにより情報が失われ、表示波形に歪が生じることにな
る。よって、各トリガ信号認識毎に複数のサンプルを取
込み、しかも取込み過程で各サンプル・データに対し正
しい等価時間位置を与えることが望ましい。

発明の目的 したがって、本発明の目的の１つは、ジッタな大幅に低
減して等何時間波形を再生できる新規な波形取込装置及
び方法を提供することである。

本発明の他の目的は、トリガ認識現象とその直後のサン
プリング・クロックパルス間の時間差を測定し、取込ま
れた各サンプルブロックの正しい等価時間アドレスを計
算することにより、シックを軽減する波形取込装置及び
方法を提供することである。

本発明の別の目的は、単現象のナイキスト周波数を超え
て反復信号を迅速に取込むことができ、しかも単現象信
号の場合と同様のプレトリガ選択機能を有する装置及び
方法を提供することである。

本発明の更に他の目的は、高速サンプリング周期で取込
んだすべてのサンプルを保持できる高速アナログ・メモ
リを使用して、迅速に完全な等何時間波形の取込みが可
能な波形取込装置及び方法を提供することである。

本発明のその他の目的については、添付図を参照して行
なう後述の詳細な説明を読むことにより、当業者には明
らかとなるであろう。

発明の概要 本発明の波形取込装置及び方法においては、表示を水平
方向ヘシフトするのではなく、各トリガ認識現象毎に入
力電気信号の１つ又は複数のサンプルを取り所定メモリ
アドレスに蓄積する。各複数サンプルブロック毎にトリ
ガ認識現象と最初の瞬時電圧をサンプリング・クロック
発生器ＯＦＱにより決まる一定間隔でサンプリングする
。−実用例においては、サンプリング・クロック発生器
０樽は、２００ＫＨｚと２０ＭＨｚ間で選択可能なサン
プリング・クロックパルスを発生し、広い周波数範囲に
亘るアナログ入力信号のサンプリングを可能にする。

これらアナログ信号の瞬時値は、好ましくはＣＣＤであ
って順次入力される信号の数サンプルを高速で取込むこ
とのできる高速アナログメモリＣＯへ印加される。

このアナログ信号は更に、前置増幅器（１４）からトリ
ガ認識回路（２々に印加され、この回路（２功は、従来
のオシロスコープのトリガ回路と同様に内部トリガレベ
ル制御器で決まるアナログ信号上の点で認識ゲート信号
を発生する。更に、この認識ゲート信号は、従来のオシ
ロスコープの場合と同様に、この回路（２２に印加され
る外部トリガ信号（ＥＸＴ　）又は例えば６０Ｈｚの商
用電源信号（ＬＩＮＥ　）に応じて発生することもでき
る。この認識ゲート信号は、従来の如くプレトリガ又は
ポストトリガ動作な得るようにプリセットできるプリセ
ットカウンタＱ４）のイネーブル端子に印加する。プリ
セットカウンタ０４）のクロック入力端子には、クロッ
クパルスを印加する。最終カウントになると、高速アナ
ログメモリ（２■へホールド信号が印加され、そこに蓄
積されているサンプルを保持する。プリセットカウンタ
０４１からのホールド信号は、バス（イ）を介してマイ
クロプロセッサ（ＭＰＵ　）システム（２）にも印加し
、装置全体の制御を行なうこのＭＰＵに対して一連のサ
ンプルが高速アナログメモリＣ！υに蓄積されたことを
知らせる。ＭＰＵシステム（社）はまた、プリセットカ
ウンタＣ２４）にプリセット情報を与え、またサンプリ
ング・クロック発生器αＱにサンプリング周期情報を与
える。実際の値は、装置の使用者がフロントパネルの摘
み又はキーボード（図示せず）により選択することもで
きる。

トリガ認識回路Ｑのにより発生した認識ゲート信号は時
間間隔測定装置Ｃ３ＧＫ４印加して、トリガ認識現象よ
りサンプリング・クロック発生器α樟から印加される次
のサンプリング・クロックパルスまでの時間を測定する
。例えば、４０ＭＨｚの高速基準クロックパルスをＭＰ
Ｕシステム（ホ）から時間間隔測定装置（至）に印加し
て時間間隔測定を行な５゜測定値は、バス（イ）を介し
てＭＰＵシステム（イ）−＼直列データの形式で印加す
る。従来の如く、ＭＰＵシステム（ハ）は、論理演算を
行なう演算・論理回路（ＡＬＵ）、情報の一時蓄積のた
めのランダムアクセス・メモリ（ＲＡＭ　）及びブ算セ
ッサの各種命令を含んでいる読出し専用メモリ（ＲＯＭ
　’）より成るを可とする。

ＭＰＵシステム（２）は、時間間隔測定情報に基いて波
形メモリＣ３３に対する正しいアドレスを計算し、これ
に高速アナログメモリ（イ）に含まれて（・るサンプル
を蓄積する。

ＭＰＵシステム（至）は、プリセットカウンタ（２４）
からホールド信号を、また時間間隔測定装置（ト）から
直列データを受けると、読出しクロック信号を高速メモ
リ（イ）及びＡＤＣＣ３４）へ印加し、蓄積したサンプ
ルを読出してデジタル・ワードに変換後、この例におい
てはバスｃ！６）を介して波形メモＩＪ　Ｃ３ａへ転送
し、先に計算して求めたアドレスに蓄積する。この動作
を反復して、各サンプルを計算した正しく・アドレス位
置に蓄積して完全な等価時間波形を波形メモリ０２内に
取込む。ここに取込んだ波形は、波形メモＩＪ　４３２
から所望時に読出して表示システム弼に表示するか、又
はその他の方法により処理する。

表示システム０６）は、従来設計のデジタル・アナログ
変換器（ＤＡＣ’）、増幅器及び波形表示用陰極線管（
ＣＲＴ）を含むものでよい。

第２図は、第１図における反復入力信号の取込み動作を
説明するための簡略波形図であり、第３図は、再生され
た等価時間波形を示す図である。

この例では、各サイクル毎に４個のサンプルを取り、プ
リセットカウンタＱ４）はトリガ認識の直後からサンプ
ルを計数するように設定されていると仮定する。先に説
明したとおり、アナログ信号が選択されたトリガレベル
を超すと、直ちにトリガ認識ゲート信号が発生する。ア
ナログ入力信号の第１サイクルでは、サンプリング・ク
ロックパルスは（ｌａ）　ｔ　（ｌｂ）　ｙ　（ｌｃ）
及び（１ｄ）の時点にあって、これらの時点で対応する
サンプリングが行なわれる。

時間間隔測定装置００）は、トリガ認識ゲート信号の前
線から最初のサンプリング・クロックパルス（１ａ）ま
での時間Ｔ１を測定する。ＭＰＵシステムＣＱは、時間
幅Ｔ１に対応する直列デジタルデータな受け、これに基
いて４個のサンプルを蓄積すべきアドレスを計算する。

サンプリング間隔は一定であるため、最初のサンプルの
アドレスが決まれば後続の３つのサンプルのアドレスは
自動的に決まるので、各サンプル毎に計算をする必要は
ない。アナログ入力信号の１ザイクルにつき３２サンプ
ル又はそれ以上の多数のサンプルを得る場合、この処理
は比較的時間を要する作業であることが分かる。

アナログ入力信号の２番目のサイクルでは、サンプル（
２ａ）　、（２ｂ）　ｐ　（２ｃ）及び（２ｄ）を対応
するサンプリング・クロックパルス時点において得てい
る。

この場合にも、トリガ認識ゲート信号の前縁と最初のサ
ンプリング・クロックパルス（２ａ）間の時間Ｔ２を求
める。この時間Ｔ２を用いて、これら４個のサンプル（
２ａ）〜（２ｄ）の正しいアドレスを求める。

上述した動作を３番目のサイクルについても同様に反復
し、時間Ｔ３を求めて新しい４個のサンプル用の正しい
アドレスを決める。その結果、本発明の装置によれば、
入力アナログ信号と非同期関係のサンプリング・クロッ
クパルスを用いても、各波形サンプルを波形メモリ０′
ＩＪの正しいアドレスに蓄積でき、必要に応じて蓄積波
形をこの波形メモリから読出して更に処理したり又は他
の装置に転送することができる。

第３図に１第２図のサンプル（１３〜１ｄ、２１１〜２
ｄ及び３３〜３ｄ）に対応するサンプルで再生した波形
を示す。勿論、実際の波形取込み及び再生表示において
は、更に多くのサンプルを取ってサンプリング密度を増
加するので、入力信号波形がより一層正確に表示される
ことはいうまでもない。

時間間隔測定装置例は、２現象間の時間差を測定する種
々の公知の計時装置のどれでもよい。−例を挙げると、
本特許出願人に譲渡されたブルース・ダブリュー・ブレ
ア発明の米国特許第４，３０１，３６０号（対応日本特
許出願：特開昭５６−６６．７８７号）明細書に開示さ
れたものがある。この例においては、両現象間のみカウ
ンタをイネーブル（付勢）して、この間の高周波の基準
クロックパルスを計数している。本発明の実施例では、
８ビツトの並列カウンタをこの目的に使用し、更に並列
−直列変換器を用いてＭＰＵシステム（２ＥＯに対する
時間間隔測定値に応じた８ビット庫列データを得ている
。

上述の説明により、本発明の特徴が明らかになったと考
えるが、ここに示した実施例は本発明を実施するための
単なる一例にすぎず、何ら限定的な意味を有するもので
はない。１〜たがって、当業者には、本発明が用途に応
じて種々の変更・変形をなし得るものであることが理解
できるであろう。

発明の効果 以上の説明から理解されるように、本発明の波形取込装
置はＭＰＵを利用しうるものであり、従来装置と同様に
発生したトリガ認識ゲート信号の前縁から次のサンプリ
ング・クロックパルス到来時点までの時間を計算するこ
とにより、入力アナログ信号のサンプル群をサイクル毎
に波形メモリへの正しいアドレスを決めている。その結
果、波形メモリ内に蓄積された波形データはトリガ認識
ゲート信号とサンプリング・クロックツくルスの非同期
に拘らず正しいので、波形メモリの内容をアドレス毎に
頴次読出すのみで正しい波形データの再現表示又はその
他の処理が可能である。よって、本発明は、高周波入力
信号をジッタが軽減された等何時間波形として取込める
ので、周期的信号のデジタル処理に極めて好適である。

【図面の簡単な説明】

第１図は本発明の実施例を示す簡略ブロック図、第２図
は第１図の波形取込み動作説明図、第３図は第２図の動
作により取込んだ入力信号の再生表示例を示す図である
。 ００）・・・・・・入力端子、α６）・・・・・・サン
プル・ホールド回路、０（至）・・・・・・サンプリン
グ・クロック発生器、（２乃・・・・・・トリガ認識回
路、Ｔ１〜Ｔ３・・・・・・トリガ認識ゲート信号の前
縁と次のサンプリング・クロックツ（シス間の時間、（
３ｄ）・・・・・・時間測定装置、０力・・・・・・メ
モリ。

Claims (1)

【特許請求の範囲】
1. 周期的アナログ入力信号を複数サイクルに亘って所定周
   期でサンプリングした後デジタル変換して上記入力信号
   波形データをメモリに取込むに際し、上記入力信号を基
   準レベルと比較してトリガ認識ゲート信号を発生し、該
   トリガ認識ゲート信号期間中に上記入力信号を少なくと
   も１回サンプリングし、上記トリガ認識ゲート信号の前
   線と次のサンプリング・クロックパルス間の時間を計算
   して、上記サンプリングにより得た波形データを順次上
   記メモリの正しいアドレスに蓄積することを特徴とする
   波形取込装置。