JP2002513471A - 直線傾斜発生回路を組み込んだ時間間隔測定システム - Google Patents

Abstract

(57)【要約】 時間間隔測定システムに特別な適用可能性を見いだしている直線傾斜の発生、制御回路（10）。直線傾斜回路は、一定な電流源（26）をコンデンサ（58）へ結合することにより回路の１作動モード中に直線的に放電される保持コンデンサ（58）を含む。保持コンデンサ（58）の電圧はベースライン電圧レベルからデータ電圧レベルへと直線的に放電されて、アナログ−デジタル変換器へ送られる。回路の回復モード動作中に保持コンデンサ電圧は回復回路網または再蓄電回路網（28）によってベースライン電圧レベルへと戻される。再蓄電回路網（28）には、回復モード動作中に保持コンデンサ（58）への概略２次形（second order）の電圧応答を実行する能動フィードバック回路を含むことができる。この回路はまた保持モードの回路動作中は保持コンデンサ電圧レベルを回路出力に対して緩衝するための合成増幅器（124）を含むこともできる。この発明の効果はドリフト、信号ノイズ、およびベースライン電圧不安定のようなエラーを最小にできることである。

Description

【発明の詳細な説明】 直線傾斜発生回路を組み込んだ時間間隔測定システム 関連出願に対する関連文献 この出願は、１９９７年３月１３日付の出願番号６０／０３９，６２４号とし て３５ＵＳＣ§１１１(ｂ)に従って出願された予備特許出願に基いて３５ＵＳＣ §１１９(ｅ)(１)に従った優先権を主張するものである。 発明の属する技術分野 本発明は、直線傾斜の発生、制御回路に関するのもであり、より詳細には時間 測定装置に関連した使用によりまたは使用のためにディジタル方式で制御される 回路に関する。 発明の背景 本発明の直線傾斜の発生、制御回路は信号イベントの間の時間間隔を測定する ための測定装置に特に適用され、そこで測定される各間隔が各スタートとストッ プイベント後のきめの粗いクロックカウントと測定された半端なクロック周期の 精細な校正済み補正カウントとの合計を構成する。そうした時間測定システムは 米国特許第4,908,784号（Box）に開示され、その全体が参考文献としてここに含 まれる。より具体的には、本発明の直線傾斜回路は図9e〜fおよび付随する明細 書により開示されたBox‘784デバイスの直線傾斜回路の改良である。それ自体と して、本発明は、スタートとストップ信号がもたらされるときに概略のクロック カウント（きめの粗いカウント）と未校正の補正カウント（精細カウント）とを 発生するに必要な時間測定装置全体のその部分に関わる。 Box‘784特許に記載されるように、クロック周期のまたはなんらかのイベント の半端な開始・終了時間の校正済み補正カウントの測定は、関連する開始・終了 傾斜容量性回路によって発生し、校正された精細カウントのメモリからの記憶さ れた対応時間値へアクセスするために使用されるアナログ−デジタル変換器へ送 られる電圧アドレスを使って実施される。Box‘784デバイスの保持コンデンサの 再蓄電は回復モード動作中にベースライン電圧を保持コンデンサへ復帰させるた めのダイオード・クランプ回路網を通じて実施された。ダイオードクランプ回路 の限界として、引き続くデータサンプリング間の一貫性が比較的に劣ることと反 復性の欠如、保持コンデンサの電圧回復の時間定数が比較的に長いこと（安定し た電圧レベルを保証するためにはデータサンプルの時間間隔の増大を必要とする ）、および温度特性（温度ドリフト）の劣ることが挙げられる。 発明の概要 本発明の目的は、ドリフト、信号ノイズ、ベースライン電圧の不安定性のよう なエラーを減らす直線傾斜発生回路を提供することである。 本発明によれば、次の３つのモードで順次に作動するために適応される直線傾 斜発生回路が提供される：ある保持コンデンサの電圧が直線的に放出されるとき の放電モード；保持コンデンサの電圧がアナログ−デジタル変換器へ放出される ときの保持モード；およびその次の測定サイクルに先立って保持コンデンサの電 圧がベースラインレベルへ戻るときの回復モード。測定される信号イベント、ス タートまたはストップイベント、の発生と同時に、本発明の回路が調整された電 流シンクを「スタート／ストップ」トラック回路と保持回路内の関連する保持コ ンデンサへ機能的につなぐ（データサンプルまたは放電モード）。これがベース レベルから、電流シンク回路網が保持コンデンサへ結合される時間間隔によって 決まるデータレベルまでの保持コンデンサの直線的放電を開始させる。保持モー ドでの作動中は、データレベル（コンデンサの電圧）はその後アナログ−デジタ ル変換器へ送られ、そこで精細なカウント時間周期を計算するために使用される 。次いで、次の信号イベントに先立つ回復段階中にアクティブなフィードバック 増幅器回路網により保持コンデンサが再蓄電される。回路作動の放電またはデー タサンプリング段階中の調整された電流シンク回路網による精密な保持コンデン サの放電が、その全範囲が１つの親時計サイクル周期と一致するような校正によ って定義される保持コンデンサの実質的な直線的放電を生じる。 本発明の直線傾斜発生回路の１つが時間間隔測定装置の各スタートやストップ の精細なカウント測定サブシステムのために提供される。制御信号は、測定デバ イスのスタートやストップの直線傾斜発生回路へもたらされ、SRC（ソース）信 号やSNK（シンク）信号とそれらの補足的信号を含む。制御信号はスタートやス トップイベント信号からそして非同期の親時計から直接的に引き出すことができ る。 要約すると、直線傾斜発生回路の主要な作動構成部品には、SRC（ソース）制 御スイッチング回路網、SNK（シンク）制御スイッチング回路網、安定電流シン ク回路網、および効率的な回復モード作動のための能動的なフィードバック回路 網を含む。SRC制御スイッチング回路網は、回復モード中に、能動的なフィード バック回路網を保持コンデンサへ効果的につなぐことにより保持コンデンサの再 蓄電を制御する。SRC制御スイッチング回路網には差動形成された電流ステアリ ングスイッチを含み、そのスイッチは一対のエミッター結合n-p-nタイプ2極トラ ンジスタと関連する抵抗回路網とすることができる。SNK回路網は、放電モード 動作中に電流シンクと保持コンデンサとを結合、分離することにより保持コンデ ンサの放電を制御する。SNK回路網には差動電流ステアリング回路網を含み、そ の回路網は一対のエミッター結合n-p-nタイプトランジスタおよび関連する抵抗 器とコンデンサの回路網とすることができる。定電流シンク回路網は放電モード 作動中に保持コンデンサを直線的に放電させるような手段を与えられる。定電流 回路網にはベース結合n-p-nタイプトランジスタを含み、そのトランジスタのベ ースノード（波節）は演算増幅器と関連するインピーダンス回路網の出力へ結合 される。傾斜発生回路は、保持コンデンサをそのベースライン電圧へ再蓄電する ために回復モードの回路作動中にSRC制御スッチング回路網により保持コンデン サへ機能的に接続される能動的なフィードバック回路網をも含む。望ましいこと に、能動的なフィードバック回路が、実質的に２次のあるいは近似「ベッセル」 形の応答によって保持コンデンサを再蓄電させる。 本発明のさらなる目的と利点は添付図面に関連して詳細説明に示される。 図面の簡単な説明 明細書に組み込まれ、明細書の一部となる添付図面は、本発明の望ましい実施 例を示すものであり、前述の全般的な説明ならびに後述の望ましい実施例の詳細 な説明と併せて、本発明の原理を説明する。 図１は、本発明の直線傾斜発生回路を組み入れている時間測定装置の作動の概 念的なタイミングダイアグラムを示す。 図２は、図１の概念的なタイミングダイアグラムの連続を示す。 図３には、本発明の直線傾斜発生回路の詳細な図解を示す。 発明の実施例の詳細な記述 最初に引用する図１には、検出可能なエッジ状態が存在する限りにおいて反復 的または非反復的なイベントをピコ秒（10〜12秒）の精度で測定するために、本 発明へ組み込まれている時間間隔測定システムに使用される方法での概念的なタ イミング図表が示される。時間間隔測定の一つアプローチが米国特許第4,908,78 4号（Box）に示されており、その全体がここに参照付けされる。Box'784に示さ れるように、そうした時間測定システムは測定されるべき間隔を次の３つの期間 へ分割する：きめの粗いカウントの期間、精細なスタート期間、および精細なス トップ期間である。きめの粗いカウントの期間は精密に校正された、非同期の、 親時計信号により作られる整数のクロックサイクルから成る。精細なカウント期 間は１つの親時計サイクルの各半端な測定値であり、そして校正された精細なカ ウントメモリ（FCV）内に記憶された時間値に関連して決定される。以下により 一層詳細説明されるように、精細カウント期間の測定は調整された電流シンク付 きのスタートとストップの測定回路内の個々の保持コンデンサ58を別々に検知さ れるスタートイベントとストップイベントの開始から、次の親時計信号の二番目 の前縁まで放電することにより達成される。クロック信号の前縁の発生後に、得 られたコンデンサのアナログ電圧はアナログ−デジタル変換器へ送られ、そして 精細なカウント・メモリ内に蓄積された相当する時間間隔に対応するアドレスを 計算するために使用される。次に、スタートとストップの精細カウント測定値が 粗いカウント測定値と組み合わされる。きめの粗いカウントは、介在している期 間の各々の完全なクロックサイクルを計数することにより従来の手法で得られる 。記述されるように、精細なカウント期間の測定値は測定されたイ べントのアナログ値から引き出され、それがデジタル形式へ変換され、そしてマ イクロプロセッサによってFCMに関する処理がされる。 図１にはまた、回路10の作動を一層詳細に描写する多数の波形、AからIまでが 示される。ある信号（波形A）は一対のエッジイベントとして描かれており、エ ッジ間の時間間隔に関心がもたれている。信号Aは単一チャネルに示されてもよ くまたは一対のチャネル間で得られてもよい。親時計信号は一連のパルスとして 波形Bに示される。波形Cは、信号Aの最初のイベントにより「高」から「低」へ と移行するスタート_SRC（ソース）信号を図示する。波形Dは、信号Aの最初のイ ベントにより「低」から「高」へと移行し、そしてクロック信号Bの２番目の前 縁により「低」へ戻るスタート_SNK（シンク）信号を図示する。スタート_DATA 波形Eに示されるように、スタート_SNK信号Ｄは傾斜回路10の保持コンデンサ58 の放電を命じる（「高」のとき）。波形G、H、Iはストップ傾斜信号を示し、そ して前述のスタート傾斜信号の波形C、D、Eに相当する。波形Fで示されるカウン トデータにはスタートとストップ精細カウント間隔およびきめの粗いカウント間 隔を含む。したがって、前記のように、波形DとHとは、スタートとストップのイ ベント信号および非同期親時計から直接引き出される傾斜の開始、停止制御信号 （SNKとSRC）を示す。波形EとIは精細カウント放電モード（D）や保持モード（H ）中の保持コンデンサ58の電圧レベルを示す。 次に、図２は保持モード（H）と回復モード（R）での傾斜発生回路10の作動を 示す。図２には図１のタイミング図表の連続を示すが、図２のタイムスケール倍 率（時間延長時の）は図１のそれに比べてほぼ２倍である。波形JとKとは回路10 の開始・停止データ出力端子20でのデータのアナログ−デジタル変換処理の制御 信号を示す。波形ＥとＩに示すように、アナログ−デジタル変換は保持モード（ H）作動中に、そして回復モード（R）中のコンデンサ58の再蓄電に先立って発生 する。波形CとGとは、回復モード（R）中にベースラインレベルまで保持コンデ ンサ58の再蓄電を作動させるスタート_SRC信号とストップ_SRC信号である。測定 される信号事象、すなわちスタートまたはストップ事象、の発生次第に、本発明 の回路が調節済みの電流供給源をスタートまたはストップトラック回路および保 持回路（データサンプリングモード）内の関連する保持コンデンサ58へ機能的 に結合させる。これは保持コンデンサ58のベースライン電圧からデータ電圧レベ ルまでの直線放電を開始させ、データ電圧レベルは電流シンク回路網26が保持コ ンデンサ58へ結合される時間間隔によって決定される。保持モード（H）作動中 は、データ電圧レベルがアナログ−デジタル変換器へ送られ、精細カウント時間 周期を計算するために使用される。次いで、回復段階（R）中に次の信号事象に 先立って保持コンデンサ58が、活動しているフィードバック増幅器28によって以 下に述べように再蓄電される。回路作動の放電中またはデータサンプリング段階 （D）での調整済みの電流シンク回路網26による精密保持コンデンサ58の放電は 、保持コンデンサ58の実質的な直線放電を生じ、その完全放電範囲は親時計サイ クルの１周期と一致させる校正によって決められる。ある電流シンクの結合、切 り離しにより傾斜を発生させるこの方法に保持コンデンサ58を使用するときは、 スイッチング過渡現象に原因する電荷注入の有害な影響を最小化することが高く 評価される。この回路は、信号ベースライン電圧レベルから保持コンデンサ58を 作動させることにより電荷注入の影響を限定する。対照的に、Box‘784特許の傾 斜発生回路は、そのコンデンサが最初に接地に近いレベルから電圧V BIASまで放 電され、それから次の親時計エッジまで蓄電される、一対のベースラインレベル を規定した。電荷注入の影響をさらに制限するために、本発明の傾斜発生回路は 、Box‘784特許で要求される３つの制御信号の代わりに２つの制御信号（SRCとS NK）のみを必要とする。 Box‘784特許で要求される３つの制御信号の代わりに２つの制御信号（SRCとS NK）のみを必要とする。 さらに、図３と図４を引用して、デジタル論理制御された放電・保持・回復回 路10（すなわち直線発生回路）の詳細を記述する。図４には、図３の回路10へ供 給される精細電圧基準発生回路網210を図示する。特に、図３を参照して、これ らの傾斜発生回路10の１つがスタートおよびストップ精細カウント時間測定サブ システムの各々について規定される。傾斜発生回路への制御信号にはSRCとSNK、 およびノード（波節）12、14、16、18に設けられるそれらの補足的な信号を含む 。出力信号データはそれに続く精細カウント処理のためにノード20で機能的にア ナログ−デジタル変換器（示されていない）へ接続される。傾斜発生回路の主要 な 作動構成部品にはSRC制御スイッチング回路網22、SNK制御スイッチング回路網24 、安定電流シンク回路網26、および効率的な回収モード動作のための能動なフィ ードバック回路網28を含む。 図３をさらに引用すると、SRC制御スイッチング回路網22には差動構造の電流 ステアリングスイッチを含んでいる。このスイッチは一対のエミッター結合n-p- nタイプ２極トランジスタ30、32および関連する抵抗回路網34、36、38、40、42 、44、46、48、50、52で構成できる。この差動スイッチ回路網はノード12と14で 機能的にSRC制御信号とそのとその補足的な信号SRC_BARとへ接続される。さらに 詳しく言うと、トランジスタ30、32のベースノードは制御ノード12と14とへそれ ぞれ結合され、そこで制御信号SRCと補足的な制御信号SRC_BARがそれぞれ現われ る。傾斜発生回路10が放電モードと保持モードで動作中は、トランジスタ30が導 通しているSRC制御スイッチング回路網22がノード54の電圧をトランジスタ56の 導通を防止するレベルに維持する。傾斜発生回路10がその回復モード動作へ遷移 すると(SRC制御信号のＬ−Ｈ遷移）、トランジスタ32が導通し、ノードペア12、 14の電圧レベルがトランジスタ56の導通を生じさせ、したがって保持コンデンサ 58をそのベースライン電圧レベルまで放電させる。SRC制御スイッチング回路網2 2はさらに一対の傾斜制御トランジスタ60と62を含み、それらのトランジスタは トランジスタ32のコレクタノードへ結合される。回路10が回復段階作動中は傾斜 制御トランジスタ60、62が電流戻り経路を制御する。トランジスタ32が導通しト ランジスタ60が遮断モードである回復モード中は、能動フィードバック回復回路 28がノード64で、戻り経路沿いに抵抗67、トランジスタ62、抵抗68を通って導通 される。トランジスタ30と60が導通し、トランジスタ62が遮断しているデータサ ンプルモードや保持モード動作中は、トランジスタ62のコレクタに関して高いイ ンピーダンスがノード64に現われる。その結果として、回路10の回復モード動作 中にSRC制御回路網22が保持コンデンサ58の再蓄電を有効に導き、他方でノード6 4を相対的に高いインピーダンスで隔離する。 本発明の傾斜発生回路10には、保持コンデンサ58の放電を制御するためのSNK 回路網24を含む。SNK回路網24には、一対のエミッター結合n-p-nタイプトランジ スタ66と68および関連する抵抗・コンデンサ回路網70〜96で構成される差動電流 ステアリング回路網を含む。トランジスタ66と68のベースノードは、そこで制御 信号SNKと補足的な信号SRC_BARとが生じる制御ノード16と18へそれぞれ結合され る。トランジスタ66と68のエミッターノードは定電流シンク回路網26の入力ノー ドへ共通結合される。定電流シンク回路網26で供給される電流は、SNK制御信号1 6、18で決まるトランジスタ66またはトランジスタ68を通って導かれる。その結 果、SNK信号16、18は定電流シンク回路網26で供給される電流のルートを、傾斜 発生回路10の保持モードと回復モード作動中はトランジスタ66を通し、放電モー ド作動中はここに記述されるように保持コンデンサ58を直線的に放電するトラン ジスタ68を通すように有効に指示する。要約すると、放電モード動作中はSNK回 路網24は定電流シンク回路網26を保持コンデンサ58へ機能的に接続し、他方で、 保持モードや回復モード動作中はノード64が高いインピーダンスを示す。 図３をさらに引用すると、本発明の傾斜発生回路10には、回路10のデータサン プリングモード動作中の保存コンデンサ58の直線放電のための定電流シンク回路 網26を含む。定電流シンク回路網26はベース結合n-p-nトランジスタ98を含み、 トランジスタ98のベースノードは抵抗102と104を通じて演算増幅器100の出力へ 結合される。抵抗102〜110およびコンデンサ112、114を含むフィードバック回路 網が、演算増幅器100とその反転および非反転端子との間へ機能的に接続される 。保持コンデンサ58から引き出される電流の大きさは、基準電圧V_gainと演算増 幅器100の反転入力端子との間に接続される利得設定ポテンショメータ116を使っ て校正できる。初めに記述したように、SNK制御回路網24によって制御されると き、電流回路網26によりもたらされる定電流がトランジスタ66またはトランジス タ68を通して導かれる。 傾斜発生回路10の別の構成部品は、保持コンデンサ58をそのベースライン電圧 へ再蓄電するために回路10の回復モード動作中に保持コンデンサ58へ機能的に接 続される能動的なフィードバック回路網28である。初めに記述したように、その 後のデータサンプリングに先立ってコンデンサ58をそのベースライン電圧へ再蓄 電するために、本発明の能動的なフィードバック回路網28は作動の回復段階中に SRC制御回路網22によって保持コンデンサ58へ機能的に結合される。回路10の回 復モード（R）動作中に、能動的なフィードバック回路網28は図２に示されるよ うに実質的に２次応答（近似「ベッセル」形の遷移機能）によって保持コンデン サ58を再蓄電する。回復中のコンデンサ電圧の２次応答は当該技術の熟練者が高 く評価するような回路の容量性と抵抗性の構成部品の適正な選択を通じて得られ る。能動的なフィードバック回路網28は、SRC制御回路網22によって導かれるよ うに回復モード動作中にその出力端子を通じて保持コンデンサ58へ機能的に接続 される演算増幅器118を含む。演算増幅器118は、出力端子がコンデンサ120や抵 抗122を含むフィードバック回路網を通じて反転入力端子へ接続されるときに閉 鎖ループ反転構成内にもたらされる。２極トランジスタ149も演算増幅器118出力 とその反転入力端子との間へ接続される。このトランジスタ149は、回路10の放 電モードや保持モード作動中に演算増幅器118が飽和状態になることを防止する ことで回路性能を改善する。回路10の電圧ベースラインレベルは基準電圧V_base と演算増幅器118の反転入力端子との間に接続されるベースラインポテンショメ ータ125を使って校正される。アナログ デバイシイズ，インク．(Analog Devic es，Inc.)のモデルAD829演算増幅器は適当な性能特性、例えば、利得、ノイズ、 作動速度等をもたらす。 能動的なフィードバック制御回路28の別の構成部品は合成増幅器回路網124で ある。合成増幅器回路網124は、回路10の保持モード作動中に保存コンデンサ58 の電圧レベルをDATA出力ノード20へ機能的に緩衝し、そしてFET126のゲートノー ドに関して高いインピーダンスを示す。図示されるように、合成増幅器回路124 には一対のFET差動フロントエンド126、128を含むことができる。FET126のゲー トは抵抗127を通じて保持コンデンサ58へ接続される。結合された一対のFET126 と128とは電流源130へ接続される。FET126のドレーンノードは演算増幅器132の 反転入力端子へ接続され、FET128のドレーンノードは演算増幅器132の無反転端 子へ接続される。一対のFET差動126、128は、利得、オフセット、ドリフト、等 がマッチしたトランジスタ126、128とともに単一構成部品パッケージ内に設けら れる。テミック，インク．(Temic，Inc.)のモデルSST441コンポーネントは適当 な性能特性（低ノイズ、低漏洩、高速の組合せ）をもたらす。演算増幅器132の 出力は、ノード20で回路10のアナログ傾斜出力へ、抵抗134を通じて演算増幅器1 18の反転入力端子へ接続される。機能的に、FETベースの合成増幅器124はノ ード64で高いインピーダンスを示し、したがってデータサンプルへ影響を及ぼす 可能性のある保持コンデンサ58からの漏洩電流の程度を実質的に制限する。能動 的なフィードバック制御回路28の性能は演算増幅器118と132および関連する抵抗 性や容量性の構成部品の性能特性（ノイズ、利得、作動速度、等）によって大幅 に左右される。出願者はAnalog Devices，Inc.のモデルAD829演算増幅器が適当 な性能特性をもたらすことを見いだした。 再度図４を引用すると、精密な電圧基準発生210回路網が図示される。そうし た回路網210の選択は容易に当該技術の熟練者によってたやすく評価される。回 路網210への入力には+15V、-15V接地が含まれる。精密な出力電圧レベルにはVa 、V_diff、V_base、V_gain、V_sinkを含む。V_a、V_diff、V_base、V_gain、V_sinkの典型 的な値は、それぞれ-5V、8V、-1.2V、-11.2V、-10Vである。 本発明の傾斜発生器回路の抵抗の典型的な値を表１に示す。 本発明の傾斜発生器回路のコンデンサの典型的な値を表２に示す。 本発明の特別な実施例を提示、説明したが、本発明の意図や範囲から外れなけ れば変更および修正が可能であることは当該技術の熟練者にとって明白であろう 。例えば、回路10は傾斜モード動作中に保持コンデンサ58の電圧が増大でき、他 方 で回復モード動作中にはコンデンサ58の電圧がベースライン電圧レベルへ戻るた めに放出されるように実行されるかもしれない。前記の望ましい実施例から

Claims (1)

1. 【特許請求の範囲】 １． 出力ノード； 外部に設けられる第１の入力信号へ結合される第１入力ノード； 外部に設けられる第２の入力信号へ結合される第２入力ノード； 定電流源回路網； 第１ノードと第２ノードを有し、第１ノードは回路基準レベルに維持され、第 ２ノードは少なくとも保持モード動作中は出力ノードへ結合されるコンデンサ； 回復モード中にコンデンサの電圧をベースラインレベルへ戻す再蓄電回路網； 傾斜モード動作中にコンデンサの第２ノードを定電流源回路網へ接続し、コン デンサの電圧をベースラインレベルから変えるための、かつ保持モードや回復モ ード動作中にコンデンサの第２ノードを定電流源網から切り離すための、第１入 力信号に応答する第１スイッチ手段；および コンデンサの電圧をベースラインレベルへ戻すために回復モード動作中にコン デンサの第２ノードを前記再蓄電回路網へ接続し、かつ傾斜モードや保持モード 動作中にコンデンサの第２ノードを再蓄電回路網から切り離すための、第２入力 信号に応答する第２スイッチ手段、により構成されていることを特徴とする回復 モード、勾配モード、または保持モードで動作する直線勾配発生回路。 ２． 再蓄電回路網は回復モード動作中にコンデンサを再蓄電させることを特 徴とする請求項１に記載の直線勾配発生回路。 ３． 再蓄電回路網は回復モード動作中にコンデンサへの概略２次形電圧応答 を履行する能動的フィードバック回路を含むことを特徴とする請求項１に記載の 直線勾配発生回路。 ４． 出力ノードは一対のFETと演算増幅器を含んでいる合成増幅器を通じて コンデンサの第２ノードへ結合されることを特徴とする請求項１に記載の直線勾 配発生回路。 ５． コンデンサの第１ノードは回路接地基準電圧であることを特徴とする特 許請求項１に記載の直線勾配発生回路。 ６． 定電流源回路網は演算増幅器を含むことを特徴とする請求項１に記載の 直線勾配発生回路。 ７． 第１および第２スイッチ手段は差動組合せ（differential paired）ト ランジスタであることを特徴とする請求項１に記載の直線勾配発生回路。 ８． 再蓄電回路網は演算増幅器と関連するインピーダンスフィードバック回 路網を含むことを特徴とする請求項１に記載の直線勾配発生回路。 ９． 第１入力信号と第２入力信号をそれぞれ受信するための第１入力ノード と第２入力ノード； 出力ノード； 定電流源回路網； 第１ノードと第２ノードを有し、再蓄電回路網の第１ノードは出力ノードへ結 合される再蓄電回路網； 第１ノードと第２ノードを有し、コンデンサの第１ノードは回路基準レベルに 維持され、コンデンサの第２ノードは少なくとも保持モード動作中は出力ノード へ結合されるコンデンサ； 放電モード動作中にコンデンサの第２ノードを定電流源回路網へ接続し、かつ 保持モードや回復モード動作中にコンデンサの第２ノードを定電流源網から切り 離すための、第１入力信号に応答する第１トランジスタスイッチ；および 回復モード動作中にコンデンサの第２ノードを再蓄電回路網の第２ノードへ接 続するための、かつ放電モードや保持モード動作中にコンデンサの第２ノードを 再蓄電回路網の第２ノードから切り離すための、第２入力信号に応答する第２ト ランジスタスイッチ、により構成されていることを特徴とする放電モード、保持 モード、または回復モードで動作する直線勾配発生回路。 １０． 再蓄電回路網は回復モード動作中にコンデンサへの概略２次形電圧応 答を履行する能動的フィードバック回路を含むことを特徴とする請求項９に記載 の直線勾配発生回路。 １１． 定電流源回路網は放電モード動作中にコンデンサを直線的に放電する ための電流シンクであることを特徴とする特許請求の範囲第９項の直線勾配発生 回路。 １２． コンデンサの第１ノードは回路接地基準電圧であることを特徴とする 請求項９に記載の直線勾配発生回路。 １３． 第１トランジスタスイッチと第２トランジスタスイッチが差動組合せ （differential paired）トランジスタであることを特徴とする請求項９に記載 の直線勾配発生回路。 １４． 再蓄電回路網は演算増幅器と関連するインピーダンスフィードバック 回路網を含むことを特徴とする請求項９に記載の直線勾配発生回路。 １５． 出力ノードは一対のFETと演算増幅器を含んでいる合成増幅器を通じ てコンデンサの第２ノードへ結合されることを特徴とする請求項９に記載の直線 勾配発生回路。 １６． 第１入力信号と第２入力信号をそれぞれ受信するための第１入力ノー ドと第２入力ノード； 出力ノード； 定電流をもたらす電流回路網； 出力ノードへ結合される第１ノードと制御ノードへ結合される第２ノードを有 する再蓄電回路網； 第１ノードと第２ノードを有し、第１ノードは回路基準レベルに維持され、第 ２ノードは少なくとも保持モード動作中は出力ノードへ結合されるコンデンサ； 傾斜モード動作中に電流回路網をコンデンサの第２ノードへ接続するための、 かつ保持モードや回復モード動作中に電流回路網を別のノードへ接続するための 、第１入力信号に応答する電流ステアリング要素；および 回復モード動作中に再蓄電回路網の制御ノードをコンデンサの第２ノードへ接 続するための、かつ傾斜モードや保持モード動作中に制御ノードをコンデンサか ら切り離すための、第２入力信号に応答するトランジスタスイッチ。 １７． 再蓄電回路網は回復モード動作中にコンデンサを再蓄電するための能 動的フィードバック回路を含むことを特徴とする請求項１６に記載の直線勾配発 生回路。 １８． 再蓄電回路網は回復モード動作中にコンデンサへの概略２次形電圧応 答を履行することを特徴とする請求項１７に記載の直線勾配発生回路。 １９． 電流ステアリング要素は差動組合せ（differential-paired）トラン ジスタを含むことを特徴とする請求項１６に記載の直線勾配発生回路。 ２０． 第１入力信号の発生時に、第１ノードと第２ノードとを有するコンデ ンサを、前記の第１ノードは回路基準レベルへ維持しながら、定電流回路網をコ ンデンサの第２ノードへ接続することにより当初のベースライン電圧レベルから 放電する； 第２入力信号の発生時に、コンデンサの第２ノードを定電流回路網から切り離 す； 第２入力信号の発生時後の保持期間中にコンデンサの第２ノードを高いインピ ーダンスに維持する； 保持期間中にコンデンサの第２ノードを出力ノードへ接続する； 第３入力信号の発生時に、コンデンサをベースライン電圧レベルへ再蓄電し直 すためにコンデンサの第２ノードを回復回路網へ接続する；および 第４入力信号の発生時に、次の第１入力信号に先立ってコンデンサの第１ノー ドを回復回路網から切り離す、 の各段階により構成されていることを特徴とする直線勾配発生回路を逐次的に 作動する方法。 ２１． さらに、第３入力信号の発生時に、一対のＦＥＴと演算増幅器を含む 合成増幅器を通してコンデンサの第２ノードを結合する方法を有することを特徴 とする請求項２０に記載の方法。