JPH071637B2 - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路Info
- Publication number
- JPH071637B2 JPH071637B2 JP62238075A JP23807587A JPH071637B2 JP H071637 B2 JPH071637 B2 JP H071637B2 JP 62238075 A JP62238075 A JP 62238075A JP 23807587 A JP23807587 A JP 23807587A JP H071637 B2 JPH071637 B2 JP H071637B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- input signal
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、たとえば、差動増幅器の入出力端子間に設
置したホールド用キャパシタに、サンプル・ホールドす
べき入力信号を加えてそのサンプル・ホールドを行うサ
ンプル・ホールド回路に関する。
置したホールド用キャパシタに、サンプル・ホールドす
べき入力信号を加えてそのサンプル・ホールドを行うサ
ンプル・ホールド回路に関する。
従来、サンプル・ホールド回路には、第５図に示すよう
に、増幅手段として設置された、たとえば、差動増幅器
２の負入力端子とその出力端子との間にホールド用キャ
パシタ４、差動増幅器２の負入力端子側にサンプリング
信号SHで制御されるスイッチ６を設置するとともに、抵
抗８、10によって帰還回路を構成したものである。この
場合、差動増幅器２の正入力端子側には、バイパス回路
から特定の正電圧からなるバイアス電圧VBが加えられて
いる。
に、増幅手段として設置された、たとえば、差動増幅器
２の負入力端子とその出力端子との間にホールド用キャ
パシタ４、差動増幅器２の負入力端子側にサンプリング
信号SHで制御されるスイッチ６を設置するとともに、抵
抗８、10によって帰還回路を構成したものである。この
場合、差動増幅器２の正入力端子側には、バイパス回路
から特定の正電圧からなるバイアス電圧VBが加えられて
いる。
このようなサンプル・ホールド回路では、入力端子12に
サンプル・ホールドすべき入力信号VINが加えられ、ス
イッチ６はサンプリング信号SHによって一定の時間間隔
で導通状態に制御される。そこで、サンプリング時、キ
ャパシタ４のホールド電圧と、入力信号VINとが突き合
わされて比較が行われ、その大小関係からキャパシタ４
は充電状態または放電状態となる。したがって、サンプ
リング時の入力信号VINがサンプリングされるととも
に、次のサンプリング時までホールド電圧としてホール
ド用キャパシタ４に保持される。そして、このホールド
電圧が、出力端子14からサンプル・ホールド出力電圧V
OUTとして取り出されるのである。
サンプル・ホールドすべき入力信号VINが加えられ、ス
イッチ６はサンプリング信号SHによって一定の時間間隔
で導通状態に制御される。そこで、サンプリング時、キ
ャパシタ４のホールド電圧と、入力信号VINとが突き合
わされて比較が行われ、その大小関係からキャパシタ４
は充電状態または放電状態となる。したがって、サンプ
リング時の入力信号VINがサンプリングされるととも
に、次のサンプリング時までホールド電圧としてホール
ド用キャパシタ４に保持される。そして、このホールド
電圧が、出力端子14からサンプル・ホールド出力電圧V
OUTとして取り出されるのである。
ところで、このサンプル・ホールド回路では、従来、ス
イッチ６がバイポーラトランジスタによって構成された
場合、回路構成が複雑になり、しかも、応答速度が遅く
なるなどの欠点があった。
イッチ６がバイポーラトランジスタによって構成された
場合、回路構成が複雑になり、しかも、応答速度が遅く
なるなどの欠点があった。
また、スイッチ６にＣ−MOSスイッチを用いたもので
は、サンプル・ホールド回路の応答速度が抵抗８、10お
よびホールド用キャパシタ４によって決定されるので、
抵抗８、10の抵抗値およびホールド用キャパシタ４の容
量値を大きくすることができないため、サンプル・ホー
ルドの精度が低く、また、精度を高めるために抵抗８、
10の抵抗値およびホールド用キャパシタ４の容量値を大
きくすると、応答速度が遅くなるという欠点があった。
は、サンプル・ホールド回路の応答速度が抵抗８、10お
よびホールド用キャパシタ４によって決定されるので、
抵抗８、10の抵抗値およびホールド用キャパシタ４の容
量値を大きくすることができないため、サンプル・ホー
ルドの精度が低く、また、精度を高めるために抵抗８、
10の抵抗値およびホールド用キャパシタ４の容量値を大
きくすると、応答速度が遅くなるという欠点があった。
そこで、この発明は、バイポーラトランジスタで構成の
簡略化を実現するとともに、サンプル・ホールドの応答
速度の高速化および高精度化を図ったものである。
簡略化を実現するとともに、サンプル・ホールドの応答
速度の高速化および高精度化を図ったものである。
この発明のサンプル・ホールド回路は、第１図に例示す
るように、電源側に設置されて定電流を流し出す第１の
定電流源30と、接地側に設置されて定電流を引き込む第
２の定電流源34と、前記第１の定電流源に直列に接続さ
れてサンプリングパルスを受けて開閉する第１のスイッ
チ32と、前記第２の定電流源に直列に接続されてサンプ
リングパルスを受けて開閉する第２のスイッチと、 ベースに前記第１のスイッチを介して前記第１の定電流
源に接続されるとともに、逆方向を成す第１のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが電源に接続された第１のトランジスタ
と、 ベースに前記第２のスイッチを介して前記第２の定電流
源に接続されるとともに、順方向を成す第２のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが接地された第２のトランジスタと、 この第２のトランジスタのエミッタと前記第１のトラン
ジスタとエミッタとの間に接続された直列回路を成す第
１及び第２の抵抗26、28と、これら第１及び第２の抵抗
の中間接続点に得られる出力信号を逆相入力側に受ける
とともに、正相入力側に一定の直流バイアス電圧が加え
られ、出力側に前記入力信号が加えられる差動増幅器２
と、この差動増幅器の出力側と前記逆相入力側との間に
接続されて前記第１のトランジスタを通して充電回路、
前記第２のトランジスタを通して放電回路が形成され、
ホールド電圧と前記入力信号のレベルとの大小関係から
充電状態又は放電状態に置かれて前記サンプリングパル
スに同期して前記入力信号のレベルを保持するホールド
用キャパシタ４とを備えたことを特徴とする。
るように、電源側に設置されて定電流を流し出す第１の
定電流源30と、接地側に設置されて定電流を引き込む第
２の定電流源34と、前記第１の定電流源に直列に接続さ
れてサンプリングパルスを受けて開閉する第１のスイッ
チ32と、前記第２の定電流源に直列に接続されてサンプ
リングパルスを受けて開閉する第２のスイッチと、 ベースに前記第１のスイッチを介して前記第１の定電流
源に接続されるとともに、逆方向を成す第１のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが電源に接続された第１のトランジスタ
と、 ベースに前記第２のスイッチを介して前記第２の定電流
源に接続されるとともに、順方向を成す第２のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが接地された第２のトランジスタと、 この第２のトランジスタのエミッタと前記第１のトラン
ジスタとエミッタとの間に接続された直列回路を成す第
１及び第２の抵抗26、28と、これら第１及び第２の抵抗
の中間接続点に得られる出力信号を逆相入力側に受ける
とともに、正相入力側に一定の直流バイアス電圧が加え
られ、出力側に前記入力信号が加えられる差動増幅器２
と、この差動増幅器の出力側と前記逆相入力側との間に
接続されて前記第１のトランジスタを通して充電回路、
前記第２のトランジスタを通して放電回路が形成され、
ホールド電圧と前記入力信号のレベルとの大小関係から
充電状態又は放電状態に置かれて前記サンプリングパル
スに同期して前記入力信号のレベルを保持するホールド
用キャパシタ４とを備えたことを特徴とする。
このように構成したことによって、スイッチ32、36は、
サンプリング信号SHによって導通区間（サンプリング時
間TSH）が制御され、スイッチ32の導通によって第１の
トランジスタ22、スイッチ36の導通によって第２のトラ
ンジスタ24の導通条件が成立する。
サンプリング信号SHによって導通区間（サンプリング時
間TSH）が制御され、スイッチ32の導通によって第１の
トランジスタ22、スイッチ36の導通によって第２のトラ
ンジスタ24の導通条件が成立する。
第１のトランジスタ22は、バッファ回路を成すととも
に、ホールド用キャパシタ４に対して充電回路、また、
第２のトランジスタ24は、バッファ回路を成すととも
に、ホールド用キャパシタ４に対して放電回路を構成す
る。
に、ホールド用キャパシタ４に対して充電回路、また、
第２のトランジスタ24は、バッファ回路を成すととも
に、ホールド用キャパシタ４に対して放電回路を構成す
る。
したがって、入力信号VINのレベルがホールド電圧VHよ
り高いときには、第１のトランジスタ22が導通して定電
流源30の定電流Ｉに応じた充電電流をホールド用キャパ
シタ４に流し、ホールド用キャパシタ４をサンプリング
時間TSHで入力信号VINのレベルまで充電させる。
り高いときには、第１のトランジスタ22が導通して定電
流源30の定電流Ｉに応じた充電電流をホールド用キャパ
シタ４に流し、ホールド用キャパシタ４をサンプリング
時間TSHで入力信号VINのレベルまで充電させる。
また、入力信号VINのレベルがホールド電圧VHより低い
ときには、第２のトランジスタ24が導通して定電流源34
の定電流Ｉに応じた放電電流をキャパシタ４から引き込
み、ホールド用キャパシタ４をサンプリング時間TSHで
入力信号VINのレベルまで放電させる。
ときには、第２のトランジスタ24が導通して定電流源34
の定電流Ｉに応じた放電電流をキャパシタ４から引き込
み、ホールド用キャパシタ４をサンプリング時間TSHで
入力信号VINのレベルまで放電させる。
このようなサンプリング信号SHに応じたトランジスタ2
2、24の導通に応じて、ホールド電圧VHと入力信号VINの
大小関係に基づくホールド用キャパシタ４の充放電によ
り、ホールド用キャパシタ４には、サンプリング時間T
SHにおける入力信号VINが保持されるのである。
2、24の導通に応じて、ホールド電圧VHと入力信号VINの
大小関係に基づくホールド用キャパシタ４の充放電によ
り、ホールド用キャパシタ４には、サンプリング時間T
SHにおける入力信号VINが保持されるのである。
第１図は、この発明のサンプル・ホールド回路の実施例
を示す。
を示す。
第１の入力端子12には、増幅手段として設置された、た
とえば、差動増幅器２の負入力、出力端子間に設置され
たホールド用キャパシタ４にサンプル・ホールドすべき
入力信号VINが加えられるとともに、第２の入力端子16
には、そのサンプリング時間TSHを設定するサンプリン
グ信号SHが加えられる。
とえば、差動増幅器２の負入力、出力端子間に設置され
たホールド用キャパシタ４にサンプル・ホールドすべき
入力信号VINが加えられるとともに、第２の入力端子16
には、そのサンプリング時間TSHを設定するサンプリン
グ信号SHが加えられる。
そして、入力端子12に加えられた入力信号VINは、順方
向に直列に接続された第１および第２のダイオード18、
20の接続点（Ｃ点）に差動増幅器２の帰還回路の抵抗８
を通して加えられる。この場合、Ｃ点には、ホールド用
キャパシタ４のホールド電圧VHが差動増幅器２の帰還回
路の抵抗10を通して加えられており、入力信号VINとホ
ールド電圧VHとが突き合わされて、抵抗８、10の抵抗値
比率に応じた両者の差電圧±ΔＶ（＝VIN−VH）が加わ
ることになる。
向に直列に接続された第１および第２のダイオード18、
20の接続点（Ｃ点）に差動増幅器２の帰還回路の抵抗８
を通して加えられる。この場合、Ｃ点には、ホールド用
キャパシタ４のホールド電圧VHが差動増幅器２の帰還回
路の抵抗10を通して加えられており、入力信号VINとホ
ールド電圧VHとが突き合わされて、抵抗８、10の抵抗値
比率に応じた両者の差電圧±ΔＶ（＝VIN−VH）が加わ
ることになる。
この差電圧±ΔＶは、第１のダイオード18を通して第１
のトランジスタ22のベースに加えられるとともに、第２
のダイオード20を通して第２のトランジスタ24のベース
に加えられる。この場合、トランジスタ22のベースに
は、ダイオード18の順方向降下電圧VFを減算した電圧
（±ΔＶ−VF）が加えられ、また、トランジスタ24のベ
ースには、ダイオード20の順方向降下電圧VFを加算した
電圧（±ΔＶ＋VF）が加えられることになる。
のトランジスタ22のベースに加えられるとともに、第２
のダイオード20を通して第２のトランジスタ24のベース
に加えられる。この場合、トランジスタ22のベースに
は、ダイオード18の順方向降下電圧VFを減算した電圧
（±ΔＶ−VF）が加えられ、また、トランジスタ24のベ
ースには、ダイオード20の順方向降下電圧VFを加算した
電圧（±ΔＶ＋VF）が加えられることになる。
トランジスタ22はNPN型トランジスタ、トランジスタ24
はPNP型トランジスタを以て構成され、各トランジスタ2
2、24のエミッタ側に抵抗26、28を介在させて直列に接
続されている。抵抗26、28の中間接続点には、差動増幅
器２の負入力端子およびホールド用キャパシタ４が接続
されて、一定のバイアス電圧VBに設定されている。
はPNP型トランジスタを以て構成され、各トランジスタ2
2、24のエミッタ側に抵抗26、28を介在させて直列に接
続されている。抵抗26、28の中間接続点には、差動増幅
器２の負入力端子およびホールド用キャパシタ４が接続
されて、一定のバイアス電圧VBに設定されている。
トランジスタ22、24は、バッファ回路を成すとともに、
ホールド用キャパシタ４の充放電回路を構成する。すな
わち、入力信号VINのレベルがホールド電圧VHより大き
いとき（差電圧＋ΔＶのとき）、トランジスタ24が非導
通、トランジスタ22が導通してホールド用キャパシタ４
の充電回路を構成する。また、入力信号VINのレベルが
ホールド電圧VHより小さいとき（差電圧−ΔＶのと
き）、トランジスタ22が非導通、トランジスタ24が導通
してホールド用キャパシタ４の放電回路を構成する。
ホールド用キャパシタ４の充放電回路を構成する。すな
わち、入力信号VINのレベルがホールド電圧VHより大き
いとき（差電圧＋ΔＶのとき）、トランジスタ24が非導
通、トランジスタ22が導通してホールド用キャパシタ４
の充電回路を構成する。また、入力信号VINのレベルが
ホールド電圧VHより小さいとき（差電圧−ΔＶのと
き）、トランジスタ22が非導通、トランジスタ24が導通
してホールド用キャパシタ４の放電回路を構成する。
そして、トランジスタ22のベース・コレクタ間には、第
１の定電流源30が第１のスイッチ32を介して接続され、
また、トランジスタ24のベース・コレクタ間には、第２
の定電流源34が第２のスイッチ36を介して接続されてい
る。スイッチ32、36は、サンプリング信号SHによって開
閉が制御され、サンプリング時間TSHに、接点a1、b1側
から接点a2、b2側に閉じられる。スイッチ32の接点a1側
は接地され、また、スイッチ36の接点b1側には基準電圧
Vrefが電圧源によって加えられる。スイッチ32、36が接
点a2、b2側に導通するとき、トランジスタ22のベースに
定電流源30から基準電流として定電流Ｉが加えられ、ま
た、トランジスタ24のベースから基準電流としての定電
流Ｉが定電流源34に引き込まれる。
１の定電流源30が第１のスイッチ32を介して接続され、
また、トランジスタ24のベース・コレクタ間には、第２
の定電流源34が第２のスイッチ36を介して接続されてい
る。スイッチ32、36は、サンプリング信号SHによって開
閉が制御され、サンプリング時間TSHに、接点a1、b1側
から接点a2、b2側に閉じられる。スイッチ32の接点a1側
は接地され、また、スイッチ36の接点b1側には基準電圧
Vrefが電圧源によって加えられる。スイッチ32、36が接
点a2、b2側に導通するとき、トランジスタ22のベースに
定電流源30から基準電流として定電流Ｉが加えられ、ま
た、トランジスタ24のベースから基準電流としての定電
流Ｉが定電流源34に引き込まれる。
そこで、トランジスタ22は、その導通時、ホールド用キ
ャパシタ４に対して定電流源30からベースに流れる定電
流Ｉに応じた充電電流を流し、ホールド電圧VHが入力信
号VINのレベルに到達するまで、その充電電流を流し続
ける。また、トランジスタ24は、その導通時、ベースか
ら定電流源34に引き込まれる定電流Ｉに応じた放電電流
をホールド用キャパシタ４から引き込み、ホールド電圧
VHが入力信号VINのレベルに到達するまで、その放電電
流を流し続ける。
ャパシタ４に対して定電流源30からベースに流れる定電
流Ｉに応じた充電電流を流し、ホールド電圧VHが入力信
号VINのレベルに到達するまで、その充電電流を流し続
ける。また、トランジスタ24は、その導通時、ベースか
ら定電流源34に引き込まれる定電流Ｉに応じた放電電流
をホールド用キャパシタ４から引き込み、ホールド電圧
VHが入力信号VINのレベルに到達するまで、その放電電
流を流し続ける。
この結果、ホールド用キャパシタ４に入力信号VINをサ
ンプル・ホールドすることになり、このホールド用キャ
パシタ４の保持によって、出力端子14からサンプル・ホ
ールド出力電圧VOUTが取り出されるのである。
ンプル・ホールドすることになり、このホールド用キャ
パシタ４の保持によって、出力端子14からサンプル・ホ
ールド出力電圧VOUTが取り出されるのである。
次に、このサンプル・ホールド回路の動作を第２図に示
した動作波形を参照した説明する。
した動作波形を参照した説明する。
入力端子12に第２図のＡに示す入力信号VIN、入力端子1
6に第２図のＢに示すサンプリング信号SHが加えられた
場合、サンプリング信号SHのパルス幅がサンプリング時
間TSHとなる。
6に第２図のＢに示すサンプリング信号SHが加えられた
場合、サンプリング信号SHのパルス幅がサンプリング時
間TSHとなる。
そして、抵抗８、10からなる帰還回路のため、ダイオー
ド18、20の接続点Ｃには、第２図のＣに示すように、入
力信号VINに対応してサンプリング時間TSHでバイアス電
圧VBとなる差電圧±ΔＶが生じる。この差電圧±ΔＶの
値は、入力信号VIN、ホールド電圧VHおよび抵抗８、10
の抵抗値比率によって定まる。
ド18、20の接続点Ｃには、第２図のＣに示すように、入
力信号VINに対応してサンプリング時間TSHでバイアス電
圧VBとなる差電圧±ΔＶが生じる。この差電圧±ΔＶの
値は、入力信号VIN、ホールド電圧VHおよび抵抗８、10
の抵抗値比率によって定まる。
また、サンプリング信号SHによって、スイッチ32が接点
a1側から接点a2側に閉じ、同時に、スイッチ36が接点b1
側から接点b2側に閉じる。このようなサンプリング動作
に応じて、トランジスタ22のベース（Ｄ点）には、第２
図のＤに示すように、バイアス電圧VBを基準にして正方
向に立ち上がる電圧が発生し、また、トランジスタ24の
ベース（Ｅ点）には、第２図のＥに示すように、バイア
ス電圧VBを基準にして負方向に降下する電圧が発生す
る。また、抵抗26、28の中間接続点（Ｆ点）には、第２
図のＦに示すように、電源電圧VCCのトランジスタ22、2
4およびバイアス電圧VBが発生する。
a1側から接点a2側に閉じ、同時に、スイッチ36が接点b1
側から接点b2側に閉じる。このようなサンプリング動作
に応じて、トランジスタ22のベース（Ｄ点）には、第２
図のＤに示すように、バイアス電圧VBを基準にして正方
向に立ち上がる電圧が発生し、また、トランジスタ24の
ベース（Ｅ点）には、第２図のＥに示すように、バイア
ス電圧VBを基準にして負方向に降下する電圧が発生す
る。また、抵抗26、28の中間接続点（Ｆ点）には、第２
図のＦに示すように、電源電圧VCCのトランジスタ22、2
4およびバイアス電圧VBが発生する。
そして、サンプリング時間TSHにおいて、入力信号VINと
ホールド電圧VHとの差電圧±ΔＶに応じてトランジスタ
22、24の導通状態が制御される結果、ホールド電圧VHが
入力信号VINのレベルに到達するまでトランジスタ22、2
4を通じて充電状態または放電状態が維持される。
ホールド電圧VHとの差電圧±ΔＶに応じてトランジスタ
22、24の導通状態が制御される結果、ホールド電圧VHが
入力信号VINのレベルに到達するまでトランジスタ22、2
4を通じて充電状態または放電状態が維持される。
この結果、出力端子14には、第２図のＧに示すように、
サンプリング信号SHに対応して、入力信号VINがサンプ
ル・ホールドされ、入力信号VINとは逆位相関係 にあるサンプル・ホールド出力電圧VOUTが取り出される
のである。
サンプリング信号SHに対応して、入力信号VINがサンプ
ル・ホールドされ、入力信号VINとは逆位相関係 にあるサンプル・ホールド出力電圧VOUTが取り出される
のである。
したがって、このようなサンプル・ホールド回路では、
トランジスタ22、24およびダイオード18、20などからな
る回路が、第５図に示した従来のサンプル・ホールド回
路のスイッチ６とは異なり、バッファ回路を成してホー
ルド用キャパシタ４の充電または放電を定電流源30、34
の定電流Ｉを基準にしてトランジスタ22、24を通じて行
うので、ホールド用キャパシタ４の充放電時間の短縮化
を図ることができる。
トランジスタ22、24およびダイオード18、20などからな
る回路が、第５図に示した従来のサンプル・ホールド回
路のスイッチ６とは異なり、バッファ回路を成してホー
ルド用キャパシタ４の充電または放電を定電流源30、34
の定電流Ｉを基準にしてトランジスタ22、24を通じて行
うので、ホールド用キャパシタ４の充放電時間の短縮化
を図ることができる。
そして、トランジスタ22、24は、バイポーラトランジス
タを以て構成できるが、その場合、単に、２素子のトラ
ンジスタで構成できるので、回路構成が簡単であるとと
もに、サンプル・ホールド動作を高精度に行うことがで
きる。
タを以て構成できるが、その場合、単に、２素子のトラ
ンジスタで構成できるので、回路構成が簡単であるとと
もに、サンプル・ホールド動作を高精度に行うことがで
きる。
この発明のサンプル・ホールド回路において、他の実施
例としてたとえば、第３図に示すように、差動増幅器２
の負入力端子側に振動防止用インピーダンスとしてたと
えば、抵抗40を挿入すれば、回路のループゲインを調整
でき、リンギングを防止できる。
例としてたとえば、第３図に示すように、差動増幅器２
の負入力端子側に振動防止用インピーダンスとしてたと
えば、抵抗40を挿入すれば、回路のループゲインを調整
でき、リンギングを防止できる。
また、この発明のサンプル・ホールド回路では、第４図
に示すように、差動増幅器２がトランジスタ42、44、4
6、48、定電流源50および抵抗52、54を以て構成された
場合、この負入力端子側のトランジスタ42側にベース電
荷吸収防止回路３を設置してもよい。差動増幅器２の定
電流源50に定電流Ｉが流れると、トランジスタ42には、
その２分の１の定電流I/2が流れ、そのベース電流は、
その電流増幅率βで除算した値I/2βとなる。
に示すように、差動増幅器２がトランジスタ42、44、4
6、48、定電流源50および抵抗52、54を以て構成された
場合、この負入力端子側のトランジスタ42側にベース電
荷吸収防止回路３を設置してもよい。差動増幅器２の定
電流源50に定電流Ｉが流れると、トランジスタ42には、
その２分の１の定電流I/2が流れ、そのベース電流は、
その電流増幅率βで除算した値I/2βとなる。
そこで、ベース電荷吸収防止回路３では、トランジスタ
42と等価なトランジスタ420を設置して定電流源56を以
て定電流I/2を流し、そのときのベース電流I/2βを検出
し、この電流I/2βをトランジスタ58、60からなる第１
のカルントミラー回路61、トランジスタ62、64からなる
第２のカルントミラー回路65を通じてトランジスタ42の
ベースに流すことにより、トランジスタ42に流れるベー
ス電流I/2βを補償する。この結果、ホールド用キャパ
シタ４からトランジスタ42のベースにベース電流として
吸収される電荷を防止でき、より精度の高いサンプル・
ホールドを実現することができる。
42と等価なトランジスタ420を設置して定電流源56を以
て定電流I/2を流し、そのときのベース電流I/2βを検出
し、この電流I/2βをトランジスタ58、60からなる第１
のカルントミラー回路61、トランジスタ62、64からなる
第２のカルントミラー回路65を通じてトランジスタ42の
ベースに流すことにより、トランジスタ42に流れるベー
ス電流I/2βを補償する。この結果、ホールド用キャパ
シタ４からトランジスタ42のベースにベース電流として
吸収される電荷を防止でき、より精度の高いサンプル・
ホールドを実現することができる。
なお、各実施例の差動増幅器２は、演算増幅器など他の
増幅手段に置換しても同様の効果が期待できる。
増幅手段に置換しても同様の効果が期待できる。
この発明によれば、従来のスイッチに代えてバッファ構
成となるスイッチング回路を以て入力信号とホールド電
圧とを比較し、その比較に基づくホールド用キャパシタ
の充放電を行わせるので、充放電時間の短縮化ととも
に、バイポーラトランジスタを以て回路構成の簡略化を
図り、精度の高いサンプル・ホールドを行うことができ
る。
成となるスイッチング回路を以て入力信号とホールド電
圧とを比較し、その比較に基づくホールド用キャパシタ
の充放電を行わせるので、充放電時間の短縮化ととも
に、バイポーラトランジスタを以て回路構成の簡略化を
図り、精度の高いサンプル・ホールドを行うことができ
る。
第１図はこの発明のサンプル・ホールド回路の実施例を
示す回路図、第２図は第１図に示したサンプル・ホール
ド回路の各部の動作波形を示す図、第３図は第１図に示
したサンプル・ホールド回路の変形例を示す回路図、第
４図は差動増幅器におけるトランジスタのベース電荷吸
収防止回路を付加したサンプル・ホールド回路の具体的
な実施例を示す回路図、第５図は従来のサンプル・ホー
ルド回路を示す回路図である。 ２……差動増幅器 ４……ホールド用キャパシタ 18……第１のダイオード 20……第２のダイオード 22……第１のトランジスタ 24……第２のトランジスタ 30……第１の定電流源 32……第１のスイッチ 34……第２の定電流源 36……第２のスイッチ
示す回路図、第２図は第１図に示したサンプル・ホール
ド回路の各部の動作波形を示す図、第３図は第１図に示
したサンプル・ホールド回路の変形例を示す回路図、第
４図は差動増幅器におけるトランジスタのベース電荷吸
収防止回路を付加したサンプル・ホールド回路の具体的
な実施例を示す回路図、第５図は従来のサンプル・ホー
ルド回路を示す回路図である。 ２……差動増幅器 ４……ホールド用キャパシタ 18……第１のダイオード 20……第２のダイオード 22……第１のトランジスタ 24……第２のトランジスタ 30……第１の定電流源 32……第１のスイッチ 34……第２の定電流源 36……第２のスイッチ
Claims (1)
- 【請求項１】電源側に設置されて定電流を流し出す第１
の定電流源と、 接地側に設置されて定電流を引き込む第２の定電流源
と、 前記第１の定電流源に直列に接続されてサンプリングパ
ルスを受けて開閉する第１のスイッチと、 前記第２の定電流源に直列に接続されてサンプリングパ
ルスを受けて開閉する第２のスイッチと、 ベースに前記第１のスイッチを介して前記第１の定電流
源に接続されるとともに、逆方向を成す第１のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが電源に接続された第１のトランジスタ
と、 ベースに前記第２のスイッチを介して前記第２の定電流
源に接続されるとともに、順方向を成す第２のダイオー
ドを介してサンプル・ホールドすべき入力信号が加えら
れ、コレクタが接地された第２のトランジスタと、 この第２のトランジスタのエミッタと前記第１のトラン
ジスタのエミッタとの間に接続された直列回路を成す第
１及び第２の抵抗と、 これら第１及び第２の抵抗の中間接続点に得られる出力
信号を逆相入力側に受けるとともに、正相入力側に一定
の直流バイアス電圧が加えられ、出力側に前記入力信号
が加えられる差動増幅器と、 この差動増幅器の出力側と前記逆相入力側との間に接続
されて前記第１のトランジスタを通して充電回路、前記
第２のトランジスタを通して放電回路が形成され、ホー
ルド電圧と前記入力信号のレベルとの大小関係から充電
状態又は放電状態に置かれて前記サンプリングパルスに
同期して前記入力信号のレベルを保持するホールド用キ
ャパシタと、 を備えたことを特徴とするサンプル・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62238075A JPH071637B2 (ja) | 1987-09-22 | 1987-09-22 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62238075A JPH071637B2 (ja) | 1987-09-22 | 1987-09-22 | サンプル・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6479998A JPS6479998A (en) | 1989-03-24 |
| JPH071637B2 true JPH071637B2 (ja) | 1995-01-11 |
Family
ID=17024784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62238075A Expired - Lifetime JPH071637B2 (ja) | 1987-09-22 | 1987-09-22 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071637B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014168149A1 (ja) * | 2013-04-10 | 2014-10-16 | 日本電気硝子株式会社 | 保持部付ガラス基板、ガラス基板の熱処理方法、及びガラス基板支持ユニット |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031130B2 (ja) * | 1976-10-08 | 1985-07-20 | 日本電気株式会社 | サンプル・ホ−ルド回路 |
| JPS6072316A (ja) * | 1983-09-28 | 1985-04-24 | Matsushita Electric Ind Co Ltd | 標本化回路 |
| JPS6151698A (ja) * | 1984-08-20 | 1986-03-14 | Toshiba Corp | サンプルホ−ルド回路 |
-
1987
- 1987-09-22 JP JP62238075A patent/JPH071637B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014168149A1 (ja) * | 2013-04-10 | 2014-10-16 | 日本電気硝子株式会社 | 保持部付ガラス基板、ガラス基板の熱処理方法、及びガラス基板支持ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6479998A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
| US3064144A (en) | Bipolar integrator with diode bridge discharging circuit for periodic zero reset | |
| US4574233A (en) | High impedance current source | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| US4602172A (en) | High input impedance circuit | |
| US5736878A (en) | Low cost, high speed track and hold circuit | |
| JPH071637B2 (ja) | サンプル・ホールド回路 | |
| US4559457A (en) | Sampling circuit | |
| JPH06101237B2 (ja) | サンプル・ホールド回路 | |
| JPH0321927B2 (ja) | ||
| JP3077063B2 (ja) | 増幅／制限回路 | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| JPH0445199Y2 (ja) | ||
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2541003B2 (ja) | サンプルホ―ルド回路 | |
| JPH0562842B2 (ja) | ||
| JPH0793561B2 (ja) | トライステ−ト信号−バイナリ信号変換回路 | |
| CA1130873A (en) | Pulse signal amplifier | |
| JPH0632237B2 (ja) | サンプルホ−ルド回路 | |
| JP2706813B2 (ja) | トラックホールドアンプ | |
| JPS63228276A (ja) | 関数発生回路 | |
| JPH0721959B2 (ja) | サンプルホールド回路 | |
| US20160148706A1 (en) | Compact sample-and-hold device |