JPS63228276A - 関数発生回路 - Google Patents

関数発生回路

Info

Publication number
JPS63228276A
JPS63228276A JP6182287A JP6182287A JPS63228276A JP S63228276 A JPS63228276 A JP S63228276A JP 6182287 A JP6182287 A JP 6182287A JP 6182287 A JP6182287 A JP 6182287A JP S63228276 A JPS63228276 A JP S63228276A
Authority
JP
Japan
Prior art keywords
output
comparator
input
characteristic
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6182287A
Other languages
English (en)
Inventor
Norio Murakami
典生 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6182287A priority Critical patent/JPS63228276A/ja
Publication of JPS63228276A publication Critical patent/JPS63228276A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は電話回線の給電、受電特性を決定する0MO3
−LS Iで構成された関数発生回路に関するもので、
関数特性の変化点で起こる発振を防止するため、比較器
に入力する信号ルートを切替えるアナログスイッチを付
加して、特性変化点で起こる発振を防止するものである
〔産業上の利用分野〕
本発明は電話回線へ給電する場合または電話回線から受
電する場合の特性を決定する関数発生回路の構成に関す
るもので、関数発生回路は他の回路と同様に小型、低消
費電力が要求されるため、0MO3−LSI化し易い回
路が要求される。
電話回線に関数発生回路が適用される例を第3図に示す
。図に於いて、線路抵抗R8に接続された電話機11の
加入者が受話器をあげると、関数発生回路13からの出
力電圧により電流Iが線路側に供給される。この際線間
電圧VTRは検出回路12により検出されて入力電圧V
lが関数発生回路13に挿入され、出力特性■。が決定
されて電流源型増幅器14.15により線路側に送出さ
れる。この時の電圧電流特性VTR対Iは線路抵抗R8
により変化し、関数発生回路13により特性の傾きが決
定される。この関数発生回路13の特性の変化点におい
て従来発振が起こり易かったため、電話回線への給電用
または電話回線からの受電用として使用することが難し
いものであった。
〔従来の技術〕
従来の関数発生回路の回路図と電圧入出力の特性図を第
4図(a)、  (b)に示す。図に於いてVINは入
力電圧、■oL11は出力電圧で、4は演算増幅器(A
MP) 、5は比較器(COMP)、■はアナログスイ
ッチSW、 、 R1−R5は抵抗器である。図は入力
信号に応じて作動して増幅器の利得を変化させる手段の
一部として、従来のダイオードに変えてアナログスイッ
チを用いて、MO3技術で実現した関数発生回路である
即ち初期状態ではアナログスイッチSW、はオフ状態で
あり、増幅器4の利得はRz / R+で規定されるが
、入力電圧VINが低くなると比較器5の出力が“H”
からL”レベルになり、アナログスイッチSW、が導通
し、抵抗器R3とR4が増幅器に並列に接続され、増幅
器の利得が規定されて出力V。u7が得られる。この切
替点の上下で増幅度の異なる出力が得られ、折線近似の
関数を発生。
させることができる。
従来この比較器5の出力がHレベルからLレベルになる
時、電圧の僅かな変動で振動的になる可能性を生じるた
め、抵抗器R3をアナログスイ・7チSWI に直列に
接続し、抵抗器による電圧降下で電圧差を生じさせ、ア
ナログスインチS凱導通時の安定化を図ってきた。
〔発明が解決しようとする問題点〕
上記の如く、従来の関数発生回路では特性の変化点で起
こる振動防止のため直列抵抗R3を使用していたが、微
小な発振状態が残るため、電話回線への給電用または電
話回線からの受電用としては使用することが難しかった
即ち、第4図(b)のように入力電圧VINが−vlに
なった時、出力電圧V。LITがVTRtになり、入出
力電圧特性が○印の点で折線になり、この特性切替点で
拡大図のように発振状態を起こす。本発明は特性切替点
におけるこの様な振動防止のための回路を設けた0MO
3−LS I化可能な構成の関数発生回路である。
C問題を解決するための手段〕 第1図に本発明の関数発生回路の原理図を示す。
図において、増幅器4に並列に接続されたアナログスイ
ッチ1は、電圧切替回路7よりの出力レベルに応答して
、比較器5により作動させることができる。このアナロ
グスイッチ1の動作により、増幅器4の利得が発生させ
るべき関数の傾き切替時点における入出力特性にヒステ
リシス特性を持たせる手段として、電圧切替回路7に抵
抗器とアナログスイッチからなる回路を設け、入出力特
性の切替時点における振動を防止するものである。
〔作用〕
入力端子が低(なると出力電圧が高くなり、比較器5の
出力が反転して電圧切替回路7が作動し、比較器5の反
転入力の電位はさらに高い電位に切替わる。このため比
較器5の出力は安定する。この状態から入力電圧を上げ
ていくと、出力電圧が低くなり、比較器5の出力が反転
して電圧切替回路7が作動し、比較器5の反転入力の電
位は更に低い電位に切替わり、比較器5の出力レベルは
安定する。このように比較器5の入力を切替えるこおに
より、出力特性はヒステリシス特性を持ち、切替点にお
ける発振を防止することができる。
〔実施例〕 以下、本発明の一実施例を図面により説明する。
第2図(a)、  (b)は本発明の一実施例による関
数発生回路の回路図と電圧入出力の特性図を示す。
図において、電圧切替回路7が本発明により挿入された
ヒステリシス特性を持たせる手段で、アナログスイッチ
2 (S圓2)と3  (SW3)と、反転器6((N
V)及び抵抗器R411R4□、Rsからなる。
なおVEI:は−電源電圧(固定)を示す。
入力電圧VINがOから−■1に向っている時、COM
P5 (比較器)の出力は“H”レベルであり、SIL
 、SWz、 Sl’hはOFF、ON、OFFの状態
である。SWI、SWZ、S讐、はアナログスイッチF
ET(電界効果トランジスタ)であり、罪のa、b、c
接点はaが”L”のときはON状態になり、bとCが導
通状態になる。■、が−■、より小さくなるとCOM 
P 5の反転入力は接地電位より高くなるため、COM
P5の出力は“L″レベルなる。
この時SW、、SW2.S讐。はON、OFF、ONの
状態になり、COMP5の反転入力はA点よりさらに電
位の高いB点の電位になり、COMP5の出力は“L”
レベルに落ら着く。この状態からVINを−vIに上げ
ていくと、A点が接地電位になるが、COMP5の反転
入力であるB点は接地電位より高いためCOMP 5の
出力に変化は起こらない。
さらに■、を−V2まで上げていくと、B点が接地電位
になって、COMP5の出力が反転する。
このようにCOMP 5の入力を切替えることにより、
第2図(b)の入出力特性図に示すように入力電圧VI
Nが−v1になった時の出力電圧V。Uアの値v0.に
おける入出力特性切替点○印における波形が拡大図のよ
うにヒステリシス特性を持ち、従来のような振動を防止
することができる。
■、が−Vlより小さくなり切替点を過ぎると、AMP
 4は並列抵抗Rz // (R3+RaI+Ra□)
により増幅率が下がり、入出力特性はなだらかになり、
切替点からの折線型関数特性を実現できる。
〔発明の効果〕
CMO3−LSIにより構成される関数発生回路の入出
力特性の切替点における特性にヒステリシスを持たせる
ことにより、特性の変化点での発振を防止することがで
き、電話回線用装置にも容易に適用することができる。
【図面の簡単な説明】
第1図は本発明の関数発生回路の原理図で、第2図(a
)、  (b)は本発明の実施例による回路図及び入出
力電圧の特性図、第3図は本発明の電話回線への適用例
を示す図、第4図(a)、  (b)は従来例の関数発
生回路の回路図及び入出力電圧の特性図を示す。 図において、1,2.3はアナログスイッチSW、。 SWz 、 S匈、で、4は増幅器(AMP) 、5は
比較器(COMP) 、6は反転器(INV)を示し、
R1,RI R3,R4,R5,Rag、  R42は
抵抗器、”IN+VOLI7.VE!は夫々入力電圧、
出力電圧、−電源電圧(固定)を示す。尚IIは電話機
、12は検出器、13は関数発生回路、14.15は電
流源型増幅器を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)増幅器(4)と並列に設けられたアナログスイッ
    チ(1)と、該スイッチ(1)に対応して設けられ、前
    記増幅器(4)の出力レベルに応答して該スイッチ(1
    )を作動させる比較器(5)を有する関数発生回路にお
    いて、 前記増幅器(4)の利得が発生させるべき関数の傾き切
    替時点における入出力特性にヒステリシス特性を持たせ
    る手段を設けたことを特徴とする関数発生回路。
  2. (2)上記ヒステリシス特性を持たせる手段が、前記増
    幅器(4)とアナログスイッチ(1)との間に接続され
    た抵抗器を段階的に切替え作動するスイッチにより比較
    器(5)に入力する電圧切替回路(7)から成ることを
    特徴とする特許請求の範囲第1項に記載の関数発生回路
JP6182287A 1987-03-17 1987-03-17 関数発生回路 Pending JPS63228276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6182287A JPS63228276A (ja) 1987-03-17 1987-03-17 関数発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6182287A JPS63228276A (ja) 1987-03-17 1987-03-17 関数発生回路

Publications (1)

Publication Number Publication Date
JPS63228276A true JPS63228276A (ja) 1988-09-22

Family

ID=13182158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6182287A Pending JPS63228276A (ja) 1987-03-17 1987-03-17 関数発生回路

Country Status (1)

Country Link
JP (1) JPS63228276A (ja)

Similar Documents

Publication Publication Date Title
US5262733A (en) Pulse-width modulation amplifier
US20060071697A1 (en) Pwm generator
US6957278B1 (en) Reference -switch hysteresis for comparator applications
US6211730B1 (en) Pre-amplifier circuit
JPS63228276A (ja) 関数発生回路
JP3620766B2 (ja) 増幅器用電圧供給回路
JPH0712128B2 (ja) 増幅器
JP2840073B2 (ja) 直流定電流定電圧電源装置
JPH06112737A (ja) スルーレート増大回路
JP2554543B2 (ja) 電源回路
KR880013373A (ko) 샘플 홀드 회로
JPH071637B2 (ja) サンプル・ホールド回路
JP2723703B2 (ja) 演算回路
JP2900684B2 (ja) 定電圧発生回路
JPS62292081A (ja) イメ−ジセンサ信号続出回路
JPH0139014Y2 (ja)
SU1201820A1 (ru) Стабилизатор двухпол рного напр жени
SU1513579A1 (ru) Стабилизирующий источник электропитани
JP2591320B2 (ja) 半導体集積回路
JP2797519B2 (ja) 振幅比較回路
JPH05191286A (ja) アナログ・デジタル変換器の制御回路
JPS63304706A (ja) リミタ増幅回路
JPH0516765B2 (ja)
KR870006717A (ko) 뮤팅 회로를 내장한 소전력 증폭용 집적회로
JPH07302125A (ja) 電圧電流発生装置