JP3892256B2 - 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP3892256B2 JP3892256B2 JP2001250102A JP2001250102A JP3892256B2 JP 3892256 B2 JP3892256 B2 JP 3892256B2 JP 2001250102 A JP2001250102 A JP 2001250102A JP 2001250102 A JP2001250102 A JP 2001250102A JP 3892256 B2 JP3892256 B2 JP 3892256B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- differential
- negative
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディファレンシャル信号（差動信号）や一般信号のランダムパターン解析、スキュー解析、ジッタ解析、アイパターン解析等の信号解析に用いられる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体に関するものである。
【０００２】
近時では、ネットワーク機器やパーソナルコンピュータに代表される情報機器の高周波数化の発展が目覚ましく、メガヘルツ領域から新たにギガヘルツ領域に到達しつつある。これに伴って、プリント基板の配線パターンを伝送する高周波信号においても、様々なノイズの影響を考慮した波形解析が求められている。
【０００３】
【従来の技術】
集積回路などの回路設計者は、回路の設計にあたって回路動作が目的の仕様に適合するように、回路を構成する回路素子の選択や、回路素子の特性を左右するパラメータの値を選択している。
【０００４】
コンピュータ技術が発達した現在では、通常、回路設計に回路シミュレータを使用する。この回路シミュレータは、実際の回路を作成しなくても回路動作をコンピュータ上で模擬し、回路動作を設計者に示すものであり、１９７２年にカリフォルニア大学バークレー校で開発されたＳＰＩＣＥ２というソフトウェアにより動作するものが一般に知られている。
【０００５】
例えば、上述した回路シミュレータを用いた解析では、解析対象である回路を構成する各回路素子間の接続データおよびデバイスパラメータに基づいて、シミュレーションを実行し、各回路素子の所定の動作状態におけるノイズ量をそれぞれ予測し、その予測したノイズ量を表示出力または印刷出力する。
【０００６】
また、従来では、ランダムパターンの波形を擬似的に生成し、このランダムパターンを当該回路に伝送させた場合の反射特性を解析するというランダムパターン解析が行われている。このランダムパターンの波形は、図２６（ａ）に示したように、ネガティブ波形７０とポジティブ波形７１とからなるディファレンシャル波形である。
【０００７】
このディファレンシャル波形は、ノイズがネガティブ波形７０およびポジティブ波形７１の双方に重畳された場合であっても、ネガティブ波形７０とポジティブ波形７１との差分を採ることにより、ノイズをキャンセルできることから、耐ノイズ性が高い波形である。また、ディファレンシャル波形においては、ポジティブ波形７１が０Ｖの場合、ビット０と定義され、ポジティブ波形７１が３Ｖの場合、ビット１と定義される。
【０００８】
ここでいうランダムパターンとは、上記ビット１とビット０とがランダムに組み合わされたものであって、特定の組み合わせの場合に反射特性が悪化する可能性が高いものである。従って、故意にランダムパターンを当該回路に擬似的に伝送させることにより、反射特性の優劣を判定することができるのである。
【０００９】
従来の回路シミュレータでランダムパターンの波形を生成する場合には、図２６（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりタイミングをきめ細かく手動で設定する必要がある。
【００１０】
【発明が解決しようとする課題】
ところで、前述したように、従来の回路シミュレータは、１００ＭＨｚ程度までの波形解析に威力を発揮し、様々な設計者に絶大な支持を受けていた。ここで、近時、情報機器の高周波数化の発展が目覚ましく、メガヘルツ領域から新たにギガヘルツ領域に到達しつつあるため、プリント基板の配線パターンを伝送する高周波信号においても、様々なノイズの影響を考慮した波形解析が求められている。
【００１１】
しかしながら、従来の回路シミュレータでは、高周波のディファレンシャル信号（差動信号）や一般信号のスキュー解析、ジッタ解析、アイパターン解析等という信号解析に容易に対応できないという問題があった。
【００１２】
また、従来の回路シミュレータでは、図２６（ａ）および（ｂ）を参照して説明したように、ポジティブ波形７１およびネガティブ波形７０の立ち上がり、立ち下がりタイミングをきめ細かく手動で設定しなければならないため、非常に面倒でかつ時間がかかり、容易にランダムパターン解析を行うことができないという問題があった。
【００１３】
本発明は、上記に鑑みてなされたもので、高周波のディファレンシャル波形や一般信号波形のランダムパターン解析、スキュー解析、ジッタ解析、アイパターン解析等を容易に行うことができる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置であって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成手段と、前記波形生成手段によって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加手段と、前記スキュー付加手段によってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成手段とを備えたことを特徴とする。
【００１５】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置の信号波形シミュレーション方法であって、前記信号波形シミュレーション装置は、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップとを実行することを特徴とする。
【００１６】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムであって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップとをコンピュータに実行させることを特徴とする。
【００１７】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル 波形を生成するディファレンシャル波形生成ステップとをコンピュータに実行させるための信号波形シミュレーションプログラムを記録したことを特徴とする。
【００１８】
かかる発明によれば、信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成し、生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加し、それぞれ位相差が与えられたポジティブ波形およびネガティブ波形を信号解析シミュレーションモデルに入力し、信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成することとしたので、ポジティブ波形およびネガティブ波のそれぞれに対して所定の位相差であるスキューを付加することによって、実際の回路上で発生するスキューを模擬した信号波形シミュレーションを効率的に行うことができる。
【００１９】
また、本発明は、予め設定されたジッタ加算値に基づいて、前記ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせるジッタ解析手段と、前記ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段とをさらに備えたことを特徴とする。
【００２０】
本発明によれば、予め設定されたジッタ加算値に基づいて、ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせたうえで、ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成することとしたので、実際の回路上で発生するジッタを模擬したうえで、アイパターンを用いた信号波形シミュレーションを効率的に行うこととができる。
【００２１】
また、本発明は、前記アイパターン解析手段は、前記ディファレンシャル波形について、前記ポジティブ波形と前記ネガティブ波形との交点から前記ディファレンシャル波形の半波長の位置を基準位置とし、前記基準位置を中心とした１波長以上の分割幅で該ディファレンシャル波形を分割することを特徴とする。
【００２２】
本発明によれば、ディファレンシャル波形について、ポジティブ波形とネガティブ波形との交点からディファレンシャル波形の半波長の位置を基準位置とし、この基準位置を中心とした１波長以上の分割幅でディファレンシャル波形を分割することとしたので、アイパターン解析時におけるアイの位置を中央付近に固定することによって、アイパターン解析を効率的に行うことができる。
【００２３】
また、本発明は、予め設定された基準値に基づいて、前記アイパターン波形の良否判定を行う良否判定手段をさらに備えたことを特徴とする。
【００２４】
本発明によれば、予め設定された基準値に基づいて、アイパターン波形の良否判定を行うこととしたので、利用者の技術レベルの高低に依存しない画一的な良否判定によって、アイパターン解析を効率的に行うことができる。
【００２５】
また、本発明は、前記良否判定手段は、前記アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、前記アイパターン波形が前記基準アイパターンとの重複部分を有する場合に、前記アイパターン波形の良否を否と判定することを特徴とする。
【００２６】
本発明によれば、アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、アイパターン波形が基準アイパターンとの重複部分を有する場合に、アイパターン波形の良否を否と判定することとしたので、生成したアイパター ン波形と、予め用意した基準アイパターンとが重なるか否かでアイパターン波形の良否を判定することによって、アイパターン解析を効率的に行うことができる。
【００２７】
また、本発明は、前記ディファレンシャル波形生成手段は、前記ディファレンシャル波形を生成する場合に、前記信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することを特徴とする。
【００２８】
本発明によれば、ディファレンシャル波形を生成する場合に、信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することとしたので、たとえば、波形の初期部分のように、ポジティブ波形およびネガティブ波形が不安定な領域をディファレンシャル波形の生成対象から除外することによって、高精度な信号波形シミュレーションを行うことができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明にかかる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体の一実施の形態について詳細に説明する。
【００３０】
図１は、本発明にかかる一実施の形態の構成を示すブロック図である。この図には、例えば、高周波の回路設計に適用される信号波形シミュレーション装置の構成が図示されている。この信号波形シミュレーション装置は、設計すべき回路（例えば、プリント基板回路）を伝送する高周波信号に関するランダムパターン解析、アイパターン解析、ジッタ解析、スキュー解析等を実行する装置である。
【００３１】
図１において、入力部１は、設計すべき回路の配線データ、パラメータ、各種コマンド等を入力するためのものである。図２は、上記回路の一例としての信号伝送回路２０を示す図である。同図に示した信号伝送回路２０は、送受信回路３０と送受信回路５０との間でプリント配線４０（伝送路）を介して、双方向の信号伝送が可能な回路である。
【００３２】
プリント配線４０では、ドライバ３１から送信された送信信号ＤＳ1 とドライバ５１から送信された送信信号ＤＳ2 との重畳信号が伝送される。このプリント配線４０の特性インピーダンスは、Ｚ0 とされている。送受信回路３０において、ドライバ３１は、プリント配線４０を介して送信信号ＤＳ1 を送受信回路５０へ送信する回路である。
【００３３】
このドライバ３１の出力抵抗は、出力抵抗Ｒout1 とされている。補正回路３３は、送信信号ＤＳ1 を補正信号としてレシーバ３２へ出力する。レシーバ３２は、プリント配線４０からの上記重畳信号（送信信号ＤＳ1 ＋送信信号ＤＳ2 ）と、補正回路３３により生成された補正信号（送信信号ＤＳ1 ）との差分をとることにより、送信信号ＤＳ2 を受信信号ＤＲ2 として受信する。
【００３４】
送受信回路５０において、ドライバ５１は、プリント配線４０を介して送信信号ＤＳ2 を送受信回路３０へ送信する回路である。このドライバ５１の出力抵抗は、出力抵抗Ｒout2 とされている。補正回路５３は、送信信号ＤＳ2 を補正信号としてレシーバ５２へ出力する。レシーバ５２は、プリント配線４０からの重畳信号（送信信号ＤＳ1 ＋送信信号ＤＳ2 ）と、補正回路５３により生成された補正信号（送信信号ＤＳ2 ）との差分をとることにより、送信信号ＤＳ1 を受信信号ＤＲ1 として受信する。また、信号伝送回路２０においては、信号の反射を防止すべく、特性インピーダンスＺ0 と出力抵抗Ｒout1（出力抵抗Ｒout2 ）との整合を採る必要がある。
【００３５】
図１に戻り、制御部２は、各部を制御するものであり、主として信号解析のための制御を行う。この制御部２の動作の詳細については、後述する。記憶部３は、配線データ、パラメータ等を記憶する。配線モデル作成部４は、上記配線データに基づいて、信号解析用の配線モデルを作成する。
【００３６】
ランダムパターン解析部５は、ランダムパターン（図５参照）と呼ばれる０と１とのランダムな組み合わせからなるビット列の信号に基づいてランダムパターン解析を行う。アイパターン解析部６は、ランダムパターンを１データ幅（ＵＩ：Unit Interval）毎に重ねて、アイパターン（図１２（ａ）および（ｂ）参照）を生成し、このアイパターンの解析を行う。
【００３７】
ジッタ解析部７は、図１０（ａ）に示したネガティブ波形７０およびポジティブ波形７１からなるランダムパターン波形に擬似的にジッタ（図１０（ｂ）参照）を生じさせるというジッタ解析を行う。スキュー解析部８は、図７（ａ）および図８（ａ）に示したネガティブ波形７０とポジティブ波形７１との間にスキュー（位相差）を擬似的に生じさせるというスキュー解析を行う。判定部９は、ディファレンシャル波形、アイパターン等が所定の基準を満たしているか否かを判定する。表示部１０は、上述した一連の解析結果を表示するディスプレイである。バス１１は、装置各部を接続する。
【００３８】
つぎに、前述した一実施の形態の動作について、図３に示したフローチャートを参照しつつ説明する。同図に示したステップＳＡ１では、シミュレーション対象の回路に関する配線パターンの設計が行われ、この配線パターンに対応するパラメータが入力部１より入力される。ここで、入力部１からは、後述する各種判定に用いられるつぎのパラメータも入力される。
【００３９】
・ＶＩＤＭＸ：Magnitude differential Input Voltage（｜ＶＩＤ｜）のＭＡＸ（最大
値）（図６（ｃ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＶＩＤＭＮ：Magnitude differential Input Voltage（｜ＶＩＤ｜）のＭＩＮ（最小
値）（図６（ｃ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・｜ＶＩＤ｜＿ＷＤ：ディファレンシャル電圧振幅｜ＶＩＤ｜判定時間幅であり、ランダ
ムパターンの１データ幅（ＵＩ:Unit Interval）の何％の時間幅で
あるかを表す（図６（ｃ）参照）
単位：［％］小数点以下３桁まで指定可能
・ＶＩＣＭＸ：Common mode Input Voltage（ＶＩＣ：コモンモード電圧振幅）のＭＡＸ
（最大値）（図６（ａ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＶＩＣＭＮ：Common mode Input Voltage（ＶＩＣ）のＭＩＮ（最小値）（図６（ａ）
参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＥＹＥＸＡ：X-axis Eye Diagram Mask ＥＹＥＸＡのＭＩＮ（最小値）（図１３（ａ）
参照）
単位：［ｐｓ］整数指定
・ＥＹＥＸＢ：X-axis Eye Diagram Mask ＥＹＥＸＢのＭＩＮ（最小値）（図１３（ａ）
参照）
単位：［ｐｓ］整数指定
・ＥＹＥＹＡ：Ｙ-axis Eye Diagram Mask ＥＹＥＹＡのＭＩＮ（最小値）（図１３
（ａ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
【００４０】
そして、制御部２は、パラメータを記憶部３に格納するとともに、配線モデル作成部４を起動させる。ステップＳＡ２では、配線モデル作成部４は、上記パラメータに基づいて、配線パターンをモデル化する配線モデル化処理を実行する。ステップＳＡ３では、前述したランダムパターンを生成するための処理が実行される。具体的には、ユーザは、図４（ａ）に示したフォーマットのランダムパターン生成コマンド６０を入力する。このランダムパターン生成コマンド６０は、図４（ｄ）に示したランダムなビット列６３に対応する図５（ａ）に示したランダムパターン波形を生成するためのコマンドである。
【００４１】
ランダムパターン生成コマンド６０において、EYEBIT［Input Bit Pattern］は、ランダムパターン波形に対応するランダムビット（０と１とのランダムな組み合わせ）を設定するものである。一実施の形態では、ユーザが指定し易いように、［Input Bit Pattern］、図４（ｂ）に示したランダムビットパターンフォーマット６１が用意されている。
【００４２】
BITWIDTH［Bit-Width］は、図４（ｄ）に示したランダムなビット列６３における１ビット幅を設定するものである。EYEEVENT［Eye Pattern Event］は、EYEBIT［Input Bit Pattern］で設定されたビットパターンの繰り返し回数を設定するものである。図４（ｃ）には、ランダムパターン生成コマンド６２の設定例が図示されている。
【００４３】
そして、上記ランダムパターン生成コマンド６２が入力されると、ランダムパターン解析部５は、ステップＳＡ４では、図５（ａ）に示したポジティブ波形７１およびネガティブ波形７０からなるランダムパターン波形および図５（ｂ）に示したディファレンシャル波形７２を生成する。これらのランダムパターン波形およびディファレンシャル波形７２は、ランダムパターンビットに対応している。ディファレンシャル波形７２は、ポジティブ波形７１とネガティブ波形７０との差（ポジティブ波形７１−ネガティブ波形７０）をとった波形である。このランダムパターンの解析結果は、後述するステップＳＡ１１で表示部１０に表示される。
【００４４】
ステップＳＡ５では、制御部２は、入力部１よりスキュー解析コマンドが入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ７の判断を行う。一方、ステップＳＡ５の判断結果が「Ｙｅｓ」である場合、制御部２は、スキュー解析部８を起動させる。これにより、ステップＳＡ６では、スキュー解析部８は、図５（ａ）に示したランダムパターン波形においてポジティブ波形７１またはネガティブ波形７０をスキューさせるというスキュー解析処理を実行する。
【００４５】
ポジティブ波形７１をスキューさせる場合、ユーザは、図７（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりのタイミングを設定する。この場合、図７（ａ）に示したように、ポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）の位相が、ネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の位相より１００ｐｓ（Ｓｋｅｗ＿Ｍａｘ）遅れるように設定される。
【００４６】
一方、ネガティブ波形７０をスキューさせる場合、ユーザは、図８（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりのタイミングを設定する。この場合、図８（ａ）に示したように、ネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の位相が、ポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）の位相より１００ｐｓ（Ｓｋｅｗ＿Ｍａｘ）遅れるように設定される。このスキュー解析結果は、後述するステップＳＡ１１で表示部１０に表示される。
【００４７】
ステップＳＡ７では、制御部２は、入力部１よりジッタ加算コマンド（図９参照）が入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ９の判断を行う。一方、ステップＳＡ７の判断結果が「Ｙｅｓ」である場合、制御部２は、ジッタ解析部７を起動させる。これにより、ステップＳＡ８では、ジッタ解析部７は、図１０（ａ）および（ｂ）に示したランダムパターン波形においてポジティブ波形７１およびネガティブ波形７０にジッタを生じさせるというジッタ解析処理を実行する。
【００４８】
この場合、ユーザにより、図９（ａ）に示したジッタ加算コマンド８０が入力される。このジッタ加算コマンド８０において、ＡＤＤＪＩＴＴＥＲ［Ｊｉｔｔｅｒ＿Ｖａｌｕｅ］は、図１０（ａ）に示したネガティブ波形７０およびポジティブ波形７１に加算するジッタの値（ｐｓ）を指定するものであり、図１０（ｂ）に示したＪＶ（ジッタ加算値）に相当する。図９（ｂ）には、指定例としてのジッタ加算コマンド８１が図示されている。
【００４９】
そして、ジッタ解析部７は、ジッタ加算コマンド８０を実行することにより、図１０（ｂ）に示したように、ネガティブ波形７０およびポジティブ波形７１を同図左右方向にジッタ加算値ＪＶ（合計２ＪＶ）だけ振ることにより、ジッタを生じさせる。このジッタ解析結果は、後述するステップＳＡ１１で表示部１０に表示される。この場合、ジッタ解析部７は、図１０（ｂ）に示したようにジッタが生じている部分を明確にするため、太線９０も表示させる。
【００５０】
また、図１１（ａ）〜（ｃ）には、別の波形に関するジッタ解析処理の例が図示されている。この場合、ジッタ解析部７は、図１１（ａ）に示した波形１００を所定のジッタ加算値ＪＶだけ図１１（ｂ）に示したように左右方向に振る。波形１０１は、波形１００が同図左方向に最大振られた場合の波形であり、波形１０２は、波形１００が同図右方向に最大振られた場合の波形である。この場合、ジッタ解析部７は、図１１（ｃ）に示したようにジッタが生じている部分を明確にするため、同図太線で示した包らく線１０３も表示させる。
【００５１】
ステップＳＡ９では、制御部２は、入力部１よりアイパターン解析コマンドが入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ１０の処理を実行する。一方、ステップＳＡ９の判断結果が「Ｙｅｓ」である場合、制御部２は、判定部９を起動させる。これにより、判定部９は、ステップＳＡ１２〜ステップＳＡ１４までのアイパターンの良否判定処理を実行する。
【００５２】
ここでは、つぎの３つのケースについて良否判定される。
（ケース１）スキュー解析が行われていないランダムパターン波形に対するアイパターン
解析処理
（ケース２）図７（ａ）に示したようにポジティブ波形７１がネガティブ波形７０に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れたランダムパターン波形に対するアイパター
ン解析処理
（ケース３）図８（ａ）に示したようにネガティブ波形７０がポジティブ波形７１に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れたランダムパターン波形に対するアイパター
ン解析処理
【００５３】
さらに、アイパターンの良否判定では、上記（ケース１）〜（ケース３）のそれぞれのランダムパターン波形に対してジッタ解析処理が行われたケースも判定される。
【００５４】
ステップＳＡ１２では、アイパターン解析部６は、図１２（ａ）に示したように、波形を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割するという分割処理を実行する。ステップＳＡ１３では、アイパターン解析部６は、フレーム分割された波形を図１２（ｂ）および図１３（ｂ）に示したように重ね、アイパターン波形を表示部１０に表示させる。
【００５５】
図１２（ｂ）に示したアイパターン波形１１０は、図１２（ａ）に示したフレーム分割されたディファレンシャル波形７２を重ねたものである。図１３（ｂ）に示したアイパターン波形１３０は、図１２（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形７０およびポジティブ波形７１）を重ねたものである。
【００５６】
ステップＳＡ１４では、判定部９は、図１３（ｂ）および図１３（ｃ）に示したアイパターン波形１３０およびアイパターン波形１１０の良否を図１３（ａ）に示した基準アイパターン１２０に基づいて判定する。これらのアイパターン波形１３０およびアイパターン波形１１０は、目（内側部分）の面積が広い程、判定結果としては良いことになる。
【００５７】
具体的には、判定部９は、アイパターン波形１３０またはアイパターン波形１１０の目の部分が基準アイパターン１２０に少しでも入り込んでいる場合、判定結果を「否」とする。この場合、判定部９は、アイパターン波形１３０またはアイパターン波形１１０を構成するビットのうち、エラーとなったビットとその前後２ビットに対応する波形を表示させる。
【００５８】
一方、判定部９は、アイパターン波形１３０またはアイパターン波形１１０の目の部分が基準アイパターン１２０に入り込んでいない場合、判定結果を「良」とする。ステップＳＡ１１では、上述した解析結果が表示部１０に表示される。
【００５９】
一方、ステップＳＡ９の判断結果が「Ｎｏ」である場合、ステップＳＡ１０では、判定部９は、図５（ａ）に示したランダムパターン波形および図５（ｂ）に示したディファレンシャル波形７２の良否判定を行う。ここでは、つぎの３つのケースについて良否判定される。
（ケース１）スキュー解析が行われていない場合の良否判定
（ケース２）図７（ａ）に示したようにポジティブ波形７１がネガティブ波形７０に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れた場合の良否判定
（ケース３）図８（ａ）に示したようにネガティブ波形７０がポジティブ波形７１に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れた場合の良否判定
【００６０】
さらに、一実施の形態では、上記（ケース１）〜（ケース３）のそれぞれのランダムパターン波形に対してジッタ解析処理が行われたケースの良否判定も行われる。
【００６１】
具体的には、判定部９は、図５（ａ）に示した（（（ポジティブ波形７１の値）＋（ネガティブ波形７０の値））／２）の値（以下、ＶＩＣ（コモンモード電圧振幅）と称する）が、予め設定されたＶＩＣレンジ（ＶＩＣＭＮ〜ＶＩＣＭＸ）に入っているか否かを判定する。ＶＩＣがＶＩＣレンジに入っている場合には、良否判定結果が「良」とされ、ＶＩＣがＶＩＣレンジに入っていない場合には、良否判定結果が「否」とされる。
【００６２】
つぎに、判定部９は、図５（ｂ）に示したディファレンシャル電圧振幅｜ＶＩＤ｜（（ポジティブ波形７１の値）−（ネガティブ波形７０の値））が、図６（ｃ）に示した基準範囲７３、すなわち｜ＶＩＤ｜＿ＷＤ内の全てにおいてＶＩＤＭＮ〜ＶＩＤＭＸの間にあるか否かを判定する。｜ＶＩＤ｜が基準範囲７３内にある場合、良否判定結果が「良」とされ、｜ＶＩＤ｜が基準範囲７３内にない場合、良否判定結果が「否」とされる。
【００６３】
ステップＳＡ１１では、図６（ａ）および図６（ｂ）に示したランダムパターン波形およびディファレンシャル波形７２が表示部１０に表示されるとともに、ステップＳＡ１０の良否判定結果が表示される。
【００６４】
さて、上述した一実施の形態では、図４（ｃ）に示したランダムパターン生成コマンド６２により生成されるポジティブ波形７１およびネガティブ波形７０（図５（ａ）参照）からなるランダムパターン波形およびディファレンシャル波形７２（図５（ｂ）参照）に基づいて、アイパターンの良否についての判定を行う例について説明した。
【００６５】
すなわち、図４（ｃ）に示したランダムパターン生成コマンド６２の場合には、「１０１１０１１１００」（EYEBIT）というビットパターンが５００回（EYEEVENT）繰り返されたランダムパターン波形およびディファレンシャル波形が生成される。
【００６６】
ここで、図２に示したプリント配線４０（伝送路）に、例えば、カップリングコンデンサのキャパシタンス成分等が含まれている場合には、過渡現象として、図１４（ａ）および図１４（ｂ）に示したようにランダムパターン波形およびディファレンシャル波形において不安定領域が生じることがある。この不安定領域は、上述したビットパターンの繰り返し初期段階で生じることが多く、アイパターン判定に際して、悪影響を与える。
【００６７】
以下では、不安定領域がアイパターン判定に与える悪影響について説明する。図１４（ａ）には、繰り返し初期段階でのネガティブ波形１４０およびポジティブ波形１４１からなるランダムパターン波形が図示されている。ここでいう初期段階とは、繰り返し回数１〜３までの過渡期Ｔ（時刻ｔ０〜時刻ｔ１）をいう。なお、時刻ｔ１以降では、ランダムパターン波形が安定する。
【００６８】
従って、過渡期Ｔにおいては、「１０１１０１１１００」（繰り返し回数１）、「１０１１０１１１００」（繰り返し回数２）および「１０１１０１１１００」（繰り返し回数３）という都合３０ビット（１データ幅ＵＩ＿１〜ＵＩ＿ｎ）のビットパターンが存在する。
【００６９】
ここで、同図に示したランダムパターン波形は、図５（ａ）に示した安定領域におけるランダムパターン波形と比較して明らかなように、振幅が不安定であってかつ歪んでおり、アイパターン判定に適さない。
【００７０】
一方、図１４（ｂ）に示したディファレンシャル波形１４２は、図１４（ａ）に示したネガティブ波形１４０およびポジティブ波形１４１との差（ポジティブ波形１４１−ネガティブ波形１４０）をとった波形である。このディファレンシャル波形１４２も、ランダムパターン波形（図１４（ａ）参照）と同様にして、図５（ｂ）に示した安定領域におけるディファレンシャル波形と比較して明らかなように、振幅が不安定であってかつ歪んでおり、アイパターン判定に適さない。
【００７１】
ここで、アイパターン判定を行う場合、図３に示したステップＳＡ１２では、アイパターン解析部６は、ランダムパターン波形（図１４（ａ）参照）およびディファレンシャル波形（図１４（ｂ）参照）を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割するという分割処理を実行する。
【００７２】
ステップＳＡ１３では、アイパターン解析部６は、フレーム分割されたランダムパターン波形およびディファレンシャル波形を図１５（ａ）および図１５（ｂ）に示したように重ね、アイパターン波形１４３およびアイパターン波形１４４を表示部１０に表示させる。
【００７３】
図１５（ａ）に示したアイパターン波形１４３は、図１４（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形１４０およびポジティブ波形１４１）を重ねたものである。一方、図１５（ｂ）に示したアイパターン波形１４４は、図１４（ｂ）に示したフレーム分割されたディファレンシャル波形１４２を重ねたものである。
【００７４】
これらのアイパターン波形１４３およびアイパターン波形１４４では、目が潰れていることから、前述したような正確なアイパターンの良否判定を行うことができないのである。
【００７５】
そこで、一実施の形態では、ランダムパターン波形およびディファレンシャル波形のうち、不安定領域（過渡期Ｔ：図１４（ａ）および図１４（ｂ）参照）を判定対象、表示対象から除外する設定が行われる。
【００７６】
具体的には、図３に示したステップＳＡ３では、ユーザは、図１６（ａ）に示したフォーマットのランダムパターン生成コマンド１５０を入力する。このランダムパターン生成コマンド１５０は、ランダムなビット列にランダムパターン波形を生成するためのコマンドである。
【００７７】
ランダムパターン生成コマンド１５０において、EYEBIT［Input Bit Pattern］、BITWIDTH［Bit-Width］およびEYEEVENT［Eye Pattern Event］は、ランダムパターン生成コマンド６０（図４（ａ）参照）のEYEBIT［Input Bit Pattern］、BITWIDTH［Bit-Width］およびEYEEVENT［Eye Pattern Event］と同義である。
【００７８】
すなわち、ランダムパターン生成コマンド１５０のEYEBIT［Input Bit Pattern］は、ランダムパターン波形に対応するランダムビット（０と１とのランダムな組み合わせ）を設定するものである。一実施の形態では、ユーザが指定し易いように、［Input Bit Pattern］、図１６（ｂ）に示したランダムビットパターンフォーマット１５１が用意されている。
【００７９】
BITWIDTH［Bit-Width］は、ランダムなビット列における１ビット幅を設定するものである。EYEEVENT［Eye Pattern Event］は、EYEBIT［Input Bit Pattern］で設定されたビットパターンの繰り返し回数を設定するものである。
【００８０】
DUMMYEVENT［Dummy Event］は、ランダムパターン波形およびディファレンシャル波形を非表示としかつアイパターン判定を行わない期間を、ビットパターンの繰り返し回数で設定するものである。ただし、DUMMYEVENT［Dummy Event］で設定された期間において、内部処理としての波形解析は実行される。図１６（ｃ）には、ランダムパターン生成コマンド１５２の設定例が図示されている。
【００８１】
このランダムパターン生成コマンド１５２では、１ビット幅（BITWIDTH）が１２５０である「１０１１０１１１００」（EYEBIT）というビットパターンが１０３回（DUMMYEVENT+EYEEVENT）繰り返されたランダムパターン１５３（ランダムパターン波形およびディファレンシャル波形）が生成される。
【００８２】
このランダムパターン１５３においては、イベント数＝３（繰り返し回数１〜３）のランダムパターン（以下、ダミーイベントと称する）については、ランダムパターン波形およびディファレンシャル波形が表示部１０（図１参照）に表示されず、かつアイパターン判定が行われない。
【００８３】
一方、ダミーイベント以降のイベント数＝１００（繰り返し回数４〜１０３）のランダムパターンについては、ランダムパターン波形およびディファレンシャル波形が表示部１０に表示され、かつアイパターン判定が行われる。
【００８４】
ここで、上記ランダムパターン生成コマンド１５２が入力されると、図３に示したステップＳＡ４では、ランダムパターン解析部５は、ランダムパターン１５３（図１６（ｃ）参照）に対応するランダムパターン波形およびディファレンシャル波形を生成する。従って、ここで生成されたランダムパターン波形およびディファレンシャル波形は、不安定領域（繰り返し回数１〜３）と安定領域（繰り返し回数４〜１０３）とを備えている。
【００８５】
また、ランダムパターンの解析結果は、後述するステップＳＡ１１で表示部１０に表示される。ただし、表示部１０には、上記不安定領域（図１４（ａ）および図１４（ｂ）参照）を除く、安定領域（図１８（ａ）および図１８（ｂ）参照）のランダムパターン波形およびディファレンシャル波形が表示される。
【００８６】
図１８（ａ）には、繰り返し回数が４以降のネガティブ波形１６０およびポジティブ波形１６１からなるランダムパターン波形が図示されている。このランダムパターン波形は、図１４（ａ）に示した不安定領域におけるランダムパターン波形と比較して明らかなように、振幅が安定しており、かつ波形が整っている。
【００８７】
一方、図１８（ｂ）には、図１８（ａ）に示したネガティブ波形１６０およびポジティブ波形１６１との差（ポジティブ波形１６１−ネガティブ波形１６０）をとったディファレンシャル波形１６２が図示されている。このディファレンシャル波形１６２も、ランダムパターン波形（図１８（ａ）参照）と同様にして、振幅が安定しており、かつ波形が整っている。
【００８８】
ここで、アイパターン判定を行う場合、図３に示したステップＳＡ１２では、アイパターン解析部６は、ランダムパターン波形（図１８（ａ）参照）およびディファレンシャル波形（図１８（ｂ）参照）を１データ幅（ＵＩ＿ｎ＋１、・・・）でフレーム分割するという分割処理を実行する。
【００８９】
ステップＳＡ１３では、アイパターン解析部６は、フレーム分割された波形を図１９（ａ）および図１９（ｂ）に示したように重ね、アイパターン波形を表示部１０に表示させる。
【００９０】
図１９（ａ）に示したアイパターン波形１６３は、図１８（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形１６０およびポジティブ波形１６１）を重ねたものである。図１９（ｂ）に示したアイパターン波形１６４は、図１８（ｂ）に示したフレーム分割されたディファレンシャル波形１６２を重ねたものである。
【００９１】
これらのアイパターン波形１６３およびアイパターン波形１６４は、図１５（ａ）および図１５（ｂ）に示したアイパターン波形１４３およびアイパターン波形１４４と比較して明らかなように、目がはっきりしており、アイパターン判定が可能である。
【００９２】
ステップＳＡ１４では、判定部９は、前述したように、図１９（ａ）および図１９（ｂ）に示したアイパターン波形１６３およびアイパターン波形１６４の良否を図１３（ａ）に示した基準アイパターン１２０に基づいて判定する。以後、前述した動作が実行される。
【００９３】
なお、図１６（ａ）においてDUMMYEVENT＝０が設定された場合には、繰り返し回数１以降のすべてのビットパターンに対応するランダムパターン波形およびディファレンシャル波形についての表示およびアイパターン波形の判定が行われる。図１７には、DUMMYEVENT＝０に対応するランダムパターン生成コマンド１５４の設定例が図示されている。
【００９４】
このランダムパターン生成コマンド１５４では、１ビット幅（BITWIDTH）が１２５０である「１０１１０１１１００」（EYEBIT）というビットパターンが１００回（EYEEVENT）繰り返されたランダムパターン１５５（ランダムパターン波形およびディファレンシャル波形）が生成される。
【００９５】
このランダムパターン１５５においては、ダミーイベントが存在せず、イベント数＝１００（繰り返し回数１〜１００）のランダムパターンに対応するランダムパターン波形およびディファレンシャル波形が表示部１０に表示され、かつアイパターン判定が行われる。
【００９６】
また、上述した一実施の形態では、ステップＳＡ１２（図３参照）の分割処理で、図１２（ａ）に示したように、波形を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割する例について説明した。このフレーム分割における分割起点は、ネガティブ波形７０とポジティブ波形７１とのクロスポイントである。
【００９７】
ここで、図２に示したプリント配線４０（伝送路）の伝送路特性が悪化した場合には、ランダムパターン波形およびディファレンシャル波形に位相ズレや歪みが生じることがある。このような位相ズレや歪みが生じたランダムパターン波形およびディファレンシャル波形から生成されるアイパターン波形では、図２０（ａ）および図２０（ｂ）に示したように、目の位置が中心位置からずれたり、目が欠けたりするため、アイパターンの良否判定を行うことができなくなる。
【００９８】
図２０（ａ）に示したアイパターン波形１７０は、ランダムパターン波形に対応している。一方、図２０（ｂ）に示したアイパターン波形１７１は、ディファレンシャル波形に対応している。
【００９９】
このような問題が生じた場合には、一実施の形態では、図２１および図２２に示したように、フレーム分割の幅を１データ幅ＵＩよりも広く採ることにより、良否判定可能なアイパターン波形を生成する。
【０１００】
具体的には、図３に示したステップＳＡ１２では、アイパターン解析部６は、図２１に示したポジティブ波形１８０およびネガティブ波形１８１からなるランダムパターン波形と、ディファレンシャル波形１８２とを、１データ幅の２倍の分割幅（Ｆ１、Ｆ２、・・・、Ｆｎ）でフレーム分割するという分割処理を実行する。
【０１０１】
例えば、分割幅Ｆ２の場合、アイパターン解析部６は、分割起点Ｐａ（ポジティブ波形１８０とネガティブ波形１８１とのクロスポイント）を左へ１データ幅ＵＩ／２だけ移動させ、新分割起点Ｐａ'を設定する。この分割起点Ｐａは、図１２（ａ）における分割起点である。
【０１０２】
つぎに、アイパターン解析部６は、新分割起点Ｐａ'から、２倍の１データ幅ＵＩを有する分割幅Ｆ２を設定する。この設定では、この分割幅Ｆ２が、１ビット分のランダムパターン波形およびディファレンシャル波形１８２に対応する１データ幅ＵＩ＿２よりも広いため、位相ズレや歪みによるアイパターン波形への悪影が吸収される。なお、その他の分割幅Ｆ１、分割幅Ｆ３〜分割幅Ｆｎについても、上述した分割幅Ｆ２と同様に設定される。
【０１０３】
ステップＳＡ１３では、アイパターン解析部６は、分割幅Ｆ１〜Ｆｎでそれぞれフレーム分割された波形を重ね、図２３（ａ）および図２３（ｂ）に示したアイパターン波形１９３およびアイパターン波形１９４を表示部１０に表示させる。同図に示したアイパターン波形１９３およびアイパターン波形１９４は、２倍の１データ幅ＵＩ（２ＵＩ）の幅を有しており、そのうち１データ幅ＵＩの部分が目がはっきりしており、アイパターンの良否判定が可能な波形である。以後、前述した動作と同様にして、アイパターンの良否判定が行われる。
【０１０４】
なお、一実施の形態では、図２２に示したように、図３に示したステップＳＡ１２で、図２２に示したネガティブ波形１９０およびポジティブ波形１９１からなるランダムパターン波形の左側部分と、ディファレンシャル波形１９２の左側部分とを、上述した分割手法に基づいて、１データ幅の２倍の分割幅（Ｆ１、Ｆ２、・・・、Ｆｎ）でフレーム分割してもよい。
【０１０５】
例えば、同図に示した分割幅Ｆ６の場合、アイパターン解析部６は、分割起点Ｐｂ（ネガティブ波形１９０とネガティブ波形１９１とのクロスポイント）を左へ１データ幅ＵＩ／２だけ移動させ、新分割起点Ｐｂ'を設定する。
【０１０６】
つぎに、アイパターン解析部６は、新分割起点Ｐｂ'から、２倍の１データ幅ＵＩを有する分割幅Ｆ６を設定する。この設定では、この分割幅Ｆ６が、１ビット分のランダムパターン波形およびディファレンシャル波形１９２に対応する１データ幅ＵＩ＿６よりも広いため、位相ズレや歪みによるアイパターン波形への悪影が吸収される。なお、その他の分割幅Ｆ１〜Ｆ５、分割幅Ｆｎについても、上述した分割幅Ｆ６と同様に設定される。
【０１０７】
ステップＳＡ１３では、アイパターン解析部６は、分割幅Ｆ１〜Ｆｎでそれぞれフレーム分割された波形を重ね、図２３に示したアイパターン波形１９３およびアイパターン波形１９４を表示部１０に表示させる。この場合のアイパターン波形も、目がはっきりしており、アイパターンの良否判定が可能な波形である。以後、前述した動作と同様にして、アイパターンの良否判定が行われる。
【０１０８】
ここで、図１８（ａ）および図１８（ｂ）に示したランダムパターン波形およびディファレンシャル波形１６２に対して、図２１および図２３における分割処理を適用した場合にも、図２４に示したアイパターン波形１９５およびアイパターン波形１９６が生成される。同図に示したアイパターン波形１９５およびアイパターン波形１９６も、２倍の１データ幅ＵＩ（２ＵＩ）の幅を有しており、そのうち１データ幅ＵＩの部分が目がはっきりしており、アイパターンの良否判定が可能な波形である。
【０１０９】
なお、一実施の形態においては、ランダムパターン波形、ディファレンシャル波形のいずれか一方に対応するアイパターン波形を選択的に良否判定するようにしてもよい。
【０１１０】
以上説明したように、一実施の形態によれば、高周波回路に関するパラメータ（設計情報）に基づいて、配線モデルを生成し、ランダムパターン波形のビット情報を含むコマンドに基づいて、配線モデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成した後、予め設定されるスキュー幅（Ｓｋｅｗ＿ＭＡＸ）に基づいて、ランダムパターン波形またはディファレンシャル波形をスキューさせるようにしたので、高周波のディファレンシャル波形や一般信号波形のランダムパターン解析、スキュー解析を容易に行うことができる。
【０１１１】
また、一実施の形態によれば、予め設定されるジッタ加算値（ＪＶ）に基づいて、ランダムパターン波形にジッタを生じさせ、ランダムパターン波形またはディファレンシャル波形をフレーム分割したものを重ねることにより、アイパターン波形を生成するようにしたので、高周波のディファレンシャル波形や一般信号波形のジッタ解析、アイパターン解析を容易に行うことができる。
【０１１２】
また、一実施の形態によれば、ステップＳＡ１０、ステップＳＡ１４で説明したように、予め設定された基準値に基づいて、ディファレンシャル波形またはアイパターン波形の良否判定を行うようにしたので、高周波回路設計に良否判定結果を即時にフィードバックすることができる。
【０１１３】
また、一実施の形態によれば、高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成し、ランダムパターン波形のビット情報を含むコマンドに基づいて、信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成し、ランダムパターン波形またはディファレンシャル波形の解析に際して、図１６（ｃ）に示したDUMMYEVENTで、解析対象から除外する範囲（例えば、解析に悪影響を与える範囲）を設定するようにしたので、解析精度を高めることができる。
【０１１４】
また、一実施の形態によれば、DUMMYEVENTで設定された範囲外（例えば、アイパターンの良否判定が可能な範囲）を対象として、予め設定された基準値に基づいて、ランダムパターン波形またはディファレンシャル波形に対応するアイパターン波形の良否判定を行うようにしたので、アイパターンの良否判定の精度を高めることができる。
【０１１５】
また、一実施の形態によれば、図２１および図２２を参照して説明したように、ランダムパターン波形またはディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅ＵＩ以上の分割幅（２倍の１データ幅ＵＩ）でフレーム分割したものを重ねることにより、アイパターン波形を生成するようにしたので、位相ズレや歪み等の影響を低減し、良否判定可能なアイパターン波形を得ることができ、良否判定精度を高めることができる。
【０１１６】
以上本発明にかかる一実施の形態について図面を参照して詳述してきたが、具体的な構成例はこの一実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。たとえば、前述した一実施の形態においては、図１に示した信号波形シミュレーション装置の機能を実現するための信号波形シミュレーションプログラムを図２５に示したコンピュータ読み取り可能な記録媒体３００に記録して、この記録媒体３００に記録された信号波形シミュレーションプログラムを同図に示したコンピュータ２００に読み込ませ、実行することにより信号波形シミュレーション装置の機能を実現するようにしてもよい。
【０１１７】
図２５に示したコンピュータ２００は、上記信号波形シミュレーションプログラムを実行するＣＰＵ２０１と、キーボード、マウス等の入力装置２０２と、各種データを記憶するＲＯＭ（Read Only Memory）２０３と、演算パラメータ等を記憶するＲＡＭ（Random Access Memory）２０４と、記録媒体３００から信号波形シミュレーションプログラムを読み取る読取装置２０５と、ディスプレイ、プリンタ等の出力装置２０６と、装置各部を接続するバスＢＵとから構成されている。
【０１１８】
ＣＰＵ２０１は、読取装置２０５を経由して記録媒体３００に記録されている信号波形シミュレーションプログラムを読み込んだ後、信号波形シミュレーションプログラムを実行することにより、前述した信号波形シミュレーション装置の機能を実現する。なお、記録媒体３００には、光ディスク、フロッピーディスク、ハードディスク等の可搬型の記録媒体が含まれることはもとより、ネットワークのようにデータを一時的に記録保持するような伝送媒体も含まれる。
【０１１９】
また、上述した一実施の形態では、ディファレンシャル波形の場合について説明したが、これに限られることなく、一般信号波形の解析にも適用可能である。
【０１２０】
（付記１）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記２）予め設定されるジッタ加算値に基づいて、前記ランダムパターン波形にジッタを生じさせるジッタ解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形をフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段とを備えたことを特徴とする付記１に記載の信号波形シミュレーション装置。
（付記３）予め設定された基準値に基づいて、前記ディファレンシャル波形または前記アイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記２に記載の信号波形シミュレーション装置。
（付記４）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成工程と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析工程と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析工程と、
を含むことを特徴とする信号波形シミュレーション方法。
（付記５）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成させるモデル生成工程と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析させるランダムパターン解析工程と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析工程と、
をコンピュータに実行させるための信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体。
（付記６）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記７）前記設定手段により設定された範囲外を対象として、予め設定された基準値に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形に対応するアイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記６に記載の信号波形シミュレーション装置。
（付記８）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅以上の分割幅でフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記９）前記アイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記８に記載の信号波形シミュレーション装置。
（付記１０）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析手段、
として機能させるための信号波形シミュレーションプログラム。
（付記１１）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段、
として機能させるための信号波形シミュレーションプログラム。
（付記１２）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段、
前記ランダムパターン波形または前記ディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅以上の分割幅でフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段、
として機能させるための信号波形シミュレーションプログラム。
【０１２１】
【発明の効果】
以上説明したように、本発明によれば、信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成し、生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加し、それぞれ位相差が与えられたポジティブ波形およびネガティブ波形を信号解析シミュレーションモデルに入力し、信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成することとしたので、ポジティブ波形およびネガティブ波のそれぞれに対して所定の位相差であるスキューを付加することによって、実際の回路上で発生するスキューを模擬した信号波形シミュレーションを効率的に行うことができるという効果を奏する。
【０１２２】
また、本発明によれば、予め設定されたジッタ加算値に基づいて、ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせたうえで、ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成することとしたので、実際の回路上で発生するジッタを模擬したうえで、アイパターンを用いた信号波形シミュレーションを効率的に行うこととができるという効果を奏する。
【０１２３】
また、本発明によれば、ディファレンシャル波形について、ポジティブ波形とネガティブ波形との交点からディファレンシャル波形の半波長の位置を基準位置とし、この基準位置を中心とした１波長以上の分割幅でディファレンシャル波形を分割することとしたので、アイパターン解析時におけるアイの位置を中央付近に固定することによって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２４】
また、本発明によれば、予め設定された基準値に基づいて、アイパターン波形の良否判定を行うこととしたので、利用者の技術レベルの高低に依存しない画一的な良否判定によって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２５】
また、本発明によれば、アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、アイパターン波形が基準アイパターンとの重複部分を有する場合に、アイパターン波形の良否を否と判定することとしたので、生成したアイパターン波形と、予め用意した基準アイパターンとが重なるか否かでアイパターン波形の良否を判定することによって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２６】
また、本発明によれば、ディファレンシャル波形を生成する場合に、信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することとしたので、たとえば、波形の初期部分のように、ポジティブ波形およびネガティブ波形が不安定な領域をディファレンシャル波形の生成対象から除外することによって、高精度な信号波形シミュレーションを行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明にかかる一実施の形態の構成を示すブロック図である。
【図２】 同一実施の形態における信号伝送回路２０を示す図である。
【図３】 同一実施の形態の動作を説明するフローチャートである。
【図４】 同一実施の形態におけるランダムパターンの生成方法を説明する図である。
【図５】 同一実施の形態におけるランダムパターン波形を示す図である。
【図６】 同一実施の形態におけるランダムパターン波形を示す図である。
【図７】 同一実施の形態におけるスキュー解析を説明する図である。
【図８】 同一実施の形態におけるスキュー解析を説明する図である。
【図９】 同一実施の形態におけるジッタ解析時のコマンドを説明する図である。
【図１０】 同一実施の形態におけるジッタ解析を説明する図である。
【図１１】 同一実施の形態におけるジッタ解析を説明する図である。
【図１２】 同一実施の形態におけるアイパターン解析を説明する図である。
【図１３】 同一実施の形態におけるアイパターン解析を説明する図である。
【図１４】 同一実施の形態におけるランダムパターン波形の不安定領域を示す図である。
【図１５】 図１４に示したランダムパターン波形に対応するアイパターン波形を示す図である。
【図１６】 同一実施の形態におけるランダムパターン波形の別の生成方法を説明する図である。
【図１７】 図１６（ａ）においてDUMMYEVENT=0が設定された場合を説明する図である。
【図１８】 同一実施の形態におけるランダムパターン波形の安定領域を示す図である。
【図１９】 図１８に示したランダムパターン波形に対応するアイパターン波形を示す図である。
【図２０】 図５に示したランダムパターン波形が歪んだ場合のアイパターン波形を示す図である。
【図２１】 同一実施の形態における分割処理を説明する図である。
【図２２】 同一実施の形態における分割処理を説明する図である。
【図２３】 図２１および図２２における分割処理で生成されるアイパターン波形を示す図である。
【図２４】 図２１および図２２における分割処理を図１８に示したランダムパターン波形に適用した場合のアイパターン波形を示す図である。
【図２５】 同一実施の形態の変形例を示すブロック図である。
【図２６】 従来のランダムパターン波形の生成方法を説明する図である。
【符号の説明】
２ 制御部
４ 配線モデル作成部
５ ランダムパターン解析部
６ アイパターン解析部
７ ジッタ解析部
８ スキュー解析部
９ 判定部
２００ コンピュータ
２０１ ＣＰＵ
３００ 記録媒体
【発明の属する技術分野】
本発明は、ディファレンシャル信号（差動信号）や一般信号のランダムパターン解析、スキュー解析、ジッタ解析、アイパターン解析等の信号解析に用いられる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体に関するものである。
【０００２】
近時では、ネットワーク機器やパーソナルコンピュータに代表される情報機器の高周波数化の発展が目覚ましく、メガヘルツ領域から新たにギガヘルツ領域に到達しつつある。これに伴って、プリント基板の配線パターンを伝送する高周波信号においても、様々なノイズの影響を考慮した波形解析が求められている。
【０００３】
【従来の技術】
集積回路などの回路設計者は、回路の設計にあたって回路動作が目的の仕様に適合するように、回路を構成する回路素子の選択や、回路素子の特性を左右するパラメータの値を選択している。
【０００４】
コンピュータ技術が発達した現在では、通常、回路設計に回路シミュレータを使用する。この回路シミュレータは、実際の回路を作成しなくても回路動作をコンピュータ上で模擬し、回路動作を設計者に示すものであり、１９７２年にカリフォルニア大学バークレー校で開発されたＳＰＩＣＥ２というソフトウェアにより動作するものが一般に知られている。
【０００５】
例えば、上述した回路シミュレータを用いた解析では、解析対象である回路を構成する各回路素子間の接続データおよびデバイスパラメータに基づいて、シミュレーションを実行し、各回路素子の所定の動作状態におけるノイズ量をそれぞれ予測し、その予測したノイズ量を表示出力または印刷出力する。
【０００６】
また、従来では、ランダムパターンの波形を擬似的に生成し、このランダムパターンを当該回路に伝送させた場合の反射特性を解析するというランダムパターン解析が行われている。このランダムパターンの波形は、図２６（ａ）に示したように、ネガティブ波形７０とポジティブ波形７１とからなるディファレンシャル波形である。
【０００７】
このディファレンシャル波形は、ノイズがネガティブ波形７０およびポジティブ波形７１の双方に重畳された場合であっても、ネガティブ波形７０とポジティブ波形７１との差分を採ることにより、ノイズをキャンセルできることから、耐ノイズ性が高い波形である。また、ディファレンシャル波形においては、ポジティブ波形７１が０Ｖの場合、ビット０と定義され、ポジティブ波形７１が３Ｖの場合、ビット１と定義される。
【０００８】
ここでいうランダムパターンとは、上記ビット１とビット０とがランダムに組み合わされたものであって、特定の組み合わせの場合に反射特性が悪化する可能性が高いものである。従って、故意にランダムパターンを当該回路に擬似的に伝送させることにより、反射特性の優劣を判定することができるのである。
【０００９】
従来の回路シミュレータでランダムパターンの波形を生成する場合には、図２６（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりタイミングをきめ細かく手動で設定する必要がある。
【００１０】
【発明が解決しようとする課題】
ところで、前述したように、従来の回路シミュレータは、１００ＭＨｚ程度までの波形解析に威力を発揮し、様々な設計者に絶大な支持を受けていた。ここで、近時、情報機器の高周波数化の発展が目覚ましく、メガヘルツ領域から新たにギガヘルツ領域に到達しつつあるため、プリント基板の配線パターンを伝送する高周波信号においても、様々なノイズの影響を考慮した波形解析が求められている。
【００１１】
しかしながら、従来の回路シミュレータでは、高周波のディファレンシャル信号（差動信号）や一般信号のスキュー解析、ジッタ解析、アイパターン解析等という信号解析に容易に対応できないという問題があった。
【００１２】
また、従来の回路シミュレータでは、図２６（ａ）および（ｂ）を参照して説明したように、ポジティブ波形７１およびネガティブ波形７０の立ち上がり、立ち下がりタイミングをきめ細かく手動で設定しなければならないため、非常に面倒でかつ時間がかかり、容易にランダムパターン解析を行うことができないという問題があった。
【００１３】
本発明は、上記に鑑みてなされたもので、高周波のディファレンシャル波形や一般信号波形のランダムパターン解析、スキュー解析、ジッタ解析、アイパターン解析等を容易に行うことができる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置であって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成手段と、前記波形生成手段によって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加手段と、前記スキュー付加手段によってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成手段とを備えたことを特徴とする。
【００１５】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置の信号波形シミュレーション方法であって、前記信号波形シミュレーション装置は、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップとを実行することを特徴とする。
【００１６】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムであって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップとをコンピュータに実行させることを特徴とする。
【００１７】
また、本発明は、回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル 波形を生成するディファレンシャル波形生成ステップとをコンピュータに実行させるための信号波形シミュレーションプログラムを記録したことを特徴とする。
【００１８】
かかる発明によれば、信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成し、生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加し、それぞれ位相差が与えられたポジティブ波形およびネガティブ波形を信号解析シミュレーションモデルに入力し、信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成することとしたので、ポジティブ波形およびネガティブ波のそれぞれに対して所定の位相差であるスキューを付加することによって、実際の回路上で発生するスキューを模擬した信号波形シミュレーションを効率的に行うことができる。
【００１９】
また、本発明は、予め設定されたジッタ加算値に基づいて、前記ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせるジッタ解析手段と、前記ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段とをさらに備えたことを特徴とする。
【００２０】
本発明によれば、予め設定されたジッタ加算値に基づいて、ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせたうえで、ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成することとしたので、実際の回路上で発生するジッタを模擬したうえで、アイパターンを用いた信号波形シミュレーションを効率的に行うこととができる。
【００２１】
また、本発明は、前記アイパターン解析手段は、前記ディファレンシャル波形について、前記ポジティブ波形と前記ネガティブ波形との交点から前記ディファレンシャル波形の半波長の位置を基準位置とし、前記基準位置を中心とした１波長以上の分割幅で該ディファレンシャル波形を分割することを特徴とする。
【００２２】
本発明によれば、ディファレンシャル波形について、ポジティブ波形とネガティブ波形との交点からディファレンシャル波形の半波長の位置を基準位置とし、この基準位置を中心とした１波長以上の分割幅でディファレンシャル波形を分割することとしたので、アイパターン解析時におけるアイの位置を中央付近に固定することによって、アイパターン解析を効率的に行うことができる。
【００２３】
また、本発明は、予め設定された基準値に基づいて、前記アイパターン波形の良否判定を行う良否判定手段をさらに備えたことを特徴とする。
【００２４】
本発明によれば、予め設定された基準値に基づいて、アイパターン波形の良否判定を行うこととしたので、利用者の技術レベルの高低に依存しない画一的な良否判定によって、アイパターン解析を効率的に行うことができる。
【００２５】
また、本発明は、前記良否判定手段は、前記アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、前記アイパターン波形が前記基準アイパターンとの重複部分を有する場合に、前記アイパターン波形の良否を否と判定することを特徴とする。
【００２６】
本発明によれば、アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、アイパターン波形が基準アイパターンとの重複部分を有する場合に、アイパターン波形の良否を否と判定することとしたので、生成したアイパター ン波形と、予め用意した基準アイパターンとが重なるか否かでアイパターン波形の良否を判定することによって、アイパターン解析を効率的に行うことができる。
【００２７】
また、本発明は、前記ディファレンシャル波形生成手段は、前記ディファレンシャル波形を生成する場合に、前記信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することを特徴とする。
【００２８】
本発明によれば、ディファレンシャル波形を生成する場合に、信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することとしたので、たとえば、波形の初期部分のように、ポジティブ波形およびネガティブ波形が不安定な領域をディファレンシャル波形の生成対象から除外することによって、高精度な信号波形シミュレーションを行うことができる。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明にかかる信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体の一実施の形態について詳細に説明する。
【００３０】
図１は、本発明にかかる一実施の形態の構成を示すブロック図である。この図には、例えば、高周波の回路設計に適用される信号波形シミュレーション装置の構成が図示されている。この信号波形シミュレーション装置は、設計すべき回路（例えば、プリント基板回路）を伝送する高周波信号に関するランダムパターン解析、アイパターン解析、ジッタ解析、スキュー解析等を実行する装置である。
【００３１】
図１において、入力部１は、設計すべき回路の配線データ、パラメータ、各種コマンド等を入力するためのものである。図２は、上記回路の一例としての信号伝送回路２０を示す図である。同図に示した信号伝送回路２０は、送受信回路３０と送受信回路５０との間でプリント配線４０（伝送路）を介して、双方向の信号伝送が可能な回路である。
【００３２】
プリント配線４０では、ドライバ３１から送信された送信信号ＤＳ1 とドライバ５１から送信された送信信号ＤＳ2 との重畳信号が伝送される。このプリント配線４０の特性インピーダンスは、Ｚ0 とされている。送受信回路３０において、ドライバ３１は、プリント配線４０を介して送信信号ＤＳ1 を送受信回路５０へ送信する回路である。
【００３３】
このドライバ３１の出力抵抗は、出力抵抗Ｒout1 とされている。補正回路３３は、送信信号ＤＳ1 を補正信号としてレシーバ３２へ出力する。レシーバ３２は、プリント配線４０からの上記重畳信号（送信信号ＤＳ1 ＋送信信号ＤＳ2 ）と、補正回路３３により生成された補正信号（送信信号ＤＳ1 ）との差分をとることにより、送信信号ＤＳ2 を受信信号ＤＲ2 として受信する。
【００３４】
送受信回路５０において、ドライバ５１は、プリント配線４０を介して送信信号ＤＳ2 を送受信回路３０へ送信する回路である。このドライバ５１の出力抵抗は、出力抵抗Ｒout2 とされている。補正回路５３は、送信信号ＤＳ2 を補正信号としてレシーバ５２へ出力する。レシーバ５２は、プリント配線４０からの重畳信号（送信信号ＤＳ1 ＋送信信号ＤＳ2 ）と、補正回路５３により生成された補正信号（送信信号ＤＳ2 ）との差分をとることにより、送信信号ＤＳ1 を受信信号ＤＲ1 として受信する。また、信号伝送回路２０においては、信号の反射を防止すべく、特性インピーダンスＺ0 と出力抵抗Ｒout1（出力抵抗Ｒout2 ）との整合を採る必要がある。
【００３５】
図１に戻り、制御部２は、各部を制御するものであり、主として信号解析のための制御を行う。この制御部２の動作の詳細については、後述する。記憶部３は、配線データ、パラメータ等を記憶する。配線モデル作成部４は、上記配線データに基づいて、信号解析用の配線モデルを作成する。
【００３６】
ランダムパターン解析部５は、ランダムパターン（図５参照）と呼ばれる０と１とのランダムな組み合わせからなるビット列の信号に基づいてランダムパターン解析を行う。アイパターン解析部６は、ランダムパターンを１データ幅（ＵＩ：Unit Interval）毎に重ねて、アイパターン（図１２（ａ）および（ｂ）参照）を生成し、このアイパターンの解析を行う。
【００３７】
ジッタ解析部７は、図１０（ａ）に示したネガティブ波形７０およびポジティブ波形７１からなるランダムパターン波形に擬似的にジッタ（図１０（ｂ）参照）を生じさせるというジッタ解析を行う。スキュー解析部８は、図７（ａ）および図８（ａ）に示したネガティブ波形７０とポジティブ波形７１との間にスキュー（位相差）を擬似的に生じさせるというスキュー解析を行う。判定部９は、ディファレンシャル波形、アイパターン等が所定の基準を満たしているか否かを判定する。表示部１０は、上述した一連の解析結果を表示するディスプレイである。バス１１は、装置各部を接続する。
【００３８】
つぎに、前述した一実施の形態の動作について、図３に示したフローチャートを参照しつつ説明する。同図に示したステップＳＡ１では、シミュレーション対象の回路に関する配線パターンの設計が行われ、この配線パターンに対応するパラメータが入力部１より入力される。ここで、入力部１からは、後述する各種判定に用いられるつぎのパラメータも入力される。
【００３９】
・ＶＩＤＭＸ：Magnitude differential Input Voltage（｜ＶＩＤ｜）のＭＡＸ（最大
値）（図６（ｃ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＶＩＤＭＮ：Magnitude differential Input Voltage（｜ＶＩＤ｜）のＭＩＮ（最小
値）（図６（ｃ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・｜ＶＩＤ｜＿ＷＤ：ディファレンシャル電圧振幅｜ＶＩＤ｜判定時間幅であり、ランダ
ムパターンの１データ幅（ＵＩ:Unit Interval）の何％の時間幅で
あるかを表す（図６（ｃ）参照）
単位：［％］小数点以下３桁まで指定可能
・ＶＩＣＭＸ：Common mode Input Voltage（ＶＩＣ：コモンモード電圧振幅）のＭＡＸ
（最大値）（図６（ａ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＶＩＣＭＮ：Common mode Input Voltage（ＶＩＣ）のＭＩＮ（最小値）（図６（ａ）
参照）
単位：［Ｖ］小数点以下３桁まで指定可能
・ＥＹＥＸＡ：X-axis Eye Diagram Mask ＥＹＥＸＡのＭＩＮ（最小値）（図１３（ａ）
参照）
単位：［ｐｓ］整数指定
・ＥＹＥＸＢ：X-axis Eye Diagram Mask ＥＹＥＸＢのＭＩＮ（最小値）（図１３（ａ）
参照）
単位：［ｐｓ］整数指定
・ＥＹＥＹＡ：Ｙ-axis Eye Diagram Mask ＥＹＥＹＡのＭＩＮ（最小値）（図１３
（ａ）参照）
単位：［Ｖ］小数点以下３桁まで指定可能
【００４０】
そして、制御部２は、パラメータを記憶部３に格納するとともに、配線モデル作成部４を起動させる。ステップＳＡ２では、配線モデル作成部４は、上記パラメータに基づいて、配線パターンをモデル化する配線モデル化処理を実行する。ステップＳＡ３では、前述したランダムパターンを生成するための処理が実行される。具体的には、ユーザは、図４（ａ）に示したフォーマットのランダムパターン生成コマンド６０を入力する。このランダムパターン生成コマンド６０は、図４（ｄ）に示したランダムなビット列６３に対応する図５（ａ）に示したランダムパターン波形を生成するためのコマンドである。
【００４１】
ランダムパターン生成コマンド６０において、EYEBIT［Input Bit Pattern］は、ランダムパターン波形に対応するランダムビット（０と１とのランダムな組み合わせ）を設定するものである。一実施の形態では、ユーザが指定し易いように、［Input Bit Pattern］、図４（ｂ）に示したランダムビットパターンフォーマット６１が用意されている。
【００４２】
BITWIDTH［Bit-Width］は、図４（ｄ）に示したランダムなビット列６３における１ビット幅を設定するものである。EYEEVENT［Eye Pattern Event］は、EYEBIT［Input Bit Pattern］で設定されたビットパターンの繰り返し回数を設定するものである。図４（ｃ）には、ランダムパターン生成コマンド６２の設定例が図示されている。
【００４３】
そして、上記ランダムパターン生成コマンド６２が入力されると、ランダムパターン解析部５は、ステップＳＡ４では、図５（ａ）に示したポジティブ波形７１およびネガティブ波形７０からなるランダムパターン波形および図５（ｂ）に示したディファレンシャル波形７２を生成する。これらのランダムパターン波形およびディファレンシャル波形７２は、ランダムパターンビットに対応している。ディファレンシャル波形７２は、ポジティブ波形７１とネガティブ波形７０との差（ポジティブ波形７１−ネガティブ波形７０）をとった波形である。このランダムパターンの解析結果は、後述するステップＳＡ１１で表示部１０に表示される。
【００４４】
ステップＳＡ５では、制御部２は、入力部１よりスキュー解析コマンドが入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ７の判断を行う。一方、ステップＳＡ５の判断結果が「Ｙｅｓ」である場合、制御部２は、スキュー解析部８を起動させる。これにより、ステップＳＡ６では、スキュー解析部８は、図５（ａ）に示したランダムパターン波形においてポジティブ波形７１またはネガティブ波形７０をスキューさせるというスキュー解析処理を実行する。
【００４５】
ポジティブ波形７１をスキューさせる場合、ユーザは、図７（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりのタイミングを設定する。この場合、図７（ａ）に示したように、ポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）の位相が、ネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の位相より１００ｐｓ（Ｓｋｅｗ＿Ｍａｘ）遅れるように設定される。
【００４６】
一方、ネガティブ波形７０をスキューさせる場合、ユーザは、図８（ｂ）に示したようにポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）およびネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の立ち上がりおよび立ち下がりのタイミングを設定する。この場合、図８（ａ）に示したように、ネガティブ波形７０（Ｎｅｇ＿Ｗａｖｅ）の位相が、ポジティブ波形７１（Ｐｏｓ＿Ｗａｖｅ）の位相より１００ｐｓ（Ｓｋｅｗ＿Ｍａｘ）遅れるように設定される。このスキュー解析結果は、後述するステップＳＡ１１で表示部１０に表示される。
【００４７】
ステップＳＡ７では、制御部２は、入力部１よりジッタ加算コマンド（図９参照）が入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ９の判断を行う。一方、ステップＳＡ７の判断結果が「Ｙｅｓ」である場合、制御部２は、ジッタ解析部７を起動させる。これにより、ステップＳＡ８では、ジッタ解析部７は、図１０（ａ）および（ｂ）に示したランダムパターン波形においてポジティブ波形７１およびネガティブ波形７０にジッタを生じさせるというジッタ解析処理を実行する。
【００４８】
この場合、ユーザにより、図９（ａ）に示したジッタ加算コマンド８０が入力される。このジッタ加算コマンド８０において、ＡＤＤＪＩＴＴＥＲ［Ｊｉｔｔｅｒ＿Ｖａｌｕｅ］は、図１０（ａ）に示したネガティブ波形７０およびポジティブ波形７１に加算するジッタの値（ｐｓ）を指定するものであり、図１０（ｂ）に示したＪＶ（ジッタ加算値）に相当する。図９（ｂ）には、指定例としてのジッタ加算コマンド８１が図示されている。
【００４９】
そして、ジッタ解析部７は、ジッタ加算コマンド８０を実行することにより、図１０（ｂ）に示したように、ネガティブ波形７０およびポジティブ波形７１を同図左右方向にジッタ加算値ＪＶ（合計２ＪＶ）だけ振ることにより、ジッタを生じさせる。このジッタ解析結果は、後述するステップＳＡ１１で表示部１０に表示される。この場合、ジッタ解析部７は、図１０（ｂ）に示したようにジッタが生じている部分を明確にするため、太線９０も表示させる。
【００５０】
また、図１１（ａ）〜（ｃ）には、別の波形に関するジッタ解析処理の例が図示されている。この場合、ジッタ解析部７は、図１１（ａ）に示した波形１００を所定のジッタ加算値ＪＶだけ図１１（ｂ）に示したように左右方向に振る。波形１０１は、波形１００が同図左方向に最大振られた場合の波形であり、波形１０２は、波形１００が同図右方向に最大振られた場合の波形である。この場合、ジッタ解析部７は、図１１（ｃ）に示したようにジッタが生じている部分を明確にするため、同図太線で示した包らく線１０３も表示させる。
【００５１】
ステップＳＡ９では、制御部２は、入力部１よりアイパターン解析コマンドが入力されたか否かを判断し、この判断結果が「Ｎｏ」である場合、ステップＳＡ１０の処理を実行する。一方、ステップＳＡ９の判断結果が「Ｙｅｓ」である場合、制御部２は、判定部９を起動させる。これにより、判定部９は、ステップＳＡ１２〜ステップＳＡ１４までのアイパターンの良否判定処理を実行する。
【００５２】
ここでは、つぎの３つのケースについて良否判定される。
（ケース１）スキュー解析が行われていないランダムパターン波形に対するアイパターン
解析処理
（ケース２）図７（ａ）に示したようにポジティブ波形７１がネガティブ波形７０に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れたランダムパターン波形に対するアイパター
ン解析処理
（ケース３）図８（ａ）に示したようにネガティブ波形７０がポジティブ波形７１に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れたランダムパターン波形に対するアイパター
ン解析処理
【００５３】
さらに、アイパターンの良否判定では、上記（ケース１）〜（ケース３）のそれぞれのランダムパターン波形に対してジッタ解析処理が行われたケースも判定される。
【００５４】
ステップＳＡ１２では、アイパターン解析部６は、図１２（ａ）に示したように、波形を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割するという分割処理を実行する。ステップＳＡ１３では、アイパターン解析部６は、フレーム分割された波形を図１２（ｂ）および図１３（ｂ）に示したように重ね、アイパターン波形を表示部１０に表示させる。
【００５５】
図１２（ｂ）に示したアイパターン波形１１０は、図１２（ａ）に示したフレーム分割されたディファレンシャル波形７２を重ねたものである。図１３（ｂ）に示したアイパターン波形１３０は、図１２（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形７０およびポジティブ波形７１）を重ねたものである。
【００５６】
ステップＳＡ１４では、判定部９は、図１３（ｂ）および図１３（ｃ）に示したアイパターン波形１３０およびアイパターン波形１１０の良否を図１３（ａ）に示した基準アイパターン１２０に基づいて判定する。これらのアイパターン波形１３０およびアイパターン波形１１０は、目（内側部分）の面積が広い程、判定結果としては良いことになる。
【００５７】
具体的には、判定部９は、アイパターン波形１３０またはアイパターン波形１１０の目の部分が基準アイパターン１２０に少しでも入り込んでいる場合、判定結果を「否」とする。この場合、判定部９は、アイパターン波形１３０またはアイパターン波形１１０を構成するビットのうち、エラーとなったビットとその前後２ビットに対応する波形を表示させる。
【００５８】
一方、判定部９は、アイパターン波形１３０またはアイパターン波形１１０の目の部分が基準アイパターン１２０に入り込んでいない場合、判定結果を「良」とする。ステップＳＡ１１では、上述した解析結果が表示部１０に表示される。
【００５９】
一方、ステップＳＡ９の判断結果が「Ｎｏ」である場合、ステップＳＡ１０では、判定部９は、図５（ａ）に示したランダムパターン波形および図５（ｂ）に示したディファレンシャル波形７２の良否判定を行う。ここでは、つぎの３つのケースについて良否判定される。
（ケース１）スキュー解析が行われていない場合の良否判定
（ケース２）図７（ａ）に示したようにポジティブ波形７１がネガティブ波形７０に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れた場合の良否判定
（ケース３）図８（ａ）に示したようにネガティブ波形７０がポジティブ波形７１に対し
てＳｋｅｗ＿ＭＡＸ分だけ遅れた場合の良否判定
【００６０】
さらに、一実施の形態では、上記（ケース１）〜（ケース３）のそれぞれのランダムパターン波形に対してジッタ解析処理が行われたケースの良否判定も行われる。
【００６１】
具体的には、判定部９は、図５（ａ）に示した（（（ポジティブ波形７１の値）＋（ネガティブ波形７０の値））／２）の値（以下、ＶＩＣ（コモンモード電圧振幅）と称する）が、予め設定されたＶＩＣレンジ（ＶＩＣＭＮ〜ＶＩＣＭＸ）に入っているか否かを判定する。ＶＩＣがＶＩＣレンジに入っている場合には、良否判定結果が「良」とされ、ＶＩＣがＶＩＣレンジに入っていない場合には、良否判定結果が「否」とされる。
【００６２】
つぎに、判定部９は、図５（ｂ）に示したディファレンシャル電圧振幅｜ＶＩＤ｜（（ポジティブ波形７１の値）−（ネガティブ波形７０の値））が、図６（ｃ）に示した基準範囲７３、すなわち｜ＶＩＤ｜＿ＷＤ内の全てにおいてＶＩＤＭＮ〜ＶＩＤＭＸの間にあるか否かを判定する。｜ＶＩＤ｜が基準範囲７３内にある場合、良否判定結果が「良」とされ、｜ＶＩＤ｜が基準範囲７３内にない場合、良否判定結果が「否」とされる。
【００６３】
ステップＳＡ１１では、図６（ａ）および図６（ｂ）に示したランダムパターン波形およびディファレンシャル波形７２が表示部１０に表示されるとともに、ステップＳＡ１０の良否判定結果が表示される。
【００６４】
さて、上述した一実施の形態では、図４（ｃ）に示したランダムパターン生成コマンド６２により生成されるポジティブ波形７１およびネガティブ波形７０（図５（ａ）参照）からなるランダムパターン波形およびディファレンシャル波形７２（図５（ｂ）参照）に基づいて、アイパターンの良否についての判定を行う例について説明した。
【００６５】
すなわち、図４（ｃ）に示したランダムパターン生成コマンド６２の場合には、「１０１１０１１１００」（EYEBIT）というビットパターンが５００回（EYEEVENT）繰り返されたランダムパターン波形およびディファレンシャル波形が生成される。
【００６６】
ここで、図２に示したプリント配線４０（伝送路）に、例えば、カップリングコンデンサのキャパシタンス成分等が含まれている場合には、過渡現象として、図１４（ａ）および図１４（ｂ）に示したようにランダムパターン波形およびディファレンシャル波形において不安定領域が生じることがある。この不安定領域は、上述したビットパターンの繰り返し初期段階で生じることが多く、アイパターン判定に際して、悪影響を与える。
【００６７】
以下では、不安定領域がアイパターン判定に与える悪影響について説明する。図１４（ａ）には、繰り返し初期段階でのネガティブ波形１４０およびポジティブ波形１４１からなるランダムパターン波形が図示されている。ここでいう初期段階とは、繰り返し回数１〜３までの過渡期Ｔ（時刻ｔ０〜時刻ｔ１）をいう。なお、時刻ｔ１以降では、ランダムパターン波形が安定する。
【００６８】
従って、過渡期Ｔにおいては、「１０１１０１１１００」（繰り返し回数１）、「１０１１０１１１００」（繰り返し回数２）および「１０１１０１１１００」（繰り返し回数３）という都合３０ビット（１データ幅ＵＩ＿１〜ＵＩ＿ｎ）のビットパターンが存在する。
【００６９】
ここで、同図に示したランダムパターン波形は、図５（ａ）に示した安定領域におけるランダムパターン波形と比較して明らかなように、振幅が不安定であってかつ歪んでおり、アイパターン判定に適さない。
【００７０】
一方、図１４（ｂ）に示したディファレンシャル波形１４２は、図１４（ａ）に示したネガティブ波形１４０およびポジティブ波形１４１との差（ポジティブ波形１４１−ネガティブ波形１４０）をとった波形である。このディファレンシャル波形１４２も、ランダムパターン波形（図１４（ａ）参照）と同様にして、図５（ｂ）に示した安定領域におけるディファレンシャル波形と比較して明らかなように、振幅が不安定であってかつ歪んでおり、アイパターン判定に適さない。
【００７１】
ここで、アイパターン判定を行う場合、図３に示したステップＳＡ１２では、アイパターン解析部６は、ランダムパターン波形（図１４（ａ）参照）およびディファレンシャル波形（図１４（ｂ）参照）を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割するという分割処理を実行する。
【００７２】
ステップＳＡ１３では、アイパターン解析部６は、フレーム分割されたランダムパターン波形およびディファレンシャル波形を図１５（ａ）および図１５（ｂ）に示したように重ね、アイパターン波形１４３およびアイパターン波形１４４を表示部１０に表示させる。
【００７３】
図１５（ａ）に示したアイパターン波形１４３は、図１４（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形１４０およびポジティブ波形１４１）を重ねたものである。一方、図１５（ｂ）に示したアイパターン波形１４４は、図１４（ｂ）に示したフレーム分割されたディファレンシャル波形１４２を重ねたものである。
【００７４】
これらのアイパターン波形１４３およびアイパターン波形１４４では、目が潰れていることから、前述したような正確なアイパターンの良否判定を行うことができないのである。
【００７５】
そこで、一実施の形態では、ランダムパターン波形およびディファレンシャル波形のうち、不安定領域（過渡期Ｔ：図１４（ａ）および図１４（ｂ）参照）を判定対象、表示対象から除外する設定が行われる。
【００７６】
具体的には、図３に示したステップＳＡ３では、ユーザは、図１６（ａ）に示したフォーマットのランダムパターン生成コマンド１５０を入力する。このランダムパターン生成コマンド１５０は、ランダムなビット列にランダムパターン波形を生成するためのコマンドである。
【００７７】
ランダムパターン生成コマンド１５０において、EYEBIT［Input Bit Pattern］、BITWIDTH［Bit-Width］およびEYEEVENT［Eye Pattern Event］は、ランダムパターン生成コマンド６０（図４（ａ）参照）のEYEBIT［Input Bit Pattern］、BITWIDTH［Bit-Width］およびEYEEVENT［Eye Pattern Event］と同義である。
【００７８】
すなわち、ランダムパターン生成コマンド１５０のEYEBIT［Input Bit Pattern］は、ランダムパターン波形に対応するランダムビット（０と１とのランダムな組み合わせ）を設定するものである。一実施の形態では、ユーザが指定し易いように、［Input Bit Pattern］、図１６（ｂ）に示したランダムビットパターンフォーマット１５１が用意されている。
【００７９】
BITWIDTH［Bit-Width］は、ランダムなビット列における１ビット幅を設定するものである。EYEEVENT［Eye Pattern Event］は、EYEBIT［Input Bit Pattern］で設定されたビットパターンの繰り返し回数を設定するものである。
【００８０】
DUMMYEVENT［Dummy Event］は、ランダムパターン波形およびディファレンシャル波形を非表示としかつアイパターン判定を行わない期間を、ビットパターンの繰り返し回数で設定するものである。ただし、DUMMYEVENT［Dummy Event］で設定された期間において、内部処理としての波形解析は実行される。図１６（ｃ）には、ランダムパターン生成コマンド１５２の設定例が図示されている。
【００８１】
このランダムパターン生成コマンド１５２では、１ビット幅（BITWIDTH）が１２５０である「１０１１０１１１００」（EYEBIT）というビットパターンが１０３回（DUMMYEVENT+EYEEVENT）繰り返されたランダムパターン１５３（ランダムパターン波形およびディファレンシャル波形）が生成される。
【００８２】
このランダムパターン１５３においては、イベント数＝３（繰り返し回数１〜３）のランダムパターン（以下、ダミーイベントと称する）については、ランダムパターン波形およびディファレンシャル波形が表示部１０（図１参照）に表示されず、かつアイパターン判定が行われない。
【００８３】
一方、ダミーイベント以降のイベント数＝１００（繰り返し回数４〜１０３）のランダムパターンについては、ランダムパターン波形およびディファレンシャル波形が表示部１０に表示され、かつアイパターン判定が行われる。
【００８４】
ここで、上記ランダムパターン生成コマンド１５２が入力されると、図３に示したステップＳＡ４では、ランダムパターン解析部５は、ランダムパターン１５３（図１６（ｃ）参照）に対応するランダムパターン波形およびディファレンシャル波形を生成する。従って、ここで生成されたランダムパターン波形およびディファレンシャル波形は、不安定領域（繰り返し回数１〜３）と安定領域（繰り返し回数４〜１０３）とを備えている。
【００８５】
また、ランダムパターンの解析結果は、後述するステップＳＡ１１で表示部１０に表示される。ただし、表示部１０には、上記不安定領域（図１４（ａ）および図１４（ｂ）参照）を除く、安定領域（図１８（ａ）および図１８（ｂ）参照）のランダムパターン波形およびディファレンシャル波形が表示される。
【００８６】
図１８（ａ）には、繰り返し回数が４以降のネガティブ波形１６０およびポジティブ波形１６１からなるランダムパターン波形が図示されている。このランダムパターン波形は、図１４（ａ）に示した不安定領域におけるランダムパターン波形と比較して明らかなように、振幅が安定しており、かつ波形が整っている。
【００８７】
一方、図１８（ｂ）には、図１８（ａ）に示したネガティブ波形１６０およびポジティブ波形１６１との差（ポジティブ波形１６１−ネガティブ波形１６０）をとったディファレンシャル波形１６２が図示されている。このディファレンシャル波形１６２も、ランダムパターン波形（図１８（ａ）参照）と同様にして、振幅が安定しており、かつ波形が整っている。
【００８８】
ここで、アイパターン判定を行う場合、図３に示したステップＳＡ１２では、アイパターン解析部６は、ランダムパターン波形（図１８（ａ）参照）およびディファレンシャル波形（図１８（ｂ）参照）を１データ幅（ＵＩ＿ｎ＋１、・・・）でフレーム分割するという分割処理を実行する。
【００８９】
ステップＳＡ１３では、アイパターン解析部６は、フレーム分割された波形を図１９（ａ）および図１９（ｂ）に示したように重ね、アイパターン波形を表示部１０に表示させる。
【００９０】
図１９（ａ）に示したアイパターン波形１６３は、図１８（ａ）に示したフレーム分割されたランダムパターン波形（ネガティブ波形１６０およびポジティブ波形１６１）を重ねたものである。図１９（ｂ）に示したアイパターン波形１６４は、図１８（ｂ）に示したフレーム分割されたディファレンシャル波形１６２を重ねたものである。
【００９１】
これらのアイパターン波形１６３およびアイパターン波形１６４は、図１５（ａ）および図１５（ｂ）に示したアイパターン波形１４３およびアイパターン波形１４４と比較して明らかなように、目がはっきりしており、アイパターン判定が可能である。
【００９２】
ステップＳＡ１４では、判定部９は、前述したように、図１９（ａ）および図１９（ｂ）に示したアイパターン波形１６３およびアイパターン波形１６４の良否を図１３（ａ）に示した基準アイパターン１２０に基づいて判定する。以後、前述した動作が実行される。
【００９３】
なお、図１６（ａ）においてDUMMYEVENT＝０が設定された場合には、繰り返し回数１以降のすべてのビットパターンに対応するランダムパターン波形およびディファレンシャル波形についての表示およびアイパターン波形の判定が行われる。図１７には、DUMMYEVENT＝０に対応するランダムパターン生成コマンド１５４の設定例が図示されている。
【００９４】
このランダムパターン生成コマンド１５４では、１ビット幅（BITWIDTH）が１２５０である「１０１１０１１１００」（EYEBIT）というビットパターンが１００回（EYEEVENT）繰り返されたランダムパターン１５５（ランダムパターン波形およびディファレンシャル波形）が生成される。
【００９５】
このランダムパターン１５５においては、ダミーイベントが存在せず、イベント数＝１００（繰り返し回数１〜１００）のランダムパターンに対応するランダムパターン波形およびディファレンシャル波形が表示部１０に表示され、かつアイパターン判定が行われる。
【００９６】
また、上述した一実施の形態では、ステップＳＡ１２（図３参照）の分割処理で、図１２（ａ）に示したように、波形を１データ幅（ＵＩ＿１、ＵＩ＿２、・・・、ＵＩ＿ｎ）でフレーム分割する例について説明した。このフレーム分割における分割起点は、ネガティブ波形７０とポジティブ波形７１とのクロスポイントである。
【００９７】
ここで、図２に示したプリント配線４０（伝送路）の伝送路特性が悪化した場合には、ランダムパターン波形およびディファレンシャル波形に位相ズレや歪みが生じることがある。このような位相ズレや歪みが生じたランダムパターン波形およびディファレンシャル波形から生成されるアイパターン波形では、図２０（ａ）および図２０（ｂ）に示したように、目の位置が中心位置からずれたり、目が欠けたりするため、アイパターンの良否判定を行うことができなくなる。
【００９８】
図２０（ａ）に示したアイパターン波形１７０は、ランダムパターン波形に対応している。一方、図２０（ｂ）に示したアイパターン波形１７１は、ディファレンシャル波形に対応している。
【００９９】
このような問題が生じた場合には、一実施の形態では、図２１および図２２に示したように、フレーム分割の幅を１データ幅ＵＩよりも広く採ることにより、良否判定可能なアイパターン波形を生成する。
【０１００】
具体的には、図３に示したステップＳＡ１２では、アイパターン解析部６は、図２１に示したポジティブ波形１８０およびネガティブ波形１８１からなるランダムパターン波形と、ディファレンシャル波形１８２とを、１データ幅の２倍の分割幅（Ｆ１、Ｆ２、・・・、Ｆｎ）でフレーム分割するという分割処理を実行する。
【０１０１】
例えば、分割幅Ｆ２の場合、アイパターン解析部６は、分割起点Ｐａ（ポジティブ波形１８０とネガティブ波形１８１とのクロスポイント）を左へ１データ幅ＵＩ／２だけ移動させ、新分割起点Ｐａ'を設定する。この分割起点Ｐａは、図１２（ａ）における分割起点である。
【０１０２】
つぎに、アイパターン解析部６は、新分割起点Ｐａ'から、２倍の１データ幅ＵＩを有する分割幅Ｆ２を設定する。この設定では、この分割幅Ｆ２が、１ビット分のランダムパターン波形およびディファレンシャル波形１８２に対応する１データ幅ＵＩ＿２よりも広いため、位相ズレや歪みによるアイパターン波形への悪影が吸収される。なお、その他の分割幅Ｆ１、分割幅Ｆ３〜分割幅Ｆｎについても、上述した分割幅Ｆ２と同様に設定される。
【０１０３】
ステップＳＡ１３では、アイパターン解析部６は、分割幅Ｆ１〜Ｆｎでそれぞれフレーム分割された波形を重ね、図２３（ａ）および図２３（ｂ）に示したアイパターン波形１９３およびアイパターン波形１９４を表示部１０に表示させる。同図に示したアイパターン波形１９３およびアイパターン波形１９４は、２倍の１データ幅ＵＩ（２ＵＩ）の幅を有しており、そのうち１データ幅ＵＩの部分が目がはっきりしており、アイパターンの良否判定が可能な波形である。以後、前述した動作と同様にして、アイパターンの良否判定が行われる。
【０１０４】
なお、一実施の形態では、図２２に示したように、図３に示したステップＳＡ１２で、図２２に示したネガティブ波形１９０およびポジティブ波形１９１からなるランダムパターン波形の左側部分と、ディファレンシャル波形１９２の左側部分とを、上述した分割手法に基づいて、１データ幅の２倍の分割幅（Ｆ１、Ｆ２、・・・、Ｆｎ）でフレーム分割してもよい。
【０１０５】
例えば、同図に示した分割幅Ｆ６の場合、アイパターン解析部６は、分割起点Ｐｂ（ネガティブ波形１９０とネガティブ波形１９１とのクロスポイント）を左へ１データ幅ＵＩ／２だけ移動させ、新分割起点Ｐｂ'を設定する。
【０１０６】
つぎに、アイパターン解析部６は、新分割起点Ｐｂ'から、２倍の１データ幅ＵＩを有する分割幅Ｆ６を設定する。この設定では、この分割幅Ｆ６が、１ビット分のランダムパターン波形およびディファレンシャル波形１９２に対応する１データ幅ＵＩ＿６よりも広いため、位相ズレや歪みによるアイパターン波形への悪影が吸収される。なお、その他の分割幅Ｆ１〜Ｆ５、分割幅Ｆｎについても、上述した分割幅Ｆ６と同様に設定される。
【０１０７】
ステップＳＡ１３では、アイパターン解析部６は、分割幅Ｆ１〜Ｆｎでそれぞれフレーム分割された波形を重ね、図２３に示したアイパターン波形１９３およびアイパターン波形１９４を表示部１０に表示させる。この場合のアイパターン波形も、目がはっきりしており、アイパターンの良否判定が可能な波形である。以後、前述した動作と同様にして、アイパターンの良否判定が行われる。
【０１０８】
ここで、図１８（ａ）および図１８（ｂ）に示したランダムパターン波形およびディファレンシャル波形１６２に対して、図２１および図２３における分割処理を適用した場合にも、図２４に示したアイパターン波形１９５およびアイパターン波形１９６が生成される。同図に示したアイパターン波形１９５およびアイパターン波形１９６も、２倍の１データ幅ＵＩ（２ＵＩ）の幅を有しており、そのうち１データ幅ＵＩの部分が目がはっきりしており、アイパターンの良否判定が可能な波形である。
【０１０９】
なお、一実施の形態においては、ランダムパターン波形、ディファレンシャル波形のいずれか一方に対応するアイパターン波形を選択的に良否判定するようにしてもよい。
【０１１０】
以上説明したように、一実施の形態によれば、高周波回路に関するパラメータ（設計情報）に基づいて、配線モデルを生成し、ランダムパターン波形のビット情報を含むコマンドに基づいて、配線モデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成した後、予め設定されるスキュー幅（Ｓｋｅｗ＿ＭＡＸ）に基づいて、ランダムパターン波形またはディファレンシャル波形をスキューさせるようにしたので、高周波のディファレンシャル波形や一般信号波形のランダムパターン解析、スキュー解析を容易に行うことができる。
【０１１１】
また、一実施の形態によれば、予め設定されるジッタ加算値（ＪＶ）に基づいて、ランダムパターン波形にジッタを生じさせ、ランダムパターン波形またはディファレンシャル波形をフレーム分割したものを重ねることにより、アイパターン波形を生成するようにしたので、高周波のディファレンシャル波形や一般信号波形のジッタ解析、アイパターン解析を容易に行うことができる。
【０１１２】
また、一実施の形態によれば、ステップＳＡ１０、ステップＳＡ１４で説明したように、予め設定された基準値に基づいて、ディファレンシャル波形またはアイパターン波形の良否判定を行うようにしたので、高周波回路設計に良否判定結果を即時にフィードバックすることができる。
【０１１３】
また、一実施の形態によれば、高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成し、ランダムパターン波形のビット情報を含むコマンドに基づいて、信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成し、ランダムパターン波形またはディファレンシャル波形の解析に際して、図１６（ｃ）に示したDUMMYEVENTで、解析対象から除外する範囲（例えば、解析に悪影響を与える範囲）を設定するようにしたので、解析精度を高めることができる。
【０１１４】
また、一実施の形態によれば、DUMMYEVENTで設定された範囲外（例えば、アイパターンの良否判定が可能な範囲）を対象として、予め設定された基準値に基づいて、ランダムパターン波形またはディファレンシャル波形に対応するアイパターン波形の良否判定を行うようにしたので、アイパターンの良否判定の精度を高めることができる。
【０１１５】
また、一実施の形態によれば、図２１および図２２を参照して説明したように、ランダムパターン波形またはディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅ＵＩ以上の分割幅（２倍の１データ幅ＵＩ）でフレーム分割したものを重ねることにより、アイパターン波形を生成するようにしたので、位相ズレや歪み等の影響を低減し、良否判定可能なアイパターン波形を得ることができ、良否判定精度を高めることができる。
【０１１６】
以上本発明にかかる一実施の形態について図面を参照して詳述してきたが、具体的な構成例はこの一実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。たとえば、前述した一実施の形態においては、図１に示した信号波形シミュレーション装置の機能を実現するための信号波形シミュレーションプログラムを図２５に示したコンピュータ読み取り可能な記録媒体３００に記録して、この記録媒体３００に記録された信号波形シミュレーションプログラムを同図に示したコンピュータ２００に読み込ませ、実行することにより信号波形シミュレーション装置の機能を実現するようにしてもよい。
【０１１７】
図２５に示したコンピュータ２００は、上記信号波形シミュレーションプログラムを実行するＣＰＵ２０１と、キーボード、マウス等の入力装置２０２と、各種データを記憶するＲＯＭ（Read Only Memory）２０３と、演算パラメータ等を記憶するＲＡＭ（Random Access Memory）２０４と、記録媒体３００から信号波形シミュレーションプログラムを読み取る読取装置２０５と、ディスプレイ、プリンタ等の出力装置２０６と、装置各部を接続するバスＢＵとから構成されている。
【０１１８】
ＣＰＵ２０１は、読取装置２０５を経由して記録媒体３００に記録されている信号波形シミュレーションプログラムを読み込んだ後、信号波形シミュレーションプログラムを実行することにより、前述した信号波形シミュレーション装置の機能を実現する。なお、記録媒体３００には、光ディスク、フロッピーディスク、ハードディスク等の可搬型の記録媒体が含まれることはもとより、ネットワークのようにデータを一時的に記録保持するような伝送媒体も含まれる。
【０１１９】
また、上述した一実施の形態では、ディファレンシャル波形の場合について説明したが、これに限られることなく、一般信号波形の解析にも適用可能である。
【０１２０】
（付記１）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記２）予め設定されるジッタ加算値に基づいて、前記ランダムパターン波形にジッタを生じさせるジッタ解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形をフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段とを備えたことを特徴とする付記１に記載の信号波形シミュレーション装置。
（付記３）予め設定された基準値に基づいて、前記ディファレンシャル波形または前記アイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記２に記載の信号波形シミュレーション装置。
（付記４）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成工程と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析工程と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析工程と、
を含むことを特徴とする信号波形シミュレーション方法。
（付記５）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成させるモデル生成工程と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析させるランダムパターン解析工程と、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析工程と、
をコンピュータに実行させるための信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体。
（付記６）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記７）前記設定手段により設定された範囲外を対象として、予め設定された基準値に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形に対応するアイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記６に記載の信号波形シミュレーション装置。
（付記８）高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段と、
前記ランダムパターン波形または前記ディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅以上の分割幅でフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段と、
を備えたことを特徴とする信号波形シミュレーション装置。
（付記９）前記アイパターン波形の良否判定を行う良否判定手段を備えたことを特徴とする付記８に記載の信号波形シミュレーション装置。
（付記１０）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
予め設定されるスキュー幅に基づいて、前記ランダムパターン波形または前記ディファレンシャル波形をスキューさせるスキュー解析手段、
として機能させるための信号波形シミュレーションプログラム。
（付記１１）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段、
として機能させるための信号波形シミュレーションプログラム。
（付記１２）コンピュータを、
高周波回路の設計情報に基づいて、信号解析シミュレーションモデルを生成するモデル生成手段と、
ランダムパターン波形のビット情報を含むコマンドに基づいて、前記信号解析シミュレーションモデルを伝送する擬似的なランダムパターン波形およびこれに対応するディファレンシャル波形を生成しこれらを解析するランダムパターン解析手段、
前記ランダムパターン波形または前記ディファレンシャル波形において、解析対象から除外する範囲を設定する設定手段、
前記ランダムパターン波形または前記ディファレンシャル波形を、１ビット分の波形を含みかつ１データ幅以上の分割幅でフレーム分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段、
として機能させるための信号波形シミュレーションプログラム。
【０１２１】
【発明の効果】
以上説明したように、本発明によれば、信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成し、生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加し、それぞれ位相差が与えられたポジティブ波形およびネガティブ波形を信号解析シミュレーションモデルに入力し、信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成することとしたので、ポジティブ波形およびネガティブ波のそれぞれに対して所定の位相差であるスキューを付加することによって、実際の回路上で発生するスキューを模擬した信号波形シミュレーションを効率的に行うことができるという効果を奏する。
【０１２２】
また、本発明によれば、予め設定されたジッタ加算値に基づいて、ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせたうえで、ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成することとしたので、実際の回路上で発生するジッタを模擬したうえで、アイパターンを用いた信号波形シミュレーションを効率的に行うこととができるという効果を奏する。
【０１２３】
また、本発明によれば、ディファレンシャル波形について、ポジティブ波形とネガティブ波形との交点からディファレンシャル波形の半波長の位置を基準位置とし、この基準位置を中心とした１波長以上の分割幅でディファレンシャル波形を分割することとしたので、アイパターン解析時におけるアイの位置を中央付近に固定することによって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２４】
また、本発明によれば、予め設定された基準値に基づいて、アイパターン波形の良否判定を行うこととしたので、利用者の技術レベルの高低に依存しない画一的な良否判定によって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２５】
また、本発明によれば、アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、アイパターン波形が基準アイパターンとの重複部分を有する場合に、アイパターン波形の良否を否と判定することとしたので、生成したアイパターン波形と、予め用意した基準アイパターンとが重なるか否かでアイパターン波形の良否を判定することによって、アイパターン解析を効率的に行うことができるという効果を奏する。
【０１２６】
また、本発明によれば、ディファレンシャル波形を生成する場合に、信号解析シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することとしたので、たとえば、波形の初期部分のように、ポジティブ波形およびネガティブ波形が不安定な領域をディファレンシャル波形の生成対象から除外することによって、高精度な信号波形シミュレーションを行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明にかかる一実施の形態の構成を示すブロック図である。
【図２】 同一実施の形態における信号伝送回路２０を示す図である。
【図３】 同一実施の形態の動作を説明するフローチャートである。
【図４】 同一実施の形態におけるランダムパターンの生成方法を説明する図である。
【図５】 同一実施の形態におけるランダムパターン波形を示す図である。
【図６】 同一実施の形態におけるランダムパターン波形を示す図である。
【図７】 同一実施の形態におけるスキュー解析を説明する図である。
【図８】 同一実施の形態におけるスキュー解析を説明する図である。
【図９】 同一実施の形態におけるジッタ解析時のコマンドを説明する図である。
【図１０】 同一実施の形態におけるジッタ解析を説明する図である。
【図１１】 同一実施の形態におけるジッタ解析を説明する図である。
【図１２】 同一実施の形態におけるアイパターン解析を説明する図である。
【図１３】 同一実施の形態におけるアイパターン解析を説明する図である。
【図１４】 同一実施の形態におけるランダムパターン波形の不安定領域を示す図である。
【図１５】 図１４に示したランダムパターン波形に対応するアイパターン波形を示す図である。
【図１６】 同一実施の形態におけるランダムパターン波形の別の生成方法を説明する図である。
【図１７】 図１６（ａ）においてDUMMYEVENT=0が設定された場合を説明する図である。
【図１８】 同一実施の形態におけるランダムパターン波形の安定領域を示す図である。
【図１９】 図１８に示したランダムパターン波形に対応するアイパターン波形を示す図である。
【図２０】 図５に示したランダムパターン波形が歪んだ場合のアイパターン波形を示す図である。
【図２１】 同一実施の形態における分割処理を説明する図である。
【図２２】 同一実施の形態における分割処理を説明する図である。
【図２３】 図２１および図２２における分割処理で生成されるアイパターン波形を示す図である。
【図２４】 図２１および図２２における分割処理を図１８に示したランダムパターン波形に適用した場合のアイパターン波形を示す図である。
【図２５】 同一実施の形態の変形例を示すブロック図である。
【図２６】 従来のランダムパターン波形の生成方法を説明する図である。
【符号の説明】
２ 制御部
４ 配線モデル作成部
５ ランダムパターン解析部
６ アイパターン解析部
７ ジッタ解析部
８ スキュー解析部
９ 判定部
２００ コンピュータ
２０１ ＣＰＵ
３００ 記録媒体
Claims (9)
- 回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置であって、
前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成手段と、
前記波形生成手段によって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加手段と、
前記スキュー付加手段によってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成手段と
を備えたことを特徴とする信号波形シミュレーション装置。 - 予め設定されたジッタ加算値に基づいて、前記ポジティブ波形およびネガティブ波形のそれぞれに対して、波形のゆらぎであるジッタを生じさせるジッタ解析手段と、前記ディファレンシャル波形を分割したものを重ねることにより、アイパターン波形を生成するアイパターン解析手段とをさらに備えたことを特徴とする請求項１に記載の信号波形シミュレーション装置。
- 前記アイパターン解析手段は、前記ディファレンシャル波形について、前記ポジティブ波形と前記ネガティブ波形との交点から前記ディファレンシャル波形の半波長の位置を基準位置とし、前記基準位置を中心とした１波長以上の分割幅で該ディファレンシャル波形を分割することを特徴とする請求項２に記載の信号波形シミュレーション装置。
- 予め設定された基準値に基づいて、前記アイパターン波形の良否判定を行う良否判定手段をさらに備えたことを特徴とする請求項１、２または３に記載の信号波形シミュレーション装置。
- 前記良否判定手段は、前記アイパターン波形と、予め記憶部に記憶した所定の面積を有する基準アイパターンとを重ね合わせ、前記アイパターン波形が前記基準アイパターンとの重複部分を有する場合に、前記アイパターン波形の良否を否と判定することを特徴とする請求項４に記載の信号波形シミュレーション装置。
- 前記ディファレンシャル波形生成手段は、前記ディファレンシャル波形を生成する場合に、前記信号波形シミュレーションモデルから出力されたポジティブ波形およびネガティブ波形のそれぞれについて、所定の部分を前記ディファレンシャル波形の生成対象から除外することを特徴とする請求項１〜５のいずれか一つに記載の信号波形シミュレーション装置。
- 回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーション装置の信号波形シミュレーション方法であって、
前記信号波形シミュレーション装置は、
前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、
前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、
前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレ ーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップと
を実行することを特徴とする信号波形シミュレーション方法。 - 回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムであって、
前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、
前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、
前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップと
をコンピュータに実行させることを特徴とする信号波形シミュレーションプログラム。 - 回路の設計情報に基づいて信号解析シミュレーションモデルを生成し、前記信号解析シミュレーションモデルの出力信号波形の解析を行う信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記信号解析シミュレーションモデルに入力するランダム波形として、ディファレンシャル信号の波形を構成するポジティブ波形およびネガティブ波形を生成する波形生成ステップと、
前記波形生成ステップによって生成されたポジティブ波形およびネガティブ波形のそれぞれに対して、所定の位相差であるスキューを付加するスキュー付加ステップと、
前記スキュー付加ステップによってそれぞれ位相差が与えられたポジティブ波形およびネガティブ波形を前記信号解析シミュレーションモデルに入力し、前記信号解析シミュレーションモデルから出力されたポジティブ波形とネガティブ波形との差分に基づいてディファレンシャル波形を生成するディファレンシャル波形生成ステップと
をコンピュータに実行させるための信号波形シミュレーションプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250102A JP3892256B2 (ja) | 2000-09-08 | 2001-08-21 | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US09/945,696 US6925430B2 (en) | 2000-09-08 | 2001-09-05 | Method of and apparatus for signal-waveform simulation, and computer product |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273267 | 2000-09-08 | ||
| JP2000-273267 | 2000-09-08 | ||
| JP2001250102A JP3892256B2 (ja) | 2000-09-08 | 2001-08-21 | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002163320A JP2002163320A (ja) | 2002-06-07 |
| JP3892256B2 true JP3892256B2 (ja) | 2007-03-14 |
Family
ID=26599550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250102A Expired - Fee Related JP3892256B2 (ja) | 2000-09-08 | 2001-08-21 | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6925430B2 (ja) |
| JP (1) | JP3892256B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040002847A1 (en) * | 2002-06-26 | 2004-01-01 | Sun Microsystems, Inc. | Method for creating and displaying signaling eye-plots |
| AU2003277425A1 (en) * | 2002-10-18 | 2004-05-04 | Lecroy Corporation | Method and apparatus for determining inter-symbol interference for estimating data dependent jitter |
| US7899659B2 (en) * | 2003-06-02 | 2011-03-01 | Lsi Corporation | Recording and displaying logic circuit simulation waveforms |
| WO2004111886A1 (ja) * | 2003-06-10 | 2004-12-23 | Fujitsu Limited | 伝送信号解析方法、プログラム及び装置 |
| US7315463B2 (en) * | 2004-09-30 | 2008-01-01 | Intel Corporation | Apparatus and method for multi-phase transformers |
| US7890904B2 (en) * | 2005-06-06 | 2011-02-15 | Fujitsu Limited | Estimating jitter in a clock tree of a circuit and synthesizing a jitter-aware and skew-aware clock tree |
| KR100712519B1 (ko) * | 2005-07-25 | 2007-04-27 | 삼성전자주식회사 | 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 |
| US7668235B2 (en) * | 2005-11-10 | 2010-02-23 | Teradyne | Jitter measurement algorithm using locally in-order strobes |
| WO2008149419A1 (ja) * | 2007-06-05 | 2008-12-11 | Fujitsu Limited | アイマージン算出装置、アイマージン算出方法、アイマージン算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| KR101031393B1 (ko) * | 2007-07-20 | 2011-04-25 | 후지쯔 가부시끼가이샤 | 신호 전송 장치 및 방법 |
| JP5012663B2 (ja) * | 2008-05-27 | 2012-08-29 | 富士通株式会社 | 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法 |
| JP5407226B2 (ja) * | 2008-09-01 | 2014-02-05 | 富士通株式会社 | 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法 |
| JP2011215681A (ja) | 2010-03-31 | 2011-10-27 | Fujitsu Ltd | 配線間隔検証プログラムおよび配線間隔検証装置 |
| JP5716604B2 (ja) * | 2011-08-08 | 2015-05-13 | 富士通株式会社 | 回路シミュレータプログラム，装置およびアイパターン生成方法 |
| CN104598659B (zh) * | 2013-10-31 | 2018-09-18 | 格芯公司 | 对数字电路进行仿真的方法和设备 |
| JP6365025B2 (ja) * | 2014-07-03 | 2018-08-01 | 富士ゼロックス株式会社 | 電磁感受性評価方法及びプログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777616A (en) * | 1986-05-12 | 1988-10-11 | Outlook Technology, Inc. | Increased resolution logic analyzer using asynchronous sampling |
| US4908576A (en) * | 1987-09-08 | 1990-03-13 | Jackson Daniel K | System for printed circuit board testing |
| CA1301261C (en) * | 1988-04-27 | 1992-05-19 | Wayne D. Grover | Method and apparatus for clock distribution and for distributed clock synchronization |
| US5394106A (en) * | 1993-08-31 | 1995-02-28 | Gadzoox Microsystems | Apparatus and method for synthesis of signals with programmable periods |
| US5701441A (en) * | 1995-08-18 | 1997-12-23 | Xilinx, Inc. | Computer-implemented method of optimizing a design in a time multiplexed programmable logic device |
| US5838954A (en) * | 1995-08-18 | 1998-11-17 | Xilinx, Inc. | Computer-implemented method of optimizing a time multiplexed programmable logic device |
| EP0966702A2 (en) * | 1997-03-13 | 1999-12-29 | Wavecrest Corporation | Time interval measurement system incorporating a linear ramp generation circuit |
| JPH10319095A (ja) * | 1997-05-22 | 1998-12-04 | Mitsubishi Electric Corp | 半導体テスト装置 |
| JP4111284B2 (ja) | 1998-03-19 | 2008-07-02 | 旭化成エレクトロニクス株式会社 | 回路感度解析方法 |
-
2001
- 2001-08-21 JP JP2001250102A patent/JP3892256B2/ja not_active Expired - Fee Related
- 2001-09-05 US US09/945,696 patent/US6925430B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6925430B2 (en) | 2005-08-02 |
| US20020032555A1 (en) | 2002-03-14 |
| JP2002163320A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3892256B2 (ja) | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| US9117044B2 (en) | Hierarchical verification of clock domain crossings | |
| US8566767B1 (en) | System and method for parametric intercoupling of static and dynamic analyses for synergistic integration in electronic design automation | |
| US8239432B2 (en) | Incorporating noise and/or jitter into waveform generation | |
| US20060047494A1 (en) | Circuit analysis method and circuit analysis apparatus | |
| JP5716604B2 (ja) | 回路シミュレータプログラム，装置およびアイパターン生成方法 | |
| JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
| US7634371B2 (en) | System and method for analyzing jitter of signals | |
| JPWO2007049555A1 (ja) | Ｃｍｏｓモデル作成装置、該方法、該方法のプログラム及び記録媒体 | |
| JP2000357183A (ja) | 遅延ライブラリ表現方法、遅延ライブラリ生成方法、および遅延ライブラリを用いた遅延計算方法 | |
| JP2009042905A (ja) | 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体 | |
| JP5119506B2 (ja) | 半導体集積回路の設計装置、そのデータ処理方法、およびその制御プログラム | |
| US7398504B2 (en) | Program, method and apparatus for analyzing transmission signals | |
| JP5040463B2 (ja) | クロストークノイズ解析方法 | |
| US6959250B1 (en) | Method of analyzing electromagnetic interference | |
| JP4676911B2 (ja) | クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置 | |
| JP4602909B2 (ja) | 半導体集積回路のクロックツリー形成方法およびプログラム。 | |
| US7266488B1 (en) | Programmable pattern generation for dynamic bus signal integrity analysis | |
| US20040017873A1 (en) | Analog delay locked loop characterization technique | |
| JP2005100171A (ja) | 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体 | |
| JP2005316595A (ja) | 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム | |
| JP2008217231A (ja) | 伝送線路設計支援装置およびプログラム | |
| JP3165809B2 (ja) | ディジタルｌｓｉシミュレーション結果の判定方法 | |
| JP2006092072A (ja) | 回路機能検証方法 | |
| US20090299719A1 (en) | Circuit simulation apparatus and method,medium containing circuit simulation program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |