JPWO2007049555A1 - Cmosモデル作成装置、該方法、該方法のプログラム及び記録媒体 - Google Patents
Cmosモデル作成装置、該方法、該方法のプログラム及び記録媒体 Download PDFInfo
- Publication number
- JPWO2007049555A1 JPWO2007049555A1 JP2007542561A JP2007542561A JPWO2007049555A1 JP WO2007049555 A1 JPWO2007049555 A1 JP WO2007049555A1 JP 2007542561 A JP2007542561 A JP 2007542561A JP 2007542561 A JP2007542561 A JP 2007542561A JP WO2007049555 A1 JPWO2007049555 A1 JP WO2007049555A1
- Authority
- JP
- Japan
- Prior art keywords
- model
- saturation current
- cmos
- mos transistor
- ellipse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本発明のCMOSモデル作成装置1は、In−Ip空間における典型条件TT並びにコーナー条件FF及びSSがxn−xp空間でそれぞれ(0、0)、(α、α)、(−α、−α)となるように、In−Ip空間をxn−xp空間に変換し、典型条件TTの写像(0、0)を中心とし、コーナー条件FF、SS、FS及びSFの各写像にフィットする楕円を求め、この楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、この楕円内の累積確率がFF、SS、FS及びSFのコーナー条件が想定する累積確率と等しくなるようにガウス分布の偏差を定めた確率分布を求めることでCMOSモデルを作成する。
Description
本発明は、CMOSのモデルを作成する作成装置及び作成方法に関し、特に、モンテカルロ解析を行うために好適な、nチャネル型MOSトランジスタ及びpチャネル型MOSトランジスタにおけるばらつきの分布を考慮したCMOSモデルを作成するCMOSモデル作成装置及びCMOSモデル作成方法に関する。そして、このようなCMOSモデル作成方法のCMOSモデル作成プログラム及びこのCMOSモデル作成プログラムを記録した記録媒体に関する。
集積回路に集積されるトランジスタ、例えばCMOS(Complementary
Metal Oxide Semiconductor;相補型金属酸化膜半導体)のnチャネル型MOSトランジスタ(以下、「nMOS」と略記する。)及びpチャネル型MOSトランジスタ(以下、「pMOS」と略記する。)は、その諸特性が、ウェハのチップ間、あるいは、チップ内でばらつくことが知られている(例えば、非特許文献1参照)。
Metal Oxide Semiconductor;相補型金属酸化膜半導体)のnチャネル型MOSトランジスタ(以下、「nMOS」と略記する。)及びpチャネル型MOSトランジスタ(以下、「pMOS」と略記する。)は、その諸特性が、ウェハのチップ間、あるいは、チップ内でばらつくことが知られている(例えば、非特許文献1参照)。
図4は、MOSトランジスタのソース−ドレイン間における電圧電流特性を示す図である。図4Aは、nMOSのソース−ドレイン間における電圧電流特性を示す図であり、図4Bは、pMOSのソース−ドレイン間における電圧電流特性を示す図である。図4の横軸は、ドレイン電圧Vdであり、縦軸は、ドレイン電流Idである。なお、pMOSに関する電圧および電流の極性は、nMOSとは逆方向にとるものとする。図5は、nMOSの飽和電流とpMOSの飽和電流との相関を示す散布図である。図5Aは、実測の結果を示し、図5Bは、FF、SS、FS、SF及びTTの各点を示す。ここで、添え字nはnMOSの場合を表し、添え字pはpMOSの場合を表す。
図4に示すように、nMOS及びpMOSのソース−ドレイン間における電圧電流特性(以下、「電圧電流特性」と略記する。)は、所定の一定のゲート電圧Vgをソース−ゲート間に印加した場合における,ソース−ゲート間のドレイン電圧Vdの変化に対するソース−ドレイン間を流れるドレイン電流Idの変化である。そして、この電圧電流特性は、大略、ドレイン電圧Vdの増加に従ってドレイン電流Idが略線形で増加した後に略一定に飽和するプロファイルを持つ。このようなプロファイルを持つ電圧電流特性は、製造条件のゆらぎ等により、図4に示すように、同一のゲート電圧Vgを印加したとしても、ドレイン電流Idが小さい特性(以下、「Slow」(スロー)と呼称する。)からドレイン電流Idが大きい特性(以下、「Fast」(ファスト)と呼称する)まで様々にばらつく。このようなSlow及びFastは、統計上の代表値(平均値や中央値等)に較べて発生頻度の少ない特性であってばらつきの限界を規定するものであり、一般に、「コーナー」と呼称されている。Fastでは、ドレイン電流Idが大きいことから相対的に応答速度が速く、Slowでは、ドレイン電流Idが小さいことから相対的に応答速度が遅い。
なお、実際にはSlowからFastまで様々な特性が存在するが、図4では、これらSlow及びFastを示すと共に、さらに、Typicalを示し、他を省略している。このTypical(ティピカル)は、統計上の代表値になり得る発生頻度の最も多い典型的な電圧電流特性である。また、nMOSのドレイン電圧Vd及びドレイン電流IdをそれぞれVnd及びIndで表し、pMOSのドレイン電圧Vd及びドレイン電流IdをそれぞれVpd及びIpdで表している。そして、電圧電流特性が飽和した場合にけるドレイン電流Idを飽和電流Iと呼び、nMOSのSlow、Fast及びTypicalの飽和電流InをそれぞれInS、InF及びInTで表し、pMOSのSlow、Fast及びTypicalの飽和電流IpをそれぞれIpS、IpF及びIpTで表している。もちろん、InS<InT<InF、及び、IpS<IpT<IpFの関係にある。
nMOSとpMOSとを備えて構成されるCMOSでは、nMOS及びpMOSの電圧電流特性がばらつくと共にCMOSではnMOSとpMOSとの間に相関があるため、nMOSの飽和電流Inを横軸に採りpMOSの飽和電流Ipを縦軸に採った、nMOSの飽和電流InとpMOSの飽和電流Ipとから構成されるIn−Ip空間において、nMOSの飽和電流InとpMOSの飽和電流Ipとの関係は、図5に示すような分布の散布図となる。
このためCMOSの集積回路を設計する場合、所定の仕様を満たすチップを得るために、また、歩留まりを確保するために、設計者は、例えばSPICE(Simulation Program with Integrated Circuit Emphasis)等の回路シミュレータを用いて、設計した集積回路の特性をシミュレーションするが、設計者は、CMOSを構成するnMOS及びpMOSのこのようなばらつきを考慮しなければならない。このため、図5Aに示す散布図における各点についてシミュレーションを行うことによって特性が保証されればよいが、図5Aに示す散布図の各点を統計的に発生させることが困難であること、また、仮にこの点が確定したとしても元のSPICEにおけるモデルパラメータに変換する方法が無いため、この方法は、困難である。このため、従来では、図5Aに示すコーナー(ワーストケース)のチップと典型的なチップとについてシミュレーションを行うことによって特性が保証されていた。即ち、図5Bに示すように、nMOS及びpMOSの応答速度が共に速い状態FF(コーナー条件FF)と、nMOS及びpMOSの応答速度が共に遅い状態SS(コーナー条件SS)と、nMOSの応答速度が速くpMOSの応答速度が遅い状態FS(コーナー条件FS)と、nMOSの応答速度が遅くpMOSの応答速度が速い状態SF(コーナー条件SF)と、nMOS及びpMOSの応答速度が共に典型的な状態TT(典型条件TT)との各場合について、回路シミュレータ用に作成されたnMOS及びpMOSのデバイスモデルにおけるパラメータの値が製造側(プロセス部門)から設計側に伝えられ、これらのパラメータの値を用いて、設計した集積回路の特性がシミュレーションされ、特性が保証されていた。このような設計方法は、ワースト設計手法と呼ばれ、例えば、特許文献1や非特許文献2に開示されている。
ところで、背景技術では、集積回路の特性評価は、図5Bに示す、上述したコーナー条件FF、SS、FS及びSF並びに典型条件TTの5組の状態で為された評価であるため、nMOS及びpMOSにおけるばらつきの分布を考慮した評価ではなく、そして、これら5組の状態が離散しているため、集積回路の特性におけるばらつきの分布を求めることができない。
特に、近年の微細プロセスによって製造される集積回路では、全てのnMOS及びpMOSが同一のコーナーに変動するのではなく、nMOS及びpMOSが図5Aに示すように様々にばらつくため、nMOS及びpMOSにおける特性のばらつきの分布を考慮して集積回路の特性を評価する必要がある。また、特に、アナログ回路の設計では、特性の目標が多岐に亘りかつ連続的であることから、ディジタル回路の設計のようにコーナーにおける特性だけで設計の適否が判定されるのではなく、特性の連続的な分布を参照することによって適否が判定される場合が多いため、特性のばらつきの分布を求めることが重要である。
特開2002−043429号公報
岡田健一、小野寺秀俊、「トランジスタ特性におけるチップ内ばらつきのモデル化手法」、情報処理学会論文誌、Vol.43、No.5、2002.May
日経BP社発行「日経マイクロデバイス」、2005、March、p92−p93
本発明は、上述の事情に鑑みて為された発明であり、本発明の目的は、nMOS及びpMOSにおけるばらつきの分布を考慮したCMOSモデルを作成することができるCMOSモデル作成装置及びCMOSモデル作成方法を提供することである。そして、本発明の他の目的は、このようなCMOSモデル作成方法のプログラム及びこのプログラムを記録した記録媒体を提供することである。
本発明では、nチャネル型MOSトランジスタの飽和電流Inとpチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間が、目的のCMOSモデルにおけるnチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと目的のCMOSモデルにおけるpチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換され、典型条件TTを写像した点を中心とし、コーナー条件FF、SS、FS及びSFを写像した各点にフィットする楕円が求められ、この楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分がガウス分布でそれぞれ表現され、この楕円内の累積確率がFF、SS、FS及びSFのコーナー条件が想定する累積確率と等しくなるように、ガウス分布の偏差を定めた確率分布が前記CMOSモデルとして求められる。
このように本発明では、nMOS及びpMOSにおけるばらつきの分布を考慮したCMOSモデルを作成することができる。
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
(実施形態の構成)
図1は、実施形態に係るCMOSモデル作成装置の構成を示すブロック図である。図1において、CMOSモデル作成装置1は、演算処理部11と、入力部12と、出力部13と、記憶部14と、バス15とを備えて構成される。
図1は、実施形態に係るCMOSモデル作成装置の構成を示すブロック図である。図1において、CMOSモデル作成装置1は、演算処理部11と、入力部12と、出力部13と、記憶部14と、バス15とを備えて構成される。
入力部12は、CMOSモデルの作成開始を指示するコマンド等の各種コマンド、及び、モデル基礎情報等のCMOSモデルを作成するために必要な各種データをCMOSモデル作成装置1に入力する機器であり、例えば、キーボードやマウス等である。
モデル基礎情報は、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態において、nMOSの飽和電流In及びpMOSの飽和電流Ipを与えるnMOSモデル及びpMOSモデルにおけるパラメータの値である。nMOS及びpMOSを表現する回路シミュレータ用のnMOSモデル及びpMOSモデルは、例えば、チャネル長、チャネル幅、ゲート酸化膜厚、ゲート容量及びイオン注入濃度等の複数のパラメータ(以下、「パラメータセット」と呼称する。)から構成される。この回路シミュレータ用のnMOSモデル及びpMOSモデルは、様々なデバイスモデルが開発されており、製造するnMOS及びpMOSに合わせてパラメータセットを構成するパラメータが製造側(プロセス部門)によって選択されてそれぞれ作成される。従って、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態において、nMOSの飽和電流Inを与えるnMOSモデルのパラメータの値をPnF、PnS、PnFS、PnSF及びPnTとし、pMOSの飽和電流Ipを与えるnMOSモデルのパラメータの値をPpF、PpS、PpFS、PpSF及びPpTとすると、モデル基礎情報は、nMOSの飽和電流InとpMOSの飽和電流Ipとから構成されるIn−Ip空間において、FF=(PnF、PpF)、SS=(PnS、PpS)、FS=(PnFS、PpFS)、SF=(PnSF、PpSF)及びTT=(PnT、PpT)である。もちろん、nMOSモデル及びpMOSモデルは、パラメータセットから構成されるから、これらPnF、PnS、PnFS、PnSF及びPnT並びにPpF、PpS、PpFS、PpSF及びPpTは、それぞれ、パラメータセットを構成する複数のパラメータの具体的な値からなる。例えば、nMOSモデルが(An1、An2、An3、・・・)である場合において、FFにおけるnMOSの飽和電流InFを与えるnMOSモデルの各パラメータが(an1、an2、an3、・・・)であるとすると、PnF=(an1、an2、an3、・・・)である。但し、an1、an2、an3、・・・は、具体的な数値である。
コーナー条件FF、SS、FS及びSF並びに典型条件TTの各値を求めるに当たって、製造側(プロセス部門)において、例えば、まず、図5に示すようなnMOSの飽和電流InとpMOSの飽和電流Ipとの関係を示す散布図が複数の試作を実測することによって作成される。次に、この作成された散布図からコーナー条件FF、SS、FS及びSF並びに典型条件TTの各点が決定される。そして、この決定された各点からコーナー条件FF、SS、FS及びSF並びに典型条件TTの各値が得られる。ここで、図5に示すように、FFにおけるnMOSの飽和電流InとpMOSの飽和電流Ipとは、FastにおけるnMOSの飽和電流InFとpMOSの飽和電流IpFであり、状態SSにおけるnMOSの飽和電流InとpMOSの飽和電流Ipとは、SlowにおけるnMOSの飽和電流InSとpMOSの飽和電流IpSであり、そして、状態TTにおけるnMOSの飽和電流InとpMOSの飽和電流Ipとは、TypicalにおけるnMOSの飽和電流InTとpMOSの飽和電流IpTである。
また、nMOSの飽和電流InとpMOSの飽和電流Ipとの散布図は、nMOSモデル及びpMOSモデルについてモンテカルロ解析を実行することによって作成されてもよい。モンテカルロ解析は、事象が確率的に発生する事象であることを前提に、与えられた事象に対して乱数を使用してデータを作成し、充分に多い回数だけシミュレーションを反復して近似解を得る方法である。例えば、上記nMOSの飽和電流InとpMOSの飽和電流Ipとの関係を示す散布図を作成する場合では、まず、nMOSモデルにおけるパラメータセットのパラメータのうち、nMOSの飽和電流Inに影響を及ぼすパラメータが選択され、この選択されたパラメータに対して乱数を使用してパラメータの値が作成され、この作成されたパラメータの値を用いてnMOSの飽和電流Inの値がシミュレーションされる。pMOSの飽和電流Ipdについても同様にシミュレーションされることによって値が得られる。そして、このようなnMOSの飽和電流Indの値及びpMOSの飽和電流Ipdの値を得るシミュレーションが充分多い回数だけ、例えば、五千回や1万回や2万回等反復される。
出力部13は、入力部12から入力されたコマンドやデータ、及び、本CMOSモデル作成装置1によって作成されたCMOSモデルやこのCMOSモデルを用いて解析したモンテカルロ解析の解析結果等を出力する機器であり、例えばCRTディスプレイ、LCD、有機ELディスプレイ又はプラズマディスプレイ等の表示装置やプリンタ等の印刷装置等である。
記憶部14は、モデル基礎情報を記憶するモデル基礎情報記憶部141と、作成したCMOSモデルのモデル情報を記憶するモデル情報記憶部142とを機能的に備え、モデル基礎情報からCMOSモデルのモデル情報を作成するCMOSモデル作成プログラムや、モンテカルロ解析を含む回路シミュレーションを行う例えばSPICE等の回路シミュレーションプログラムや、CMOSモデル作成装置1の各部を制御する制御プログラム等の各種プログラム、及び、各種プログラムの実行に必要なデータやその実行中に生じるデータ等の各種データを記憶する。記憶部14は、例えば、演算処理部11の所謂ワーキングメモリとなるRAM(Random Access Memory)等の揮発性の記憶素子、ROM(Read
Only Memory)等の不揮発性の記憶素子、及び、各種プログラムや各種データを格納しておくハードディスク装置等を備えて構成される。
Only Memory)等の不揮発性の記憶素子、及び、各種プログラムや各種データを格納しておくハードディスク装置等を備えて構成される。
SPICEは、米国カリフォルニア大学バークレー校で開発された汎用電子回路シミュレーションプログラムであり、ソースコードが一般に公開されている。このため、例えばPSpice等の機能の拡張や改良等が施された派生的なSPICEも知られている。なお、このPSpiceには、モンテカルロ解析も組み込まれている。SPICEは、回路を構成する部品間の接続情報を記述したネットリストと呼ばれるファイルと、部品のデバイスモデルを記述したモデルライブラリと呼ばれるファイルとに基づいて、例えば電圧電流特性、ゲインや位相の周波数特性及び入出力特性等の回路の諸特性を演算する。
演算処理部11は、例えば、マイクロプロセッサ及びその周辺回路等を備えて構成され、機能的に、モデル作成部111と、特性分布演算部112と、モンテカルロ解析を含む回路シミュレーションを行う回路シミュレータ部113とを備え、制御プログラムに従い入力部12、出力部13及び記憶部14を当該機能に応じてそれぞれ制御する。
モデル作成部111は、モデル基礎情報に基づいてnMOSの飽和電流InとpMOSの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルのモデル情報を作成する。モデル作成部111は、機能的に、写像部1111と、楕円演算部1112と、ガウス分布演算部とを備える。写像部1111は、nMOSトランジスタの飽和電流InとpMOSの飽和電流Ipとから構成されるIn−Ip空間を、CMOSモデルにおけるnMOSの飽和電流Inの変動の程度を表すパラメータxnとCMOSモデルにおけるpMOSの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する。楕円演算部1112は、典型条件TTの写像部1111で変換された点を中心とし、コーナー条件FF、SS、FS及びSFの写像部1111で変換された各点にフィットする楕円を求める。ガウス分布演算部1113は、この楕円演算部1112で求めた楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、この楕円内の累積確率がFF、SS、FS及びSFのコーナー条件が想定する累積確率と等しくなるようにこのガウス分布の偏差を定めた確率分布をCMOSモデルとして求める。xnは、その値が0である場合ではnMOSの飽和電流Inの変動が無く、その値が増加又は減少するに伴ってnMOSの飽和電流Inの変動量が増加する。xpも同様である。
特性分布演算部112は、モデル作成部111で求めたCMOSモデルとしてのガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する。そして、演算処理部11は、特性分布演算部112で求めたxn及びxpのパラメータ値を用いて回路シミュレータ部113でモンテカルロ解析を実行することによって、CMOSの特性の分布を求める。
これら演算処理部11、入力部12、出力部13及び記憶部14は、信号を相互に交換することができるようにバス15でそれぞれ接続される。
このような演算処理部11、入力部12、出力部13、記憶部14及びバス15は、例えば、コンピュータ、より具体的にはノート型やディスクトップ型等のパーソナルコンピュータ等によって構成可能である。
次に、本実施形態の動作について説明する。
(実施形態の動作)
図2は、実施形態に係るCMOSモデル作成装置の動作を示すフローチャートである。図3は、CMOSモデルの作成方法を説明するための図である。図3Aは、In−Ip空間とxn−xp空間との対応関係を示すと共に、両空間におけるコーナー条件FF、SS、FS及びSF並びに典型条件TTを示す。図3Bは、作成したCMOSモデルを示す。
図2は、実施形態に係るCMOSモデル作成装置の動作を示すフローチャートである。図3は、CMOSモデルの作成方法を説明するための図である。図3Aは、In−Ip空間とxn−xp空間との対応関係を示すと共に、両空間におけるコーナー条件FF、SS、FS及びSF並びに典型条件TTを示す。図3Bは、作成したCMOSモデルを示す。
まず、製造側(プロセス部門)から提供されるコーナー条件FF、SS、FS及びSF並びに典型条件TTの各値、即ち、PnF、PnS、PnFS、PnSF及びPnT並びにPpF、PpS、PpFS、PpSF及びPpTにおけるパラメータセットを構成する複数のパラメータの具体的な値が入力部12を介してCMOSモデル作成装置1に入力され、モデル基礎情報として記憶部14のモデル基礎情報記憶部141に記憶される。そして、CMOSモデルの作成開始を指示するコマンドが入力部12を介してCMOSモデル作成装置1に入力されると、CMOSモデル作成プログラムが実行され、演算処理部11のモデル作成部111がモデル基礎情報に基づいてCMOSモデルの作成を開始する。
本CMOSモデルを求めるに当たって、本実施形態では、まず、In−Ip空間における典型条件TT並びにコーナー条件FF及びSSがxn−xp空間でそれぞれ(0、0)、(α、α)、(−α、−α)となるように、写像部1111でIn−Ip空間がxn−xp空間に変換される。次に、典型条件TTの写像部1111で変換された点(0、0)を中心とし、コーナー条件FF、SS、FS及びSFの写像部1111で変換された各点にフィットする楕円が求められる。そして、この楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分がガウス分布でそれぞれ表現され、この楕円内の累積確率がFF、SS、FS及びSFのコーナー条件が想定する累積確率と等しくなるようにガウス分布の偏差を定めた確率分布が求められる。これによって、本CMOSモデルが作成される。なお、αは、任意の値でよいが、簡単化のため、本実施形態では、α=1とする。
即ち、図2において、モデル作成部111の写像部1111は、回路シミュレータ部113を用いて回路シミュレーションを実行することにより、モデル基礎情報記憶部141に記憶されているPnFS及びPpFSからコーナー条件FSにおけるnMOSの飽和電流InFS及びpMOSの飽和電流IpFSを演算する(S11)。次に、モデル作成部111の写像部1111は、回路シミュレータ部113を用いて回路シミュレーションを実行することにより、モデル基礎情報記憶部141に記憶されているPnSF及びPpSFからコーナー条件SFにおけるnMOSの飽和電流InSF及びpMOSの飽和電流IpSFを演算する(S12)。
次に、モデル作成部111の写像部1111は、回路シミュレータ部113を用いて回路シミュレーションを実行することにより、コーナー条件FS及びSFのxnの座標値xnFS及びxnSFを演算する(S13)。
より具体的には、典型条件TT=(0、0)並びにコーナー条件FF=(1、1)及びSS=(−1、−1)の各条件を満たすnMOSモデルのパラメータの値を与える式1を生成する。典型条件TT=(0、0)並びにコーナー条件FF=(1、1)及びSS=(−1、−1)とすることは、図3Aに示すように、nMOSの飽和電流In軸上におけるコーナー条件FFの飽和電流InFをxn軸の1に対応させ、nMOSの飽和電流In軸上におけるコーナー条件SSの飽和電流InSをxn軸の−1に対応させ、そして、nMOSの飽和電流In軸上における典型条件TTの飽和電流InTをxn軸の0に対応させることであり、また、pMOSの飽和電流Ip軸上におけるコーナー条件FFの飽和電流IpFをxp軸の1に対応させ、pMOSの飽和電流Ip軸上におけるコーナー条件SSの飽和電流IpSをxp軸の−1に対応させ、そして、pMOSの飽和電流Ip軸上における典型条件TTの飽和電流IpTをxp軸の0に対応させることである。
Pn=PnT+xn×(PnF−PnT)、但し、xn≧0
=PnT−xn×(PnS−PnT)、但し、xn<0 ・・・(式1)
=PnT−xn×(PnS−PnT)、但し、xn<0 ・・・(式1)
この式1のxnを−1から+1まで所定の間隔で変化させながら式1より得られる各値をコーナー条件FSにおけるパラメータの各値PnFSとして回路シミュレータ部113に用いることでnMOSの各飽和電流Inがそれぞれ求められる。これら求められたnMOSの各飽和電流Inの中から処理S11で求めたnMOSの飽和電流InFSと一致する、あるいは、最も近いnMOSの飽和電流Inが選択される。この選択されたnMOSの飽和電流Inに対応するパラメータの値PnFSを与えたxnがコーナー条件FSのxnの座標値xnFSである。そして、同様に、これら求めたnMOSの各飽和電流Inの中から処理S12で求めたnMOSの飽和電流InSFと一致する、あるいは、最も近いnMOSの飽和電流Inが選択される。この選択されたnMOSの飽和電流Inに対応するパラメータの値PnSFを与えたxnがコーナー条件SFのxnの座標値xnSFである。ここで、所定の間隔は、要求される座標値xnFS及び座標値xnSFの精度によって決定され、例えば、0.01間隔や0.001間隔等である。
次に、モデル作成部111の写像部1111は、回路シミュレータ部113を用いて回路シミュレーションを実行することにより、コーナー条件FS及びSFのxpの座標値xpFS及びxpSFを演算する(S14)。
より具体的には、処理S13と同様に、典型条件TT=(0、0)並びにコーナー条件FF=(1、1)及びSS=(−1、−1)の各条件を満たすpMOSモデルのパラメータの値を与える式2が生成される。
Pp=PpT+xp×(PpF−PpT)、但し、xp≧0
=PpT−xp×(PpS−PpT)、但し、xp<0 ・・・(式2)
=PpT−xp×(PpS−PpT)、但し、xp<0 ・・・(式2)
この式2のxpを−1から+1まで所定の間隔で変化させながら式2より得られる各値をコーナー条件FSにおけるパラメータの各値PpFSとして回路シミュレータ部113に用いることでpMOSの各飽和電流Ipがそれぞれ求められる。これら求められたpMOSの各飽和電流Ipの中から処理S11で求めたpMOSの飽和電流IpFSと一致する、あるいは、最も近いpMOSの飽和電流Ipが選択される。この選択されたpMOSの飽和電流Ipに対応するパラメータの値PpFSを与えたxpがコーナー条件FSのxpの座標値xpFSである。そして、同様に、これら求めたpMOSの各飽和電流Ipの中から処理S12で求めたpMOSの飽和電流IpSFと一致する、あるいは、最も近いpMOSの飽和電流Ipが選択される。この選択されたpMOSの飽和電流Ipに対応するパラメータの値PpSFを与えたxpがコーナー条件SFのxpの座標値xpSFである。
このように本実施形態では、写像部1111は、まず、コーナー条件FSのパラメータの値(PnFS、PpFS)に基づいてコーナー条件FSのnMOSの飽和電流InFS及びpMOSの飽和電流IpFSを求めると共に、コーナー条件SFのパラメータの値(PnSF、PpSF)に基づいてコーナー条件SFのnMOSの飽和電流InSF及びpMOSの飽和電流IpSFを求める。次に、写像部1111は、CMOSモデルを表現するxn−xp空間における典型条件TT並びにコーナー条件FF及びSSの座標値をそれぞれ(0、0)、(1、1)、(−1、−1)とし、nMOSモデル及びpMOSモデルのパラメータの値とxn−xp空間における座標値との関係を表す関数式、式1及び式2を用いて、この求めたコーナー条件FS及びSFのnMOSの飽和電流InFS及びInSF並びにpMOSの飽和電流IpFS及びIpSFに基づいて、xn−xp空間におけるコーナー条件FS及びSFの座標値(xnFS、xpFS)及び(xnSF、xpSF)を求めている。
次に、モデル作成部111の楕円演算部1112は、図3Bに示すように、xn−xp空間において、典型条件TTの写像(0、0)を中心とし、コーナー条件FF、SF、SS及びFSの各写像(1、1)、(xnSF、xpSF)、(−1、−1)及び(xnFS、xpFS)に最もフィットする楕円C3を求める(S15)。即ち、楕円C3と(1、1)との距離の二乗と、楕円C3と(xnSF、xpSF)との距離の二乗と、楕円C3と(−1、−1)との距離の二乗と、楕円C3と(xnFS、xpFS)との距離の二乗との和が最小となる楕円を求める。あるいは、演算を簡単化してより高速に演算処理するために、モデル作成部111の楕円演算部1112は、xn−xp空間において、典型条件TTの写像(0、0)を中心とし、コーナー条件FF及びSSの各写像(1、1)及び(−1、−1)を通り、処理S13及び処理S14で求めた、コーナー条件FS及びSFの各写像(xnFS、xpFS)及び(xnSF、xpSF)に最もフィットする楕円C3を求めてもよい。即ち、楕円C3と(xnFS、xpFS)との距離の二乗と、楕円C3と(xnSF、xpSF)との距離の二乗との和が最小となる楕円を求める。
次に、モデル作成部111のガウス分布演算部1113は、この求めた楕円C3上の各点が等確率であるとし、楕円の長軸BB’と短軸AA’とを独立した2本の主成分軸としてそれぞれの主成分を例えばガウス分布(正規分布)で表現し、楕円C3内の累積確率がFF、SS、FS及びSFの各コーナー条件が想定する累積確率と等しくなるようにこのガウス分布の偏差を定めた確率分布をCMOSモデルとして生成する(S16)。なお、図3Bの楕円C2及び楕円C1も確率が等しい点の軌跡である。累積確率は、所定の区間内に出現する確率、あるいは、所定の区間内の確率密度を積分した値である。例えば、ガウス分布における3σ(σは標準偏差)範囲の累積確率は、周知のように、約99.73%である。
そして、モデル作成部111は、作成したCMOSモデルを記憶部14のモデル情報記憶部142に記憶すると共に、出力部13に出力する(S17)。
このように作成されたCMOSモデルは、nMOS及びpMOSにおけるばらつきの分布が反映されたモデルとなっており、xn及びxpの2個のパラメータだけでnMOS及びpMOSにおけるばらつきの分布を表すことができる。このため、CMOSの或る特性の分布は、従来ではnMOSモデル及びpMOSモデルの各パラメータセットを構成する各パラメータをばらつかせてモンテカルロ解析を行うことで求めなければならないが、本発明に係るCMOSモデルではxn及びxpの2個のパラメータだけばらつかせてモンテカルロ解析を行うことで求めることができる。従って、CMOSの或る特性の分布を求めることは、従来ではばらつかせるパラメータの個数が多いため困難であり現実的ではなかったが、本発明に係るMOSモデルでは2個だけなので容易に実現することができる。
本CMOSモデルを用いたモンテカルロ解析では、まず、演算処理部11の特性分布演算部112は、モデル作成部111のガウス分布演算部1113で求めたCMOSモデルとしてのガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する。そして、演算処理部11は、特性分布演算部112で求めたこのxn及びxpのパラメータ値を用いて回路シミュレータ部113で所望の特性に応じたモンテカルロ解析を実行する。これによって、CMOSの或る特性の分布が求められ得る。
なお、上述の実施形態において、回路シミュレーションを行う回路シミュレータ部113をCMOSモデル作成装置1とは、別体に設けてもよい。
また、上述の実施形態において、必要に応じてCMOS作成装置1は、破線で示すように、外部記憶部16及び/又は通信インタフェース部17をさらに備えてもよい。外部記憶部16は、例えば、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory)、CD−R(Compact
Disc Recordable)及びDVD−R(Digital Versatile Disc
Recordable)等の記録媒体との間でデータを読み込み及び/又は書き込みを行う装置であり、例えば、フレキシブルディスクドライブ、CD−ROMドライブ、CD−Rドライブ及びDVD−Rドライブ等である。通信インタフェース部17は、電話網、ディジタル通信網及び無線通信網等の外部のネットワークやローカル・エリア・ネットワーク等のネットワークに接続され、前記ネットワークを介してサーバコンピュータ等の通信端末との間で通信信号を送受信するためのインタフェース回路であり、演算処理部11からのデータに基づいて前記ネットワークの通信プロトコルに従った通信信号を作成すると共に前記ネットワークからの通信信号を演算処理部11が処理可能な形式のデータに変換する。
Disc Recordable)及びDVD−R(Digital Versatile Disc
Recordable)等の記録媒体との間でデータを読み込み及び/又は書き込みを行う装置であり、例えば、フレキシブルディスクドライブ、CD−ROMドライブ、CD−Rドライブ及びDVD−Rドライブ等である。通信インタフェース部17は、電話網、ディジタル通信網及び無線通信網等の外部のネットワークやローカル・エリア・ネットワーク等のネットワークに接続され、前記ネットワークを介してサーバコンピュータ等の通信端末との間で通信信号を送受信するためのインタフェース回路であり、演算処理部11からのデータに基づいて前記ネットワークの通信プロトコルに従った通信信号を作成すると共に前記ネットワークからの通信信号を演算処理部11が処理可能な形式のデータに変換する。
ここで、CMOSモデル作成プログラム等やモデル基礎情報等が格納されていない場合には、CMOSモデル作成プログラム等を記録した記録媒体やモデル基礎情報を記録した記録媒体から外部記憶部16を介して記憶部14にインストールされるように、CMOS作成装置1が構成されてもよく、また、これらCMOSモデル作成プログラム等やモデル基礎情報等を管理するサーバ(不図示)からネットワークを介してCMOSモデル作成プログラム等やモデル基礎情報等がCMOS作成装置1にダウンロードされるように、CMOS作成装置1が構成されてもよい。さらに、作成したCMOSモデルのモデル情報を等のデータが外部記憶部16を介して記録媒体に記録されるように、CMOS作成装置1が構成されてもよい。
本明細書は、上記のように様々な発明を開示しているが、そのうち主な発明を以下に纏める。
第1の態様に係る、CMOSモデルを作成するCMOSモデル作成装置は、前記CMOSモデルが、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像部と、前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算部と、前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算部とを備える。
第2の態様に係る、CMOSモデルを作成するCMOSモデル作成方法は、前記CMOSモデルが、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備える。
第3の態様に係る、コンピュータに実行させるための、CMOSモデルを作成するCMOSモデル作成プログラムは、前記CMOSモデルが、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備える。
このような構成のCMOSモデル作成装置、CMOSモデル作成方法及びCMOSモデル作成プログラムでは、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルを作成することができる。このようなCMOSモデルを作成することができるため、nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を考慮してCMOSの集積回路における特性を評価することができ、集積回路の特性のばらつきの分布を求めることもできる。
第4の態様に係るCMOSモデル作成装置は、第1の態様に係るCMOSモデル作成装置であって、CMOSの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算部で求めたガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する特性分布演算部をさらに備える。
第5の態様に係るCMOSモデル作成方法は、第2の態様に係るCMOSモデル作成方法であって、CMOSの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する特性分布演算ステップをさらに備える。
第6の態様に係るCMOSモデル作成プログラムは、第3の態様に係るCMOSモデル作成プログラムであって、CMOSの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する特性分布演算ステップをさらに備える。
このような構成のCMOSモデル作成装置、CMOSモデル作成方法及びCMOSモデル作成プログラムでは、CMOSモデルがxn及びxpの2個のパラメータだけでnMOS及びpMOSにおけるばらつきの分布を表すことができるため、CMOSの或る特性の分布は、これらxn及びxpの2個のパラメータだけばらつかせてモンテカルロ解析を行うことによって求められる。
第7の態様に係る、コンピュータに実行させるための、CMOSモデルを作成するCMOSモデル作成プログラムを記録した記録媒体は、前記CMOSモデルが、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、前記CMOSモデル作成プログラムが、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備える。
このような構成の記録媒体では、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルを作成可能なCMOSモデルプログラムを記録した記録媒体が提供される。
そして、第8の態様に係る記録媒体は、第7の態様に係る記録媒体であって、前記CMOSモデル作成プログラムが、CMOSの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算ステップで求めたガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する特性分布演算ステップをさらに備える。
このような構成の記録媒体では、CMOSモデルのxn及びxpの2個のパラメータだけばらつかせてモンテカルロ解析を行うことによってCMOSの或る特性の分布を求めることが可能なCMOSモデルプログラムを記録した記録媒体が提供される。
本発明を表現するために、上述において図面を参照しながら実施形態を通して本発明を適切且つ十分に説明したが、当業者であれば上述の実施形態を変更及び/又は改良することは容易に為し得ることであると認識すべきである。従って、当業者が実施する変更形態又は改良形態が、請求の範囲に記載された請求項の権利範囲を離脱するレベルのものでない限り、当該変更形態又は当該改良形態は、当該請求項の権利範囲に包括されると解釈される。
本発明によれば、nチャネル型MOSトランジスタ及びpチャネル型MOSトランジスタにおけるばらつきの分布を考慮したCMOSモデルを作成する技術を提供することができる。
Claims (5)
- CMOSモデルを作成するCMOSモデル作成装置において、
前記CMOSモデルは、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、
前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像部と、
前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算部と、
前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算部とを備えること
を特徴とするCMOSモデル作成装置。 - CMOSの特性の分布を求めるモンテカルロ解析を実行するために、前記ガウス分布演算部で求めたガウス分布に従うように乱数を発生させることによりxn及びxpのパラメータ値を作成する特性分布演算部をさらに備えること
を特徴とする請求項1に記載のCMOSモデル作成装置。 - CMOSモデルを作成するCMOSモデル作成方法において、
前記CMOSモデルは、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、
前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、
前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするCMOSモデル作成方法。 - コンピュータに実行させるための、CMOSモデルを作成するCMOSモデル作成プログラムにおいて、
前記CMOSモデルは、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、
前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、
前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備えること
を特徴とするCMOSモデル作成プログラム。 - コンピュータに実行させるための、CMOSモデルを作成するCMOSモデル作成プログラムを記録した記録媒体において、
前記CMOSモデルは、コーナー条件FF、SS、FS及びSF並びに典型条件TTの各状態におけるnチャネル型MOSトランジスタモデル及びpチャネル型MOSトランジスタモデルのパラメータの各値に基づいて作成される、前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとの関係における発生頻度の分布を反映したCMOSモデルであり、
前記CMOSモデル作成プログラムは、
前記nチャネル型MOSトランジスタの飽和電流Inと前記pチャネル型MOSトランジスタの飽和電流Ipとから構成されるIn−Ip空間を、前記CMOSモデルにおける前記nチャネル型MOSトランジスタの飽和電流Inの変動の程度を表すパラメータxnと前記CMOSモデルにおける前記pチャネル型MOSトランジスタの飽和電流Ipの変動の程度を表すパラメータxpとから構成されるxn−xp空間に変換する写像ステップと、
前記TTの前記写像部で変換された点を中心とし、前記FF、前記SS、前記FS及び前記SFの前記写像部で変換された各点にフィットする楕円を求める楕円演算ステップと、
前記楕円の長軸及び短軸を2本の独立した主成分の軸として各主成分をガウス分布でそれぞれ表現し、前記楕円内の累積確率が前記FF、前記SS、前記FS及び前記SFのコーナー条件が想定する累積確率と等しくなるように前記ガウス分布の偏差を定めた確率分布を前記CMOSモデルとして求めるガウス分布演算ステップとを備えること
を特徴とする記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005308700 | 2005-10-24 | ||
JP2005308700 | 2005-10-24 | ||
PCT/JP2006/321057 WO2007049555A1 (ja) | 2005-10-24 | 2006-10-23 | Cmosモデル作成装置、該方法、該方法のプログラム及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007049555A1 true JPWO2007049555A1 (ja) | 2009-04-30 |
Family
ID=37967667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007542561A Pending JPWO2007049555A1 (ja) | 2005-10-24 | 2006-10-23 | Cmosモデル作成装置、該方法、該方法のプログラム及び記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7937252B2 (ja) |
JP (1) | JPWO2007049555A1 (ja) |
WO (1) | WO2007049555A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014134498A (ja) * | 2013-01-11 | 2014-07-24 | Advantest Corp | 検出装置、ウエハおよび電子デバイス |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021378A (ja) * | 2007-07-11 | 2009-01-29 | Nec Electronics Corp | 半導体集積回路の生産方法、設計方法及び設計システム |
JP4560117B2 (ja) * | 2008-10-30 | 2010-10-13 | 株式会社リコー | 散布図におけるデータ点の分布領域描画方法及び散布図におけるデータ点の分布領域描画プログラム |
US8423341B2 (en) * | 2009-10-19 | 2013-04-16 | International Business Machines Corporation | Method and system for constructing corner models for multiple performance targets |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
CN103440391B (zh) * | 2013-09-16 | 2017-01-18 | 卓捷创芯科技(深圳)有限公司 | 一种基于数值选择函数的半导体工艺角扫描仿真方法 |
JP2022092491A (ja) * | 2020-12-10 | 2022-06-22 | 国立大学法人京都大学 | 情報処理装置、コンピュータプログラム、情報処理方法及びシミュレーション情報提供方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296561A (ja) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | ワーストケース・モデルパラメータ生成方法及び装置 |
JP2002043429A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | シミュレーション方法およびシミュレーション装置 |
JP2002110489A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 |
JP2002261266A (ja) * | 2001-03-05 | 2002-09-13 | Sony Corp | 半導体シミュレーション方法および半導体シミュレーション装置 |
JP2003344163A (ja) * | 2002-05-23 | 2003-12-03 | Ohbayashi Corp | 石材の分類方法およびこの石材の分類方法を用いた構造物の製造方法 |
JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Lsiの設計マージンの設定方法 |
JP2005019524A (ja) * | 2003-06-24 | 2005-01-20 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路の性能分散系算出装置及びその算出方法 |
JP2005107896A (ja) * | 2003-09-30 | 2005-04-21 | Murata Mfg Co Ltd | ばらつき解析方法 |
JP2005257660A (ja) * | 2004-02-13 | 2005-09-22 | Nippon Steel Corp | 薄板の表面欠陥の分布形態解析装置、薄板の表面欠陥の分布形態解析方法、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体 |
JP2005259107A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304836B1 (en) * | 1996-10-28 | 2001-10-16 | Advanced Micro Devices | Worst case design parameter extraction for logic technologies |
US5966527A (en) * | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
-
2006
- 2006-10-23 WO PCT/JP2006/321057 patent/WO2007049555A1/ja active Application Filing
- 2006-10-23 US US12/083,949 patent/US7937252B2/en not_active Expired - Fee Related
- 2006-10-23 JP JP2007542561A patent/JPWO2007049555A1/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296561A (ja) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | ワーストケース・モデルパラメータ生成方法及び装置 |
JP2002043429A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | シミュレーション方法およびシミュレーション装置 |
JP2002110489A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 半導体装置の回路特性のシミュレータ、及び、シミュレート方法 |
JP2002261266A (ja) * | 2001-03-05 | 2002-09-13 | Sony Corp | 半導体シミュレーション方法および半導体シミュレーション装置 |
JP2003344163A (ja) * | 2002-05-23 | 2003-12-03 | Ohbayashi Corp | 石材の分類方法およびこの石材の分類方法を用いた構造物の製造方法 |
JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Lsiの設計マージンの設定方法 |
JP2005019524A (ja) * | 2003-06-24 | 2005-01-20 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路の性能分散系算出装置及びその算出方法 |
JP2005107896A (ja) * | 2003-09-30 | 2005-04-21 | Murata Mfg Co Ltd | ばらつき解析方法 |
JP2005259107A (ja) * | 2004-02-10 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および回路シミュレーション装置 |
JP2005257660A (ja) * | 2004-02-13 | 2005-09-22 | Nippon Steel Corp | 薄板の表面欠陥の分布形態解析装置、薄板の表面欠陥の分布形態解析方法、コンピュータプログラム、及びコンピュータ読み取り可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014134498A (ja) * | 2013-01-11 | 2014-07-24 | Advantest Corp | 検出装置、ウエハおよび電子デバイス |
Also Published As
Publication number | Publication date |
---|---|
US7937252B2 (en) | 2011-05-03 |
US20080262807A1 (en) | 2008-10-23 |
WO2007049555A1 (ja) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2007049555A1 (ja) | Cmosモデル作成装置、該方法、該方法のプログラム及び記録媒体 | |
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
US20070266357A1 (en) | Timing analysis method and timing analysis apparatus | |
JP2008523516A (ja) | 集積回路設計および製造のための確率解析プロセス最適化 | |
US11783106B2 (en) | Circuit testing and manufacture using multiple timing libraries | |
US7814448B2 (en) | Representing and propagating a variational voltage waveform in statistical static timing analysis of digital circuits | |
US10262680B2 (en) | Variable sound decomposition masks | |
JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
US6356861B1 (en) | Deriving statistical device models from worst-case files | |
US8150638B1 (en) | Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling | |
JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
US8417503B2 (en) | System and method for target-based compact modeling | |
Severo et al. | Simulated annealing to improve analog integrated circuit design: Trade-offs and implementation issues | |
US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
JPH10240796A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 | |
KR20170043370A (ko) | 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법 | |
US8650008B2 (en) | Method and system of developing corner models for various classes on nonlinear systems | |
JP2007310873A (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
US10796051B1 (en) | Adaptive model interface for a plurality of EDA programs | |
US7600204B1 (en) | Method for simulation of negative bias and temperature instability | |
JP2001357093A (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 | |
JP5790294B2 (ja) | 消費電流算出装置、消費電流算出プログラムおよび消費電流算出方法 | |
JP4420282B2 (ja) | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 | |
Liu et al. | Parametric variability analysis for multistage analog circuits using analytical sensitivity modeling | |
JP2009059315A (ja) | エラー信号パルス幅の計算方法及び計算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |