JP2001357093A - 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 電子回路の過渡応答解析において、解析処理
時間を増加させることなく解析精度の向上を図ることが
できる回路シミュレーション方法、回路シミュレーショ
ン装置、及び記憶媒体を提供すること。 【解決手段】 集積回路１００、１０１において、迅速
な処理を行う設定のモデルパラメータ１（Ｄ１）を読み
込んで回路シミュレーション１を開始した後、何れかの
回路ブロックが詳細な解析を必要とする時間帯になった
時点で（Ｓ４：ＹＥＳ）、それまでのパラメータを新た
な初期値として、回路モデルパラメータ２（Ｄ２）、寄
生素子パラメータ（Ｄ３）、環境要因パラメータ（Ｄ
４）、解析時間間隔パラメータ（Ｄ５）等に受け渡し回
路シミュレーション２を開始する（Ｓ６）。詳細解析の
時間帯が終了すれば、再度回路シミュレーション１の実
行に戻る（Ｓ９）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
代表される電子回路における過渡応答解析用の回路シミ
ュレーション方法、回路シミュレーション装置、及び記
憶媒体に関するものであり、特に、解析処理時間を増加
させることなく、解析精度の向上を図ることができる回
路シミュレーション方法、回路シミュレーション装置、
及び記憶媒体に関するものである。

【０００２】

【従来の技術】半導体集積回路の過渡応答における動作
検証おいては、コンピュータによる過渡応答解析のため
の回路シミュレーションが行われてきた。

【０００３】従来より、この回路シミュレーションの手
法には２つの方法がある。その１つは、電圧・電流値等
のアナログ値の精度を確保したアナログ解析のシミュレ
ーション方法であり、代表的なものとしてカリフォルニ
ア大学バークレー校で開発されたＳＰＩＣＥ（Simulati
on Program with Integrated Circuit Emphasis）があ
る。構成素子の物理的な特性を数式化して詳細な素子モ
デルパラメータとし、回路動作を支配する常微分方程式
を幾つかの数値解析手法により解くことで各計算時間に
おける各部の電圧・電流値等を算出していくものであり
アナログ解析に有効な手法である。高い計算精度を確保
するための数値計算量は膨大であるため、比較的小規模
で高精度の解析を必要とするアナログ集積回路において
使用されている手法である。

【０００４】他の方法は、近年において益々高集積化の
一途をたどる大規模集積回路の過渡応答解析において論
理の解析に使用される論理解析のシミュレーション方法
であり、基本論理ゲート、スイッチ素子、遅延素子等の
基本的な回路や、大きな回路ブロックについての論理機
能を記述した論理マクロブロックについて論理応答や動
作タイミング等を定義した論理回路モデルパラメータを
使用して、相互に接続された論理回路モデルパラメータ
間に伝播する信号の論理レベルの応答や伝播のタイミン
グ等を解析していくもので論理解析に有効な手法であ
る。実際の電圧値は計算できないため、解析結果の精度
はアナログ解析には及ばないが、大規模集積回路の過渡
応答における論理検証に有効な手法である。

【０００５】図１（Ａ）に示すように、大規模集積回路
１００の過渡応答解析においても高精度解析への対応と
して内蔵されている各回路ブロックＡ、Ｂ、Ｃ、Ｄに対
して、より基本的な回路単位へのモデル化や、より精細
な条件を設定した論理回路モデルパラメータ（Ｄ１０
０）での解析、また寄生素子パラメータ（Ｄ１０３）の
付加等の各種の対策が、集積回路１００の大規模化とシ
ミュレーションエンジンＳ１０１の能力との関係によ
り、解析処理時間と解析精度とのバランスを調整しなが
ら行われている。

【０００６】更に近年、システム全体の集積化を図るい
わゆるシステムＬＳＩ技術の進展に伴い、アナログ機能
部分とデジタル機能部分とを混載したミックスドシグナ
ル集積回路１０１の開発が進んできており、その解析ツ
ールとしてアナログ機能部分はアナログ解析エンジンに
より、デジタル機能部分は論理解析エンジンにより解析
を行うミックスドシグナルシミュレータＳ１０２なるも
のが提案されている。この場合、図１（Ｂ）に示すよう
に、アナログ解析エンジンで解析するアナログ機能部分
Ｂ、Ｄは、アナログ解析用のモデルパラメータ２（Ｄ１
０２）が設定され、論理解析エンジンで解析するデジタ
ル機能部分Ａ、Ｃは、論理解析用のモデルパラメータ１
（Ｄ１０１）が設定される。

【０００７】

【発明が解決しようとする課題】しかしながら、大規模
集積回路１００にて使用されている論理解析のシミュレ
ーションＳ１０１においては、現実的な解析処理時間を
確保するため、基本的回路単位の論理回路モデルパラメ
ータ（Ｄ１００）、精細な条件の論理回路モデルパラメ
ータ（Ｄ１００）、寄生素子パラメータ（Ｄ１０３）の
付加等の適用については回路解析において問題ならない
範囲内で簡易化を図ってきたが、近年の更なる高集積化
に伴う微細化、高速化により、従来では顕在化していな
かった素子構造上の固有な特性や信号の切り替わりタイ
ミングが動作に影響を及ぼすようになり、従来の解析精
度では捕らえることができない信号線間のクロストーク
等による誤動作が発生するようになり、回路動作を設計
段階で検証することができず問題である。

【０００８】また、アナログ・デジタル混載シミュレー
ションＳ１０２によれば、高精度の解析を必要とするア
ナログ機能部分Ｂ、Ｄについてはアナログ解析エンジン
（回路シミュレーション２）を使用し、他の部分Ａ、Ｃ
については論理解析エンジン（回路シミュレーション
１）を使用してやれば、アナログ機能部分Ｂ、Ｄについ
てのみ高精度の解析を行うことができる。しかしながら
この場合、アナログ解析エンジン（回路シミュレーショ
ン２）で解析を行う回路ブロックＢ、Ｄについては、ア
ナログ解析用のモデルパラメータ２（Ｄ１０２）が設定
されているのみであり解析期間中変更されることはない
ため、解析期間中の特定の時間帯にのみ設計上のクリテ
ィカルな動作をする場合にも、全期間に渡ってアナログ
解析エンジン（回路シミュレーション２）による詳細な
解析を行わなければならず解析処理時間を必要以上に必
要とすることとなり、アナログ解析エンジン（回路シミ
ュレーション２）と論理解析エンジン（回路シミュレー
ション１）とを効率よく使い分けることができず問題で
ある。

【０００９】本発明は前記従来技術の問題点を解消する
ためになされたものであり、電子回路の過渡応答解析に
おいて、解析処理時間を増加させることなく解析精度の
向上を図ることができる回路シミュレーション方法、回
路シミュレーション装置、及び記憶媒体を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る回路シミュレーション方法は、電子
回路の過渡応答を解析する際、電子回路を構成する部分
回路毎に解析すべき精度に応じて必要な解析レベルを選
択して解析計算を行う回路シミュレーション方法におい
て、選択される解析レベルは、解析時間帯毎に必要とさ
れる解析すべき精度に対応して動的に切り替えられるこ
とを特徴とする。

【００１１】これにより、電子回路の過渡応答解析をす
る際、電子回路内の部分回路毎に設計上のクリティカル
な動作をする解析時間帯で解析精度を高め、それ以外の
時間帯では解析精度を緩めて解析処理時間を短縮するこ
とができ、部分回路毎及び解析時間帯毎に必要に応じて
動的に解析精度を切り替えることができるので、解析処
理時間の増加を伴うことなく、正確な解析が必要な動作
に関しては精度の高い解析を行い、電子回路の過渡応答
解析の検証を迅速かつ高精度に行うことができる。

【００１２】また、請求項２に係る回路シミュレーショ
ン方法は、請求項１に記載の回路シミュレーション方法
において、解析レベル毎に記述内容が異なる、部分回路
の機能・動作を記述する複数の回路モデルパラメータを
備え、解析レベルの切り替えは、解析すべき精度に応じ
て、複数の回路モデルパラメータのうちから解析に必要
な回路モデルパラメータを適宜選択することを特徴とす
る。

【００１３】これにより、部分回路を構成する素子自身
の物理的な特性や素子に付随する構造上の特性等から決
定される部分回路の回路特性のうち解析に必要な特性を
過渡応答解析用パラメータとして回路モデルパラメータ
とし、これを解析精度毎に必要となる回路特性に応じて
複数種類備えるので、部分回路毎及び解析時間帯毎に必
要となる解析精度に応じて必要となる回路モデルパラメ
ータを動的に切り替えることができ、解析処理時間の増
加を伴うことなく、正確な解析が必要な動作に関しては
精度の高い解析を行い、電子回路の過渡応答解析の検証
を迅速かつ高精度に行うことができる。

【００１４】また、請求項３に係る回路シミュレーショ
ン方法は、請求項１又は請求項２に記載の回路シミュレ
ーション方法において、解析レベル毎に記述内容が異な
る、部分回路を構成する構成素子の特性を記述する複数
の素子モデルパラメータを備え、解析レベルの切り替え
は、解析すべき精度に応じて、複数の素子モデルパラメ
ータのうちから解析に必要な素子モデルパラメータを適
宜選択することを特徴とする。

【００１５】これにより、部分回路を構成する素子自身
の物理的な特性や素子に付随する構造上の特性等のうち
解析に必要な特性を過渡応答解析用パラメータとして素
子モデルパラメータとし、これを解析精度毎に必要とな
る素子特性に応じて複数種類備えるので、部分回路毎及
び解析時間帯毎に必要となる解析精度に応じて必要とな
る素子モデルパラメータを動的に切り替えることがで
き、解析処理時間の増加を伴うことなく、正確な解析が
必要な動作に関しては精度の高い解析を行い、電子回路
の過渡応答解析の検証を迅速かつ高精度に行うことがで
きる。

【００１６】また、請求項４に係る回路シミュレーショ
ン方法は、請求項１乃至請求項３に記載の回路シミュレ
ーション方法において、電子回路内に形成され、回路動
作における寄生効果を記述する寄生素子パラメータを備
え、解析レベルの切り替えは、解析すべき精度に応じ
て、解析に必要な寄生素子パラメータを、電子回路を構
成する部分回路として適宜付加することを特徴とする。

【００１７】これにより、電子回路内の物理的な構造か
ら形成される寄生効果を、寄生素子パラメータとして定
義し、解析に必要な特性を有する寄生素子パラメータを
電子回路を構成する部分回路として付加するので、部分
回路毎及び解析時間帯毎に必要となる解析精度に応じて
必要となる寄生効果を動的に付加することができ、解析
処理時間の増加を伴うことなく、正確な解析が必要な動
作に関しては精度の高い解析を行い、電子回路の過渡応
答解析の検証を迅速かつ高精度に行うことができる。ま
た寄生素子パラメータを部分回路として扱うので、すで
に定義されている部分回路に組み込む必要がなく既存の
解析用回路構成を変更する必要はない。

【００１８】また、請求項５に係る回路シミュレーショ
ン方法は、請求項１乃至請求項４に記載の回路シミュレ
ーション方法において、過渡応答動作に基づいて算出さ
れる電子回路の物理的な環境要因パラメータを備え、解
析レベルの切り替えは、解析すべき精度に応じて、解析
に必要な環境要因パラメータを適宜選択することを特徴
とする。

【００１９】これにより、過渡応答動作に基づいて算出
される電子回路の物理的な条件を環境要因パラメータと
して、部分回路毎及び解析時間帯毎に必要となる解析精
度に応じて動的に選択することができるので、解析処理
時間の増加を伴うことなく、正確な解析が必要な動作に
関しては精度の高い解析を行い、電子回路の過渡応答解
析の検証を迅速かつ高精度に行うことができる。

【００２０】また、請求項６に係る回路シミュレーショ
ン方法は、請求項１乃至請求項５に記載の回路シミュレ
ーション方法において、解析レベル毎に異なる、過渡応
答解析計算の解析時間間隔を定義する複数の解析時間間
隔パラメータを備え、解析レベルの切り替えは、解析す
べき精度に応じて、複数の解析時間間隔パラメータのう
ちから解析に必要な解析時間間隔パラメータを適宜選択
することを特徴とする。

【００２１】これにより、過渡応答解析において、信号
遷移が急峻な遷移を伴う動作を行う部分に対しては、そ
の時間帯での過渡応答解析計算における解析時間間隔パ
ラメータを狭く設定して信号遷移を精度よく計算し、そ
れ以外の部分回路及び解析時間帯においては、過渡応答
解析計算における解析時間間隔パラメータを広く設定す
ることができ、部分回路毎及び解析時間帯毎に必要とな
る解析精度に応じて必要となる過渡応答解析計算におけ
る解析時間間隔パラメータの広狭を動的に切り替えるこ
とができるので、解析処理時間の増加を伴うことなく、
正確な解析が必要な動作に関しては精度の高い解析を行
い、電子回路の過渡応答解析の検証を迅速かつ高精度に
行うことができる。

【００２２】また、請求項７に係る回路シミュレーショ
ン装置は、電子回路の過渡応答を解析する際、電子回路
を構成する部分回路毎に解析すべき精度に応じて必要な
解析レベルを選択して解析計算を行う回路シミュレーシ
ョン装置において、解析レベル毎に記述内容が異なる部
分回路の機能・動作を記述した複数の回路モデルパラメ
ータを記憶した回路モデルパラメータ記憶手段と、解析
レベル毎に記述内容が異なる部分回路を構成する構成素
子の特性を記述した複数の素子モデルパラメータを記憶
した素子モデルパラメータ記憶手段と、電子回路内に形
成され回路動作における寄生効果を記述する寄生素子パ
ラメータを記憶する寄生素子パラメータ記憶手段と、過
渡応答動作に基づいて算出される電子回路の物理的な環
境要因パラメータを記憶した環境要因パラメータ記憶手
段と、解析レベル毎に異なる過渡応答解析計算の解析時
間間隔パラメータを定義する解析時間間隔パラメータ記
憶手段とのうち少なくとも何れか１つを備えた解析レベ
ル記憶手段と、解析レベル切り替え手段とを備え、解析
レベル切り替え手段は、所定の解析時間帯において部分
回路毎に必要とされる解析すべき精度に基づいて解析レ
ベル記憶手段に記憶されている解析レベルを、適宜選択
して動的に切り替えることを特徴とする。

【００２３】請求項７に係る回路シミュレーション装置
では、解析レベル記憶手段には、回路モデルパラメータ
記憶手段、素子モデルパラメータ記憶手段、寄生素子パ
ラメータ記憶手段、環境要因パラメータ記憶手段、及び
解析時間間隔パラメータ記憶手段のうちの少なくとも何
れか１つの記憶手段が備えられており、解析レベル切り
替え手段が、所定の解析時間帯において部分回路毎に必
要とされる解析すべき精度に基づいて解析レベル記憶手
段に記憶されている解析レベルを、適宜動的に切り替え
て過渡応答解析を行う。

【００２４】これにより、解析レベル記憶手段に、回路
モデルパラメータ記憶手段が備えられていれば解析精度
に応じた回路モデルパラメータを参照でき、素子モデル
パラメータ記憶手段が備えられていれば解析精度に応じ
た素子モデルパラメータを参照でき、寄生素子パラメー
タ記憶手段が備えられていれば寄生素子パラメータを参
照でき、環境要因パラメータ記憶手段が備えられていれ
ば環境要因パラメータを参照できるので、部分回路毎及
び解析時間帯毎に必要となる解析精度に応じて必要とな
る情報を動的に切り替えることができ、解析処理時間の
増加を伴うことなく、正確な解析が必要な動作に関して
は精度の高い解析を行い、電子回路の過渡応答解析の検
証を迅速かつ高精度に行うことができる。

【００２５】また、請求項８に係る記憶媒体は、請求項
１乃至請求項６に記載のうちの少なくとも何れか１の請
求項に記載の回路シミュレーション方法にて電子回路の
過渡応答解析を実行する回路シミュレーションプログラ
ムを記憶した記憶媒体である。

【００２６】これにより、電子回路の過渡応答解析を行
う際、電子回路を構成する部分回路の回路特性から解析
に必要な過渡応答解析用の回路モデルパラメータ、部分
回路を構成する素子自身の物理的な特性や素子に付随す
る構造上の特性から解析に必要な過渡応答解析用の素子
モデルパラメータ、電子回路内に形成される寄生素子パ
ラメータの付加、過渡応答動作に基づいて変化した物理
的条件としての環境要因パラメータの選択、及び過渡応
答解析計算における解析時間間隔パラメータの設定等を
解析精度毎に複数種類備え、部分回路毎及び解析時間帯
毎に必要となる解析精度に応じて適宜動的に切り替える
電子回路の過渡応答解析用の回路シミュレーションプロ
グラムを記憶媒体から読み出して解析を行うことができ
るので、解析処理時間の増加を伴うことなく、正確な解
析が必要な動作に関しては精度の高い解析を行い、電子
回路の過渡応答解析の検証を迅速かつ高精度に行うこと
ができる。

【００２７】

【発明の実施の形態】以下、本発明について具体化した
実施形態を図２乃至図６に基づき図面を参照しつつ詳細
に説明する。図２は、本実施形態における回路シミュレ
ーション方法を示す概念図である。図３は、回路シミュ
レーション方法における処理の流れを示すフローチャー
トである。図４は、解析レベルの異なる回路シミュレー
ションへ受け渡すパラメータのうち回路モデルパラメー
タの具体例を示す回路図である。図５は、解析レベルの
異なる回路シミュレーションへ受け渡すパラメータのう
ち素子モデルパラメータの具体例を示す回路図である。
図６は、解析レベルの異なる回路シミュレーションへ受
け渡すパラメータのうち寄生素子パラメータの具体例を
示す回路図である。

【００２８】図２に示すように、本実施形態において
は、集積回路１００、１０１を構成する個々の回路ブロ
ックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロックを構成
する素子について、解析精度が十分ではないが高速な解
析処理を行うことができるモデルパラメータ１（Ｄ１）
と、解析精度が高く詳細な解析を行うことができるモデ
ルパラメータ２（Ｄ２）の２種類のモデルパラメータを
備えており、更に集積回路内に形成された寄生効果のう
ち回路動作に影響を与える可能性がある寄生素子パラメ
ータ（Ｄ３）や、過渡応答動作に基づいて順次変化する
回路内所定部分の素子温度等の環境要因パラメータ（Ｄ
４）が備えられており、詳細シミュレーションを行う回
路シミュレーション２における解析における計算時間間
隔について設定されている解析時間間隔パラメータ（Ｄ
５）と共に、本実施形態において過渡応答解析の回路シ
ミュレーション１、２を行うにあたり、所定の回路ブロ
ックに対して必要な時間帯において、動的に解析精度を
変えて計算を行うために適宜選択されるようになってい
る。

【００２９】さて、実際の回路シミュレーション動作を
図３のフローチャートに従い説明する。回路シミュレー
ション動作のスタートにより、ステップ（以下、Ｓと略
記する。）１においてモデルパラメータ１（Ｄ１）を読
み込んで回路シミュレーション１を開始する。ここで、
モデルパラメータ１（Ｄ１）は、解析処理時間を重視し
て迅速に解析処理を行う設定のモデルパラメータであ
り、回路動作上特にクリティカルな動作ではない部分に
対して行う通常の解析に使用するものである。回路シミ
ュレーション１による解析中に素子温度等の環境要因パ
ラメータを更新すべき書き換え時間になると（Ｓ２：Ｙ
ＥＳ）、回路シミュレーション１は環境要因に関係する
条件パラメータを抽出し、環境要因パラメータ（Ｄ４）
の書き換えを行う（Ｓ３）。この環境要因パラメータ
（Ｄ４）は、特に後述の詳細な回路シミュレーション２
における条件設定パラメータとして使用されるパラメー
タである。素子温度に代表されるように、これらのパラ
メータは過渡応答動作に対する積分値であるため、所定
の解析時間毎に順次蓄積していく必要がある。

【００３０】更に解析を続け（Ｓ４：ＮＯ）、解析時間
が設計上のクリティカルな動作に入り詳細な回路シミュ
レーション２を開始すべき時間帯となったところで（Ｓ
４：ＹＥＳ）、それまでに回路シミュレーション１にて
計算した解析処理結果を、回路シミュレーション２にお
ける新たなパラメータの初期値として受け渡し（Ｓ
５）、詳細な解析を行う回路シミュレーション２の実行
に移る（Ｓ６）。この場合の受け渡すべきパラメータの
内容は、後述する回路モデルパラメータ２（Ｄ２）、寄
生素子パラメータ（Ｄ３）、環境要因パラメータ（Ｄ
４）、解析時間間隔パラメータ（Ｄ５）等であり、必要
となる解析精度に応じた解析レベルに従って、必要とな
るパラメータを適宜選択して詳細なシミュレーションを
行う回路シミュレーション２において使用される。

【００３１】回路シミュレーション２での詳細な解析が
必要となる解析時間帯が終了すれば（Ｓ７：ＹＥＳ）、
回路シミュレーション２による解析計算の処理結果を、
通常の解析を行う回路シミュレーション１で使用するパ
ラメータの初期値として受け渡し（Ｓ８）、回路シミュ
レーション１の実行に戻る（Ｓ９）。

【００３２】以上の解析フローを繰り返しながら（Ｓ１
０：ＮＯ）、解析レベルの切り替え時間に従い通常の解
析を行う回路シミュレーション１と詳細な解析を行う回
路シミュレーション２とでそれぞれの解析レベルの対応
したパラメータを受け渡しながら解析が進められる。シ
ミュレーション切り替えの時間設定は、集積回路１０
０、１０１全体に対して同時に設定されることも可能で
あるが、詳細な解析が必要となる回路ブロック毎に固有
な時間帯として設定されることもできる。即ち、過渡応
答解析において、回路ブロック毎に必要とされる所定の
解析時間帯で、個々の回路ブロックの解析レベルに適合
した回路シミュレーションを適宜選択しながら解析を進
めることができる。

【００３３】次に、通常の解析を行う回路シミュレーシ
ョン１と詳細な解析を行う回路シミュレーション２との
間で受け渡すパラメータについて以下に具体的に示す。
以下の具体例では、インバータ素子を３段接続した回路
ブロックを例にとって説明する。この回路ブロックはイ
ンバータ３段の伝播遅延をもって反転出力を得る回路ブ
ロックであり、以下の説明では遅延反転ブロックＥと記
述する。以下、遅延反転ブロックＥについて回路モデル
パラメータ、素子モデルパラメータ、寄生素子パラメー
タのそれぞれについて解析レベルの違いに伴うモデルパ
ラメータの違いを説明する。

【００３４】遅延反転ブロックＥを回路モデルパラメー
タで表す場合、論理レベルモデルパラメータ（図４
（Ａ））とトランジスタ回路レベルモデルパラメータ
（図４（Ｂ））の２つのレベルのモデルパラメータが考
えられる。ここで、論理レベルモデルパラメータ（図４
（Ａ））とは、対象となる回路ブロックの機能・動作を
マクロ的に捕らえてモデル化するものであり、例えば、
入出力の論理レベル応答、信号の伝播遅延、出力の駆動
能力等をモデル化して回路モデルパラメータとする。遅
延反転ブロックＥでは、入力ＩＮと出力ＯＵＴとの論理
レベルの反転応答特性、入力ＩＮから出力ＯＵＴへの信
号の伝播遅延特性τ、及び出力ＯＵＴからの電流駆動能
力ＩＯＵＴを遅延反転ブロックＥの論理レベルの回路モ
デルパラメータ１として定義することができる。この回
路モデルパラメータ１は、論理解析レベル相当のモデル
パラメータであり、回路シミュレーション１での解析に
使用して好適なものである。

【００３５】また、トランジスタ回路レベルモデルパラ
メータ（図４（Ｂ））とは、回路ブロックの機能・動作
をモデル化する際、回路ブロックをより基本的な素子レ
ベルにまで展開してミクロにモデル化するものであり、
回路ブロックを幾つかのサブブロックに分解してモデル
化することの他、実際の素子であるトランジスタ等の基
本素子にまで分解して表現することも含む。遅延反転ブ
ロックＥでは、３段構成の各インバータＩＮＶ１、ＩＮ
Ｖ２、ＩＮＶ３を実際の構成素子であるＰ型ＭＯＳトラ
ンジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１と
ＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化
した回路モデルパラメータ２として定義することができ
る。この回路モデルパラメータ２では、遅延反転ブロッ
クＥの機能・動作をより小さな基本単位にて表現するこ
とができるので、マクロ的な表現である回路モデルパラ
メータ１に比してより精細な表現をすることができる。
基本単位の素子モデルパラメータとして実際の素子特性
をモデル化したトランジスタの素子モデルパラメータ
（図５（Ｂ）参照）等を使用すれば、更に解析精度を向
上させることができるので、回路モデルパラメータ２
は、アナログ解析レベル相当のモデルパラメータとして
回路シミュレーション２での解析に使用して好適なもの
である。

【００３６】ここで、回路シミュレーション１から回路
シミュレーション２への切り替わり時のパラメータの受
け渡しは、使用モデルパラメータを回路モデルパラメー
タ１から回路モデルパラメータ２に入れ替えると共に、
回路モデルパラメータ１における各ノード（入力ＩＮ、
Ｎ１、Ｎ２、出力ＯＵＴ）の電位を回路モデルパラメー
タ２の該当するノードに引き渡して回路シミュレーショ
ン２における初期値とすることにより行う。図４には示
されてはいないが、回路モデルパラメータ２のノードの
うち該当するノードが回路モデルパラメータ１にない場
合には、回路モデルパラメータ２に引き渡された各ノー
ド値を基にＤＣ解析を行うことにより算出して決定す
る。

【００３７】次に、遅延反転ブロックＥを個々の基本素
子であるトランジスタ等の素子モデルパラメータで表現
する場合、スイッチレベルモデルパラメータ（図５
（Ａ））とトランジスタレベルパラメータ（図５
（Ｂ））の２つのレベルのモデルパラメータが考えられ
る。ここで、スイッチレベルモデルパラメータ（図５
（Ａ））とは、対象となる基本素子の機能・動作のエッ
センスを捕らえてモデル化するものであり、例えば、ト
ランジスタのデジタル的なスイッチング応答特性、スイ
ッチング応答の遅延、オン抵抗等をモデル化する素子モ
デルパラメータである。遅延反転ブロックＥでは、３段
構成の各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３を構
成するトランジスタペアに対して、Ｐ型のスイッチとＮ
型のスイッチのペア（ＳＰ１とＳＮ１、ＳＰ２とＳＮ
２、ＳＰ３とＳＮ３）でモデル化しており、各スイッチ
について上記のモデル化がされた素子モデルパラメータ
１が定義されている。この素子モデルパラメータ１は、
論理解析レベル相当のモデルパラメータであり、回路シ
ミュレーション１での解析に使用して好適なものであ
る。

【００３８】また、トランジスタレベルモデル（図５
（Ｂ））とは、基本素子の実動作を忠実に再現するよう
にモデル化するものであり、例えば、ＭＯＳ型トランジ
スタの場合にはＩ−Ｖ特性やＣ−Ｖ特性等の解析式に基
づいて忠実に再現する素子モデルパラメータである。遅
延反転ブロックＥでは、３段構成の各インバータＩＮＶ
１、ＩＮＶ２、ＩＮＶ３を構成する実際の素子であるＰ
型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ
４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）を素子
モデルパラメータ２として定義することができる。この
素子モデルパラメータ２では、遅延反転ブロックＥを構
成するトランジスタ等の基本素子を忠実に表現する素子
モデルパラメータにより遅延反転ブロックＥについての
正確な動作を再現することができるので、素子モデルパ
ラメータ２は、アナログ解析レベル相当のモデルパラメ
ータとして回路シミュレーション２での解析に使用して
好適なものである。

【００３９】ここで、回路シミュレーション１から回路
シミュレーション２への切り替わり時のパラメータの受
け渡しは、使用モデルパラメータを素子モデルパラメー
タ１から素子モデルパラメータ２に入れ替えると共に、
素子モデルパラメータ１における各ノード（入力ＩＮ、
Ｎ３、Ｎ４、出力ＯＵＴ）の電位を素子モデルパラメー
タ２の該当するノードに引き渡して回路シミュレーショ
ン２における初期値とすることにより行う。ここに、遅
延反転ブロックＥは、回路シミュレーション１から回路
シミュレーション２への切り替わりに際して構成素子の
レベルに変化はないので、全てのノードに対して確実に
電圧値の受け渡しを行うことができる。

【００４０】更に、遅延反転ブロックＥを解析する場
合、回路設計上の基本素子のみで行う寄生素子のないモ
デルパラメータ（図６（Ａ））と回路設計上は意図しな
い寄生効果を寄生素子として付加したモデルパラメータ
（図６（Ｂ））の２つのモデルパラメータが考えられ
る。寄生素子のないモデルパラメータ（図６（Ａ））と
は、回路設計における理想化された状態での回路ブロッ
クの構成を意味し、回路ブロックの機能・動作を保証す
る基本素子以外には寄生の効果は存在しないモデルパラ
メータである。回路設計の初期の段階において、また回
路動作が寄生素子により影響を受けない条件において
は、寄生素子のないモデルパラメータ（図６（Ａ））を
使用することにより迅速な解析処理時間での解析が可能
となり、回路シミュレーション１に使用して好適なモデ
ルパラメータである。

【００４１】また、寄生素子を付加したモデルパラメー
タ（図６（Ｂ））とは、回路動作上必要な基本素子の他
に、寄生効果を寄生素子として表現し該当個所に付加し
たモデルパラメータである。実際の集積回路では、幾層
もの拡散層や配線層の積み重ねにより基本素子が形成さ
れるので、拡散層や配線層自体の持つ物理的な特性やそ
れらの組み合わせにより設計において意図していない寄
生の素子構造が分布定数的に、あるいは所定の位置に形
成され、それが回路動作に伴うバイアス関係に従い寄生
素子として寄生効果を及ぼしてしまう可能性がある。例
えば、隣接して配置された配線間の容量成分が寄生容量
として作用したり、配線の持つ抵抗成分が寄生抵抗とし
て作用したりすることがある。これらの寄生容量、寄生
抵抗はそれ自体が信号伝播に対する遅延効果を持つこと
に加え、相互に作用して１次遅れの遅延要素となる。ま
た寄生容量は、隣接配線との間で負荷成分として作用し
信号遷移時の容量結合効果による線間クロストークの原
因ともなる。また極性の異なる拡散層の接合部分には寄
生ダイオードが形成され、拡散容量として電位依存性を
持った容量成分となり遅延効果を有する場合がある。更
には配線の有する寄生インダクタンス成分も今後顕在化
する可能性がある。このように微細化・高速化が進む集
積回路においては、これらの遅延や線間クロストークが
回路動作に重大な影響を与える可能性があり、更に寄生
のインダクタンス成分によるノイズ発生等も問題であ
る。従って、寄生素子を付加したモデルパラメータ（図
６（Ｂ））における寄生素子を考慮した解析は、上記の
寄生効果による回路動作上の問題を解析する際に有効な
手段となる。

【００４２】遅延反転ブロックＥでは、インバータ間の
配線Ｎ５、Ｎ６上に分布定数的に分布する容量成分と抵
抗成分をπ型遅延構造として２つの寄生容量と１つの寄
生抵抗（Ｎ５に対してはＣ１、Ｃ２、Ｒ１、Ｎ６に対し
てはＣ３、Ｃ４、Ｒ２）に近似してモデル化している。
この寄生素子を付加したモデルパラメータ（図６
（Ｂ））は、配線遅延をモデル化することにより遅延反
転ブロックＥについての正確な信号伝播時間τ´を、寄
生素子のないモデルパラメータ（図６（Ａ））による値
τより長いより正確な時間として再現することができる
ので、アナログ解析レベル相当のモデルとして回路シミ
ュレーション２での解析に使用して好適なものである。

【００４３】ここで、回路シミュレーション１から回路
シミュレーション２への切り替わり時のパラメータの受
け渡しは、使用するモデルパラメータを寄生素子のない
モデルパラメータ（図６（Ａ））から寄生素子を付加し
たモデルパラメータ（図６（Ｂ））に入れ替えると共
に、寄生素子のないモデルパラメータ（図６（Ａ））に
おける各ノード（入力ＩＮ、Ｎ５、Ｎ６、出力ＯＵＴ）
の電位を寄生素子を付加したモデルパラメータ（図６
（Ｂ））の該当するノードに引き渡して回路シミュレー
ション２における初期値とすることにより行う。寄生素
子を付加したモデルパラメータ（図６（Ｂ））では寄生
素子を付加した関係で、寄生素子のないモデル（図６
（Ａ））には存在しないノード（Ｎ５１、Ｎ６１）が追
加されるが、このノードの初期値については、ＤＣ解析
を行うことにより算出して決定する。

【００４４】また、詳細な解析を行う回路シミュレーシ
ョン２を実行するにあたり、環境要因パラメータ（Ｄ
４）を使用て必要に応じて素子特性を修正して解析を進
めることもできる。例えば、環境要因として、回路ブロ
ック内の所定の素子の素子温度を修正することが考えら
れる。回路動作により電力消費を伴う際、素子は周囲へ
の放熱特性とバランスする温度まで自己発熱するが、そ
の平衡点は素子で消費する電力に比例し、即ち、素子及
び周囲の動作状態に依存して決定される。従って、回路
ブロック内に大きな電力を消費する素子が存在する場合
には、その素子温度は動作時間に比例して上昇し、部分
的に高温状態となる可能性がある。半導体素子は強い温
度特性を有するので、温度が変化した素子については素
子モデルパラメータはズレてしまい解析精度を悪化させ
る可能性がある。そこで、図３におけるＳ２、Ｓ３にお
いても示したように、定期的に所定素子の動作状態を確
認しながら消費された電力を積算していくことにより、
素子温度を環境要因パラメータ（Ｄ４）として記憶して
おき、回路シミュレーション２への切り替わり時に該当
する素子の素子温度の初期値として環境要因パラメータ
（Ｄ４）の値を受け渡すことができる。より正確な動作
特性をモデル化することができ、回路シミュレーション
２での解析に使用して好適なものである。

【００４５】一方、解析計算の精度自体を変化させるこ
とにより解析レベルを変化させることもできる。解析時
間間隔パラメータ（Ｄ５）に設定されている解析計算の
時間間隔を回路シミュレーション１よりも狭い間隔にし
ておき、回路シミュレーション２において解析時間間隔
パラメータ（Ｄ５）の設定値を使用することにより、狭
い時間間隔で解析を行うものである。回路シミュレーシ
ョン２への切り替わり時に解析時間間隔パラメータ（Ｄ
５）の値を初期値として受け渡すことができる。より狭
い時間間隔で詳細な解析計算を行うことができ、回路シ
ミュレーション２での解析に使用して好適なものであ
る。

【００４６】以上詳細に説明したとおり、本実施形態に
係る発明では、集積回路１００、１０１を構成する個々
の回路ブロックＡ、Ｂ、Ｃ、Ｄ、及びこれらの回路ブロ
ックを構成する素子について、解析精度が十分ではない
が高速な解析処理を行うことができるモデルパラメータ
１（Ｄ１）と、解析精度が高く詳細な解析を行うことが
できるモデルパラメータ２（Ｄ２）の２種類のモデルパ
ラメータを備えており、また集積回路内に形成された寄
生素子パラメータ（Ｄ３）や、所定素子の素子温度等の
環境要因パラメータ（Ｄ４）、更に解析時間間隔パラメ
ータ（Ｄ５）を備えており、回路シミュレーション１に
おいて環境要因の書き換え時間に（Ｓ２：ＹＥＳ）環境
要因パラメータ（Ｄ４）の書き換えを行いながら（Ｓ
３）、詳細な回路シミュレーション２を開始すべき時間
帯において（Ｓ４：ＹＥＳ）、回路シミュレーション１
による解析計算の処理結果に基づいて、所定の解析初期
値を回路シミュレーション２に受け渡し（Ｓ５）、詳細
な解析を行う（Ｓ６）。そして、以上のフローを繰り返
しながら（Ｓ１０：ＮＯ）、解析レベルの切り替えを集
積回路１００、１０１全体に対して同時に、あるいは必
要となる回路ブロック毎の固有な時間帯に対して行うこ
とができるので、過渡応答解析において回路ブロック毎
に必要とされる所定の解析時間帯で、個々の回路ブロッ
クの解析レベルに適合した回路シミュレーションを、適
宜に選択しながら解析を進めることができ、解析処理時
間の増加を伴うことなく、正確な解析が必要な動作に関
しては精度の高い解析を行い、回路ブロックの過渡応答
解析の検証を迅速かつ高精度に行うことができる。

【００４７】即ち、遅延反転ブロックＥにおいては、入
力ＩＮと出力ＯＵＴとの論理レベルの反転応答特性、入
力ＩＮから出力ＯＵＴへの信号の伝播遅延特性τ、及び
出力ＯＵＴからの電流駆動能力ＩＯＵＴを、論理レベル
の回路モデルパラメータ１として定義してやれば、論理
解析レベル相当の解析として回路シミュレーション１で
の解析に使用して好適なものとなり、３段構成の各イン
バータＩＮＶ１、ＩＮＶ２、ＩＮＶ３をＰ型ＭＯＳトラ
ンジスタとＮ型ＭＯＳトランジスタとのペア（ＭＰ１と
ＭＮ１、ＭＰ２とＭＮ２、ＭＰ３とＭＮ３）でモデル化
した回路モデルパラメータ２として定義してやれば、遅
延反転ブロックＥの機能・動作をより小さな基本単位に
て表現してより精細な表現をすることができ、解析精度
を向上することができるので、アナログ解析レベル相当
の解析として回路シミュレーション２での解析に使用し
て好適なものとなる。

【００４８】また、パラメータの受け渡しは、使用する
モデルパラメータを回路モデルパラメータ１から回路モ
デルパラメータ２に入れ替えると共に、回路モデルパラ
メータ１における各ノード（入力ＩＮ、Ｎ１、Ｎ２、出
力ＯＵＴ）の電位を回路モデルパラメータ２の該当する
ノードに引き渡して回路シミュレーション２における初
期値とし、該当するノードがない場合には、引き渡され
た各ノード値を基にＤＣ解析を行うことにより算出して
決定することができる。

【００４９】更に、遅延反転ブロックＥを個々の基本素
子であるトランジスタ等の素子モデルパラメータで表現
する場合には、３段構成の各インバータＩＮＶ１、ＩＮ
Ｖ２、ＩＮＶ３を構成するトランジスタを、Ｐ型のスイ
ッチとＮ型のスイッチ（ＳＰ１とＳＮ１、ＳＰ２とＳＮ
２、ＳＰ３とＳＮ３）で素子モデルパラメータ１として
定義でき、論理解析レベル相当の解析のために回路シミ
ュレーション１で使用して好適なものとなり、個々のＰ
型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタ（ＭＰ
４とＭＮ４、ＭＰ５とＭＮ５、ＭＰ６とＭＮ６）をＩ−
Ｖ特性やＣ−Ｖ特性等の解析式に基づいて実素子を忠実
に再現する素子モデルパラメータ２として定義すること
ができ、アナログ解析レベル相当の解析のために回路シ
ミュレーション２で使用して好適なものとなる。

【００５０】また、パラメータの受け渡しは、使用する
モデルパラメータを素子モデルパラメータ１から素子モ
デルパラメータ２に入れ替えると共に、素子モデルパラ
メータ１における各ノード（入力ＩＮ、Ｎ３、Ｎ４、出
力ＯＵＴ）の電位を素子モデルパラメータ２の該当する
ノードに引き渡して回路シミュレーション２における初
期値とすることで行うことができる。

【００５１】加えて、遅延反転ブロックＥから寄生素子
パラメータを削除してやれば、回路設計における理想化
された状態で解析を行うことができ、回路設計の初期段
階や、回路動作が寄生素子パラメータにより影響を受け
ない条件等において、迅速な解析処理時間での解析が可
能となり回路シミュレーション１に使用して好適なモデ
ルパラメータとなり、寄生素子パラメータを付加してや
れば、インバータ間の配線Ｎ５、Ｎ６上に分布定数的に
分布する容量成分と抵抗成分をπ型遅延構造として２つ
の寄生容量と１つの寄生抵抗（Ｎ５に対してはＣ１、Ｃ
２、Ｒ１、Ｎ６に対してはＣ３、Ｃ４、Ｒ２）に近似し
てモデル化でき、アナログ解析レベル相当の解析のため
の回路シミュレーション２に使用して好適なものとな
る。

【００５２】また、パラメータの受け渡しは、寄生素子
パラメータの付加・削除を入れ替えると共に、該当ノー
ドに電位を引き渡して初期値とし、寄生素子パラメータ
の付加により追加されたノードの初期値については、Ｄ
Ｃ解析を行うことにより算出して決定することができ
る。

【００５３】更に、所定素子の動作により部分的に温度
変化した素子について、定期的に所定素子の動作状態を
確認しながら消費された電力を積算していく（図３のＳ
２、Ｓ３）ことにより、素子温度を環境要因パラメータ
（Ｄ４）として記憶し、回路シミュレーション２への切
り替わり時に該当する素子の素子温度の初期値として環
境要因パラメータ（Ｄ４）値を受け渡すことができるの
で、より正確な動作特性をモデル化することができ、回
路シミュレーション２での解析に使用して好適なものと
なる。

【００５４】また、解析時間間隔パラメータ（Ｄ５）に
設定されている解析計算の時間間隔を回路シミュレーシ
ョン１よりも狭い間隔にしておけば、回路シミュレーシ
ョン２において解析時間間隔パラメータ（Ｄ５）の設定
値を使用することにより、狭い時間間隔で解析を行うこ
とができ、回路シミュレーション２での解析に使用して
好適なものとなる。

【００５５】尚、本発明は前記実施形態に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態は、解析レベルの異なる回路シミュレー
ション１、２を切り替えるフローチャート（図３）を遅
延反転ブロックＥに適用して説明したが、本実施形態は
単一の回路ブロックへの適用に限定されるものではな
く、任意の回路ブロック間で協調して同時に適用するこ
とも可能である。また、解析レベルの切り替えについ
て、通常の解析レベルと詳細な解析レベルとの２段階に
切り替える場合について説明したが、これに限定される
ことはなく、必要に応じて解析レベルを３段階以上の多
段階として適宜切り替えを行う設定とすることもでき
る。更に、本実施形態においては、半導体集積回路にお
ける過渡応答解析を例に説明したが、本発明はこれに限
定されるものではなく、回路基板設計における熱解析、
ノイズ解析、ＥＭＩ解析等の解析にも適用できるほか、
過渡応答解析をするその他の用途に対しても適用可能で
ある。

【００５６】

【発明の効果】本発明によれば、電子回路の過渡応答解
析において、必要とされる解析レベルに応じて、電子回
路内の回路ブロック毎に任意の解析時間帯で解析精度を
変更することができ、高精度の解析が必要となる部分に
対してのみ詳細な解析を行い、それ以外の部分について
は通常の解析とすることができるので、解析処理時間を
増加させることなく解析精度の向上を図ることができる
回路シミュレーション方法、回路シミュレーション装
置、及び記憶媒体を提供することができる。

【図面の簡単な説明】

【図１】従来技術による回路シミュレーション方法の概
念図である。

【図２】本実施形態における回路シミュレーション方法
を示す概念図である。

【図３】図２における回路シミュレーション方法の処理
の流れを示すフローチャートである。

【図４】解析レベルの異なるシミュレーションへ受け渡
すパラメータのうち回路モデルパラメータの具体例を示
す回路図である。

【図５】解析レベルの異なるシミュレーションへ受け渡
すパラメータのうち素子モデルパラメータの具体例を示
す回路図である。

【図６】解析レベルの異なるシミュレーションへ受け渡
すパラメータのうち寄生素子パラメータの具体例を示す
回路図である。

【符号の説明】

Ｄ１ モデルパラメータ１ Ｄ２ モデルパラメータ２ Ｄ３ 寄生素子パラメータ Ｄ４ 環境要因パラメータ Ｄ５ 解析時間間隔パラメータ Ａ、Ｂ、Ｃ、Ｄ 回路ブロック Ｅ 遅延反転ブロック １００ 大規模集積回路 １０１ ミックスドシグナル集積回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA00 AB20 AC08 AE08 AE10 AL00 5B046 AA08 BA03 JA04

Claims (8)

【特許請求の範囲】
1. 【請求項１】 電子回路の過渡応答を解析する際、前記
   電子回路を構成する部分回路毎に解析すべき精度に応じ
   て必要な解析レベルを選択して解析計算を行う回路シミ
   ュレーション方法において、 選択される前記解析レベルは、解析時間帯毎に必要とさ
   れる解析すべき精度に対応して動的に切り替えられるこ
   とを特徴とする回路シミュレーション方法。
2. 【請求項２】 前記解析レベル毎に記述内容が異なる、
   前記部分回路の機能・動作を記述する複数の回路モデル
   パラメータを備え、 前記解析レベルの切り替えは、 前記解析すべき精度に応じて、前記複数の回路モデルパ
   ラメータのうちから解析に必要な回路モデルパラメータ
   を適宜選択することを特徴とする請求項１に記載の回路
   シミュレーション方法。
3. 【請求項３】 前記解析レベル毎に記述内容が異なる、
   前記部分回路を構成する構成素子の特性を記述する複数
   の素子モデルパラメータを備え、 前記解析レベルの切り替えは、 前記解析すべき精度に応じて、前記複数の素子モデルパ
   ラメータのうちから解析に必要な素子モデルパラメータ
   を適宜選択することを特徴とする請求項１又は請求項２
   に記載の回路シミュレーション方法。
4. 【請求項４】 前記電子回路内に形成され、回路動作に
   おける寄生効果を記述する寄生素子パラメータを備え、 前記解析レベルの切り替えは、 前記解析すべき精度に応じて、解析に必要な前記寄生素
   子パラメータを、前記電子回路を構成する部分回路とし
   て適宜付加することを特徴とする請求項１乃至請求項３
   に記載の回路シミュレーション方法。
5. 【請求項５】 過渡応答動作に基づいて算出される前記
   電子回路の物理的な環境要因パラメータを備え、 前記解析レベルの切り替えは、 前記解析すべき精度に応じて、解析に必要な前記環境要
   因パラメータを適宜選択することを特徴とする請求項１
   乃至請求項４に記載の回路シミュレーション方法。
6. 【請求項６】 前記解析レベル毎に異なる、過渡応答解
   析計算の解析時間間隔を定義する複数の解析時間間隔パ
   ラメータを備え、 前記解析レベルの切り替えは、 前記解析すべき精度に応じて、前記複数の解析時間間隔
   パラメータのうちから解析に必要な解析時間間隔パラメ
   ータを適宜選択することを特徴とする請求項１乃至請求
   項５に記載の回路シミュレーション方法。
7. 【請求項７】 電子回路の過渡応答を解析する際、前記
   電子回路を構成する部分回路毎に解析すべき精度に応じ
   て必要な解析レベルを選択して解析計算を行う回路シミ
   ュレーション装置において、 解析レベル毎に記述内容が異なる前記部分回路の機能・
   動作を記述した複数の回路モデルパラメータを記憶した
   回路モデルパラメータ記憶手段と、解析レベル毎に記述
   内容が異なる前記部分回路を構成する構成素子の特性を
   記述した複数の素子モデルパラメータを記憶した素子モ
   デルパラメータ記憶手段と、前記電子回路内に形成され
   回路動作における寄生効果を記述する寄生素子パラメー
   タを記憶する寄生素子パラメータ記憶手段と、過渡応答
   動作に基づいて算出される前記電子回路の物理的な環境
   要因パラメータを記憶した環境要因パラメータ記憶手段
   と、前記解析レベル毎に異なる過渡応答解析計算の解析
   時間間隔を定義する時間間隔パラメータ記憶手段とのう
   ち少なくとも何れか１つを備えた解析レベル記憶手段
   と、 解析レベル切り替え手段とを備え、 前記解析レベル切り替え手段は、所定の解析時間帯にお
   いて前記部分回路毎に必要とされる解析すべき精度に基
   づいて前記解析レベル記憶手段に記憶されている解析レ
   ベルを、適宜選択して動的に切り替えることを特徴とす
   る回路シミュレーション装置。
8. 【請求項８】 請求項１乃至請求項６のうちの少なくと
   も何れか１の請求項に記載の回路シミュレーション方法
   にて前期電子回路の過渡応答解析を実行する回路シミュ
   レーションプログラムを記憶した記憶媒体。