JP2011509457A - 電力管理回路を備える集積回路のための高速シミュレーション方法 - Google Patents
電力管理回路を備える集積回路のための高速シミュレーション方法 Download PDFInfo
- Publication number
- JP2011509457A JP2011509457A JP2010540959A JP2010540959A JP2011509457A JP 2011509457 A JP2011509457 A JP 2011509457A JP 2010540959 A JP2010540959 A JP 2010540959A JP 2010540959 A JP2010540959 A JP 2010540959A JP 2011509457 A JP2011509457 A JP 2011509457A
- Authority
- JP
- Japan
- Prior art keywords
- block
- node
- fan
- circuit
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Architecture (AREA)
Abstract
【解決手段】本発明の高速シミュレーション手法は、集積回路の電力供給モジュールの出力ノードを理想電力ノードとして指定し、電力供給モジュールをファンインブロックに指定し、電力ノードに接続された全ブロックをファンアウトブロックに指定する。集積回路のDCを初期化し、各時間ステップにて過渡的なシミュレーションを実施する間に、ファンアウトブロックの相互関係を決定し、各ファンアウトブロックのセンシティビティモデルを計算する。電力ノードは理想電力ノードとして指定されるため、各ファンアウトブロックのセンシティビティモデルの結果を電力ノードの総負荷に非同期的に追加できる。総負荷をファンインブロックのために計算された行列にロードし、シミュレーション波形ポイントを出力する。
【選択図】図4
Description
Claims (12)
- 高速シミュレーション方法であって、
回路のネットリストにアクセスする工程と、
前記回路の電力供給モジュールの出力ノードを電力ノードとして識別する工程と、
前記電力ノードを理想電力ノードに指定する工程と、
前記回路を複数のブロックに分割し、前記電力供給モジュールをファンインブロックに指定し、前記電力ノードに接続された全てのブロックをファンアウトブロックに指定する工程と、
前記回路のDCの初期化を実施する工程とを有し、
各指定された時間ステップ毎に、
前記ファンアウトブロックの相互関係を決定する工程と、
前記各ファンアウトブロックのセンシティビティモデルを計算する工程と、
前記各ファンアウトブロックの前記センシティビティモデルの結果を前記電力ノードの総負荷に非同期的に追加する工程と、
前記総負荷を前記ファンインブロックのために計算された行列にロードする工程と、
シミュレーション波形ポイントを出力する工程とを含むことを特徴とする方法。 - 前記結果を非同期的に追加する工程は、前記総負荷をグローバルデータ構造を用いて追跡記録する工程を含むことを特徴とする請求項1に記載の方法。
- 前記総負荷を追跡記録する工程は、非作動ファンアウトブロックを無視することを含むことを特徴とする請求項2に記載の方法。
- 前記行列は、ヤコビ行列であることを特徴とする請求項1に記載の方法。
- 前記各ファンアウトブロック内の回路は、同期的にシミュレートされることを特徴とする請求項1に記載の方法。
- 少なくとも1つのファンアウトブロックを分割する工程と、
前記分割されたファンアウトブロックにおいて別の理想ノードを指定する工程と、
前記別の理想ノードより給電される回路を非同期的にシミュレートする工程とを更に含むことを特徴とする請求項1に記載の方法。 - コンピュータで実行されたときに集積回路をシミュレートするための工程を実施させるべく信号を生成するコンピュータ命令が保存されたコンピュータ可読媒体であって、
前記集積回路をシミュレートするための工程が、
回路のネットリストにアクセスする工程と、
前記回路の電力供給モジュールの出力ノードを電力ノードとして識別する工程と、
前記電力ノードを理想電力ノードに指定する工程と、
前記回路を複数のブロックに分割し、前記電力供給モジュールをファンインブロックに指定し、前記電力ノードに接続された全てのブロックをファンアウトブロックに指定する工程と、
前記回路のDCの初期化を実施する工程とを有し、
各指定された時間ステップ毎に、
前記ファンアウトブロックの相互関係を決定する工程と、
前記各ファンアウトブロックのセンシティビティモデルを計算する工程と、
前記各ファンアウトブロックの前記センシティビティモデルの結果を前記電力ノードの総負荷に非同期的に追加する工程と、
前記総負荷を前記ファンインブロックのために計算された行列にロードする工程と、
シミュレーション波形ポイントを出力する工程とを含むことを特徴とするコンピュータ可読媒体。 - 前記結果を非同期的に追加する工程は、前記総負荷をグローバルデータ構造を用いて追跡記録する工程を含むことを特徴とする請求項7に記載のコンピュータ可読媒体。
- 前記総負荷を追跡記録する工程は、或るファンアウトブロックを無視することを含むことを特徴とする請求項8に記載のコンピュータ可読媒体。
- 前記行列は、ヤコビ行列であることを特徴とする請求項7に記載のコンピュータ可読媒体。
- 前記各ファンアウトブロック内の回路は、同期的にシミュレートされることを特徴とする請求項7に記載のコンピュータ可読媒体。
- 少なくとも1つのファンアウトブロックを分割する工程と、
前記分割されたファンアウトブロックにおいて別の理想ノードを指定する工程と、
前記別の理想ノードより給電される回路を非同期的にシミュレートする工程とを更に含むことを特徴とする請求項7に記載のコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/259,166 | 2008-10-27 | ||
US12/259,166 US8868395B2 (en) | 2008-10-27 | 2008-10-27 | Fast simulation method for integrated circuits with power management circuitry |
PCT/US2009/055618 WO2010062432A1 (en) | 2008-10-27 | 2009-09-01 | Fast simulation method for integrated circuits with power management circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011509457A true JP2011509457A (ja) | 2011-03-24 |
JP5031105B2 JP5031105B2 (ja) | 2012-09-19 |
Family
ID=42118342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010540959A Active JP5031105B2 (ja) | 2008-10-27 | 2009-09-01 | 電力管理回路を備える集積回路のための高速シミュレーション方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8868395B2 (ja) |
EP (1) | EP2342637B1 (ja) |
JP (1) | JP5031105B2 (ja) |
KR (1) | KR101602504B1 (ja) |
CN (2) | CN101802785B (ja) |
TW (1) | TWI496018B (ja) |
WO (1) | WO2010062432A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100274548A1 (en) * | 2009-04-28 | 2010-10-28 | Du Nguyen | Clock Approximation for Hardware Simulation |
TWI450116B (zh) * | 2010-06-02 | 2014-08-21 | Hon Hai Prec Ind Co Ltd | 通用spice等效電路模擬系統及方法 |
US9665672B2 (en) * | 2015-04-27 | 2017-05-30 | Christian Dufour | Method and system for reducing power losses and state-overshoots in simulators for switched power electronic circuit |
US11327790B1 (en) * | 2018-07-03 | 2022-05-10 | Synopsys, Inc. | Event-level parallel simulation using dynamic synchronization |
CN109948263A (zh) * | 2019-03-22 | 2019-06-28 | 清华大学 | 基于灵敏度分析的电路优化方法及系统 |
CN111079361B (zh) * | 2019-12-07 | 2023-05-02 | 复旦大学 | Fpga电路的负载建模方法 |
CN113158599B (zh) * | 2021-04-14 | 2023-07-18 | 广州放芯科技有限公司 | 基于量子信息学的芯片和芯片化eda装置 |
CN113742083B (zh) * | 2021-09-13 | 2024-06-18 | 京东科技信息技术有限公司 | 调度仿真方法、装置、计算机设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001357093A (ja) * | 2000-06-14 | 2001-12-26 | Fujitsu Ltd | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
JP2006172233A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 寄生素子を含む回路のシミュレーション方法 |
JP2008287666A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668732A (en) * | 1994-06-03 | 1997-09-16 | Synopsys, Inc. | Method for estimating power consumption of a cyclic sequential electronic circuit |
US20020152060A1 (en) * | 1998-08-31 | 2002-10-17 | Tseng Ping-Sheng | Inter-chip communication system |
US6523155B1 (en) * | 1998-11-17 | 2003-02-18 | Jeffrey Joseph Ruedinger | Method for partitioning a netlist into multiple clock domains |
US6577992B1 (en) * | 1999-05-07 | 2003-06-10 | Nassda Corporation | Transistor level circuit simulator using hierarchical data |
US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
AU2002356476A1 (en) * | 2002-08-27 | 2004-03-19 | Freescale Semiconductor, Inc. | Fast simulation of circuitry having soi transistors |
US6769100B2 (en) * | 2002-09-12 | 2004-07-27 | International Business Machines Corporation | Method and system for power node current waveform modeling |
US7409328B1 (en) * | 2003-11-13 | 2008-08-05 | Cadence Design Systems, Inc. | System and method for communicating simulation solutions between circuit components in a hierarchical data structure |
JP4662235B2 (ja) * | 2004-07-14 | 2011-03-30 | 株式会社リコー | 論理シミュレーション装置およびその方法 |
US20060161413A1 (en) * | 2005-01-14 | 2006-07-20 | Legend Design Technology, Inc. | Methods for fast and large circuit simulation |
JP4554464B2 (ja) * | 2005-08-03 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | シミュレーション装置 |
US7596769B2 (en) * | 2006-04-14 | 2009-09-29 | Cadence Design Systems, Inc. | Simulation of power domain isolation |
US20080208553A1 (en) * | 2007-02-27 | 2008-08-28 | Fastrack Design, Inc. | Parallel circuit simulation techniques |
US8060355B2 (en) * | 2007-07-27 | 2011-11-15 | Synopsys, Inc. | Automatic, hierarchy-independent partitioning method for transistor-level circuit simulation |
-
2008
- 2008-10-27 US US12/259,166 patent/US8868395B2/en active Active
-
2009
- 2009-09-01 JP JP2010540959A patent/JP5031105B2/ja active Active
- 2009-09-01 EP EP09736558.9A patent/EP2342637B1/en active Active
- 2009-09-01 CN CN200980000263.XA patent/CN101802785B/zh active Active
- 2009-09-01 KR KR1020097022581A patent/KR101602504B1/ko active IP Right Grant
- 2009-09-01 WO PCT/US2009/055618 patent/WO2010062432A1/en active Application Filing
- 2009-09-10 TW TW098130530A patent/TWI496018B/zh active
- 2009-10-10 CN CN2009202193874U patent/CN201837997U/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001357093A (ja) * | 2000-06-14 | 2001-12-26 | Fujitsu Ltd | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 |
JP2006172233A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 寄生素子を含む回路のシミュレーション方法 |
JP2008287666A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
EP2342637A4 (en) | 2013-04-10 |
CN101802785A (zh) | 2010-08-11 |
CN201837997U (zh) | 2011-05-18 |
US20100106476A1 (en) | 2010-04-29 |
WO2010062432A1 (en) | 2010-06-03 |
TW201017457A (en) | 2010-05-01 |
JP5031105B2 (ja) | 2012-09-19 |
KR101602504B1 (ko) | 2016-03-21 |
US8868395B2 (en) | 2014-10-21 |
EP2342637B1 (en) | 2018-10-24 |
KR20110076712A (ko) | 2011-07-06 |
EP2342637A1 (en) | 2011-07-13 |
TWI496018B (zh) | 2015-08-11 |
CN101802785B (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5031105B2 (ja) | 電力管理回路を備える集積回路のための高速シミュレーション方法 | |
Mishchenko et al. | Improvements to combinational equivalence checking | |
JP5147991B2 (ja) | 電子回路の階層的次数ランキングされたシミュレーション | |
US8060355B2 (en) | Automatic, hierarchy-independent partitioning method for transistor-level circuit simulation | |
US8738350B2 (en) | Mixed concurrent and serial logic simulation of hardware designs | |
JP2009522652A (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
US20080021692A1 (en) | Method for performing power simulations on complex designs running complex software applications | |
US8473886B2 (en) | Parallel parasitic processing in static timing analysis | |
US11366948B2 (en) | Machine-learning enhanced compiler | |
US20160357516A1 (en) | Method for Generating Workload Models From Execution Traces | |
TWI474203B (zh) | 模擬電路的方法、積體電路、電腦系統及電腦程式產品 | |
US9002692B2 (en) | Electronic circuit simulation method with adaptive iteration | |
US9032352B2 (en) | Method of optimizing capacitive couplings in high-capacitance nets in simulation of post-layout circuits | |
Ahmad et al. | Fast STA prediction-based gate-level timing simulation | |
Chen et al. | An FPGA-based transient error simulator for resilient circuit and system design and evaluation | |
Javaid et al. | FALCON: A framework for hierarchical computation of metrics for component-based parameterized SoCs | |
Mehta et al. | Functional Verification: Challenges and Solutions | |
Shen | RTL concurrent fault simulation | |
Tehranipoor et al. | Diagnosing Noise-Induced SDDs by Using Dynamic SDF | |
Brayton et al. | Improvements to Combinational Equivalence Checking |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5031105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |