CN109948263A - 基于灵敏度分析的电路优化方法及系统 - Google Patents

基于灵敏度分析的电路优化方法及系统 Download PDF

Info

Publication number
CN109948263A
CN109948263A CN201910221370.0A CN201910221370A CN109948263A CN 109948263 A CN109948263 A CN 109948263A CN 201910221370 A CN201910221370 A CN 201910221370A CN 109948263 A CN109948263 A CN 109948263A
Authority
CN
China
Prior art keywords
sensitivity
circuit
state vector
default
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910221370.0A
Other languages
English (en)
Inventor
叶佐昌
胡文菲
王燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201910221370.0A priority Critical patent/CN109948263A/zh
Publication of CN109948263A publication Critical patent/CN109948263A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种基于灵敏度分析的电路优化方法及系统,其中,该方法包括:根据满足预设方程形式的电路系统,获取电路系统的状态向量;根据预设方程的参数条件确定预设方法以对状态向量进行处理,得到状态向量的灵敏度;对灵敏度进行分析处理,根据分析处理结果和优化方法对电路系统进行优化。该方法可以利用灵敏度对电路进行优化,有效缩减电路设计周期。

Description

基于灵敏度分析的电路优化方法及系统
技术领域
本发明涉及集成电路设计技术领域,特别涉及一种基于灵敏度分析的电路优化方法及系统。
背景技术
电子设计自动化(Electronics Design Automation,EDA)是以软件为载体的用于在设计阶段分析预测集成电路性能的方法,常见的电路仿真工具有Synopsys公司的HSPICE和Cadence公司的Spectre等。电路仿真所针对的对象是采用电路网单或其它形式描述的电路,通过采用一定的器件模型计算得到电路的电学特性。
电路仿真通过基尔霍夫电压和电流定律建立方程并求解方程,其实施步骤通常由两部分组成。第一部分为电路方程的建立,在电路方程的建立阶段,电路仿真根据电路结构以及电路中节点的电压和支路的电流建立方程。第二部分是电路方程的求解,具体求解的方程的类型依不同的电路仿真方法而不同,包括微分方程、线性方程和非线性方程。
瞬态分析是一种电路仿真方法,主要根据电路结构、驱动信号以及仿真参数(输入信息)计算出电路中各个节点的电压随时间变化的曲线(输出结果)。
瞬态分析的输入通常包含以下信息:
(1)电路结构:电路的元件组成与拓扑结构。
(2)驱动信号:电路的外部激励信号。
(3)仿真参数:所需要做的仿真的属性,例如仿真类型、总时间,步长,精度等。
瞬态分析的输出通常为电路中各个节点的电压随时间变化的曲线,又称为各个节点电压的波形。利用这个波形可以进行进一步的后处理来得到其它想要的信息,例如电路的频谱特性等。
近年,计算机计算能力的大幅度提升使大规模动态电路的动态响应精度提升,这些动态响应与系统参数之间的瞬态灵敏度在集成电路自动化设计算法中发挥着十分重要的作用,数据同化((Data Assimilation,DA)在考虑数据时空分布以及观测场和背景场误差的基础上,在数值模型的动态运行过程中融合新的观测数据的方法,在过程模型的动态框架内,通过数据同化算法不断融合时空上离散分布的不同来源和不同分辨率的直接或间接观测信息来自动调整模型轨迹,以改善动态模型状态的估计精度,提高模型预测能力)、参数估计、量化不确定性、稳定性分析中均有广泛应用。工程上,灵敏度作为算法不可或缺的梯度也经常被用来做电路优化。
对于门电路来说最重要的指标就是电路的工作速度,也就是时钟频率。在统计性电路分析中,统计性的时需分析也因此受到关注。统计静态时序分析(Statistical statictiming analysis,SSTA)的应用,使统计性的延时能像单个数值一样在时序电路图中传播。此方法中,将延时的分布表示成特殊的格式,一般是浮动的器件参数(或者为其主成分)的低阶形式,使其分布表示格式能够像单个数值一般比较最大值和相加。或者可以直接根据最终关注延时与参数的灵敏度建立低阶联系,寻找延时分布,这种方法尽管经过了全局低阶近似,但是以其快速的特点应用前景广泛。无论哪一种方法,瞬态灵敏度在其中都发挥着不可或缺的重要作用。
确定参数瞬态灵敏度,传统的暴力求解方法(Brute-force Method)使通过分别微扰每一个器件的每一个参数来获得最终所有参数的灵敏度,仿真复杂度与参数数目和器件数目乘积呈线性关系。为了克服这种复杂性,有人使用经验聚类变化的器件组,而不是将它们视为不相关的。该方法将仿真复杂度下降为与参数数目呈线性关系,但需要对电路行为有深入的了解,并且主要适用于顺序数字逻辑。暴力求解方法由于需要经过若干次仿真,在单次仿真时间就能达到若干小时的今天就显得十分不便利了。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本发明的一个目的在于提出一种基于灵敏度分析的电路优化方法及系统,该方法可以利用灵敏度对电路系统进行优化。
本发明的另一个目的在于提出一种基于灵敏度分析的电路优化系统。
为达到上述目的,本发明一方面实施例提出了一种基于灵敏度分析的电路优化方法,包括:根据满足预设方程形式的电路系统,获取所述电路系统的状态向量;根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,得到所述状态向量的灵敏度;对所述灵敏度进行分析处理,根据分析处理结果和优化方法对所述电路系统进行优化。
本发明实施例的基于灵敏度分析的电路优化方法,通过以矩阵计算角度出发通过伴随法计算瞬态灵敏度的方法,并且使用有向无环图辅助理解反向传播计算灵敏度,使用伴随法计算灵敏度,缩短电路仿真时间,将灵敏度应用到电路优化中,可以实现快速电路优化,有效缩减电路设计周期。
另外,根据本发明上述实施例的基于灵敏度分析的电路优化方法还可以具有以下附加的技术特征:
进一步地,在本发明的一个实施例中,所述预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量。
进一步地,在本发明的一个实施例中,还包括:
计算雅克比矩阵Jac
根据所述雅克比矩阵对所述状态向量x进行迭代以使所述状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确的状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
进一步地,在本发明的一个实施例中,所述状态向量的灵敏度通过对所述预设方程求导得出:
其中,为对预设方程求到导。
进一步地,在本发明的一个实施例中,所述预设方法包括直接法和伴随法;
所述根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,所述预设方程个数大于等于第二预设阈值时,采用直接法对所述状态向量进行处理;
电路系统的灵敏度参数p个数大于第一预设阈值,所述预设方程个数小于第二预设阈值时,采用伴随法对所述状态向量进行处理。
为达到上述目的,本发明另一方面实施例提出了一种基于灵敏度分析的电路优化系统,包括:第一获取模块,用于根据满足预设方程形式的电路系统,获取所述电路系统的状态向量;第二获取模块,用于根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,得到所述状态向量的灵敏度;优化模块,用于对所述灵敏度进行分析处理,根据分析处理结果和优化方法对所述电路系统进行优化。
本发明实施例的基于灵敏度分析的电路优化系统,通过以矩阵计算角度出发通过伴随法计算瞬态灵敏度的方法,并且使用有向无环图辅助理解反向传播计算灵敏度,使用伴随法计算灵敏度,缩短电路仿真时间,将灵敏度应用到电路优化中,可以实现快速电路优化,有效缩减电路设计周期。
另外,根据本发明上述实施例的基于灵敏度分析的电路优化系统还可以具有以下附加的技术特征:
进一步地,在本发明的一个实施例中,所述预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量。
进一步地,在本发明的一个实施例中,还包括:计算模块和迭代模块;
所述计算模块,用于计算雅克比矩阵Jac
所述迭代模块,用关于根据所述雅克比矩阵对所述状态向量x进行迭代以使所述状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确地状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
进一步地,在本发明的一个实施例中,所述状态向量的灵敏度通过对所述预设方程求导得出:
其中,为对预设方程求到导。
进一步地,在本发明的一个实施例中,所述预设方法包括直接法和伴随法;
所述根据所述预设方程的参数条件确定预设方法,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,所述预设方程个数大于等于第二预设阈值时,采用直接法;
电路系统的灵敏度参数p个数大于第一预设阈值,所述预设方程个数小于第二预设阈值时,采用伴随法。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为根据本发明一个实施例的基于灵敏度分析的电路优化方法流程图;
图2为根据本发明一个实施例的矩阵法理解简图;
图3为根据本发明一个实施例的有向无环图;
图4为根据本发明一个实施例的基于灵敏度分析的电路优化系统的结构示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面参照附图描述根据本发明实施例提出的基于灵敏度分析的电路优化方法及系统。
首先将参照附图描述根据本发明实施例提出的基于灵敏度分析的电路优化方法。
图1为根据本发明一个实施例的基于灵敏度分析的电路优化方法流程图。
如图1所示,该基于灵敏度分析的电路优化方法包括以下步骤:
在步骤S101中,根据满足预设方程形式的电路系统,获取电路系统的状态向量。
进一步地,在本发明的一个实施例中,预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量,F为与状态与时间导数相关的量,F(p,x)为状态与时间相关的量。
进一步地,在本发明的一个实施例中,还包括:
计算雅克比矩阵Jac
根据雅克比矩阵对状态向量x进行迭代以使状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确的状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
具体地,对于一个非线性电路,可以假设要求解的系统满足如下形式的微分代数方程(Differential-Algebraic Equation,DAE):
其中,x是系统的状态向量,比如电路的节点电压或者支路电流;p是想要求解的瞬态灵敏度参数,比如MOSFET的阈值电压Vth、饱和速度Vsat、u;t是时间,q和f分别是charge/flue和current。在给定初始状态x(t0)条件下,为计算stiff DAE系统的动态响应,基于Local Truncation Error(LTE)的估计确定时间步长,将连续的轨迹进行时间离散化。瞬态分析中,使用牛顿法或者升级的牛顿堵塞等方法来求解状态x。
为了计算状态向量x,首先计算雅可比矩阵Jac,即对式(1)求导得:
然后不断迭代更新x:
Δx=(Jac)-1·rhs
其中,rhs表示当前式(1)的残差。通过一次次的对x进行迭代,是x的精度越来越高,通常3次迭代即可达到所需状态x精度要求。
在步骤S102中,根据预设方程的参数条件确定预设方法以对状态向量进行处理,得到状态向量的灵敏度。
进一步地,在本发明的一个实施例中,状态向量的灵敏度通过对预设方程求导得出:
其中,为对预设方程求到导。
进一步地,在本发明的一个实施例中,预设方法包括直接法和伴随法;
根据预设方程的参数条件确定预设方法以对状态向量进行处理,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,预设方程个数大于等于第二预设阈值时,直接法对状态向量进行处理;
电路系统的灵敏度参数p个数大于第一预设阈值,预设方程个数小于第二预设阈值时,采用伴随法对状态向量进行处理。
具体地,状态向量x的灵敏度为dx/dp,为了计算dx/dp,可以对预设方程(1)的p求导:
为解决数值的问题,通过求解线性多步方程的形式来求解最终结果。在线性多步法中,某一步的计算结果不仅与当前的解有关,还与前面若干步的解有关,即利用前面多步的信息来预测下一步结果。
在本发明的实施例中,解决数值的问题,有两种计算方法,分别为直接法和伴随法。
直接法和伴随法可以看作是求解与穷举的方向不同。下面以一个例子说明,O为目标方程,即上面实施例中的预设方程,p为要求解的瞬态灵敏度参数。
直接法:
伴随法:
在静态电路中,当参数p较少时,df/dp是一个列数较少的矩阵,先将df/dx的逆矩阵与df/dp相乘得到dx/dp,再与dO/dx相乘计算量较小,所以直接法计算了所有中间变量对系统参数的灵敏度,直到最终寻找到目标方程。
如图2所示,当要求解的目标函数O较少时,dO/dx是一个行数较少的矩阵,先将df/dx的逆矩阵与dO/dx相乘得到dO/df,再与df/dp相乘计算量较小。
与直接法对比,伴随法计算了目标方程对所有中间变量的灵敏度,直到最终寻找到系统参数。如图2所示,所以当参数p较少,目标函数O较多时,适合使用直接法求解。当参数p较多,目标函数O较少时,适合使用伴随法求解。
在动态电路中,如图3所示,由链式法则推导O对p的导数,参数p和目标方程O之间存在很多时间点的状态x(tn),O对p的导数为所有p到O的路径导数乘积的和,两种方法的区别就演变成了枚举路径方向的差异。直接法从参数p出发,沿着时间步长顺序计算直到推至目标方程O。伴随法则在所有时间步长状态确定后,从目标方程O出发,沿时间步长反序推至参数p。
进行电路瞬态灵敏度仿真面对大规模参数,小规模目标方程情况下,伴随法求解瞬态灵敏度。对于大规模电路,参数繁杂,电路仿真使用伴随法为宜。
在步骤S103中,对灵敏度进行分析处理,根据分析处理结果和优化方法对电路系统进行优化。
具体地,在通过上述的步骤求出灵敏度后,可以对灵敏度进行分析处理,分析后结合梯度下降等方法应用于电路系统的优化,提升电路系统的性能。
对于一个已经确定了拓扑结果的模拟电路,依旧有很多不同的设计参数(如晶体管的沟道宽度和偏置电压)需要确定,这些参数的变化会在很大程度上改变所设计电路的最终性能(如增益和噪声系数等)。因此,电路设计参数的取值是模拟集成电路性能的决定性因素之一。传统手动调节设计参数的方法需要设计者有很多设计经验,费时费力,还很难实现最优设计。因此提出了很多自动优化设计方法,利用某种优化算法断改变参数设置,来最小化(或最大化)损失函数。
由于电路性能与设计参数之间的隐式关系可能不可微,基础的梯度下降等方法不再适用。人们提出使用遗传算法、粒子群优化算法等启发式算法来解决问题。此类自动化设计方法中,设计者在不同的参数设置下使用仿真器得到最终的电路性能,这种仿真准确,但由于群算法需要大量搜寻,仿真时间代价太高,不适合参数自动化设计。
在另一类自动化设计,通常先构建一个较为准确的性能模型,并在此性能模型基础上利用一些最优化算法来寻找最优参数设置。为解决上类方法问题,人们提出建立性能模型,将电路描述为设计参数x与电路性能y之间存在某种映射关系y=f(x),通过采样得到样本数据,使模型尽可能拟合已有数据。但一个精准的性能模型往往需要较大的采样点数量,尽管人们也提出稀疏回归算法(如岭回归和LASSO)和模型复用等方法来进一步降低建模所需样本点数,但在电路复杂、参数较多的情况下,所需样本点数依旧不可小觑。
通过直接或者伴随灵敏度分析,在仿真过程中即可获得损失函数对参数的灵敏度(即导数),便可直接使用梯度下降等方法实现电路优化。辅以合理的学习率优化,可以实现利用较少次仿真得到优化结果。
在求解机器学习算法的模型参数,即无约束优化问题时,梯度下降(GradientDescent,GD)是最常采用的方法之一。在微积分里面,对多元函数的参数求偏导数,把求得的各个参数的偏导数以向量的形式写出来,就是梯度。既然在变量空间的某一点处,函数沿梯度方向具有最大的变化率,那么在优化目标函数的时候,自然是沿着负梯度方向去减小函数值,以此达到优化目标。学习率α是寻找优化目标的步长参数,通过不断迭代实现遵照到最终优化解(或局部最优解)。
α为学习率
其中,θ是电路参数,J(θ)是电路性能(假设电路性能越小越好),是电路性能对参数的导数,也就是仿真中所得到的事件触发型灵敏度。在电路设计中,通常电路性能数目要远少于电路参数数目,所以一般使用伴随法求解得到灵敏度,即下降所需的梯度,经过多次迭代多次仿真求解灵敏度,得到最终最优解。
可以理解的是,本发明实施例的方法不仅可以求电路系统中的灵敏度,更进一步地,可以求目标方程中目标参数的灵敏度,将电路优化目标(如延时,增益等)作为目标方程求解他们关于设计参数的灵敏度,然后进行电路优化。下面以一个例子进行说明。
在瞬态分析中,定义一些仅在某特定情况下发生的事件(如反相器的延时),针对这些事件的灵敏度分析在上面非实践触发的基础上继续讨论。
定义触发事件需要满足方程:
目标方程:
求解可得,事件触发型灵敏度:
其中,
根据本发明实施例提出的基于灵敏度分析的电路优化方法,通过以矩阵计算角度出发通过伴随法计算瞬态灵敏度的方法,并且使用有向无环图辅助理解反向传播计算灵敏度,使用伴随法计算灵敏度,缩短电路仿真时间,将灵敏度应用到电路优化中,可以实现快速电路优化,有效缩减电路设计周期。
其次参照附图描述根据本发明实施例提出的基于灵敏度分析的电路优化系统。
图4为根据本发明一个实施例的基于灵敏度分析的电路优化系统结构示意图。
如图4所示,该基于灵敏度分析的电路优化系统包括:第一获取模块100、第二获取模块200和优化模块300。
其中,第一获取模块100用于根据满足预设方程形式的电路系统,获取电路系统的状态向量。第二获取模块200用于根据预设方程的参数条件确定预设方法以对状态向量进行处理,得到状态向量的灵敏度。优化模块,用于对灵敏度进行分析处理,根据分析处理结果和优化方法对电路系统进行优化。该优化系统可以利用灵敏度对电路系统进行优化。
进一步地,在本发明的一个实施例中,预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量。
进一步地,在本发明的一个实施例中,还包括:计算模块和迭代模块;
计算模块,用于计算雅克比矩阵Jac
迭代模块,用关于根据雅克比矩阵对状态向量x进行迭代以使状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确地状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
进一步地,在本发明的一个实施例中,状态向量的灵敏度通过对预设方程求导得出:
其中,为对预设方程求到导。
进一步地,在本发明的一个实施例中,预设方法包括直接法和伴随法;
根据预设方程的参数条件确定预设方法,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,预设方程个数大于等于第二预设阈值时,采用直接法;
电路系统的灵敏度参数p个数大于第一预设阈值,预设方程个数小于第二预设阈值时,采用伴随法。
需要说明的是,前述对基于灵敏度分析的电路优化方法实施例的解释说明也适用于该实施例的装置,此处不再赘述。
根据本发明实施例提出的基于灵敏度分析的电路优化系统,通过以矩阵计算角度出发通过伴随法计算瞬态灵敏度的方法,并且使用有向无环图辅助理解反向传播计算灵敏度,使用伴随法计算灵敏度,缩短电路仿真时间,将灵敏度应用到电路优化中,可以实现快速电路优化,有效缩减电路设计周期。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种基于灵敏度分析的电路优化方法,其特征在于,包括以下步骤:
根据满足预设方程形式的电路系统,获取所述电路系统的状态向量;
根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,得到所述状态向量的灵敏度;
对所述灵敏度进行分析处理,根据分析处理结果和优化方法对所述电路系统进行优化。
2.根据权利要求1所述的基于灵敏度分析的电路优化方法,其特征在于,所述预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量。
3.根据权利要求2所述的基于灵敏度分析的电路优化方法,其特征在于,还包括:
计算雅克比矩阵Jac
根据所述雅克比矩阵对所述状态向量x进行迭代以使所述状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确的状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
4.根据权利要求2所述的基于灵敏度分析的电路优化方法,其特征在于,所述状态向量的灵敏度通过对所述预设方程求导得出:
其中,为对预设方程求到导。
5.根据权利要求1所述的基于灵敏度分析的电路优化方法,其特征在于,所述预设方法包括直接法和伴随法;
所述根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,所述预设方程个数大于等于第二预设阈值时,采用直接法对所述状态向量进行处理;
电路系统的灵敏度参数p个数大于第一预设阈值,所述预设方程个数小于第二预设阈值时,采用伴随法对所述状态向量进行处理。
6.一种基于灵敏度分析的电路优化系统,其特征在于,包括:
第一获取模块,用于根据满足预设方程形式的电路系统,获取所述电路系统的状态向量;
第二获取模块,用于根据所述预设方程的参数条件确定预设方法以对所述状态向量进行处理,得到所述状态向量的灵敏度;
优化模块,用于对所述灵敏度进行分析处理,根据分析处理结果和优化方法对所述电路系统进行优化。
7.根据权利要求6所述的基于灵敏度分析的电路优化系统,其特征在于,所述预设方程为:
其中,f(x)为预设方程,x为电路系统的状态向量,p为电路系统的灵敏度参数,t为时间,B(p,t)为系统的输入向量。
8.根据权利要求7所述的基于灵敏度分析的电路优化系统,其特征在于,还包括:计算模块和迭代模块;
所述计算模块,用于计算雅克比矩阵Jac
所述迭代模块,用关于根据所述雅克比矩阵对所述状态向量x进行迭代以使所述状态向量x满足精度要求,迭代公式为:
Δx=(Jac)-1·rhs
其中,Δx为迭代后精确地状态向量,rhs表示预设方程的残差,(Jac)-1为雅克比矩阵Jac的逆矩阵。
9.根据权利要求7所述的基于灵敏度分析的电路优化系统,其特征在于,所述状态向量的灵敏度通过对所述预设方程求导得出:
其中,为对预设方程求到导。
10.根据权利要求6所述的基于灵敏度分析的电路优化系统,其特征在于,所述预设方法包括直接法和伴随法;
所述根据所述预设方程的参数条件确定预设方法,具体包括:
电路系统的灵敏度参数p个数小于等于第一预设阈值,所述预设方程个数大于等于第二预设阈值时,采用直接法;
电路系统的灵敏度参数p个数大于第一预设阈值,所述预设方程个数小于第二预设阈值时,采用伴随法。
CN201910221370.0A 2019-03-22 2019-03-22 基于灵敏度分析的电路优化方法及系统 Pending CN109948263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910221370.0A CN109948263A (zh) 2019-03-22 2019-03-22 基于灵敏度分析的电路优化方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910221370.0A CN109948263A (zh) 2019-03-22 2019-03-22 基于灵敏度分析的电路优化方法及系统

Publications (1)

Publication Number Publication Date
CN109948263A true CN109948263A (zh) 2019-06-28

Family

ID=67010559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910221370.0A Pending CN109948263A (zh) 2019-03-22 2019-03-22 基于灵敏度分析的电路优化方法及系统

Country Status (1)

Country Link
CN (1) CN109948263A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762259B1 (en) 2018-06-08 2020-09-01 Diakopto, Inc. Circuit design/layout assistance based on sensitivities to parasitics
US10783296B1 (en) 2018-06-08 2020-09-22 Diakopto, Inc. Matched net and device analysis based on parasitics
CN113326474A (zh) * 2021-05-31 2021-08-31 山东大学 互联大电网雅可比矩阵元素调控灵敏度优化计算方法及系统
US11144688B1 (en) 2018-12-17 2021-10-12 Diakopto, Inc. Virtual repeater insertion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100106476A1 (en) * 2008-10-27 2010-04-29 Synopsys, Inc. Fast Simulation Method For Integrated Circuits With Power Management Circuitry
CN102968529A (zh) * 2012-11-14 2013-03-13 上海城市水资源开发利用国家工程中心有限公司 一种供水管网模型计算结果不确定性区间的量化方法
CN103474989A (zh) * 2013-09-13 2013-12-25 国家电网公司 一种基于灵敏度分析的网络重构方法
CN105470976A (zh) * 2015-12-25 2016-04-06 中国电力科学研究院 一种稳态条件下svc和tcsc的协调配置方法
CN105762826A (zh) * 2016-04-15 2016-07-13 华北电力大学 一种含vsc-hvdc交直流系统最大输电能力计算方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100106476A1 (en) * 2008-10-27 2010-04-29 Synopsys, Inc. Fast Simulation Method For Integrated Circuits With Power Management Circuitry
CN102968529A (zh) * 2012-11-14 2013-03-13 上海城市水资源开发利用国家工程中心有限公司 一种供水管网模型计算结果不确定性区间的量化方法
CN103474989A (zh) * 2013-09-13 2013-12-25 国家电网公司 一种基于灵敏度分析的网络重构方法
CN105470976A (zh) * 2015-12-25 2016-04-06 中国电力科学研究院 一种稳态条件下svc和tcsc的协调配置方法
CN105762826A (zh) * 2016-04-15 2016-07-13 华北电力大学 一种含vsc-hvdc交直流系统最大输电能力计算方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHENJIE GU 等: "Generalized nonlinear timing/phase macromodeling: Theory, numerical methods and applications", 《2010 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD)》 *
信鹏飞 等: "双馈式风力发电机与VQC的电压无功协调控制方法研究", 《陕西电力》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762259B1 (en) 2018-06-08 2020-09-01 Diakopto, Inc. Circuit design/layout assistance based on sensitivities to parasitics
US10783296B1 (en) 2018-06-08 2020-09-22 Diakopto, Inc. Matched net and device analysis based on parasitics
US11176295B1 (en) 2018-06-08 2021-11-16 Diakopto, Inc. Matched net and device analysis based on parasitics
US11544434B1 (en) 2018-06-08 2023-01-03 Diakopto, Inc. Matched net and device analysis based on parasitics
US11599698B1 (en) 2018-06-08 2023-03-07 Diakopto, Inc. IR drop analysis based on sensitivity analysis and visualization
US11144688B1 (en) 2018-12-17 2021-10-12 Diakopto, Inc. Virtual repeater insertion
US11544433B1 (en) 2018-12-17 2023-01-03 Diakopto, Inc. Virtual repeater insertion
CN113326474A (zh) * 2021-05-31 2021-08-31 山东大学 互联大电网雅可比矩阵元素调控灵敏度优化计算方法及系统
CN113326474B (zh) * 2021-05-31 2022-05-31 山东大学 互联大电网雅可比矩阵元素调控灵敏度优化计算方法及系统

Similar Documents

Publication Publication Date Title
CN109948263A (zh) 基于灵敏度分析的电路优化方法及系统
US11537841B2 (en) System and method for compact neural network modeling of transistors
US8245165B1 (en) Methods and apparatus for waveform based variational static timing analysis
US6212665B1 (en) Efficient power analysis method for logic cells with many output switchings
Raghavan et al. AWE-inspired
US7647220B2 (en) Transistor-level timing analysis using embedded simulation
US20060206845A1 (en) Hybrid linear wire model approach to tuning transistor widths of circuits with RC interconnect
US20110071812A1 (en) Small-Signal Stability Analysis at Transient Time Points of Integrated Circuit Simulation
US20080177517A1 (en) Techniques for calculating circuit block delay and transition times including transistor gate capacitance loading effects
US7864834B1 (en) Estimating digital frequency synthesizer jitter
Xiong et al. Incremental criticality and yield gradients
Mrazek et al. EvoApproxLib: Extended library of approximate arithmetic circuits
CN110096738A (zh) 基于灵敏度分析的建模方法及装置
US20200327207A1 (en) Transient Sensitivity Analysis
US20070198233A1 (en) Methods and apparatus for predicting convergence of a transversal waveform relaxation algorithm
Ghavami et al. MAPLE: a machine learning based aging-aware FPGA architecture exploration framework
Buch et al. Techniques for fast circuit simulation applied to power estimation of CMOS circuits
Benkoski et al. The role of timing verification in layout synthesis
US9009636B2 (en) Analog circuit simulator and analog circuit verification method
Li et al. Efficient high-level synthesis of approximate computing circuits via multi-fidelity modeling
Gu et al. Faster statistical cell characterization using adjoint sensitivity analysis
CN116861782B (zh) 基于机器学习和节点有效电容的线延时预测方法
US20060294482A1 (en) Method and computer program for estimating speed-up and slow-down net delays for an integrated circuit design
Drechsler et al. Low-power optimization techniques for BDD mapped circuits using temporal correlation Techniques d’optimisation pour les faibles puissances pour des diagrammes de d ecision binaire utilisant la corr elation temporelle
Lin et al. An accurate and efficient delay model for CMOS gates in switch-level timing analysis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190628