KR100712519B1 - 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 - Google Patents

아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 Download PDF

Info

Publication number
KR100712519B1
KR100712519B1 KR1020050067285A KR20050067285A KR100712519B1 KR 100712519 B1 KR100712519 B1 KR 100712519B1 KR 1020050067285 A KR1020050067285 A KR 1020050067285A KR 20050067285 A KR20050067285 A KR 20050067285A KR 100712519 B1 KR100712519 B1 KR 100712519B1
Authority
KR
South Korea
Prior art keywords
eye mask
sine wave
signal
error
test
Prior art date
Application number
KR1020050067285A
Other languages
English (en)
Other versions
KR20070012996A (ko
Inventor
김우섭
박준영
홍성제
조성범
소병세
강현철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050067285A priority Critical patent/KR100712519B1/ko
Priority to US11/490,984 priority patent/US7656181B2/en
Priority to DE102006034754A priority patent/DE102006034754B4/de
Priority to JP2006202515A priority patent/JP4865437B2/ja
Publication of KR20070012996A publication Critical patent/KR20070012996A/ko
Application granted granted Critical
Publication of KR100712519B1 publication Critical patent/KR100712519B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

테스트 장비 내부에서 생성된 아이 마스크(eye mask)와 반도체 장치의 입출력 회로를 거친 테스트 신호의 파형을 분석하여 상기 입출력 회로 특성을 검출할 수 있는 테스트 장비가 제공된다. 상기 테스트 장비는, 서로 다른 위상을 갖는 하나 이상의 클럭신호에 동기하여 아이 마스크(eye mask)를 생성하기 위한 아이 마스크 생성부와, 상기 아이 마스크 생성부로부터 상기 아이 마스크를 수신하며, 상기 테스트 신호와 상기 아이 마스크를 비교하여 에러 여부를 검출하기 위한 에러 검출부 및 상기 에러 검출부로부터 출력된 에러 검출신호를 입력받아 이에 응답하여 에러 신호를 출력하는 에러 신호 출력부를 구비한다. 특히 상기 아이 마스크 생성부는, 상기 하나 이상의 클럭신호에 동기하여 서로 다른 위상을 갖는 하나 이상의 사인파(sine wave)를 생성하는 사인파 제너레이터(sine wave generator) 및 상기 하나 이상의 사인파를 입력받아 상기 사인파의 진폭을 제한하여 출력함으로써 상기 아이 마스크를 생성하는 리미터 회로(limiter circuit)를 구비하는 것을 특징으로 한다.

Description

아이 마스크를 이용하여 회로의 특성을 검출하는 테스트 장비 및 테스트 방법{Appratus and method for testing characteristics of circuit by using eye mask}
도 1은 일반적인 ATE(Automatic Test Equipment)를 이용하여 반도체 장치의 특성을 테스트하는 동작을 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 테스트 장비를 나타내는 블록도이다.
도 3은 도 2의 Tx 신호와 Rx 신호의 파형을 나타내는 아이 다이어그램(eye diagram)이다.
도 4는 정육각형의 형태로 가정한 도 3의 아이 마스크를 나타내는 도이다.
도 5는 본 발명의 일실시예에 따른 테스트 장비를 나타내는 회로도이다.
도 6a,b는 도 5의 제1 리미터 회로 및 제2 리미터 회로를 나타내는 회로도이다.
도 7a,b는 도 6a,b의 제1 리미터 회로 및 제2 리미터 회로가 생성하는 아이 마스크를 나타내는 도이다.
도 8은 본 발명에 따른 반도체 장비의 테스트 방법을 나타내는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 테스트 장비 110: 클락신호 생성부
111: 클락 리커버리 회로 112: PLL
120: 아이 마스크 생성부 121: 사인파 제너레이터
122: 제1 리미터 회로 123: 제2 리미터 회로
130: 에러 검출부 131: 제1 비교기
132: 제2 비교기 133: 논리 연산부
140: 에러신호 출력부
본 발명은 테스트 장비 및 테스트 방법에 관한 것으로서, 더 자세하게는, 테스트 장비 내부에서 생성된 아이 마스크(eye mask)를 이용하여 DUT(Device under test)의 입출력 회로 특성을 검출할 수 있는 테스트 장비 및 테스트 방법에 관한 것이다.
현재 메모리 등의 반도체 장치의 속도가 고속화됨에 따라 이에 따른 많은 제반사항들이 요구되어진다. 일예로서 상기 반도체 장치의 특성을 테스트하기 위한 테스트 장비 또한 상기 반도체 장치의 고속화에 대응하여 고속특성이 요구된다. 그러나, 상기 테스트 장비는 상기 반도체 장치의 속도를 따라가지 못하고 있거나, 상기 반도체 장치의 속도에 대응하는 정도로 고속 특성을 갖는 경우 그 단가는 매우 상승하게 된다.
도 1은 일반적인 ATE(Automatic Test Equipment)를 이용하여 반도체 장치의 특성을 테스트하는 동작을 나타내는 블록도이다.
도시된 바와 같이 일반적인 테스트 장비(10)와 테스트되는 반도체 장치(DUT, Device under test)가 도시된다. 상기 반도체 장치(20)의 일예로서 반도체 메모리 장치는 입출력 회로(21), 메모리 코어(22) 및 제어로직(23)을 구비한다.
상기 반도체 장치(20)는 특히 입출력 회로(21) 블록이 고속으로 동작하기 때문에, 상기 입출력 회로(21)의 동작 특성을 검출하는 것이 중요한 초점이 된다. 상기 입출력 회로(21)의 동작 특성을 검출하기 위하여, 테스트 장비(10)는 상기 반도체 장치(20)로 테스트 패턴(test pattern)을 인가한다. 상기 테스트 장비(10)로부터 출력된 테스트 패턴은, 반도체 장치의 입출력 회로(21)를 거쳐 상기 테스트 장비(10)로 결과 파형을 배출하게 된다.
반도체 장치를 테스트하기 위한 종래의 테스트 장비의 일예로서, 미국특허 6,629,272에는 BERT(Bit error rate tester) 구조의 테스트 장비를 개시하고 있다. 상기 테스트 장비는 패턴 발생부(pattern generator)에서 테스트 패턴이 발생되며, 상기 테스트 패턴은 DUT로 인가되고, 상기 DUT에서 나온 신호들은 에러 디텍터(error detector)로 인가된다. 상기 DUT에서 나온 신호들의 비트열과 상기 에러 디텍터에서 내부적으로 생성된 비트열을 비교하여 에러를 검출할 수 있다.
또한, 종래의 테스트 장비의 다른 예로서, 미국공개특허 2003-0097226에는, 전송라인을 통해 이진 코드된 펄스의 형태로 입력되는 신호를 문턱전압 윈도우(voltage threshold window)와 비교하여, 상기 펄스신호의 전압 레벨을 검출하는 테스트 장비를 개시하고 있다. 상기 테스트 장비는, 최대전압(Vmax)와 최소전압 (Vmin)을 입력값으로 적용하여, 상기 최대전압(Vmax)와 최소전압(Vmin) 사이를 이동할 수 있는 문턱전압 윈도우를 생성하도록 프로그램되어 있다.
상술한 바와 같은 종래의 테스트 장비는, 앞서 언급하였던 바와 같이 반도체 장치의 속도 증가에 대응하여 적절한 정도로 테스트 속도가 증가하지 못하였다. 테스트 장비가 아이 마스크를 이용하여 테스트 동작을 수행하는 경우에는 테스트를 더 용이하게 할 수 있다. 그러나 소프트웨어적으로 각 구간에서 최대전압과 최소전압을 프로그램하는 방식에 따라 아이 마스크를 생성하는 경우, 이에 소모되는 시간은 고속화되는 반도체 장치를 테스트함에 적합하지 않았다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 사인파를 이용하여 생성된 아이 마스크를 이용하여 반도체 장치의 특성을 검출하므로, 고속화되는 반도체 장치의 테스트에 적합하며 테스트의 정확도를 향상시킬 수 있는 테스트 장비 및 테스트 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 테스트 장비는, 테스트되는 반도체 장치로부터 출력된 신호가 전송라인을 통해 입력되며, 입력된 테스트 신호를 분석함으로써 에러 여부를 검출하고, 서로 다른 위상을 갖는 하나 이상의 클럭신호에 동기하여 아이 마스크(eye mask)를 생성하기 위한 아이 마스크 생성부와, 상기 아이 마스크 생성부로부터 상기 아이 마스크를 수신하며, 상기 테스트 신호와 상기 아이 마스크를 비교하여 에러 여부를 검출하기 위한 에러 검출부 및 상기 에러 검출부로부터 출력된 에러 검출신호를 입력받아 이에 응답하여 에러 신호를 출력하는 에러 신호 출력부를 구비하며, 상기 아이 마스크 생성부는, 상기 하나 이상의 클럭신호에 동기하여 서로 다른 위상을 갖는 하나 이상의 사인파(sine wave)를 생성하는 사인파 제너레이터(sine wave generator) 및 상기 하나 이상의 사인파를 입력받아 상기 사인파의 진폭을 제한하여 출력함으로써 상기 아이 마스크를 생성하는 리미터 회로(limiter circuit)를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 사인파 제너레이터는, 서로 반대 위상을 갖는 두 개의 클럭신호에 동기하여, 서로 반대의 위상을 갖는 제1 사인파 및 제2 사인파를 생성한다.
또한, 상기 리미터 회로는, 상기 제1 사인파를 입력받아 상기 제1 사인파의 진폭을 제한하여 상부 아이 마스크를 생성하는 제1 리미터 회로 및 상기 제2 사인파를 입력받아 상기 제2 사인파의 진폭을 제한하여 하부 아이 마스크를 생성하는 제2 리미터 회로를 구비하는 것이 바람직하다.
한편, 본 발명의 바람직한 실시예에 따른 아이 마스크 생성기는, 하나 이상의 클럭신호에 동기하여 서로 반대의 위상을 갖는 제1 사인파(sine wave) 및 제2 사인파를 생성하는 사인파 제너레이터(sine wave generator)와 상기 제1 사인파를 입력받아 상기 제1 사인파의 진폭을 제한하여 상부 아이 마스크를 생성하는 제1 리미터 회로(limiter circuit) 및 상기 제2 사인파를 입력받아 상기 제2 사인파의 진폭을 제한하여 하부 아이 마스크를 생성하는 제2 리미터 회로를 구비하는 것을 특 징으로 한다.
한편, 본 발명에 바람직한 실시예에 따른 테스트 방법은, 하나 이상의 클럭신호에 동기하여 서로 반대 위상을 갖는 제1 사인파(sine wave) 및 제2 사인파를 생성하는 단계와, 상기 제1 사인파의 상부 경계 및 하부 경계를 제한하여 상부 아이 마스크(eye mask)를 생성하며, 상기 제2 사인파의 상부 경계 및 하부 경계를 제한하여 하부 아이 마스크를 생성하는 단계와, 상기 테스트 신호를 상기 상부 아이 마스크 및 상기 하부 아이 마스크와 비교하여 에러 여부를 검출하는 단계 및 상기 에러 여부에 따른 에러 검출신호에 응답하여 에러 신호를 출력하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 테스트 장비를 나타내는 블록도이다. 도시된 바와 같이 상기 테스트 장비(100)는, 클락신호 생성부(110)와, 아이 마스크(eye mask) 생성부(120)와 에러 검출부(130) 및 에러신호 출력부(140)를 구비한다.
상기 테스트 장비(100)는, 반도체 장치(200)의 입출력 회로(미도시)의 동작 특성을 검출하기 위하여, 상기 반도체 장치(200)로 테스트 패턴(test pattern)을 인가한다. 상기 테스트 장비(100)로부터 테스트 패턴이 출력되어, 상기 반도체 장치(200)의 입출력 회로를 거쳐 상기 테스트 장비(100)로 결과 파형을 배출하게 된다. 상기 반도체 장치(200)에 구비되는 입출력 단자를 통해 출력되는 전송신호(Tx)는 소정의 전송라인을 통해 상기 테스트 장비(100)의 입출력 단자로 입력되며, 상기 입력된 신호는 상기 테스트 장비(100)의 테스트 신호(Rx)로 사용된다.
도 3은 도 2의 Tx 신호와 Rx 신호의 파형을 나타내는 아이 다이어그램(eye diagram)이다. 특히 상기 아이 다이어그램은, 상기 반도체 장치(200)의 입출력 회로를 거쳐 출력되는 신호(Tx)와 상기 테스트 신호(Rx)간의 지터(jitter) 및 노이즈(noise) 관계를 도시한다.
도시된 바와 같이 신호 Tx는, 상기 지터나 노이즈의 영향이 거의 없으므로 클리어(clear)한 아이 다이어그램을 나타내게 되며, 내부의 실선으로 도시된 대략 육각형 형태의 아이 마스크(eye mask) 또한 그 크기가 커지게 된다.
그러나 도시된 바와 같이 신호 Rx는, 상기 전송라인을 거쳐 상기 테스트 장비(100)에 의해 수신되므로, 지터나 노이즈의 영향에 의하여 신호의 감쇄, 왜곡 등이 발생하게 된다. 따라서 상기 Rx의 아이 다이어그램은 클리어하지 못한 상태를 나타내며, 아이 마스크 또한 그 크기가 작아지게 된다.
본 발명의 테스트 장비가, 반도체 장치의 입출력회로 특성을 테스트하여 에러를 검출하는 원리는 다음과 같다. 도 2에 도시된 아이 마스크 생성부(120)에 의해 상기 도 3의 Rx의 아이 다이어그램에 도시된 바와 같은 아이 마스크를 생성할 수 있고, 상기 아이 마스크를 상기 Rx 신호와 비교한다. 상기 Rx 신호가 상기 아이 마스크를 지난다면, 이는 에러가 발생한 것으로 판단할 수 있다.
도 4는 정육각형의 형태로 가정한 도 3의 아이 마스크를 나타내는 도이다. 도시된 바와 같이 도 3에 도시된 아이 마스크의 크기를 구함에 있어서, 상기 아이 마스크가 정육각형의 형태를 갖는 것으로 가정한다. 이에 따라 T1=T3, T2=T4로 가정하여 상기 아이 마스크의 값을 구할 수 있다. 즉, 아이 다이어그램에 나타나는 하나 이상의 아이 마스크의 형태는 정육각형의 형태로 일정하다고 가정한다. 특히 상술한 바와 같이 가정함으로써 아이 마스크 생성부에서 상기 아이 마스크의 파형을 만들기가 수월해지게 된다.
도 5는 본 발명의 일실시예에 따른 테스트 장비를 나타내는 회로도이다. 도시된 바와 같이 상기 테스트 장비는, 클락신호 생성부(110)와, 아이 마스크(eye mask) 생성부(120)와 에러 검출부(130) 및 에러신호 출력부(140)를 구비한다.
상기 테스트 장비로부터 테스트 패턴이 출력되어, 반도체 장치(미도시)의 입출력 회로를 거쳐 상기 테스트 장비로 결과 파형을 배출하게 된다. 상기 반도체 장치의 입출력 단자를 통해 출력되는 전송신호(Tx)는 이진 펄스 비트 스트림(binary pulse bit stream)으로서 이진펄스 형식(binary pulse format)으로 상기 테스트 장비로 전송되어진다. 상기 전송신호(Tx)는 소정의 전송라인을 통해 상기 테스트 장비로 인가되는데, 상기 전송라인은 printed circuit board traces, coaxial cables, optical fibers, radio 및 satellite links 등 고속으로 신호를 전송하는 수단이 이용될 수 있다.
상기 반도체 장치의 입출력 단자를 거쳐 상기 테스트 장비의 입출력 단자로 입력되는 신호는 상기 테스트 장비의 테스트 신호(Rx)로 사용된다. 상기 테스트 신호(Rx)의 파형은 상기 전송라인의 특성에 의해 변형되는데, 도시된 바와 같이 둥근 형태의 파형을 갖는 이진 비트 스트림(binary bit stream)으로 나타나게 된다. 반도체 장치를 측정하는 이진펄스 코드된 파형(binary pulse coded waveform)은, 상기 Tx 신호를 전송하는 반도체 장치의 성질과, 송수신되는 이진펄스 코드된 비트 스트림의 특성에 따라 여러 가지 위치에서 상기 전송라인과 연결될 수 있다.
상기 테스트 장비 내부에서 생성된 아이 마스크와 상기 테스트 신호(Rx)를 비교하여 에러 여부를 판별하여 상기 반도체 장치의 입출력 회로 특성을 검출하게 되는데, 상기 테스트 장비의 상세한 구성 및 동작을 설명하면 다음과 같다.
상기 클락신호 생성부(110)는, 클락 리커버리 회로(clock recovery circuit)와 위상동기 루프(PLL)을 구비할 수 있다. 상기 클락 리커버리 회로(111)는 이진펄스 비트 스트림인 상기 Tx 신호를 인가받아 이로부터 클럭을 추출하여 상기 위상동기 루프(112)로 출력한다. 상기 위상동기 루프(112)는 출력되는 신호를 0도 및 180도로 동기화시켜 상기 아이 마스크(eye mask) 생성부(120)로 출력한다.
도시되지는 않았으나, 상기 클락 리커버리 회로(111)은 제거될 수 있으며, 대신 상기 위상동기 루프(112)로 직접 소정의 펄스를 인가하여 상술한 바와 동일한 동작을 하게 할 수 있다.
한편, 상기 아이 마스크 생성부(120)는, 사인파 제너레이터(sine wave generator)와 하나 이상의 리미터 회로(limiter circuit)를 구비할 수 있다. 상기 사인파 제너레이터(121)는, 상기 위상동기 루프(112)로부터 출력되는 클럭신호에 동기하여 서로 다른 위상을 갖는 하나 이상의 사인파(sine wave)를 생성한다. 특히 서로 반대 위상을 갖는 두 개의 클럭신호에 동기하여, 서로 반대의 위상을 갖는 제1 사인파 및 제2 사인파를 각각 생성할 수 있다. 상기 반대의 위상을 갖는 제1 사인파 및 제2 사인파는 각각 0도 및 180도의 위상을 갖는 것으로 한다.
한편 상기 리미터 회로는 제1 리미터 회로(122)와 제2 리미터 회로(123)를 구비할 수 있다. 상기 제1 리미터 회로(122)는 상기 0도의 위상을 갖는 제1 사인파를 입력받으며, 상기 제1 사인파의 진폭을 제한하는 방식에 의해 상기 제1 사인파를 상부 아이 마스크로 변환한다. 이와 유사한 방식에 따라, 상기 제2 리미터 회로(123)는 상기 180도의 위상을 갖는 제2 사인파를 입력받아 이를 하부 아이 마스크로 변환한다.
상기 아이 마스크 생성부(120)에서 생성된 상부 아이 마스크와 하부 아이 마스크는 에러 검출부(130)로 인가된다. 상기 에러 검출부(130)는 테스트 신호(Rx)를 상기 상부 아이 마스크 및 하부 아이 마스크와 각각 비교한다.
상기 에러 검출부(130)는 하나 이상의 비교기와 논리 연산부를 구비할 수 있다. 특히 상기 비교기는, 상기 테스트 신호(Rx)를 상기 상부 아이 마스크와 비교하기 위한 제1 비교기(131)과, 상기 테스트 신호(Rx)를 상기 하부 아이 마스크와 비교하기 위한 제2 비교기(132)를 구비할 수 있다.
상기 제1 비교기(131)의 두 입력 단자로 상기 상부 아이 마스크와 상기 테스트 신호(Rx)가 인가된다. 상기 상부 아이 마스크와 이진펄스 비트 스트림 형식의 상기 테스트 신호(Rx)를 비교하여, 상기 상부 아이 마스크의 레벨이 큰 경우 논리 하이를 갖는 제1 비교신호를 출력한다.
이와 유사한 방식에 따라, 상기 제2 비교기(132)는 상기 하부 아이 마스크와 상기 테스트 신호(Rx)를 비교하여, 상기 하부 아이 마스크의 레벨이 상기 테스트 신호(Rx)보다 큰 경우 논리 하이를 갖는 제2 비교신호를 출력한다.
한편, 상기 제1 비교신호 및 제2 비교신호는 상기 논리 연산부(133)로 인가된다. 도시된 바와 같이 상기 논리 연산부(133)는 익스클로시브 OR 게이트를 구비하는 것이 바람직하다.
상기 논리 연산부(133)가 익스클로시브 OR 게이트를 구비하므로, 상기 제1 비교신호 및 제2 비교신호가 동일한 논리 레벨을 갖는 경우 상기 논리 연산부(133)는 로우 레벨의 에러 검출신호를 발생한다. 이와 반대로 상기 제1 비교신호 및 제2 비교신호가 상이한 논리 레벨을 갖는 경우 상기 논리 연산부(133)는 하이 레벨의 에러 검출신호를 발생한다.
상기 논리 연산부(133)가 로우 레벨의 에러 검출신호를 발생하는 경우는 다음과 같다. 먼저 상기 제1 비교신호 및 제2 비교신호가 모두 하이 레벨을 갖는 경우이다. 이 경우에는, 상기 Rx 신호의 레벨이 상기 상부 아이 마스크 및 상기 하부 아이 마스크의 레벨보다 작은 경우이다.
또한, 상기 제1 비교신호 및 제2 비교신호가 모두 로우 레벨을 갖는 경우에도 상기 논리 연산부(133)가 로우 레벨의 에러 검출신호를 발생하는데, 이 경우는 상기 Rx 신호의 레벨이 상기 상부 아이 마스크 및 상기 하부 아이 마스크의 레벨보다 큰 경우이다. 상기 두 가지의 경우 모두는 상기 반도체 장치의 입출력 회로 특 성이 에러없이 동작함을 나타낸다.
반면에 상기 논리 연산부(133)가 하이 레벨의 에러 검출신호를 발생하는 경우는, 상기 제1 비교신호 및 제2 비교신호가 서로 다른 논리 레벨을 갖는 경우이다. 이는 상기 Rx 신호의 레벨이 상기 상부 아이 마스크 및 상기 하부 아이 마스크의 레벨 사이에 존재하는 경우가 된다. 이 경우에는 상기 Rx 신호의 레벨이 아이 마스크 내부를 가로지르게 되므로, 상기 반도체 장치의 동작상에 에러가 발생함을 나타낸다.
한편, 상기 에러신호 출력부(140)는 상기 에러 검출부(130)로부터 출력된 에러 검출신호를 입력받아 이에 응답하여 에러신호(error)를 출력한다. 일예로서 상기 에러신호 출력부(140)가 플립플롭으로 이루어지는 경우가 도시되어 있다.
반도체 장치를 테스트함에 있어서, 먼저 상기 플립플롭(140)의 리셋신호(Reset)의 값을 1로 설정한다. 이에 따라 상기 플립플롭(140)이 리셋되어진다. 이후 상기 에러 검출부(130)로부터 출력된 에러 검출신호가 상기 플립플롭(140)의 CLK 단자로 입력된다. 상기 에러 검출신호가 논리 로우에서 논리 하이로 천이하는 경우 상기 플립플롭(140)이 활성화되며, 출력되는 에러신호(error)의 레벨이 VDD가 되어 상기 반도체 장치의 동작상 에러 발생을 검출한다.
도 6a,b는 도 5의 제1 리미터 회로 및 제2 리미터 회로를 나타내는 회로도이다. 상기 제1 리미터 회로는 상기 0도의 위상을 갖는 제1 사인파의 진폭을 제한하여 상부 아이 마스크를 생성하며, 상기 제2 리미터 회로는 상기 180도의 위상을 갖는 제1 사인파의 진폭을 제한하여 하부 아이 마스크를 생성한다.
도 6a에 도시된 바와 같이, 상기 제1 리미터 회로(122)는 소정의 저항성분(R1)을 구비한다. 또한, 상기 제1 사인파의 상부 경계를 한정하기 위한 제1 다이오드(D1) 및 제1 전원전압(Va)을 구비한다. 또한, 하부 경계를 한정하기 위한 제2 다이오드(D2) 및 제2 전원전압(Vb)을 구비한다. 또한 제3 전원전압(Vc)을 더 구비함으로써, 진폭이 한정되어 출력되는 상기 제1 사인파의 전압레벨을 변동시킨다.
이와 유사하게 도 6b에 도시된 바와 같이, 상기 제2 리미터 회로(123)는 소정의 저항성분(R2)와, 상기 제2 사인파의 상부 경계를 한정하기 위한 제3 다이오드(D3) 및 제4 전원전압(Vd)과, 상기 제2 사인파의 하부 경계를 한정하기 위한 제4 다이오드(D4) 및 제5 전원전압(Ve)을 구비한다. 또한 제6 전원전압(Vf)은 진폭이 한정되어 출력되는 상기 제2 사인파의 전압레벨을 변동시킨다.
상술한 제1 및 제2 리미터 회로가 생성하는 아이 마스크에 대해 도 7a,b를 참조하여 설명한다.
도 7a에 도시된 바와 같이 상기 제1 사인파는 상부 경계 Vb 레벨과, 하부 경계 Va 레벨에 의하여 한정된다. 또한 상기 한정된 제1 사인파는 상기 제3 전원전압(Vc)만큼 승압되어 출력된다. 이 출력된 신호는 상술하였던 바와 같이 상부 아이 마스크가 된다.
또한 도 7b에 도시된 바와 같이 상기 제2 사인파는 상부 경계 Ve 레벨과 하부 경계 Vd 레벨에 의하여 한정된다. 또한 상기 한정된 제2 사인파는 상기 제6 전원전압(Vf)만큼 하강하여 출력된다.
앞서 언급하였던 바와 같이, 상기 아이 마스크는 대략 정육각형 형태로 생성 되는 것이 바람직하다. 이를 위하여, 상기 상부 아이 마스크의 제1 전원전압(Va)과 제2 전원전압(Vb)과의 레벨차이와, 상기 상부 아이 마스크의 제4 전원전압(Vd)과 제5 전원전압(Ve)과의 레벨차이가 동일해지도록 전원전압값을 설정한다. 또한, 상기 제3 전원전압(Vc)과 제6 전원전압(Vf)을 조절하여, 상기 상부 아이 마스크의 하부 경계과 상기 하부 아이 마스크의 상부 경계의 전압 레벨이 동일해지도록 한다.
상술한 바와 같이 사인파를 이용하여 만든 아이 마스크는, 상기 사인파의 신호주기가 짧고 진폭이 크지 않기 때문에 근사적인 정육각형의 형태로 생성되어질 수 있다. 또한 상술하였던 클락 리커버리(clock recovery) 회로나 PLL 등으로 신호의 클락을 맞추어주기 때문에 실제 Rx 신호의 아이 마스크와 거의 비슷한 형태로 생성될 수 있다.
도 8은 본 발명에 따른 반도체 장비의 테스트 방법을 나타내는 순서도이다. 도시된 바와 같이 반도체 장치의 테스트 동작 수행이 시작되면 에러신호 출력부의 리셋신호를 "1"로 설정하여 상기 에러신호 출력부를 초기화한다(S1).
이외에 상기 사인파의 진폭을 제한하는 제1 전원전압 내지 제6 전원전압값 등의 설정이 완료되고 나면, 테스트 장비는 상기 반도체 장치로 테스트 패턴을 출력한다. 상기 테스트 패턴은 상기 반도체 장치의 입출력 회로를 거쳐 상기 테스트 장비의 입출력 포트를 통해 수신된다(S2). 상기 수신된 신호는 테스트 신호로 사용된다.
또한, 클락 리커버리(clock recovery)회로 및 PLL 등에 의해 반대위상을 갖는 제1 및 제2 클락신호가 발생된다(S3). 또한, 상기 제1 및 제2 클락신호에 각각 동기하여 제1 사인파 및 제2 사인파가 생성된다(S4). 상기 제1 사인파 및 제2 사인파는 서로 반대위상을 가지며, 특히 상기 제1 사인파는 0도의 위상을, 상기 제2 사인파는 180도의 위상을 가질 수 있다.
이후, 상기 제1 사인파 및 제2 사인파의 진폭을 각각 제한하는 방식에 의해 상부 아이 마스크 및 하부 아이 마스크를 생성한다(S5). 즉, 상기 제1 사인파의 상부 경계 및 하부 경계를 제한하여 상부 아이 마스크를 생성하며, 상기 제2 사인파의 상부 경계 및 하부 경계를 제한하여 하부 아이 마스크를 생성한다. 특히, 상기 상부 아이 마스크와 상기 하부 아이 마스크로 이루어지는 아이 마스크는 대략 정육각형의 형태로 형성되도록 한다.
상기 아이 마스크가 생성되면, 상부 아이 마스크와 테스트 신호를 비교하여 제1 비교신호를 출력하며, 상기 하부 아이 마스크와 테스트 신호를 비교하여 제2 비교신호를 출력한다(S6).
상기 제1 비교신호와 제2 비교신호를 논리 연산하여 에러 여부를 검출하는데(S7), 특히 제1 비교신호와 제2 비교신호를 익스클로시브 OR 연산하는 것이 바람직하다.
이후, 상기 익스클로시브 OR 연산한 결과를 판단한다(S8). 상기 결과가 논리 하이의 값, 즉 "1"인 경우에는 상기 테스트 신호가 상기 상부 아이 마스크와 하부 아이 마스크 사이에 위치하게 된다. 따라서 이는 상기 반도체 장치의 입출력 회로의 동작상 에러가 발생한 경우이다. 이 경우 에러신호가 논리 하이, 즉 "1" 레벨로 변경된다(S9a).
한편, 상기 익스클로시브 OR 연산한 결과가 논리 로우의 값, 즉 "0"인 경우에는 상기 테스트 신호의 레벨이 상기 상부 아이 마스크 및 하부 아이 마스크보다 모두 크거나 또는 모두 작은 경우이다. 따라서 이 경우에는 상기 반도체 장치의 입출력 회로가 정상 동작하는 경우이며 에러신호는 논리 로우상태, 즉 "0" 레벨을 유지하게 된다(S9b).
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상술한 바와 같은 본 발명의 특징에 따르면, 사인파를 이용하여 간단하게 아이 마스크를 생성하며, 이에 소요되는 시간을 감소시켜 고속화되는 반도체 장치의 테스트에 적합하고, 상기 아이 마스크 생성시 상부 아이 마스크와 하부 아이 마스크를 나누어 계산하므로 보다 정밀한 테스트 동작을 수행할 수 있는 효과가 있다.

Claims (20)

  1. 테스트되는 반도체 장치로부터 출력된 신호가 전송라인을 통해 입력되며, 입력된 테스트 신호를 분석함으로써 에러 여부를 검출하는 테스트 장비에 있어서,
    서로 다른 위상을 갖는 하나 이상의 클럭신호에 동기하여 아이 마스크(eye mask)를 생성하기 위한 아이 마스크 생성부;
    상기 아이 마스크 생성부로부터 상기 아이 마스크를 수신하며, 상기 테스트 신호와 상기 아이 마스크를 비교하여 에러 여부를 검출하기 위한 에러 검출부; 및
    상기 에러 검출부로부터 출력된 에러 검출신호를 입력받아 이에 응답하여 에러 신호를 출력하는 에러 신호 출력부를 구비하며,
    상기 아이 마스크 생성부는,
    상기 하나 이상의 클럭신호에 동기하여 서로 다른 위상을 갖는 하나 이상의 사인파(sine wave)를 생성하는 사인파 제너레이터(sine wave generator); 및
    상기 하나 이상의 사인파를 입력받아 상기 사인파의 진폭을 제한하여 출력함으로써 상기 아이 마스크를 생성하는 리미터 회로(limiter circuit)를 구비하는 것을 특징으로 하는 테스트 장비.
  2. 제 1항에 있어서, 상기 사인파 제너레이터는,
    서로 반대 위상을 갖는 두 개의 클럭신호에 동기하여, 서로 반대의 위상을 갖는 제1 사인파 및 제2 사인파를 생성하는 것을 특징으로 하는 테스트 장비.
  3. 제 2항에 있어서, 상기 리미터 회로는,
    상기 제1 사인파를 입력받아 상기 제1 사인파의 진폭을 제한하여 상부 아이 마스크를 생성하는 제1 리미터 회로; 및
    상기 제2 사인파를 입력받아 상기 제2 사인파의 진폭을 제한하여 하부 아이 마스크를 생성하는 제2 리미터 회로를 구비하는 것을 특징으로 하는 테스트 장비.
  4. 제 3항에 있어서, 상기 에러 검출부는,
    상기 아이 마스크와 상기 테스트 신호를 비교 연산하는 하나 이상의 비교기; 및
    상기 하나 이상의 비교기로부터 비교신호를 입력받아, 이를 논리 연산하여 에러 검출신호를 출력하는 논리 연산부를 구비하는 것을 특징으로 하는 테스트 장비.
  5. 제 4항에 있어서, 상기 비교기는,
    상기 상부 아이 마스크와 상기 테스트 신호를 비교 연산하는 제1 비교기; 및
    상기 하부 아이 마스크와 상기 테스트 신호를 비교 연산하는 제2 비교기를 구비하는 것을 특징으로 하는 테스트 장비.
  6. 제 5항에 있어서, 제1 비교기는,
    상기 상부 아이 마스크의 논리 레벨이 상기 테스트 신호의 논리 레벨보다 큰 경우 논리 하이를 갖는 제1 비교신호를 출력하는 것을 특징으로 하는 테스트 장비.
  7. 제 6항에 있어서, 제2 비교기는,
    상기 하부 아이 마스크의 논리 레벨이 상기 테스트 신호의 논리 레벨보다 큰 경우 논리 하이를 갖는 제2 비교신호를 출력하는 것을 특징으로 하는 테스트 장비.
  8. 제 7항에 있어서, 상기 논리 연산부는,
    상기 제1 비교신호 및 상기 제2 비교신호를 익스클로시브 OR(exclusive OR) 연산하는 익스클로시브 OR 게이트인 것을 특징으로 하는 테스트 장비.
  9. 제 8항에 있어서, 상기 에러 신호 출력부는,
    상기 에러 검출신호가 논리 하이 레벨을 갖는 경우, 상기 에러 검출신호에 응답하여 외부로 에러 신호를 출력하는 플립플롭을 구비하는 것을 특징으로 하는 테스트 장비.
  10. 제 1항에 있어서,
    상기 하나 이상의 클럭신호를 생성하는 위상동기 루프(PLL) 회로를 더 구비하는 것을 특징으로 하는 테스트 장비.
  11. 제 10항에 있어서,
    상기 테스트되는 반도체 장치의 출력신호로부터 소정의 기준 클럭신호를 추출하고, 상기 추출된 기준 클럭신호를 상기 위상동기 루프 회로로 출력하는 클럭 리커버리 회로(clock recovery circuit)를 더 구비하는 것을 특징으로 하는 테스트 장비.
  12. 테스트되는 반도체 장치로부터 출력된 신호가 전송라인을 통해 테스트 회로로 입력되며, 입력된 테스트 신호를 아이 마스크(eye mask)와 비교 분석함으로써 에러 여부를 검출하도록, 상기 아이 마스크를 생성하는 아이 마스크 생성기에 있어서,
    하나 이상의 클럭신호에 동기하여 서로 반대의 위상을 갖는 제1 사인파(sine wave) 및 제2 사인파를 생성하는 사인파 제너레이터(sine wave generator);
    상기 제1 사인파를 입력받아 상기 제1 사인파의 진폭을 제한하여 상부 아이 마스크를 생성하는 제1 리미터 회로(limiter circuit); 및
    상기 제2 사인파를 입력받아 상기 제2 사인파의 진폭을 제한하여 하부 아이 마스크를 생성하는 제2 리미터 회로를 구비하는 것을 특징으로 하는 아이 마스크 생성기.
  13. 제 12항에 있어서, 상기 제1 리미터 회로는,
    상기 제1 사인파의 상부 경계를 한정하기 위한 제1 다이오드 및 제1 전원전 압과;
    상기 제1 사인파의 하부 경계를 한정하기 위한 제2 다이오드 및 제2 전원전압; 및
    상기 진폭이 한정된 제1 사인파의 전압레벨을 변동시키기 위한 제3 전원전압을 구비하는 것을 특징으로 하는 아이 마스크 생성기.
  14. 제 13항에 있어서, 상기 제2 리미터 회로는,
    상기 제2 사인파의 상부 경계를 한정하기 위한 제3 다이오드 및 제4 전원전압과;
    상기 제2 사인파의 하부 경계를 한정하기 위한 제4 다이오드 및 제5 전원전압; 및
    상기 진폭이 한정된 제2 사인파의 전압레벨을 변동시키기 위한 제6 전원전압을 구비하는 것을 특징으로 하는 아이 마스크 생성기.
  15. 제 14항에 있어서,
    상기 제1 전원전압과 제2 전원전압간의 레벨차이는, 상기 제4 전원전압과 제5 전원전압간의 레벨차이와 동일한 것을 특징으로 하는 아이 마스크 생성기.
  16. 제 15항에 있어서,
    상기 상부 아이 마스크의 하부 경계와 상기 하부 아이 마스크의 상부 경계 는, 전압 레벨이 서로 동일한 것을 특징으로 하는 아이 마스크 생성기.
  17. 테스트되는 반도체 장치로부터 출력된 신호가 전송라인을 통해 입력되며, 입력된 테스트 신호를 분석함으로써 에러 여부를 검출하는 테스트 회로에 있어서 그 테스트 방법은,
    하나 이상의 클럭신호에 동기하여 서로 반대 위상을 갖는 제1 사인파(sine wave) 및 제2 사인파를 생성하는 단계;
    상기 제1 사인파의 상부 경계 및 하부 경계를 제한하여 상부 아이 마스크(eye mask)를 생성하며, 상기 제2 사인파의 상부 경계 및 하부 경계를 제한하여 하부 아이 마스크를 생성하는 단계;
    상기 테스트 신호를 상기 상부 아이 마스크 및 상기 하부 아이 마스크와 비교하여 에러 여부를 검출하는 단계; 및
    상기 에러 여부에 따른 에러 검출신호에 응답하여 에러 신호를 출력하는 단계를 구비하는 것을 특징으로 하는 테스트 방법.
  18. 제 17항에 있어서,
    상기 제1 사인파 및 제2 사인파는, 서로 반대의 위상을 갖는 클락신호에 각각 동기하여 생성되는 것을 특징으로 하는 테스트 방법.
  19. 제 18항에 있어서,
    상기 상부 아이 마스크와 상기 하부 아이 마스크로 이루어지는 아이 마스크는 대략 정육각형의 형태로 형성되는 것을 특징으로 하는 테스트 방법.
  20. 제 19항에 있어서, 상기 에러 여부를 검출하는 단계는,
    상기 테스트 신호와 상기 상부 아이 마스크를 비교하여 출력되는 제1 비교신호와, 상기 테스트 신호와 상기 하부 아이 마스크를 비교하여 출력되는 제2 비교신호를 익스클로시브 OR 연산하여 에러 검출신호를 출력하는 것을 특징으로 하는 테스트 방법.
KR1020050067285A 2005-07-25 2005-07-25 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 KR100712519B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050067285A KR100712519B1 (ko) 2005-07-25 2005-07-25 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법
US11/490,984 US7656181B2 (en) 2005-07-25 2006-07-21 Apparatus and method for testing circuit characteristics by using eye mask
DE102006034754A DE102006034754B4 (de) 2005-07-25 2006-07-25 Vorrichtung und Verfahren zum Testen eines Halbleiterbauelements und Eye-Mask-Generator
JP2006202515A JP4865437B2 (ja) 2005-07-25 2006-07-25 テスト装備、アイマスク生成器及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067285A KR100712519B1 (ko) 2005-07-25 2005-07-25 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR20070012996A KR20070012996A (ko) 2007-01-30
KR100712519B1 true KR100712519B1 (ko) 2007-04-27

Family

ID=37678460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067285A KR100712519B1 (ko) 2005-07-25 2005-07-25 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법

Country Status (4)

Country Link
US (1) US7656181B2 (ko)
JP (1) JP4865437B2 (ko)
KR (1) KR100712519B1 (ko)
DE (1) DE102006034754B4 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227941B2 (en) * 2009-07-23 2012-07-24 C.E. Niehoff & Co. System and method for generator phase signal monitoring and control
US8283810B2 (en) 2005-01-21 2012-10-09 C.E. Niehoff & Co. System and method for generator phase signal monitoring and control of electrical current distribution
JP5255282B2 (ja) * 2005-12-28 2013-08-07 株式会社アドバンテスト 試験装置、試験方法、および、プログラム
KR101085564B1 (ko) * 2007-04-27 2011-11-24 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP4858615B2 (ja) * 2007-08-03 2012-01-18 富士通株式会社 通信装置、通信システム、及び通信方法
JP5351029B2 (ja) * 2007-09-04 2013-11-27 株式会社アドバンテスト 電源安定化回路、電子デバイス、および、試験装置
US7983332B2 (en) * 2007-11-12 2011-07-19 Tektronix, Inc. Eye violation and excess jitter trigger
KR100960118B1 (ko) 2007-12-17 2010-05-27 한국전자통신연구원 클럭 지터 발생 장치 및 이를 포함하는 시험 장치
KR100925371B1 (ko) * 2008-01-07 2009-11-09 주식회사 하이닉스반도체 반도체 집적 회로의 테스트 회로
WO2009128160A1 (ja) * 2008-04-17 2009-10-22 株式会社アドバンテスト 電源安定化回路、電子デバイス、および、試験装置
US8611406B2 (en) * 2009-06-30 2013-12-17 Lsi Corporation System optimization using soft receiver masking technique
DE102009034242A1 (de) * 2009-07-22 2011-01-27 Volkswagen Ag Verfahren und Vorrichtung zum Prüfen eines Steuergeräts eines Fahrzeugs
JP5067442B2 (ja) * 2010-05-14 2012-11-07 株式会社デンソー 素子インピーダンス検出装置及びセンサユニット
US9008196B2 (en) * 2011-04-28 2015-04-14 International Business Machines Corporation Updating interface settings for an interface
US9020779B2 (en) 2011-10-25 2015-04-28 International Business Machines Corporation Detecting cross-talk on processor links
US8826092B2 (en) 2011-10-25 2014-09-02 International Business Machines Corporation Characterization and validation of processor links
US9638750B2 (en) * 2015-05-26 2017-05-02 International Business Machines Corporation Frequency-domain high-speed bus signal integrity compliance model
US9673941B2 (en) * 2015-05-26 2017-06-06 International Business Machines Corporation Frequency-domain high-speed bus signal integrity compliance model

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233122B1 (ko) 1992-03-25 1999-12-01 윤종용 모뎀 운용 테스트 회로
KR20000039889A (ko) * 1998-12-16 2000-07-05 서평원 교환기에서 프로세서간의 메시지 송신점유 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1762661B2 (de) 1968-07-31 1972-02-17 Siemens AG, 1000 Berlin u. 8000 München Mehrstufiges koppelfeld mit elektronischen koppelpunktkontakten
GB9712019D0 (en) * 1997-06-09 1997-08-06 Northern Telecom Ltd Eye measurement of optical sampling
JP3309158B2 (ja) * 1999-11-12 2002-07-29 アンリツ株式会社 ディジタル信号の品質評価装置
JP3892256B2 (ja) * 2000-09-08 2007-03-14 富士通株式会社 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
US6859902B1 (en) 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
US6629272B1 (en) * 2000-11-09 2003-09-30 Agilent Technologies, Inc. Method and apparatus for displaying eye diagram on an error performance analyzer
WO2003007578A1 (fr) * 2001-07-13 2003-01-23 Anritsu Corporation Instrument de mesure de la resistance a la gigue et procede permettant une mesure efficace et une evaluation adequate de la caracteristique de resistance a la gigue.
EP1213870A1 (en) * 2001-08-22 2002-06-12 Agilent Technologies, Inc. (a Delaware corporation) Jitter generation with delay unit
US6944692B2 (en) * 2001-09-13 2005-09-13 Sun Microsystems, Inc. Automated calibration of I/O over a multi-variable eye window
US20030097226A1 (en) * 2001-11-21 2003-05-22 Synthesys Apparatus and method for sampling eye diagrams with window comparators
US6735543B2 (en) * 2001-11-29 2004-05-11 International Business Machines Corporation Method and apparatus for testing, characterizing and tuning a chip interface
US6812688B2 (en) * 2001-12-12 2004-11-02 Tektronix, Inc. Signal acquisition method and apparatus using integrated phase locked loop
US6806877B2 (en) * 2001-12-18 2004-10-19 Agilent Technologies, Inc. Method for generating eye masks using a parametric representation
US6934647B2 (en) 2002-10-22 2005-08-23 Agilent Technologies, Inc. Efficient sampling of digital waveforms for eye diagram analysis
EP1508813B1 (en) 2003-08-20 2007-01-31 Agilent Technologies, Inc. Spectral jitter analysis allowing jitter modulation waveform analysis
JP4110573B2 (ja) * 2003-09-16 2008-07-02 横河電機株式会社 パルスパターン発生装置
US7136773B2 (en) * 2003-12-16 2006-11-14 Advantest Corporation Testing apparatus and testing method
US7272763B2 (en) * 2004-09-30 2007-09-18 Lsi Corporation Built-in self test circuitry for process monitor circuit for rapidchip and ASIC devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233122B1 (ko) 1992-03-25 1999-12-01 윤종용 모뎀 운용 테스트 회로
KR20000039889A (ko) * 1998-12-16 2000-07-05 서평원 교환기에서 프로세서간의 메시지 송신점유 방법

Also Published As

Publication number Publication date
US7656181B2 (en) 2010-02-02
DE102006034754A1 (de) 2007-04-05
US20070018637A1 (en) 2007-01-25
DE102006034754B4 (de) 2009-05-20
JP4865437B2 (ja) 2012-02-01
JP2007033451A (ja) 2007-02-08
KR20070012996A (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
KR100712519B1 (ko) 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법
US7434118B2 (en) Parameterized signal conditioning
US7849370B2 (en) Jitter producing circuitry and methods
US7853430B2 (en) Semiconductor device, and test circuit and test method for testing semiconductor device
US8094705B2 (en) Fast SERDES I/O characterization
US20100026314A1 (en) System and method for on-chip jitter injection
TWI500268B (zh) 延遲鎖定迴路電路、於電路中之更新控制裝置及更新方法
US20050156586A1 (en) Combination test method and test device
JP2009212992A (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US20140269872A1 (en) Receiver circuit, semiconductor integrated circuit, and test method
US11255906B2 (en) Test device and method with built-in self-test logic
US8299810B2 (en) Test apparatus and electronic device
US6931349B2 (en) Jitter measuring system in high speed data output device and total jitter measuring method
US10983164B2 (en) Test apparatus
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
KR20070077741A (ko) 아이 마스크 생성회로, 이를 구비하는 아이 다이어그램분석회로, 및 아이 다이어그램 분석방법
JP2004274527A (ja) データ送受信装置
KR20050042972A (ko) 온-칩 셋업/홀드 측정 회로를 포함한 집적 회로 장치
Liang et al. Minimizing the jitter of duty cycle distortion correction technology based on cross point eye diagram correction
Ying et al. BIST for 2.5-Gb/s SerDes based on dynamic detection
JP2009128081A (ja) ウィンドウ判定回路
KR20010045334A (ko) 저속의 테스트 장비를 이용한 고속 반도체 디바이스테스트 장치
KR20160105104A (ko) 반도체 장치
JP2010286334A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13