JP4865437B2 - テスト装備、アイマスク生成器及びテスト方法 - Google Patents
テスト装備、アイマスク生成器及びテスト方法 Download PDFInfo
- Publication number
- JP4865437B2 JP4865437B2 JP2006202515A JP2006202515A JP4865437B2 JP 4865437 B2 JP4865437 B2 JP 4865437B2 JP 2006202515 A JP2006202515 A JP 2006202515A JP 2006202515 A JP2006202515 A JP 2006202515A JP 4865437 B2 JP4865437 B2 JP 4865437B2
- Authority
- JP
- Japan
- Prior art keywords
- eye mask
- signal
- sine wave
- test
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 115
- 238000010998 test method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 48
- 238000001514 detection method Methods 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 9
- 238000011084 recovery Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 235000002911 Salvia sclarea Nutrition 0.000 description 1
- 244000182022 Salvia sclarea Species 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Description
110 クロック信号生成部
111 クロックリカバリ回路
112 PLL
120 アイマスク生成部
121 正弦波ジェネレータ
122 第1リミッター回路
123 第2リミッター回路
130 エラー検出部
131 第1比較器
132 第2比較器
133 論理演算部
140 エラー信号出力部
Claims (20)
- テストされる半導体装置から出力された信号が伝送ラインを介して提供され、提供された信号をテスト信号として分析することによって、エラーであるか否かを検出するテスト装備において、
互いに異なる位相を有する一つ以上のクロック信号に同期してアイマスクを生成するためのアイマスク生成部と、
前記アイマスク生成部から前記アイマスクを受信し、前記テスト信号と前記アイマスクとを比較してエラーであるか否かを検出するためのエラー検出部と、
前記エラー検出部から出力されたエラー検出信号に応答してエラー信号を出力するエラー信号出力部と、を備え、
前記アイマスク生成部は、
前記一つ以上のクロック信号に同期して、互いに異なる位相を有する一つ以上の正弦波を生成する正弦波ジェネレータと、
前記一つ以上の正弦波が入力されて前記正弦波の振幅を制限して出力することによって、前記アイマスクを生成するリミッター回路と、
を含むことを特徴とするテスト装備。 - 前記正弦波ジェネレータは、互いに逆位相を有する二つのクロック信号に同期して、互いに逆位相を有する第1正弦波及び第2正弦波を生成することを特徴とする請求項1に記載のテスト装備。
- 前記リミッター回路は、
前記第1正弦波が入力されて、前記第1正弦波の振幅を制限して上部アイマスクを生成する第1リミッター回路と、
前記第2正弦波が入力されて、前記第2正弦波の振幅を制限して下部アイマスクを生成する第2リミッター回路と、
を含むことを特徴とする請求項2に記載のテスト装備。 - 前記エラー検出部は、
前記アイマスクと前記テスト信号とを比較演算する一つ以上の比較器と、
前記一つ以上の比較器から比較信号を入力されて、これを論理演算してエラー検出信号を出力する論理演算部と、
を含むことを特徴とする請求項3に記載のテスト装備。 - 前記比較器は、
前記上部アイマスクと前記テスト信号とを比較演算する第1比較器と、
前記下部アイマスクと前記テスト信号とを比較演算する第2比較器と、
を含むことを特徴とする請求項4に記載のテスト装備。 - 第1比較器は、前記上部アイマスクの論理レベルが前記テスト信号の論理レベルより大きい場合に、論理ハイを有する第1比較信号を出力することを特徴とする請求項5に記載のテスト装備。
- 第2比較器は、前記下部アイマスクの論理レベルが前記テスト信号の論理レベルより大きい場合に、論理ハイを有する第2比較信号を出力することを特徴とする請求項6に記載のテスト装備。
- 前記論理演算部は、前記第1比較信号及び前記第2比較信号を排他的OR演算する排他的ORゲートであることを特徴とする請求項7に記載のテスト装備。
- 前記エラー信号出力部は、前記エラー検出信号が論理ハイレベルを有する場合に、前記エラー検出信号に応答して外部にエラー信号を出力するフリップフロップを備えることを特徴とする請求項8に記載のテスト装備。
- 前記一つ以上のクロック信号を生成する位相同期ループ回路をさらに備えることを特徴とする請求項1に記載のテスト装備。
- 前記テストされる半導体装置の出力信号から所定の基準クロック信号を抽出し、前記抽出された基準クロック信号を前記位相同期ループ回路に出力するクロックリカバリ回路をさらに備えることを特徴とする請求項10に記載のテスト装備。
- テストされる半導体装置から出力された信号が伝送ラインを介してテスト回路に提供され、提供された信号をテスト信号としてアイマスクと比較分析することによってエラーであるか否かを検出するように、前記アイマスクを生成するアイマスク生成器において、
一つ以上のクロック信号に同期して、互いに逆位相を有する第1正弦波及び第2正弦波を生成する正弦波ジェネレータと、
前記第1正弦波が入力されて、前記第1正弦波の振幅を制限して上部アイマスクを生成する第1リミッター回路と、
前記第2正弦波が入力されて、前記第2正弦波の振幅を制限して下部アイマスクを生成する第2リミッター回路と、
を備えることを特徴とするアイマスク生成器。 - 前記第1リミッター回路は、
前記第1正弦波の上部境界を限定するための第1ダイオード及び第1電源電圧と、
前記第1正弦波の下部境界を限定するための第2ダイオード及び第2電源電圧と、
前記振幅が限定された第1正弦波の電圧レベルを変動させるための第3電源電圧と、
を含むことを特徴とする請求項12に記載のアイマスク生成器。 - 前記第2リミッター回路は、
前記第2正弦波の上部境界を限定するための第3ダイオード及び第4電源電圧と、
前記第2正弦波の下部境界を限定するための第4ダイオード及び第5電源電圧と、
前記振幅が限定された第2正弦波の電圧レベルを変動させるための第6電源電圧と、
を含むことを特徴とする請求項13に記載のアイマスク生成器。 - 前記第1電源電圧と第2電源電圧とのレベル差は、前記第4電源電圧と第5電源電圧とのレベル差と同じであることを特徴とする請求項14に記載のアイマスク生成器。
- 前記上部アイマスクの下部境界及び前記下部アイマスクの上部境界は、電圧レベルが相等しいことを特徴とする請求項15に記載のアイマスク生成器。
- テストされる半導体装置から出力された信号が伝送ラインを介して提供され、提供された信号をテスト信号として分析することによってエラーであるか否かを検出するテスト回路において、そのテスト方法は、
一つ以上のクロック信号に同期して、互いに逆位相を有する第1正弦波及び第2正弦波を生成する段階と、
前記第1正弦波の上部境界及び下部境界を制限して上部アイマスクを生成し、前記第2正弦波の上部境界及び下部境界を制限して下部アイマスクを生成する段階と、
前記テスト信号を前記上部アイマスク及び前記下部アイマスクと比較して、エラーであるか否かを検出する段階と、
前記エラーであるか否かによるエラー検出信号に応答してエラー信号を出力する段階と、
を含むことを特徴とするテスト方法。 - 前記第1正弦波及び第2正弦波は、互いに逆位相を有するクロック信号にそれぞれ同期して生成されることを特徴とする請求項17に記載のテスト方法。
- 前記上部アイマスク及び前記下部アイマスクからなるアイマスクは、ほぼ正六角形の形態で形成されることを特徴とする請求項18に記載のテスト方法。
- 前記エラーであるか否かを検出する段階は、
前記テスト信号と前記上部アイマスクとを比較して出力される第1比較信号と、前記テスト信号と前記下部アイマスクとを比較して出力される第2比較信号とを排他的OR演算して、エラー検出信号を出力することを特徴とする請求項19に記載のテスト方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0067285 | 2005-07-25 | ||
KR1020050067285A KR100712519B1 (ko) | 2005-07-25 | 2005-07-25 | 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007033451A JP2007033451A (ja) | 2007-02-08 |
JP4865437B2 true JP4865437B2 (ja) | 2012-02-01 |
Family
ID=37678460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006202515A Active JP4865437B2 (ja) | 2005-07-25 | 2006-07-25 | テスト装備、アイマスク生成器及びテスト方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7656181B2 (ja) |
JP (1) | JP4865437B2 (ja) |
KR (1) | KR100712519B1 (ja) |
DE (1) | DE102006034754B4 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8283810B2 (en) | 2005-01-21 | 2012-10-09 | C.E. Niehoff & Co. | System and method for generator phase signal monitoring and control of electrical current distribution |
US8227941B2 (en) * | 2009-07-23 | 2012-07-24 | C.E. Niehoff & Co. | System and method for generator phase signal monitoring and control |
WO2007077839A1 (ja) * | 2005-12-28 | 2007-07-12 | Advantest Corporation | 試験装置、試験方法、および、プログラム |
KR101085564B1 (ko) | 2007-04-27 | 2011-11-24 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
WO2009019746A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | 通信装置、通信システム、及び通信方法 |
JP5351029B2 (ja) * | 2007-09-04 | 2013-11-27 | 株式会社アドバンテスト | 電源安定化回路、電子デバイス、および、試験装置 |
US7983332B2 (en) * | 2007-11-12 | 2011-07-19 | Tektronix, Inc. | Eye violation and excess jitter trigger |
KR100960118B1 (ko) * | 2007-12-17 | 2010-05-27 | 한국전자통신연구원 | 클럭 지터 발생 장치 및 이를 포함하는 시험 장치 |
KR100925371B1 (ko) * | 2008-01-07 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 회로 |
JP5291703B2 (ja) * | 2008-04-17 | 2013-09-18 | 株式会社アドバンテスト | 電源安定化回路、電子デバイス、および、試験装置 |
US8611406B2 (en) * | 2009-06-30 | 2013-12-17 | Lsi Corporation | System optimization using soft receiver masking technique |
DE102009034242A1 (de) * | 2009-07-22 | 2011-01-27 | Volkswagen Ag | Verfahren und Vorrichtung zum Prüfen eines Steuergeräts eines Fahrzeugs |
JP5067442B2 (ja) * | 2010-05-14 | 2012-11-07 | 株式会社デンソー | 素子インピーダンス検出装置及びセンサユニット |
US9008196B2 (en) * | 2011-04-28 | 2015-04-14 | International Business Machines Corporation | Updating interface settings for an interface |
US9020779B2 (en) | 2011-10-25 | 2015-04-28 | International Business Machines Corporation | Detecting cross-talk on processor links |
US8826092B2 (en) | 2011-10-25 | 2014-09-02 | International Business Machines Corporation | Characterization and validation of processor links |
US9638750B2 (en) * | 2015-05-26 | 2017-05-02 | International Business Machines Corporation | Frequency-domain high-speed bus signal integrity compliance model |
US9673941B2 (en) * | 2015-05-26 | 2017-06-06 | International Business Machines Corporation | Frequency-domain high-speed bus signal integrity compliance model |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1762661B2 (de) | 1968-07-31 | 1972-02-17 | Siemens AG, 1000 Berlin u. 8000 München | Mehrstufiges koppelfeld mit elektronischen koppelpunktkontakten |
KR100233122B1 (ko) | 1992-03-25 | 1999-12-01 | 윤종용 | 모뎀 운용 테스트 회로 |
GB9712019D0 (en) | 1997-06-09 | 1997-08-06 | Northern Telecom Ltd | Eye measurement of optical sampling |
KR20000039889A (ko) * | 1998-12-16 | 2000-07-05 | 서평원 | 교환기에서 프로세서간의 메시지 송신점유 방법 |
JP3309158B2 (ja) * | 1999-11-12 | 2002-07-29 | アンリツ株式会社 | ディジタル信号の品質評価装置 |
JP3892256B2 (ja) * | 2000-09-08 | 2007-03-14 | 富士通株式会社 | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6859902B1 (en) | 2000-10-02 | 2005-02-22 | Credence Systems Corporation | Method and apparatus for high speed IC test interface |
US6629272B1 (en) | 2000-11-09 | 2003-09-30 | Agilent Technologies, Inc. | Method and apparatus for displaying eye diagram on an error performance analyzer |
WO2003007578A1 (fr) * | 2001-07-13 | 2003-01-23 | Anritsu Corporation | Instrument de mesure de la resistance a la gigue et procede permettant une mesure efficace et une evaluation adequate de la caracteristique de resistance a la gigue. |
EP1213870A1 (en) * | 2001-08-22 | 2002-06-12 | Agilent Technologies, Inc. (a Delaware corporation) | Jitter generation with delay unit |
US6944692B2 (en) | 2001-09-13 | 2005-09-13 | Sun Microsystems, Inc. | Automated calibration of I/O over a multi-variable eye window |
US20030097226A1 (en) | 2001-11-21 | 2003-05-22 | Synthesys | Apparatus and method for sampling eye diagrams with window comparators |
US6735543B2 (en) * | 2001-11-29 | 2004-05-11 | International Business Machines Corporation | Method and apparatus for testing, characterizing and tuning a chip interface |
US6812688B2 (en) * | 2001-12-12 | 2004-11-02 | Tektronix, Inc. | Signal acquisition method and apparatus using integrated phase locked loop |
US6806877B2 (en) | 2001-12-18 | 2004-10-19 | Agilent Technologies, Inc. | Method for generating eye masks using a parametric representation |
US6934647B2 (en) | 2002-10-22 | 2005-08-23 | Agilent Technologies, Inc. | Efficient sampling of digital waveforms for eye diagram analysis |
DE60311576T2 (de) | 2003-08-20 | 2007-08-16 | Verigy (Singapore) Pte. Ltd. | Spektrale Jitter-Analyse mit Jitter-Modulation-Wellenform-Analyse |
JP4110573B2 (ja) * | 2003-09-16 | 2008-07-02 | 横河電機株式会社 | パルスパターン発生装置 |
US7136773B2 (en) | 2003-12-16 | 2006-11-14 | Advantest Corporation | Testing apparatus and testing method |
US7272763B2 (en) * | 2004-09-30 | 2007-09-18 | Lsi Corporation | Built-in self test circuitry for process monitor circuit for rapidchip and ASIC devices |
-
2005
- 2005-07-25 KR KR1020050067285A patent/KR100712519B1/ko active IP Right Grant
-
2006
- 2006-07-21 US US11/490,984 patent/US7656181B2/en active Active
- 2006-07-25 DE DE102006034754A patent/DE102006034754B4/de active Active
- 2006-07-25 JP JP2006202515A patent/JP4865437B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US7656181B2 (en) | 2010-02-02 |
DE102006034754B4 (de) | 2009-05-20 |
DE102006034754A1 (de) | 2007-04-05 |
JP2007033451A (ja) | 2007-02-08 |
US20070018637A1 (en) | 2007-01-25 |
KR100712519B1 (ko) | 2007-04-27 |
KR20070012996A (ko) | 2007-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865437B2 (ja) | テスト装備、アイマスク生成器及びテスト方法 | |
JP3871679B2 (ja) | パラメータ化された信号調節 | |
EP1815262B1 (en) | System and method for on-chip jitter injection | |
US7439785B2 (en) | Jitter producing circuitry and methods | |
US20080172195A1 (en) | Semiconductor device, and test circuit and test method for testing semiconductor device | |
JP2008145361A (ja) | 半導体装置 | |
US20050076280A1 (en) | Programmable built-in self-test circuit for serializer/deserializer circuits and method | |
US11255906B2 (en) | Test device and method with built-in self-test logic | |
US20130151185A1 (en) | Semiconductor device | |
JP5074300B2 (ja) | 半導体装置 | |
US6653893B2 (en) | Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit | |
US7168020B2 (en) | Circuit and method for testing embedded phase-locked loop circuit | |
US6931349B2 (en) | Jitter measuring system in high speed data output device and total jitter measuring method | |
US10627445B2 (en) | Method for testing an electronic device and an interface circuit therefore | |
KR20050022196A (ko) | 테스트 패턴 신호의 주파수를 선택적으로 가변시키는반도체 메모리 장치의 테스트 장치 및 그 테스트 방법 | |
KR100817071B1 (ko) | 사이드 밴드 신호의 펄스 폭 측정 장치 및 그 방법 | |
JP2016063430A (ja) | 送受信回路、集積回路及び試験方法 | |
JPWO2008152695A1 (ja) | 電子装置、電子装置の試験方法 | |
KR100590204B1 (ko) | 온-칩 셋업/홀드 측정 회로를 포함한 집적 회로 장치 | |
KR20070077741A (ko) | 아이 마스크 생성회로, 이를 구비하는 아이 다이어그램분석회로, 및 아이 다이어그램 분석방법 | |
KR101429257B1 (ko) | 메모리 테스터에서 레이트 및 타이밍 발생장치 | |
KR20170101597A (ko) | 테스트 장치 | |
JP2009128081A (ja) | ウィンドウ判定回路 | |
US20030187599A1 (en) | Circuit for measuring rising or falling time of high-speed data and method thereof | |
KR100243755B1 (ko) | 클럭 페일 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |