JP3309158B2 - ディジタル信号の品質評価装置 - Google Patents
ディジタル信号の品質評価装置Info
- Publication number
- JP3309158B2 JP3309158B2 JP32224899A JP32224899A JP3309158B2 JP 3309158 B2 JP3309158 B2 JP 3309158B2 JP 32224899 A JP32224899 A JP 32224899A JP 32224899 A JP32224899 A JP 32224899A JP 3309158 B2 JP3309158 B2 JP 3309158B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- error rate
- signal
- circuit
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
品質を評価するための装置において、特にディジタル信
号の波形品質を正確に把握できるようにするための技術
に関する。
ステムでは、ディジタル信号の送信元の特性変動や伝送
路の特性変化等により、ディジタル信号の波形品質が劣
化する。
やバイアスの変動および位相の揺らぎに起因するもので
あり、この波形品質を評価するために、従来ではオシロ
スコープを用いて波形パターンを観測する方法がとられ
ていた。
入力するとともに、このディジタル信号のクロック成分
で掃引のトリガをかけたとき、「0」から「1」へ変化
する波形、「1」から「0」へ変化する波形、「0」が
連続する波形、「1」が連続する波形が重なり合って、
図8の(a)のように、時間軸に平行な2本の線L1、
L2と、その2本の線L1、L2の間でX状に交わる線
L3、L4とからなる波形パターンが観測される。
呼ばれ、振幅やバイアスの変動および位相の揺らぎが少
なく波形品質のよいディジタル信号のアイパターンは、
図8の(b)のように各線L1〜L4が細くなる。
揺らぎが多く品質が悪いディジタル信号のアイパターン
は、図8の(c)ように各線L1〜L4が太くなる。
イパターンと比較することにより、ディジタル信号の波
形品質の善し悪しを判別できる。
ターン(例えば図8の(a)の波形パターンと一致する
ようなアイパターン)が表示されたアイマスクをオシロ
スコープの画面に貼り付け、ディジタル信号のアイパタ
ーンがアイマスクのアイパターンに隠れるかはみ出すか
によって、ディジタル信号の波形の品質の善し悪しを判
別していた。
ようにディジタル信号をオシロスコープで観測する従来
の方法は、正確性に欠け、観測者による評価のバラツキ
が発生しやすく、しかも、波形品質の経時的な変化の様
子等を知ることができず、定量的な評価が行えないとい
う問題があった。
ル信号の波形品質を正確に且つ定量的に把握できるディ
ジタル信号の品質評価装置を提供することを目的として
いる。
に、本発明のディジタル信号の品質評価装置は、入力さ
れる評価対象のディジタル信号の電圧としきい値電圧と
を比較するアナログコンパレータ(21)と、前記評価
対象のディジタル信号とともに入力されるクロック信号
を遅延する遅延回路(24)と、前記アナログコンパレ
ータの出力レベルを前記遅延回路によって遅延されたク
ロック信号によって読み取る読取回路(25)と、全ビ
ット0の第1の参照信号および全ビット1の第2の参照
信号のいずれかを選択的に出力する選択回路(27)
と、前記読取回路から出力される信号と前記選択回路か
ら出力される信号とのビット誤りを検出し、その誤り率
を測定する誤り率測定器(28)と、前記選択回路から
前記第1の参照信号を選択させた状態で、前記しきい値
をディジタル信号の上側の包絡線と交わる範囲で可変す
るとともに、前記遅延時間を可変して、前記誤り率測定
器の誤り率が所定の基準値を通過するときのしきい値と
遅延時間で示される上側包絡線を求める上側包絡線検出
手段(33)と、前記選択回路から前記第2の参照信号
を選択させた状態で、前記しきい値をディジタル信号の
下側の包絡線と交わる範囲で可変するとともに、前記遅
延時間を可変して、前記誤り率測定器の誤り率が前記基
準値を通過するときのしきい値と遅延時間で示される下
側包絡線を求める下側包絡線検出手段(34)と、表示
装置(41)と、前記上側包絡線検出手段によって検出
された上側包絡線と下側包絡線検出手段によって検出さ
れた下側包絡線とを前記表示装置の座標上に表示する波
形表示手段(35)とを備えている。
施の形態を説明する。図1は、本発明の実施の形態のデ
ィジタル信号の品質評価装置20の構成を示している。
ジタル信号Aを入力するための第1の入力端子20a
と、このディジタル信号Aの2値判定用のクロック信号
CKを入力するための第2の入力端子20bとを有して
いる。
号Aを、所定長のPNパターン信号(擬似ランダム信
号)とする。
タル信号は、アナログコンパレータ21の一方の端子に
入力されている。
器22から出力されるアナログのしきい値Vsとディジ
タル信号Aの電圧とを比較して、ディジタル信号Aの電
圧がしきい値Vs以上のときにハイレベルの信号を出力
し、ディジタル信号Aの電圧がしきい値Vsより低いと
きにローレベルの信号を出力する。
から指定されたしきい値Vsを出力する。
ロック信号CKは、周波数検出回路23および遅延回路
24に入力される。
周波数を検出して制御部30へ出力し、遅延回路24
は、クロック信号CKを制御部30から指定された遅延
時間Tdだけ遅延したクロック信号CK′を出力する。
と、遅延回路24からのクロック信号CK′は読取回路
25に入力される。
ち上がりタイミングにアナログコンパレータ21の出力
信号A′の2値レベルを読み取って出力する。
れるディジタル信号の正規のパターンと同一パターンの
参照パターン信号Kをクロック信号CK′に同期して発
生する。
述する制御部30からの引込み指示を受けると、読取回
路25の出力信号A″を所定ビット分取り込んで内部に
初期値として設定し、以後この初期値から、入力される
ディジタル信号Aと同一の生成過程によってクロック信
号CK′に同期した符号(PN符号)を順次出力する。
常時「0」の第1の参照信号J1と、常時「1」の第2
の参照信号J2のうち、制御部30から指定された信号
を選択的に出力する。
号A″と、選択回路27から出力される参照信号とのビ
ット誤りを検出し、所定時間毎の誤り率Eを算出して、
制御部30に出力する。
含むマイクロコンピュータによって構成されている。こ
の制御部30は、波形測定のための制御モードとビット
エラー測定のための制御モードとを有しており、操作部
40の操作で指定された制御モードを実行する。
定が指定されると、周波数検出回路23によって検出さ
れた周波数Fおよび誤り測定器28からの誤り率Eを受
けながら、アナログコンパレータ21のしきい値Vsと
遅延回路24の遅延時間Tdの可変および選択回路27
が選択する信号の切り換えを所定順に行い、ディジタル
信号Aの波形の品質評価に必要なデータを取得し、その
結果を表示装置41に表示する。
操作部40の操作等で指定されたしきい値Vsと遅延時
間Tdをアナログコンパレータ21と遅延回路24に設
定して、選択回路27から参照パターン信号Kを出力さ
せて、誤り測定器28で規定の誤り率測定を行わせ、そ
の結果を表示装置41に表示する。
いるように、周期算出手段31、エラーフリー領域検出
手段32、上側包絡線検出手段33、下側包絡線検出手
段34、波形表示手段35およびビットエラー測定制御
手段37とを有している。
によって検出されたクロック信号CKの周波数からその
周期Tを算出する。
路27から参照パターン信号Kを選択させ、誤り率測定
器28によって測定される誤り率Eを監視しながら、し
きい値Vsと遅延時間Tdとを可変して、誤り率Eが基
準値Erを通過するときのしきい値Vsと遅延時間Td
とで決まる座標を、誤り率Eが基準値Erより小となる
領域と基準値Er以上の領域との境界を確定する読取座
標点Pとして求めて、図示しないメモリに記憶する。
から常時「0」の第1の参照信号J1を選択させ、誤り
率測定器28によって測定される誤り率Eを監視しなが
ら、しきい値Vsをディジタル信号の上側の包絡線と交
わる範囲で可変するとともに、遅延時間Tdを少なくと
もディジタル信号の1周期T分可変して、誤り率Eが基
準値Erを通過するときのしきい値Vsと遅延時間Td
とで決まる座標、即ち、誤り率Eが基準値Erより小と
なる領域と基準値Er以上となる領域との境界を確定す
る読取座標点Qを、入力されるディジタル信号の上側包
絡線の座標として求めて図示しないメモリに記憶する。
から常時「1」の第2の参照信号J2を選択させ、誤り
率測定器28によって測定される誤り率Eを監視しなが
ら、しきい値Vsをディジタル信号の下側の包絡線と交
わる範囲で可変するとともに、遅延時間Tdを少なくと
もディジタル信号の1周期T分可変して、誤り率Eが基
準値Erを通過するときのしきい値Vsと遅延時間Td
とで決まる座標、即ち、誤り率Eが基準値Erより小と
なる領域と基準値Er以上となる領域との境界を確定す
るしきい値Vsと遅延時間Tdで決まる読取座標点R
を、入力されるディジタル信号の下側包絡線の座標とし
て求めて図示しないメモリに記憶する。
が時間、縦軸が電圧の直交座標を表示するとともに、こ
の座標面上に、エラーフリー領域検出手段32によって
求められた各基準値毎の読取座標P、上側包絡線検出手
段33によって検出された上側包絡線の読取座標Qおよ
び下側包絡線検出手段34によって検出された下側包絡
線の読取座標Rをプロットして、入力されたディジタル
信号の上下の包絡線、およびエラーフリー領域、即ち、
ディジタル信号のアイパターンを画面上で把握できるよ
うにする。
パターンの各エラーフリー領域の高さ(バイアス余裕)
と幅(位相余裕)、上下の包絡線間の距離、オーバーシ
ュート量等を算出して、このアイパターンとともに数値
表示する。
たように、操作部40の操作等で指定されたしきい値V
sと遅延時間Tdをアナログコンパレータ21と遅延回
路24に設定して、選択回路27から参照パターン信号
Kを出力させて、誤り測定器28で規定の誤り率測定を
行わせ、その結果を表示装置41に表示する。
て説明する。図2は、エラーフリー領域検出手段32の
処理手順の一例を示すフローチャートである。以下のこ
のフローチャートに基づいてエラーフリー領域の検出動
作を説明する。
する変数iを0に初期化して、遅延時間Tdを周期検出
手段31によって算出された周期Tに設定し、しきい値
Vsをディジタル信号Aの公称のハイレベル電圧VHと
ローレベル電圧VLの中間値Va=(VH+VL)/2
に設定する(S1、S2)。
(0)〜Er(3)の4種類であり、例えば基準値Er
(0)は10の8乗分の1、基準値Er(1)は10の
9乗分の1、基準値Er(2)は10の10乗分の1、
基準値Er(3)は10の11乗分の1とする。
dとで決まる読取座標点Pは、図3に示すように、ディ
ジタル信号のアイパターンI(A)のほぼ中央に位置す
ることになり、読取回路25から出力される信号は入力
されるディジタル信号と同一パターンとなる。
発生回路26に対して引込みの指示を行い、選択回路2
7に対して参照パターン信号発生回路26からの信号を
出力させるように指示する(S3、S4)。
パターン信号発生回路26は、読取回路25から出力さ
れるディジタル信号を所定ビット分取り込んで内部に初
期値として設定し、以後この初期値から入力されるディ
ジタル信号と同一の生成過程によってクロック信号C
K′に同期した符号を順次出力する。
だ信号に符号誤りがなければ、参照パターン信号発生回
路26から出力される信号Kは、入力されるディジタル
信号の正規パターンに一致することになるので、誤り率
測定器28によって測定される誤り率Eは基準値Er
(i)より小となる。
(i)より小となったことを確認して、同期確定と判断
する(S5)。なお、同期が確定しない場合には、取り
込んだディジタル信号に符号誤りがあったものとして、
再度引込み指示を行う。
30は、誤り測定器28からの誤り率Eを監視しなが
ら、しきい値VsをVaからΔVステップずつ上昇さ
せ、図4の(a)のように、誤り率Eが基準値Er
(i)を超える直前のしきい値Vsと遅延時間Tdと決
まる読取座標点Pa(i)を記憶する(S6)。
視しながら、しきい値VsをVaからΔVステップずつ
下降させ、図4の(b)のように、誤り率Eが基準値E
r(i)を超える直前のしきい値Vsと遅延時間Tdと
決まる読取座標点Pb(i)を記憶する(S7)。
(i)より低くなる領域の遅延時間Td=Tにおける上
限と下限の読取座標点Pa(i)、Pb(i)が得られ
ると、制御部30は、遅延時間TdをTからΔTずつ増
加して、前記同様の処理を繰り返し、誤り率Eが基準値
Erより低くなる領域の各遅延時間毎の上限と下限の読
取座標点Pa(i)、Pb(i)を、この領域の一方の
端に達するまで求める(S8、S9)。
させて、誤り率Eが基準値Er(i)より低くなる領域
の各遅延時間毎の上限と下限の読取座標点Pa(i)、
Pb(i)を、この領域の他方の端に達するまで求める
(S10〜S14)。
(i)より低くなる領域を確定する各読取座標点Pa
(i)、Pb(i)(これをまとめてP(i)とする)
を得ることができる。
r(3)について行われ、誤り率Eが各基準値Er
(0)〜Er(3)より低い領域をそれぞれ確定する読
取座標点P(0)〜P(3)が求められる(S15、S
16)。
包絡線検出手段34の動作を図5のフローチャートに基
づいて説明する。
ー領域検出処理で基準値E(0)について得られた読取
座標P(0)のしきい値Vsの最大値Vp(max)よ
りΔVだけ大きい電圧Vbに設定され、遅延時間Tdが
T/2に設定され、誤り率の基準値ErがE(0)に設
定されてから、選択回路27から常に「0」、即ち全ビ
ット0の第1の参照信号J1が選択される(S21、S
22)。
(a)に示すように、誤り率が基準値Er(0)の領域
を僅かに超えた位置にあり、しかも、誤り率測定器28
の参照信号は全ビット0であるから、このときの誤り率
Eは基準値Er(0)を大きく超えた値となる。
監視しながら、しきい値VsをVbからΔVステップず
つ上昇させて、誤り率Eが基準値Er(0)より小さく
なる直前の読取座標点Qを、遅延時間Td=T/2にお
ける上側包絡線の座標として記憶する(S23)。
信号の上側包絡線Bを超えると、読取回路25の出力は
全ビット0となり参照信号J1と全ビット一致して、誤
り率Eが基準値Er(0)より小さくなる。したがっ
て、その直前の読取座標点Qはほぼディジタル信号の上
側包絡線B上の点を示している。
2までΔTずつ増加させながら繰り返すことにより、デ
ィジタル信号Aの1周期分の上側包絡線Bの座標が得ら
れる(S24、S25)。
領域検出処理で基準値Er(0)について得られた読取
座標点P(0)のしきい値Vsの最小値Vp(min)
よりΔVだけ小さい電圧Vcに設定され、遅延時間Td
がT/2に設定されてから、選択回路27から常に
「1」、即ち全ビット1の第2の参照信号J2が選択さ
れる(S26、S27)。
(b)に示すように、誤り率が基準値Er(0)の領域
を僅かに超えた位置にあり、しかも、誤り率測定器28
の参照信号は全ビット1であるから、このときの誤り率
Eは、基準値Er(0)を大きく超えた値となる。
監視しながら、しきい値VsをVcからΔVステップず
つ下げて、誤り率Eが基準値Er(0)より小さくなる
直前の読取座標点Rを、遅延時間Td=T/2における
下側包絡線の座標として記憶する(S28)。
信号の下側包絡線Cより下がると、読取回路25の出力
は全ビット1となり参照信号J2と全ビット一致して、
誤り率Eが基準値Er(0)より小さくなる。したがっ
て、その直前の読取座標点Rはほぼディジタル信号の下
側包絡線C上の点を示している。
2までΔTずつ増加させながら繰り返すことにより、デ
ィジタル信号Aの1周期分の下側包絡線Cの座標が得ら
れる(S29、30)。
ーフリー領域を確定する座標点Pおよび上側包絡線Bと
下側包絡線Cを確定する座標点Q、Rが得られると、波
形表示手段35によって、ディジタル信号のアイパター
ンが図7に示ように表示装置41に表示される。
(0)に対応するエラーフリー領域の高さH(バイアス
余裕)と幅W(位相余裕)、上下包絡線B、C間の距離
L、オーバーシュート量OS等が算出され、アイパター
ンとともに数値表示される。
コープで観測する方法に比べて、アイパターンを正確に
把握でき、また、そのパターンの特性値を容易に知るこ
とができ、ディジタル信号の波形品質をより正確に且つ
定量的に把握することができる。
や特性値はメモリに記憶されているので、異なる時刻に
得られたアイパターン同士の変化を数値的に比較するこ
ともできる。
検出処理および上下の包絡線の検出処理で、遅延時間T
dを固定した状態でしきい値VsをΔVずつ可変して各
座標点を求めていたが、逆にしきい値Vsを固定した状
態で遅延時間TdをΔTずつ可変して、各座標点を求め
るようにしてもよく、また、上側包絡線と下側包絡線の
いずれを先に求めてもよい。
よってビットエラー測定が指定された場合には、操作部
40によって指定されたしきい値Vsと遅延時間Tdと
をアナログコンパレータ21と遅延回路23に設定し、
参照パターン信号Kを選択して、前記同様に引込み処理
を行い、同期確定後に誤り率の測定を規定時間継続して
行い、その測定結果を表示装置42に表示する。
ラーの測定を行う測定装置とほぼ同一のハードウエアを
利用して、ディジタル信号のフリーエラー領域および上
下の包絡線を検出してこれを表示するようにしているた
め、ビットエラー測定装置と共用化でき、構成を複雑化
することなく、1台の装置でディジタル信号に対する波
形の評価と誤り率の評価とを行うことができるという利
点がある。
ル信号の品質評価装置は、入力される評価対象のディジ
タル信号の電圧としきい値電圧とを比較するアナログコ
ンパレータと、ディジタル信号とともに入力されるクロ
ック信号を遅延する遅延回路と、アナログコンパレータ
の出力レベルを遅延回路によって遅延されたクロック信
号によって読み取る読取回路と、全ビット0の第1の参
照信号および全ビット1の第2の参照信号のいずれかを
選択的に出力する選択回路と読取回路から出力される信
号とのビット誤りを検出し、その誤り率を測定する誤り
率測定器と、選択回路から第1の参照信号を選択させた
状態で、しきい値をディジタル信号の上側の包絡線と交
わる範囲で可変するとともに遅延時間を可変して、誤り
率が所定の基準値を通過するときのしきい値と遅延時間
で示される上側包絡線を求める上側包絡線検出手段と、
選択回路から第2の参照信号を選択させた状態で、しき
い値をディジタル信号の下側の包絡線と交わる範囲で可
変するとともに遅延時間を可変して、誤り率が前記基準
値を通過するときのしきい値と遅延時間で示される下側
包絡線を求める下側包絡線検出手段と、上側包絡線検出
手段によって検出された上側包絡線と下側包絡線検出手
段によって検出された下側包絡線とを表示装置の時間軸
と電圧軸とからなる座標上に表示する波形表示手段とを
備えている。
プで観測する従来の方法に比べて、ディジタル信号の波
形品質を正確に且つ定量的に把握することができる。
ト
作を説明するための図
ト
Claims (1)
- 【請求項1】入力される評価対象のディジタル信号の電
圧としきい値電圧とを比較するアナログコンパレータ
(21)と、 前記評価対象のディジタル信号とともに入力されるクロ
ック信号を遅延する遅延回路(24)と、 前記アナログコンパレータの出力レベルを前記遅延回路
によって遅延されたクロック信号によって読み取る読取
回路(25)と、 全ビット0の第1の参照信号および全ビット1の第2の
参照信号のいずれかを選択的に出力する選択回路(2
7)と、 前記読取回路から出力される信号と前記選択回路から出
力される信号とのビット誤りを検出し、その誤り率を測
定する誤り率測定器(28)と、 前記選択回路から前記第1の参照信号を選択させた状態
で、前記しきい値をディジタル信号の上側の包絡線と交
わる範囲で可変するとともに、前記遅延時間を可変し
て、前記誤り率測定器の誤り率が所定の基準値を通過す
るときのしきい値と遅延時間で示される上側包絡線を求
める上側包絡線検出手段(33)と、 前記選択回路から前記第2の参照信号を選択させた状態
で、前記しきい値をディジタル信号の下側の包絡線と交
わる範囲で可変するとともに、前記遅延時間を可変し
て、前記誤り率測定器の誤り率が前記基準値を通過する
ときのしきい値と遅延時間で示される下側包絡線を求め
る下側包絡線検出手段(34)と、 表示装置(41)と、 前記上側包絡線検出手段によって検出された上側包絡線
と下側包絡線検出手段によって検出された下側包絡線と
を前記表示装置の座標上に表示する波形表示手段(3
5)とを備えたディジタル信号の品質評価装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32224899A JP3309158B2 (ja) | 1999-11-12 | 1999-11-12 | ディジタル信号の品質評価装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32224899A JP3309158B2 (ja) | 1999-11-12 | 1999-11-12 | ディジタル信号の品質評価装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001144819A JP2001144819A (ja) | 2001-05-25 |
JP3309158B2 true JP3309158B2 (ja) | 2002-07-29 |
Family
ID=18141564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32224899A Expired - Fee Related JP3309158B2 (ja) | 1999-11-12 | 1999-11-12 | ディジタル信号の品質評価装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3309158B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4110573B2 (ja) | 2003-09-16 | 2008-07-02 | 横河電機株式会社 | パルスパターン発生装置 |
JP2006090788A (ja) * | 2004-09-22 | 2006-04-06 | Fujitsu Ltd | 伝送マージンの検証装置、その検証方法及び検証プログラム |
US7386041B2 (en) * | 2005-02-24 | 2008-06-10 | Agilent Technologies, Inc. | Method for normalization of an eye diagram and selection of sampling parameters for a receiver |
KR100712519B1 (ko) * | 2005-07-25 | 2007-04-27 | 삼성전자주식회사 | 아이 마스크를 이용하여 회로의 특성을 검출하는 테스트장비 및 테스트 방법 |
US7469196B2 (en) * | 2005-12-14 | 2008-12-23 | Advantest Corporation | Measuring a characteristic of a transfer circuit |
US7610520B2 (en) | 2006-02-06 | 2009-10-27 | Agilent Technologies, Inc. | Digital data signal testing using arbitrary test signal |
JP5109278B2 (ja) | 2006-03-30 | 2012-12-26 | 日本電気株式会社 | プリエンファシス自動調整方法及びデータ伝送システム |
JP4684961B2 (ja) * | 2006-07-10 | 2011-05-18 | アンリツ株式会社 | 試験信号検証装置 |
JPWO2008136301A1 (ja) * | 2007-04-27 | 2010-07-29 | 株式会社アドバンテスト | 試験装置および試験方法 |
WO2008149419A1 (ja) * | 2007-06-05 | 2008-12-11 | Fujitsu Limited | アイマージン算出装置、アイマージン算出方法、アイマージン算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US7983332B2 (en) * | 2007-11-12 | 2011-07-19 | Tektronix, Inc. | Eye violation and excess jitter trigger |
-
1999
- 1999-11-12 JP JP32224899A patent/JP3309158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001144819A (ja) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3309158B2 (ja) | ディジタル信号の品質評価装置 | |
KR100997086B1 (ko) | 지터측정장치 및 시험장치 | |
US7406646B2 (en) | Multi-strobe apparatus, testing apparatus, and adjusting method | |
US7519874B2 (en) | Method and apparatus for bit error rate analysis | |
JPH0623788B2 (ja) | 波形間不整合補正方法及びデジタル・オシロスコープ | |
US4608657A (en) | Method and apparatus for testing probe calibration | |
US4779045A (en) | Automatic peak-to-peak amplitude measurement system | |
US5463639A (en) | Automatic pattern synchronizing circuit of an error detector | |
US6754869B2 (en) | Method and device for testing set-up time and hold time of signals of a circuit with clocked data transfer | |
US8208586B2 (en) | Jitter measuring apparatus | |
US6715112B2 (en) | Method and apparatus for displaying triggered waveform on an error performance analyzer | |
JPH0850156A (ja) | ジッタ耐力測定装置 | |
KR101012283B1 (ko) | 멀티 스트로브 장치, 시험 장치 및 조정 방법 | |
JP5154585B2 (ja) | 誤り率測定装置及び方法 | |
JP2003319015A (ja) | 多機能測定システム及び波形測定方法 | |
US5001363A (en) | Circuit for measuring rotary shaft off-sets | |
JPH0149904B2 (ja) | ||
JP2531437B2 (ja) | ビデオ信号検査装置 | |
JP2687880B2 (ja) | ビデオ信号試験装置およびビデオ信号試験方法 | |
US7206713B2 (en) | Method of adjusting strobe timing and function testing device for semiconductor device | |
JPH03287081A (ja) | ディジタル信号解析装置 | |
JP4120857B2 (ja) | 試験装置 | |
JPH0476468A (ja) | コイル試験方法とその方法に用いる装置 | |
JPH1198124A (ja) | ビット誤り率を測定する回路配置 | |
JP2003004814A (ja) | スキュー補正方法及び半導体集積回路試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |