JP2687880B2 - ビデオ信号試験装置およびビデオ信号試験方法 - Google Patents
ビデオ信号試験装置およびビデオ信号試験方法Info
- Publication number
- JP2687880B2 JP2687880B2 JP6144290A JP14429094A JP2687880B2 JP 2687880 B2 JP2687880 B2 JP 2687880B2 JP 6144290 A JP6144290 A JP 6144290A JP 14429094 A JP14429094 A JP 14429094A JP 2687880 B2 JP2687880 B2 JP 2687880B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- test
- value
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明はビデオ信号試験装置およ
びビデオ信号試験方法に関し、特にカラーＣＲＴディス
プレイの表示制御用のビデオ信号発生回路が発生する表
示用コンポジットビデオ信号を試験するビデオ信号試験
装置およびビデオ信号試験方法に関する。
びビデオ信号試験方法に関し、特にカラーＣＲＴディス
プレイの表示制御用のビデオ信号発生回路が発生する表
示用コンポジットビデオ信号を試験するビデオ信号試験
装置およびビデオ信号試験方法に関する。
【０００２】
【従来の技術】カラーＣＲＴの表示制御用のビデオ信号
発生回路は、デジタル量であるパターン指定信号が外部
から入力されると、予め設定された水平同期信号、垂直
同期信号、およびパターン指定信号に対応した文字や図
形などの表示用のコンポジットビデオ信号（以下ビデオ
信号）を出力する。
発生回路は、デジタル量であるパターン指定信号が外部
から入力されると、予め設定された水平同期信号、垂直
同期信号、およびパターン指定信号に対応した文字や図
形などの表示用のコンポジットビデオ信号（以下ビデオ
信号）を出力する。
【０００３】この種のビデオ信号の特性を試験するため
のドットクロック発生回路や外部からの試験用のドット
クロックを用いない一般的な従来の第１のビデオ信号試
験装置では、各ドット毎のビデオ信号の定量的な試験は
不可能である。このため、ビデオ信号の試験方法として
は、試験対象のビデオ信号発生回路が所定のパターン指
定信号の供給に応答して発生した試験用ビデオ信号をＣ
ＲＴディスプレイに供給することによりこのＣＲＴディ
スプレイ上に形成された表示画像と、上記ビデオ信号発
生回路の正常動作時の上記パターン指定信号に応答して
発生する上記ビデオ信号により形成されるべき期待表示
画像とが一致するか否かを作業者が目視で判断し、上記
ビデオ信号発生回路の動作すなわち上記ビデオ信号が正
常か否かの判定を行うというものであった。
のドットクロック発生回路や外部からの試験用のドット
クロックを用いない一般的な従来の第１のビデオ信号試
験装置では、各ドット毎のビデオ信号の定量的な試験は
不可能である。このため、ビデオ信号の試験方法として
は、試験対象のビデオ信号発生回路が所定のパターン指
定信号の供給に応答して発生した試験用ビデオ信号をＣ
ＲＴディスプレイに供給することによりこのＣＲＴディ
スプレイ上に形成された表示画像と、上記ビデオ信号発
生回路の正常動作時の上記パターン指定信号に応答して
発生する上記ビデオ信号により形成されるべき期待表示
画像とが一致するか否かを作業者が目視で判断し、上記
ビデオ信号発生回路の動作すなわち上記ビデオ信号が正
常か否かの判定を行うというものであった。
【０００４】試験用ドットクロック発生回路を独自に備
えるか外部から供給される試験用ドットクロックを用い
る従来の第２のビデオ信号試験装置の場合は、上記ドッ
トクロックの供給に応答して動作する８ビットのＡ／Ｄ
変換器にて試験対象のビデオ信号をデジタル信号に変換
し、期待値と比較することにより良否判定を行ってい
た。しかし、この方法では、例えば画素数１２８０×１
０２４ドット，ドットクロック周波数１００ＭＨｚ，Ｒ
ＧＢの各々１色当り２５６階調の高解像度ＣＲＴインタ
ーフェースを備えるビデオ信号発生回路のビデオ信号機
能試験を行う場合には、１画面分のデータ量は７．５メ
ガバイトと大きくなり、これを一時格納するためのメモ
リは大容量となりビデオ信号試験装置が非常に高価にな
る。また各ドット毎のビデオ信号試験、階調試験に用い
られるＡ／Ｄ変換器に求められるビット数は１０ビット
以上、サンプリング速度は１００ＭＨｚ以上となる。
えるか外部から供給される試験用ドットクロックを用い
る従来の第２のビデオ信号試験装置の場合は、上記ドッ
トクロックの供給に応答して動作する８ビットのＡ／Ｄ
変換器にて試験対象のビデオ信号をデジタル信号に変換
し、期待値と比較することにより良否判定を行ってい
た。しかし、この方法では、例えば画素数１２８０×１
０２４ドット，ドットクロック周波数１００ＭＨｚ，Ｒ
ＧＢの各々１色当り２５６階調の高解像度ＣＲＴインタ
ーフェースを備えるビデオ信号発生回路のビデオ信号機
能試験を行う場合には、１画面分のデータ量は７．５メ
ガバイトと大きくなり、これを一時格納するためのメモ
リは大容量となりビデオ信号試験装置が非常に高価にな
る。また各ドット毎のビデオ信号試験、階調試験に用い
られるＡ／Ｄ変換器に求められるビット数は１０ビット
以上、サンプリング速度は１００ＭＨｚ以上となる。
【０００５】一方、現在ＩＣ化され市販されているＡ／
Ｄ変換器のなかで、高速性能を有するものはデジタル出
力８ビットのものではサンプリング速度が２５０ＭＨｚ
程度、また、ビット数が多く例えば１２ビットのもので
はサンプリング速度１０ＭＨｚ程度である。このため、
上述の従来の第２のビデオ信号試験装置に使用するＡ／
Ｄ変換器の所要性能を満足するためには、高速性能を有
するＩＣ化Ａ／Ｄ変換器とディスクリート部品との組合
せによりビット拡張を行うか、あるいは多ビット数のＡ
／Ｄ変換器の複数個並列使用により速度向上させるか、
あるいはＡ／Ｄ変換器全てをディスクリート部品を用い
て作る必要が生じ、いずれにしても技術的に困難度が高
く、実現したとしても非常に高価となる。
Ｄ変換器のなかで、高速性能を有するものはデジタル出
力８ビットのものではサンプリング速度が２５０ＭＨｚ
程度、また、ビット数が多く例えば１２ビットのもので
はサンプリング速度１０ＭＨｚ程度である。このため、
上述の従来の第２のビデオ信号試験装置に使用するＡ／
Ｄ変換器の所要性能を満足するためには、高速性能を有
するＩＣ化Ａ／Ｄ変換器とディスクリート部品との組合
せによりビット拡張を行うか、あるいは多ビット数のＡ
／Ｄ変換器の複数個並列使用により速度向上させるか、
あるいはＡ／Ｄ変換器全てをディスクリート部品を用い
て作る必要が生じ、いずれにしても技術的に困難度が高
く、実現したとしても非常に高価となる。
【０００６】このように、ＣＲＴの表示仕様が高速、高
解像度になるほど上記Ａ／Ｄ変換器の要求仕様は１０ビ
ット以上の多ビット，１００ＭＨｚ以上の高サンプリン
グ速度となるのに対して、現在市販されているＡ／Ｄ変
換器の仕様は上述したように１２ビットの場合はサンプ
リング速度最高１０ＭＨｚ程度であり、したがって、こ
の従来の第２のビデオ信号試験装置およびこれを用いる
従来の第２の試験方法は、ＣＲＴ表示の高解像度化に対
して適用が困難である。
解像度になるほど上記Ａ／Ｄ変換器の要求仕様は１０ビ
ット以上の多ビット，１００ＭＨｚ以上の高サンプリン
グ速度となるのに対して、現在市販されているＡ／Ｄ変
換器の仕様は上述したように１２ビットの場合はサンプ
リング速度最高１０ＭＨｚ程度であり、したがって、こ
の従来の第２のビデオ信号試験装置およびこれを用いる
従来の第２の試験方法は、ＣＲＴ表示の高解像度化に対
して適用が困難である。
【０００７】一般的な従来の第２のビデオ信号試験装置
の例をブロックで示す図５を参照すると、この図に示す
従来の第２のビデオ信号試験装置は、外部から供給され
る試験用ドットクロックをサンプリングクロックとし供
給されたＲＧＢ信号の各々をそれぞれＡ／Ｄ変換しディ
ジタルデータＤＲ，ＤＧ，ＤＢを出力するＡ／Ｄ変換回
路１００と、ドットクロックＣＫＤ，水平および垂直同
期信号ＳＨ，ＳＶの供給に応答して画像の水平，垂直各
位置などの制御用のタイミング信号を発生するタイミン
グ回路１０１と、ＲＧＢの各色毎に試験画像対応の１フ
レーム分の基準データＲＲ，ＲＧ，ＲＢをそれぞれ記憶
するメモリ１１７，１１８，１１９から成るリファラン
スフレームメモリ回路１０２と、画像データＤＲ，Ｄ
Ｇ，ＤＢををそれぞれ１画面分記憶するメモリ１２０，
１２１，１２２から成るフレームメモリ回路１０３と、
画像データＤＲ，ＤＧ，ＤＢの各々と基準データＲＲ，
ＲＧ，ＲＢの各々とを比較するディジタル比較器１２
３，１２４，１２５とこれら比較器１２３，１２４，１
２５のいずれかが比較結果不一致を発生すると不良信号
ＮＧを発生する不良信号発生回路１２６とを備えるコン
ペア回路１０４とを備える。
の例をブロックで示す図５を参照すると、この図に示す
従来の第２のビデオ信号試験装置は、外部から供給され
る試験用ドットクロックをサンプリングクロックとし供
給されたＲＧＢ信号の各々をそれぞれＡ／Ｄ変換しディ
ジタルデータＤＲ，ＤＧ，ＤＢを出力するＡ／Ｄ変換回
路１００と、ドットクロックＣＫＤ，水平および垂直同
期信号ＳＨ，ＳＶの供給に応答して画像の水平，垂直各
位置などの制御用のタイミング信号を発生するタイミン
グ回路１０１と、ＲＧＢの各色毎に試験画像対応の１フ
レーム分の基準データＲＲ，ＲＧ，ＲＢをそれぞれ記憶
するメモリ１１７，１１８，１１９から成るリファラン
スフレームメモリ回路１０２と、画像データＤＲ，Ｄ
Ｇ，ＤＢををそれぞれ１画面分記憶するメモリ１２０，
１２１，１２２から成るフレームメモリ回路１０３と、
画像データＤＲ，ＤＧ，ＤＢの各々と基準データＲＲ，
ＲＧ，ＲＢの各々とを比較するディジタル比較器１２
３，１２４，１２５とこれら比較器１２３，１２４，１
２５のいずれかが比較結果不一致を発生すると不良信号
ＮＧを発生する不良信号発生回路１２６とを備えるコン
ペア回路１０４とを備える。
【０００８】Ａ／Ｄ変換回路１００は、ＲＧＢ信号をそ
れぞれ増幅するバッファアンプ１０５，１０６，１０７
と、バッファアンプ１０５，１０６，１０７の各々の出
力をそれぞれＡ／Ｄ変換する８ビットのＡ／Ｄ変換器１
０８，１０９，１１０と、Ａ／Ｄ変換器１０８，１０
９，１１０の御各々の出力８ビットデータの上位４ビッ
トのデータをパラレルシリアル変換し１６ビットのディ
ジタルデータＤＲ，ＤＧ，ＤＢをそれぞれ出力するＰＳ
変換部１１１，１１２，１１３とを備える。
れぞれ増幅するバッファアンプ１０５，１０６，１０７
と、バッファアンプ１０５，１０６，１０７の各々の出
力をそれぞれＡ／Ｄ変換する８ビットのＡ／Ｄ変換器１
０８，１０９，１１０と、Ａ／Ｄ変換器１０８，１０
９，１１０の御各々の出力８ビットデータの上位４ビッ
トのデータをパラレルシリアル変換し１６ビットのディ
ジタルデータＤＲ，ＤＧ，ＤＢをそれぞれ出力するＰＳ
変換部１１１，１１２，１１３とを備える。
【０００９】タイミング回路１０１は、画像の水平方向
位置を制御するＨ方向コントロール部１１４と、画像の
垂直方向位置を制御するＶ方向コントロール部１１５
と、これら位置制御用のドット数を計測するドット計測
回路コントロール部１１６とを備える。
位置を制御するＨ方向コントロール部１１４と、画像の
垂直方向位置を制御するＶ方向コントロール部１１５
と、これら位置制御用のドット数を計測するドット計測
回路コントロール部１１６とを備える。
【００１０】動作について説明すると、試験対象のビデ
オ信号発生回路からＡ／Ｄ変換回路１００に供給された
アナログのビデオ信号ＲＧＢの各々はバッファアンプ１
０５，１０６，１０７で増幅され、それぞれＡ／Ｄ変換
器１０８，１０９，１１０でＡ／Ｄ変換され、各々の８
ビットのデータのうち上位４ビットのデータをＰＳ変換
部１１１，１１２，１１３でそれぞれ１６ビットの画像
データＤＲ，ＤＧ，ＤＢに変換される。これら画像デー
タＤＲ，ＤＧ，ＤＢの各々はそれぞれフレームメモリ１
０３のメモリ１２０，１２１，１２２にドットクロック
ＣＫＤの１／４の速度で書込まれる。１画面分のデータ
のこれらメモリ１２０，１２１，１２２への書込み後、
リファレンスフレームメモリ１０２はメモリ１１７，１
１８，１１９から予め記憶しておいた基準データＲＲ，
ＲＧ，ＲＢを出力する。コンペア回路１０４はこれら基
準データＲＲ，ＲＧ，ＲＢと、画像データＤＲ，ＤＧ，
ＤＢとを各色対応のデジタル比較器１２３，１２４，１
２５でそれぞれ比較し一致しない場合には不一致信号を
発生する。不良信号発生回路は、デジタル比較器１２
３，１２４，１２５のいずれかが上記不一致信号を発生
すると不良と判定し不良信号ＮＧを出力する。
オ信号発生回路からＡ／Ｄ変換回路１００に供給された
アナログのビデオ信号ＲＧＢの各々はバッファアンプ１
０５，１０６，１０７で増幅され、それぞれＡ／Ｄ変換
器１０８，１０９，１１０でＡ／Ｄ変換され、各々の８
ビットのデータのうち上位４ビットのデータをＰＳ変換
部１１１，１１２，１１３でそれぞれ１６ビットの画像
データＤＲ，ＤＧ，ＤＢに変換される。これら画像デー
タＤＲ，ＤＧ，ＤＢの各々はそれぞれフレームメモリ１
０３のメモリ１２０，１２１，１２２にドットクロック
ＣＫＤの１／４の速度で書込まれる。１画面分のデータ
のこれらメモリ１２０，１２１，１２２への書込み後、
リファレンスフレームメモリ１０２はメモリ１１７，１
１８，１１９から予め記憶しておいた基準データＲＲ，
ＲＧ，ＲＢを出力する。コンペア回路１０４はこれら基
準データＲＲ，ＲＧ，ＲＢと、画像データＤＲ，ＤＧ，
ＤＢとを各色対応のデジタル比較器１２３，１２４，１
２５でそれぞれ比較し一致しない場合には不一致信号を
発生する。不良信号発生回路は、デジタル比較器１２
３，１２４，１２５のいずれかが上記不一致信号を発生
すると不良と判定し不良信号ＮＧを出力する。
【００１１】この第２の従来のビデオ信号試験装置で用
いられているＡ／Ｄ変換器１０８〜１１０の性能はビッ
ト数８ビット、サンプリング速度５０ＭＨｚであり、高
解像度のビデオ信号の試験には適していない。また、水
平同期信号、垂直同期信号およびビデオ信号の出力タイ
ミング試験やビデオ信号階調試験の機能はなく実施は不
可能である。
いられているＡ／Ｄ変換器１０８〜１１０の性能はビッ
ト数８ビット、サンプリング速度５０ＭＨｚであり、高
解像度のビデオ信号の試験には適していない。また、水
平同期信号、垂直同期信号およびビデオ信号の出力タイ
ミング試験やビデオ信号階調試験の機能はなく実施は不
可能である。
【００１２】上述した従来の第１および第２のビデオ信
号試験装置の機能性能を改善し欠点を緩和した、特開昭
６０−２２９０９２号公報記載の従来の第３のビデオ信
号試験装置の構成をブロックで示す図６を参照すると、
この図に示すビデオ信号試験装置は、試験対象のビデオ
信号発生回路９００と、ビデオ信号の試験を実行する試
験部９５０とから構成される。
号試験装置の機能性能を改善し欠点を緩和した、特開昭
６０−２２９０９２号公報記載の従来の第３のビデオ信
号試験装置の構成をブロックで示す図６を参照すると、
この図に示すビデオ信号試験装置は、試験対象のビデオ
信号発生回路９００と、ビデオ信号の試験を実行する試
験部９５０とから構成される。
【００１３】ビデオ信号発生回路９００は、発振器９１
１と、ドットカウンタ９１２と、ディスプレイコントロ
ーラ９１３と、マルチプレクサ９１４と、映像メモリ９
１５と、プリンタカウンタ９１６と、表示制御回路９１
７とを備える。
１と、ドットカウンタ９１２と、ディスプレイコントロ
ーラ９１３と、マルチプレクサ９１４と、映像メモリ９
１５と、プリンタカウンタ９１６と、表示制御回路９１
７とを備える。
【００１４】試験部９５０は、マイクロコンピュータな
どから成り装置全体の制御を行なう中央処理部（ＣＰ
Ｕ）９０１と、クロックの比較を行なうクロック比較器
９０２と、ドットカウンタ９１２とディスプレイコント
ローラ９１３とマルチプレクサ９１４と映像メモリ９１
５とプリンタカウンタ９１６と表示制御回路９１７との
各々と同一の回路であるドットカウンタ９０３とディス
プレイコントローラ９０５とマルチプレクサ９０６と映
像メモリ９０８とプリンタカウンタ９０９と表示用制御
回路９１０と、垂直同期信号比較器９０４と、プリンタ
信号比較器９０７と、ビデオ信号比較器９１８とを備え
る。
どから成り装置全体の制御を行なう中央処理部（ＣＰ
Ｕ）９０１と、クロックの比較を行なうクロック比較器
９０２と、ドットカウンタ９１２とディスプレイコント
ローラ９１３とマルチプレクサ９１４と映像メモリ９１
５とプリンタカウンタ９１６と表示制御回路９１７との
各々と同一の回路であるドットカウンタ９０３とディス
プレイコントローラ９０５とマルチプレクサ９０６と映
像メモリ９０８とプリンタカウンタ９０９と表示用制御
回路９１０と、垂直同期信号比較器９０４と、プリンタ
信号比較器９０７と、ビデオ信号比較器９１８とを備え
る。
【００１５】動作について説明すると、ビデオ信号発生
回路９００より、プローブで抽出したドットクロックＣ
ＫＤ、垂直同期信号ＳＶおよびプリンタ信号Ｐの各々
を、それぞれキャラクタクロック比較器９０２、垂直同
期信号比較器９０４、プリンタ信号比較器９０７にそれ
ぞれ供給し、３段階の同期合わせによってビデオ信号発
生回路９００と、このビデオ信号発生回路９００の各構
成回路と同等の機能を備えた試験部９５０との同期を取
り、両者の動作状態を全く同一にする。この同期の完了
後、ビデオ信号発生回路９００と試験部９５０とにそれ
ぞれビデオ信号発生回路本来の動作を行なわせ、ビデオ
信号比較器９１８はこれらビデオ信号発生回路９００と
試験部９５０の各々の表示制御回路９１７，９１０のビ
デオ信号ＶＤ，ＶＡをドットクロックＣＫＤの供給に応
答してサンプリングし、ドットクロックＣＫＤの各々毎
に比較し、双方が同一かどうかをＣＰＵ９０１で判定す
る。上記判定中にドットクロックＣＫＤ、垂直同期信号
ＳＶ、プリンタ信号Ｐのいずれかの同期が外れたとき、
キャラクタクロック比較器９０２、垂直同期信号比較器
９０４、プリンタ信号比較器９０７のそれぞれは、ＣＰ
Ｕ９０１に対して割込み信号を発生し、ビデオ信号発生
回路９００と試験部９５０との同期が取れるまで、ＣＰ
Ｕ９０１のビデオ信号比較器９１８の出力判定動作を禁
止する。
回路９００より、プローブで抽出したドットクロックＣ
ＫＤ、垂直同期信号ＳＶおよびプリンタ信号Ｐの各々
を、それぞれキャラクタクロック比較器９０２、垂直同
期信号比較器９０４、プリンタ信号比較器９０７にそれ
ぞれ供給し、３段階の同期合わせによってビデオ信号発
生回路９００と、このビデオ信号発生回路９００の各構
成回路と同等の機能を備えた試験部９５０との同期を取
り、両者の動作状態を全く同一にする。この同期の完了
後、ビデオ信号発生回路９００と試験部９５０とにそれ
ぞれビデオ信号発生回路本来の動作を行なわせ、ビデオ
信号比較器９１８はこれらビデオ信号発生回路９００と
試験部９５０の各々の表示制御回路９１７，９１０のビ
デオ信号ＶＤ，ＶＡをドットクロックＣＫＤの供給に応
答してサンプリングし、ドットクロックＣＫＤの各々毎
に比較し、双方が同一かどうかをＣＰＵ９０１で判定す
る。上記判定中にドットクロックＣＫＤ、垂直同期信号
ＳＶ、プリンタ信号Ｐのいずれかの同期が外れたとき、
キャラクタクロック比較器９０２、垂直同期信号比較器
９０４、プリンタ信号比較器９０７のそれぞれは、ＣＰ
Ｕ９０１に対して割込み信号を発生し、ビデオ信号発生
回路９００と試験部９５０との同期が取れるまで、ＣＰ
Ｕ９０１のビデオ信号比較器９１８の出力判定動作を禁
止する。
【００１６】この従来の第３のビデオ信号試験装置は、
試験対象ビデオ信号発生回路と同等の機能を備えた試験
用ビデオ信号発生回路を内蔵する必要があるので、上記
試験対象ビデオ信号発生回路の機能性能の種類別にそれ
ぞれ独立のビデオ信号試験装置を準備する必要がある。
試験対象ビデオ信号発生回路と同等の機能を備えた試験
用ビデオ信号発生回路を内蔵する必要があるので、上記
試験対象ビデオ信号発生回路の機能性能の種類別にそれ
ぞれ独立のビデオ信号試験装置を準備する必要がある。
【００１７】
【発明が解決しようとする課題】上述した従来のビデオ
信号試験装置は、従来の第１のビデオ信号試験装置で
は、ビデオ信号発生回路の各ドット毎のビデオ信号試験
方法は、ＣＲＴディスプレイ上の表示画像を作業者の目
視により良否判定するため、個々の作業者の判定レベル
によって試験品質がばらつくという欠点がある。また、
ビデオ信号に不良が発見された場合に、この不良がビデ
オ信号発生回路自身の不良であるのかＣＲＴディスプレ
イの表示不良であるのかの判別が困難であるという欠点
がある。
信号試験装置は、従来の第１のビデオ信号試験装置で
は、ビデオ信号発生回路の各ドット毎のビデオ信号試験
方法は、ＣＲＴディスプレイ上の表示画像を作業者の目
視により良否判定するため、個々の作業者の判定レベル
によって試験品質がばらつくという欠点がある。また、
ビデオ信号に不良が発見された場合に、この不良がビデ
オ信号発生回路自身の不良であるのかＣＲＴディスプレ
イの表示不良であるのかの判別が困難であるという欠点
がある。
【００１８】また、従来の第２のビデオ信号試験装置を
用いた従来の第２のビデオ信号試験方法は、１画面分の
データ量が膨大であるので大容量のメモリを必要とし高
価となることと、ＣＲＴディスプレイの高解像度化に対
応可能な高速かつ多ビットのＡ／Ｄ変換器の入手が困難
であるためＣＲＴディスプレイの高解像度化に対応でき
ないという欠点がある。
用いた従来の第２のビデオ信号試験方法は、１画面分の
データ量が膨大であるので大容量のメモリを必要とし高
価となることと、ＣＲＴディスプレイの高解像度化に対
応可能な高速かつ多ビットのＡ／Ｄ変換器の入手が困難
であるためＣＲＴディスプレイの高解像度化に対応でき
ないという欠点がある。
【００１９】さらに、従来の第３のビデオ信号試験装置
を用いた従来の第３のビデオ信号試験方法は、試験対象
ビデオ信号発生回路と同等の機能を有する試験用ビデオ
信号発生回路を内蔵する必要があるため、上記試験対象
ビデオ信号発生回路の機能性能の種類別にそれぞれ独立
のビデオ信号試験装置を準備する必要があるという欠点
がある。
を用いた従来の第３のビデオ信号試験方法は、試験対象
ビデオ信号発生回路と同等の機能を有する試験用ビデオ
信号発生回路を内蔵する必要があるため、上記試験対象
ビデオ信号発生回路の機能性能の種類別にそれぞれ独立
のビデオ信号試験装置を準備する必要があるという欠点
がある。
【００２０】
【課題を解決するための手段】本発明のビデオ信号試験
装置は、切換制御信号とパターン指定信号としきい値設
定信号と分周指定信号とを含む複数の制御信号を発生す
るとともに試験結果を判定する中央処理手段と試験対象
ビデオ信号の予め定めた同期信号試験用の第１，ビデオ
レベル試験用の第２および階調特性試験用の第３の試験
パターンの各々の指定値を記憶する第１の記憶手段と前
記試験対象ビデオ信号の水平および垂直同期信号の各々
のパルス幅および周期と前記水平および垂直同期信号に
各々対応するバックポーチおよびフロントポーチとを含
む時間パラメータの規格値を記憶する第２の記憶手段と
前記切換制御信号の供給に応答して前記試験対象ビデオ
信号を切換る切換手段とを備え外部からの試験識別信号
を含む試験命令の供給に応答して試験装置全体を制御す
る試験処理部と、前記第１のパターンの試験対象ビデオ
信号の供給を受け前記水平および垂直同期信号を予め定
めた周波数の第１の周波数のサンプリングクロック信号
でサンプリングし前記時間パラメータの各々をディジタ
ル化した測定値として抽出する第１のサンプリング手段
と前記測定値を記憶する第３の記憶手段とを備える同期
信号試験部と、前記第２のパターンの試験対象ビデオ信
号の供給を受けこの第２のパターンのビデオ信号の画素
毎のレベルを予め定めた最大値および最小値にそれぞれ
対応する第１および第２のしきい値で比較しそれぞれ対
応の最大値信号および最小値信号を出力するアナログコ
ンパレータ手段とこれら最大値信号および最小値信号を
ディジタル化し予め定めた画素数毎に平均し平均値を出
力する平均化回路と前記画素対応のドットクロック信号
を発生するドットクロック発生手段と前記ドットクロッ
ク信号と前記水平同期信号とに同期した書込クロック信
号の供給に応答して前記平均化信号を記憶する第４の記
憶手段とを備えるレベル試験部と、前記第３のパターン
の試験対象ビデオ信号である第３のビデオ信号の供給を
受けこの第３のビデオ信号を第２のサンプリングクロッ
クの供給に応答してこの第３のビデオ信号のレベル分解
能より十分高いレベル分解能のビット数のディジタルビ
デオ信号にＡ／Ｄ変換するＡ／Ｄ変換手段とこのディジ
タルビデオ信号を前記第２のサンプリングクロックの供
給に応答して記憶する第５の記憶手段とを備える階調特
性試験部とを備えて構成されている。
装置は、切換制御信号とパターン指定信号としきい値設
定信号と分周指定信号とを含む複数の制御信号を発生す
るとともに試験結果を判定する中央処理手段と試験対象
ビデオ信号の予め定めた同期信号試験用の第１，ビデオ
レベル試験用の第２および階調特性試験用の第３の試験
パターンの各々の指定値を記憶する第１の記憶手段と前
記試験対象ビデオ信号の水平および垂直同期信号の各々
のパルス幅および周期と前記水平および垂直同期信号に
各々対応するバックポーチおよびフロントポーチとを含
む時間パラメータの規格値を記憶する第２の記憶手段と
前記切換制御信号の供給に応答して前記試験対象ビデオ
信号を切換る切換手段とを備え外部からの試験識別信号
を含む試験命令の供給に応答して試験装置全体を制御す
る試験処理部と、前記第１のパターンの試験対象ビデオ
信号の供給を受け前記水平および垂直同期信号を予め定
めた周波数の第１の周波数のサンプリングクロック信号
でサンプリングし前記時間パラメータの各々をディジタ
ル化した測定値として抽出する第１のサンプリング手段
と前記測定値を記憶する第３の記憶手段とを備える同期
信号試験部と、前記第２のパターンの試験対象ビデオ信
号の供給を受けこの第２のパターンのビデオ信号の画素
毎のレベルを予め定めた最大値および最小値にそれぞれ
対応する第１および第２のしきい値で比較しそれぞれ対
応の最大値信号および最小値信号を出力するアナログコ
ンパレータ手段とこれら最大値信号および最小値信号を
ディジタル化し予め定めた画素数毎に平均し平均値を出
力する平均化回路と前記画素対応のドットクロック信号
を発生するドットクロック発生手段と前記ドットクロッ
ク信号と前記水平同期信号とに同期した書込クロック信
号の供給に応答して前記平均化信号を記憶する第４の記
憶手段とを備えるレベル試験部と、前記第３のパターン
の試験対象ビデオ信号である第３のビデオ信号の供給を
受けこの第３のビデオ信号を第２のサンプリングクロッ
クの供給に応答してこの第３のビデオ信号のレベル分解
能より十分高いレベル分解能のビット数のディジタルビ
デオ信号にＡ／Ｄ変換するＡ／Ｄ変換手段とこのディジ
タルビデオ信号を前記第２のサンプリングクロックの供
給に応答して記憶する第５の記憶手段とを備える階調特
性試験部とを備えて構成されている。
【００２１】本発明のビデオ信号試験方法は、外部から
の試験識別信号を含む試験命令の供給に応答して試験対
象ビデオ信号発回路に対し予め定めた同期信号試験用の
第１のパターンの試験対象ビデオ信号である第１のビデ
オ信号を発生させる第１のパターン指定信号を供給し、
前記第１のビデオ信号の供給を受け水平および垂直同期
信号を予め定めた周波数の第１の周波数の第１のサンプ
リングクロック信号でサンプリングしこの第１のビデオ
信号の水平および垂直同期信号の各々のパルス幅および
周期と前記水平および垂直同期信号に各々対応するバッ
クポーチおよびフロントポーチとを含む時間パラメータ
の各々をディジタル化した測定値として抽出してこの測
定値の各々とこれら時間パラメータの対応する規格値の
各々とを比較して前記測定値が前記規格値を満足してい
るか否かを判定し、判定結果全ての測定値が良ならばレ
ベル信号試験用の第２のパターンの試験対象ビデオ信号
である第２のビデオ信号を発生させる第２のパターン指
定信号を供給し、この第２のビデオ信号の画素毎のレベ
ルを予め定めた最大値および最小値にそれぞれ対応する
第１および第２のしきい値で比較しそれぞれ対応の最大
値信号および最小値信号を出力しこれら最大値信号およ
び最小値信号をディジタル化し予め定めた画素数毎に平
均して平均値を出力しこの平均値と前記第２のパターン
の基準値とを比較し前記平均値が前記基準値を満足して
いるか否かを判定し、判定結果全ての前記平均値が良な
らば階調試験用の第３のパターンの試験対象ビデオ信号
である第３のビデオ信号を発生させる第３のパターン指
定信号を供給し、前記第３のビデオ信号の供給を受けこ
のビデオ信号を第２のサンプリングクロックの供給に応
答してこの第３のビデオ信号のレベル分解能より十分高
いレベル分解能のビット数のディジタルビデオ信号にＡ
／Ｄ変換しこのディジタルビデオ信号を前記第２のサン
プリングクロックの供給に応答して出力し、水平ライン
毎の前記ディジタルビデオ信号のレベル値を予め定めた
階調レベル基準値とを比較し前記レベル値が前記階調レ
ベル基準値を満足しているか否かを判定することを特徴
とするものである。
の試験識別信号を含む試験命令の供給に応答して試験対
象ビデオ信号発回路に対し予め定めた同期信号試験用の
第１のパターンの試験対象ビデオ信号である第１のビデ
オ信号を発生させる第１のパターン指定信号を供給し、
前記第１のビデオ信号の供給を受け水平および垂直同期
信号を予め定めた周波数の第１の周波数の第１のサンプ
リングクロック信号でサンプリングしこの第１のビデオ
信号の水平および垂直同期信号の各々のパルス幅および
周期と前記水平および垂直同期信号に各々対応するバッ
クポーチおよびフロントポーチとを含む時間パラメータ
の各々をディジタル化した測定値として抽出してこの測
定値の各々とこれら時間パラメータの対応する規格値の
各々とを比較して前記測定値が前記規格値を満足してい
るか否かを判定し、判定結果全ての測定値が良ならばレ
ベル信号試験用の第２のパターンの試験対象ビデオ信号
である第２のビデオ信号を発生させる第２のパターン指
定信号を供給し、この第２のビデオ信号の画素毎のレベ
ルを予め定めた最大値および最小値にそれぞれ対応する
第１および第２のしきい値で比較しそれぞれ対応の最大
値信号および最小値信号を出力しこれら最大値信号およ
び最小値信号をディジタル化し予め定めた画素数毎に平
均して平均値を出力しこの平均値と前記第２のパターン
の基準値とを比較し前記平均値が前記基準値を満足して
いるか否かを判定し、判定結果全ての前記平均値が良な
らば階調試験用の第３のパターンの試験対象ビデオ信号
である第３のビデオ信号を発生させる第３のパターン指
定信号を供給し、前記第３のビデオ信号の供給を受けこ
のビデオ信号を第２のサンプリングクロックの供給に応
答してこの第３のビデオ信号のレベル分解能より十分高
いレベル分解能のビット数のディジタルビデオ信号にＡ
／Ｄ変換しこのディジタルビデオ信号を前記第２のサン
プリングクロックの供給に応答して出力し、水平ライン
毎の前記ディジタルビデオ信号のレベル値を予め定めた
階調レベル基準値とを比較し前記レベル値が前記階調レ
ベル基準値を満足しているか否かを判定することを特徴
とするものである。
【００２２】
【実施例】次に、本発明の実施例をブロックで示す図１
を参照すると、この図に示す本実施例のビデオ信号試験
装置は、マイクロコンピュータから成るＣＰＵ１１とビ
デオ信号ＲＧＢを切換る切換器１５とを備え外部からの
試験識別信号を含む試験命令ＩＴの供給に応答して試験
対象のビデオ信号発生回路５に対してその発生するビデ
オ信号ＲＧＢの同期試験，ビデオレベル試験，および階
調試験の各々用の同期，レベル，および階調試験パター
ンを指定するとともにそれぞれの試験結果を判定し試験
装置全体を制御する試験処理部１と、上記同期試験パタ
ーンのビデオ信号ＲＧＢの供給を受け水平および垂直同
期信号ＳＨ，ＳＶを予め定めた周波数のサンプリングク
ロック信号ＣＳ１でサンプリングしこれら水平および垂
直同期信号ＳＨ，ＳＶの各々のパルス幅および周期と水
平および垂直同期信号ＳＨ，ＳＶの各々対応のバックポ
ーチおよびフロントポーチとを含む時間パラメータの各
々をディジタル化した測定値として抽出しこれら測定値
を記憶する同期信号試験部２と、上記レベル試験パター
ンのビデオ信号ＲＧＢの供給を受けこのレベル試験パタ
ーンのビデオ信号の画素毎のレベルを予め定めた最大値
および最小値にそれぞれ対応するしきい値ＴＭ，ＴＮで
比較しそれぞれ対応の最大値信号および最小値信号Ｃ
Ｍ，ＣＮを出力しこれら最大値信号および最小値信号Ｃ
Ｍ，ＣＮをディジタル化し予め定めた画素数毎に平均し
平均値ＡＡを出力し上記画素対応のドットクロック信号
ＣＫＤと水平同期信号ＳＨとに同期した書込クロック信
号ＣＷの供給に応答して平均値ＡＡを記憶するレベル試
験部３と、上記階調試験パターンのビデオ信号ＲＧＢの
供給を受けこのビデオ信号ＲＧＢをサンプリングクロッ
クＣＳ２の供給に応答してこのビデオ信号ＲＧＢのレベ
ル分解能より十分高いレベル分解能のビット数のディジ
タルビデオ信号ＢＤにＡ／Ｄ変換しこのディジタルビデ
オ信号ＢＤをサンプリングクロックＣＳ２の供給に応答
して記憶する階調特性試験部４とを備える。
を参照すると、この図に示す本実施例のビデオ信号試験
装置は、マイクロコンピュータから成るＣＰＵ１１とビ
デオ信号ＲＧＢを切換る切換器１５とを備え外部からの
試験識別信号を含む試験命令ＩＴの供給に応答して試験
対象のビデオ信号発生回路５に対してその発生するビデ
オ信号ＲＧＢの同期試験，ビデオレベル試験，および階
調試験の各々用の同期，レベル，および階調試験パター
ンを指定するとともにそれぞれの試験結果を判定し試験
装置全体を制御する試験処理部１と、上記同期試験パタ
ーンのビデオ信号ＲＧＢの供給を受け水平および垂直同
期信号ＳＨ，ＳＶを予め定めた周波数のサンプリングク
ロック信号ＣＳ１でサンプリングしこれら水平および垂
直同期信号ＳＨ，ＳＶの各々のパルス幅および周期と水
平および垂直同期信号ＳＨ，ＳＶの各々対応のバックポ
ーチおよびフロントポーチとを含む時間パラメータの各
々をディジタル化した測定値として抽出しこれら測定値
を記憶する同期信号試験部２と、上記レベル試験パター
ンのビデオ信号ＲＧＢの供給を受けこのレベル試験パタ
ーンのビデオ信号の画素毎のレベルを予め定めた最大値
および最小値にそれぞれ対応するしきい値ＴＭ，ＴＮで
比較しそれぞれ対応の最大値信号および最小値信号Ｃ
Ｍ，ＣＮを出力しこれら最大値信号および最小値信号Ｃ
Ｍ，ＣＮをディジタル化し予め定めた画素数毎に平均し
平均値ＡＡを出力し上記画素対応のドットクロック信号
ＣＫＤと水平同期信号ＳＨとに同期した書込クロック信
号ＣＷの供給に応答して平均値ＡＡを記憶するレベル試
験部３と、上記階調試験パターンのビデオ信号ＲＧＢの
供給を受けこのビデオ信号ＲＧＢをサンプリングクロッ
クＣＳ２の供給に応答してこのビデオ信号ＲＧＢのレベ
ル分解能より十分高いレベル分解能のビット数のディジ
タルビデオ信号ＢＤにＡ／Ｄ変換しこのディジタルビデ
オ信号ＢＤをサンプリングクロックＣＳ２の供給に応答
して記憶する階調特性試験部４とを備える。
【００２３】試験処理部１は、上述のＣＰＵ１１および
切換制御信号ＣＣの供給に応答してビデオ信号ＲＧＢの
１つを選択し切換ビデオ信号ＡＳとしてコンパレータ３
２とＡ／Ｄ変換器４２のいずれかへ供給する上述の切換
器１５とに加えて、試験用画像のパターン指定値ＤＰを
ビデオ信号発生回路５の識別信号と予め対応ずけて記憶
しているパターンメモリ１２と、水平同期信号ＳＨおよ
び垂直同期信号ＳＶの各々の周期，パルス幅，ビデオ信
号ＲＧＢに対する時間差であるバックポーチ時間および
フロントポーチ時間の規格値ＣＤＳを記憶する規格値メ
モリ１３と、上記パターン指定値を一時記憶するレジス
タ１４とを備える。
切換制御信号ＣＣの供給に応答してビデオ信号ＲＧＢの
１つを選択し切換ビデオ信号ＡＳとしてコンパレータ３
２とＡ／Ｄ変換器４２のいずれかへ供給する上述の切換
器１５とに加えて、試験用画像のパターン指定値ＤＰを
ビデオ信号発生回路５の識別信号と予め対応ずけて記憶
しているパターンメモリ１２と、水平同期信号ＳＨおよ
び垂直同期信号ＳＶの各々の周期，パルス幅，ビデオ信
号ＲＧＢに対する時間差であるバックポーチ時間および
フロントポーチ時間の規格値ＣＤＳを記憶する規格値メ
モリ１３と、上記パターン指定値を一時記憶するレジス
タ１４とを備える。
【００２４】同期信号試験部２は、水平同期信号ＳＨに
対する非同期のサンプリングクロックＣＳ１を発生する
サンプリングクロック発生回路２１と、サンプリングク
ロックＣＳ１で水平同期信号ＳＨおよび垂直同期信号Ｓ
Ｖをサンプリングしてそれぞれデジタル水平，垂直同期
信号ＤＳＨ，ＤＳＶに変換するサンプリング回路２２
と、デジタル水平，垂直同期信号ＤＳＨ，ＤＳＶの供給
を受け垂直同期信号ＳＶおよび水平同期信号ＳＨそれぞ
れの周期およびパルス幅とビデオ信号ＲＧＢとの時間差
であるバックポーチ時間およびフロントポーチ時間を抽
出デジタル化して測定値ＣＤＴを発生する同期信号チェ
ック回路２３と、書込読出制御信号ＷＲにより制御され
測定値ＣＤＴをサンプリングクロックＣＳ１で書込記憶
するメモリ回路２４とを備える。
対する非同期のサンプリングクロックＣＳ１を発生する
サンプリングクロック発生回路２１と、サンプリングク
ロックＣＳ１で水平同期信号ＳＨおよび垂直同期信号Ｓ
Ｖをサンプリングしてそれぞれデジタル水平，垂直同期
信号ＤＳＨ，ＤＳＶに変換するサンプリング回路２２
と、デジタル水平，垂直同期信号ＤＳＨ，ＤＳＶの供給
を受け垂直同期信号ＳＶおよび水平同期信号ＳＨそれぞ
れの周期およびパルス幅とビデオ信号ＲＧＢとの時間差
であるバックポーチ時間およびフロントポーチ時間を抽
出デジタル化して測定値ＣＤＴを発生する同期信号チェ
ック回路２３と、書込読出制御信号ＷＲにより制御され
測定値ＣＤＴをサンプリングクロックＣＳ１で書込記憶
するメモリ回路２４とを備える。
【００２５】レベル試験部３は、ＣＰＵ１１からのしき
い値設定信号ＳＴの供給に応答して最大値用のしきい値
ＴＭと最小値用のしきい値ＴＮとを発生するしきい値電
圧源３１と、切換ビデオ信号ＡＳの供給を受け最大値
用，最小値用のそれぞれのしきい値ＴＭ，ＴＮを設定し
最大値ＣＭと最小値ＣＮから成る２ビット信号を出力す
るコンパレータ３２と、分周指定信号ＳＤの供給に応答
して係数値ａ，Ｎを入力し最大値ＣＭと最小値ＣＮをそ
れぞれａ／Ｎ個ずつ加算しａ／Ｎで平均化し平均値ＡＡ
を出力する平均化回路３３と、書込読出制御信号ＷＲに
より制御されｍ段のシフトレジスタから成る速度変換回
路と書込みクロックＣＷとで供給を受けた平均値ＡＡを
シリアルパラレル変換し書込みクロック周波数の１／ｍ
の書込み速度で書込み記憶を行う２ビット×Ｎ層のメモ
リ回路３４と、ＣＰＵ１１からの分周指定信号ＳＤによ
り制御され水平同期信号ＳＨの供給に応答し水平同期信
号ＳＨの周波数のａ倍の周波数の位相同期したクロック
ＣＫを発生するドットクロック発生回路３５と、クロッ
ク信号ＣＫを遅延させドットクロックＣＫＤを生成する
可変遅延回路３６と、ドットクロックＣＫＤの供給を受
けさらに分周指定信号ＳＤにより係数値ａ、Ｎを入力し
周波数をＮ／ａ倍に分周した書込みクロックＣＷを出力
する分周器３７とを備える。
い値設定信号ＳＴの供給に応答して最大値用のしきい値
ＴＭと最小値用のしきい値ＴＮとを発生するしきい値電
圧源３１と、切換ビデオ信号ＡＳの供給を受け最大値
用，最小値用のそれぞれのしきい値ＴＭ，ＴＮを設定し
最大値ＣＭと最小値ＣＮから成る２ビット信号を出力す
るコンパレータ３２と、分周指定信号ＳＤの供給に応答
して係数値ａ，Ｎを入力し最大値ＣＭと最小値ＣＮをそ
れぞれａ／Ｎ個ずつ加算しａ／Ｎで平均化し平均値ＡＡ
を出力する平均化回路３３と、書込読出制御信号ＷＲに
より制御されｍ段のシフトレジスタから成る速度変換回
路と書込みクロックＣＷとで供給を受けた平均値ＡＡを
シリアルパラレル変換し書込みクロック周波数の１／ｍ
の書込み速度で書込み記憶を行う２ビット×Ｎ層のメモ
リ回路３４と、ＣＰＵ１１からの分周指定信号ＳＤによ
り制御され水平同期信号ＳＨの供給に応答し水平同期信
号ＳＨの周波数のａ倍の周波数の位相同期したクロック
ＣＫを発生するドットクロック発生回路３５と、クロッ
ク信号ＣＫを遅延させドットクロックＣＫＤを生成する
可変遅延回路３６と、ドットクロックＣＫＤの供給を受
けさらに分周指定信号ＳＤにより係数値ａ、Ｎを入力し
周波数をＮ／ａ倍に分周した書込みクロックＣＷを出力
する分周器３７とを備える。
【００２６】階調特性試験部４は、水平１ライン分のパ
ターンデータＤＰ対応のビデオ信号ＲＧＢを非同期でサ
ンプリングしサンプリングクロックＣＳ２を発生するサ
ンプリングクロック発生回路４１と、サンプリングクロ
ックＣＳ２の供給を受けて切換ビデオ信号ＡＳを試験対
象のビデオ信号ＲＧＢのレベル分解能よりも高い分解能
対応の量子化ビット数のデジタルビデオデータＢＤに変
換するＡ／Ｄ変換器４２と、書込読出制御信号ＷＲによ
り制御されデジタル信号ＢＤを取込むメモリ回路４３と
を備える。
ターンデータＤＰ対応のビデオ信号ＲＧＢを非同期でサ
ンプリングしサンプリングクロックＣＳ２を発生するサ
ンプリングクロック発生回路４１と、サンプリングクロ
ックＣＳ２の供給を受けて切換ビデオ信号ＡＳを試験対
象のビデオ信号ＲＧＢのレベル分解能よりも高い分解能
対応の量子化ビット数のデジタルビデオデータＢＤに変
換するＡ／Ｄ変換器４２と、書込読出制御信号ＷＲによ
り制御されデジタル信号ＢＤを取込むメモリ回路４３と
を備える。
【００２７】試験対象のビデオ信号発生回路５は、ＣＰ
Ｕ１１からのパターン指定信号ＳＰの供給に応答して設
定した試験用パターン対応のビデオ信号と水平同期信号
ＳＨおよび垂直同期信号ＳＶとを出力する。本実施例で
は試験用パターンとして、同期信号チェック用のビデオ
信号ＲＧＢの各々の全ドットのレベルが最大値となる同
期試験パターンと、ビデオ信号の有無および白および黒
レベル評価用の隣接するドットのレベルが交互に最大値
と最小値となるレベル試験パターンと、階調特性評価用
の水平１ライン分を同一レベルとし各々の水平ライン毎
にレベルを変えた階調試験パターンとを用いる。
Ｕ１１からのパターン指定信号ＳＰの供給に応答して設
定した試験用パターン対応のビデオ信号と水平同期信号
ＳＨおよび垂直同期信号ＳＶとを出力する。本実施例で
は試験用パターンとして、同期信号チェック用のビデオ
信号ＲＧＢの各々の全ドットのレベルが最大値となる同
期試験パターンと、ビデオ信号の有無および白および黒
レベル評価用の隣接するドットのレベルが交互に最大値
と最小値となるレベル試験パターンと、階調特性評価用
の水平１ライン分を同一レベルとし各々の水平ライン毎
にレベルを変えた階調試験パターンとを用いる。
【００２８】次に、図１および第１の試験工程で時間測
定される試験項目を示すタイムチャートである図２，第
２の試験工程でアナログＲＧＢ信号と実際に書込まれる
データとの関係を示すタイムチャートである図３および
第３の試験工程で階調試験パターンのビデオ信号と第２
のサンプリングクロックとの関係を示す説明図である図
４とを併せて参照して本実施例のビデオ信号試験装置の
動作について説明すると、まず、試験対象であるビデオ
信号発生回路５を指定する識別信号を含む試験命令ＩＴ
が外部から入力されると、ＣＰＵ１１はパターンメモリ
１２から同期信号チエック用の同期試験パターン指定値
を読込みレジスタ１４に格納する。次に、同期試験パタ
ーン指定値に対応したパターン指定信号ＳＰをビデオ信
号発生回路５に供給し、ビデオ信号ＲＧＢの各々に同期
試験パターンのビデオ信号を出力させる。同期信号チェ
ック回路２３にリセット信号Ｒを出力する。サンプリン
グクロック発生回路２１は、水平同期信号ＳＨのパルス
幅ＰW の規格値をＰW ±ＨD ％、測定精度をＴM1％とし
た時、非同期の周波数｛ＰW ×（ＨD ／１００）×（Ｔ
M1／１００）｝-1ＨZ のサンプリングクロックＣＳ１を
発生する。サンプリング回路２２は、サンプリングクロ
ック発生回路２１から供給されるサンプリングクロック
ＣＳ１を用いて水平同期信号ＳＨおよび垂直同期信号Ｓ
Ｖをそれぞれサンプリングしてデジタル化水平，垂直同
期信号値ＤＳＨ，ＤＳＶを生成する。
定される試験項目を示すタイムチャートである図２，第
２の試験工程でアナログＲＧＢ信号と実際に書込まれる
データとの関係を示すタイムチャートである図３および
第３の試験工程で階調試験パターンのビデオ信号と第２
のサンプリングクロックとの関係を示す説明図である図
４とを併せて参照して本実施例のビデオ信号試験装置の
動作について説明すると、まず、試験対象であるビデオ
信号発生回路５を指定する識別信号を含む試験命令ＩＴ
が外部から入力されると、ＣＰＵ１１はパターンメモリ
１２から同期信号チエック用の同期試験パターン指定値
を読込みレジスタ１４に格納する。次に、同期試験パタ
ーン指定値に対応したパターン指定信号ＳＰをビデオ信
号発生回路５に供給し、ビデオ信号ＲＧＢの各々に同期
試験パターンのビデオ信号を出力させる。同期信号チェ
ック回路２３にリセット信号Ｒを出力する。サンプリン
グクロック発生回路２１は、水平同期信号ＳＨのパルス
幅ＰW の規格値をＰW ±ＨD ％、測定精度をＴM1％とし
た時、非同期の周波数｛ＰW ×（ＨD ／１００）×（Ｔ
M1／１００）｝-1ＨZ のサンプリングクロックＣＳ１を
発生する。サンプリング回路２２は、サンプリングクロ
ック発生回路２１から供給されるサンプリングクロック
ＣＳ１を用いて水平同期信号ＳＨおよび垂直同期信号Ｓ
Ｖをそれぞれサンプリングしてデジタル化水平，垂直同
期信号値ＤＳＨ，ＤＳＶを生成する。
【００２９】リセット信号Ｒにより初期化された同期信
号チェック回路２３は、これらデジタル化水平，垂直同
期信号値ＤＳＨ，ＤＳＶの供給を受けてこれら水平同期
信号ＳＨおよび垂直同期信号ＳＶの各々の周期ＴＳＨ，
ＴＳＶ、パルス幅τＨ，τＶ、バックポーチｔＢＰＨ，
ｔＰＶおよびフロントポーチｔＦＰＨ，ｔＦＶを試験対
象特性値として抽出しこれらの試験対象特性値の各々を
パルスカウンタで計数してディジタル化した測定値ＣＤ
Ｔを発生する。これら測定値ＣＤＴはサンプリングクロ
ックＣＳ１の供給に応答して書込読出制御信号ＷＲによ
り制御されるメモリ回路２４に書込み記憶される。
号チェック回路２３は、これらデジタル化水平，垂直同
期信号値ＤＳＨ，ＤＳＶの供給を受けてこれら水平同期
信号ＳＨおよび垂直同期信号ＳＶの各々の周期ＴＳＨ，
ＴＳＶ、パルス幅τＨ，τＶ、バックポーチｔＢＰＨ，
ｔＰＶおよびフロントポーチｔＦＰＨ，ｔＦＶを試験対
象特性値として抽出しこれらの試験対象特性値の各々を
パルスカウンタで計数してディジタル化した測定値ＣＤ
Ｔを発生する。これら測定値ＣＤＴはサンプリングクロ
ックＣＳ１の供給に応答して書込読出制御信号ＷＲによ
り制御されるメモリ回路２４に書込み記憶される。
【００３０】次に、ＣＰＵ１１は、メモリ回路２４から
測定値ＣＤＴを読出し、さらに規格値メモリ１３を参照
して入力された識別信号に対応した規格値ＣＤＳを読出
してこれら測定値ＣＤＴおよび規格値ＣＤＳを比較・判
定する。ＣＰＵ１１は測定値ＣＤＴの全てが「規格内
（良）」の場合のみ上記識別信号に対応した分周指定信
号ＳＤをドットクロック発生回路３５に供給するととも
に、パターンメモリ１２から次の試験項目である白およ
び黒レベルチエック用のレベル試験パターン指定値を読
込みレジスタ１４に格納する。ＣＰＵ１１の上記比較・
判定動作はこの種のマイクロコンピュータでは公知であ
り、詳細を省略する。次に、各ドット毎に交互に最大値
と最小値となるレベル試験パターン指定値に対応したパ
ターン指定信号ＳＰをビデオ信号発生回路５に供給し、
ビデオ信号ＲＧＢの各々にレベル試験パターンのビデオ
信号を出力させる。ＣＰＵ１１はさらに切換器１５に切
換制御信号ＣＳを供給し、ビデオ信号ＲＧＢの１つを選
択しコンパレータ３２にビデオ信号ＲＧＢを入力させる
とともに、しきい値電圧源３１にしきい値電圧設定信号
ＳＴを供給し、コンパレータ３２への供給用の最大値お
よび最小値の各々に対応するしきい値ＴＭ，ＴＮを発生
させる。
測定値ＣＤＴを読出し、さらに規格値メモリ１３を参照
して入力された識別信号に対応した規格値ＣＤＳを読出
してこれら測定値ＣＤＴおよび規格値ＣＤＳを比較・判
定する。ＣＰＵ１１は測定値ＣＤＴの全てが「規格内
（良）」の場合のみ上記識別信号に対応した分周指定信
号ＳＤをドットクロック発生回路３５に供給するととも
に、パターンメモリ１２から次の試験項目である白およ
び黒レベルチエック用のレベル試験パターン指定値を読
込みレジスタ１４に格納する。ＣＰＵ１１の上記比較・
判定動作はこの種のマイクロコンピュータでは公知であ
り、詳細を省略する。次に、各ドット毎に交互に最大値
と最小値となるレベル試験パターン指定値に対応したパ
ターン指定信号ＳＰをビデオ信号発生回路５に供給し、
ビデオ信号ＲＧＢの各々にレベル試験パターンのビデオ
信号を出力させる。ＣＰＵ１１はさらに切換器１５に切
換制御信号ＣＳを供給し、ビデオ信号ＲＧＢの１つを選
択しコンパレータ３２にビデオ信号ＲＧＢを入力させる
とともに、しきい値電圧源３１にしきい値電圧設定信号
ＳＴを供給し、コンパレータ３２への供給用の最大値お
よび最小値の各々に対応するしきい値ＴＭ，ＴＮを発生
させる。
【００３１】コンパレータ３２は、供給を受けたしきい
値ＴＭ，ＴＮを基準として切換器１５から供給されるビ
デオ信号ＲＧＢを最大値ＣＭ，最小値ＣＮから成る２ビ
ットのデジタル値に変換する。
値ＴＭ，ＴＮを基準として切換器１５から供給されるビ
デオ信号ＲＧＢを最大値ＣＭ，最小値ＣＮから成る２ビ
ットのデジタル値に変換する。
【００３２】ドットクロック発生回路３５は分周指定信
号ＳＤに制御され、ビデオ信号発生回路５からの水平同
器信号ＳＨの供給に応答して、水平同器信号ＳＨの周波
数のａ倍の周波数の位相同期したクロック信号ＣＤを発
生し、可変遅延回路３６を経由してレベル試験パターン
のビデオ信号と位相が同期したドットクロックＣＫＤを
発生する。
号ＳＤに制御され、ビデオ信号発生回路５からの水平同
器信号ＳＨの供給に応答して、水平同器信号ＳＨの周波
数のａ倍の周波数の位相同期したクロック信号ＣＤを発
生し、可変遅延回路３６を経由してレベル試験パターン
のビデオ信号と位相が同期したドットクロックＣＫＤを
発生する。
【００３３】分周器３７はドットクロックＣＫＤの供給
を受け、さらに分周指定信号ＳＤにより係数ａ，Ｎの値
を入力し、周波数をＮ／ａ倍に分周した書込クロックＣ
Ｗを発生する。
を受け、さらに分周指定信号ＳＤにより係数ａ，Ｎの値
を入力し、周波数をＮ／ａ倍に分周した書込クロックＣ
Ｗを発生する。
【００３４】メモリ回路３４は書込読出制御信号ＷＲに
より制御され２ビット×Ｎ層の記憶容量を持ち、平均化
回路３３からの２ビットのデジタルデータである平均値
ＡＡをｍ段のシフトレジスタで構成された速度変換回路
と書込クロックＣＷでシリアルパラレル変換し、書込ク
ロックＣＷの周波数の１／ｍの書込み速度で書込み記憶
する。
より制御され２ビット×Ｎ層の記憶容量を持ち、平均化
回路３３からの２ビットのデジタルデータである平均値
ＡＡをｍ段のシフトレジスタで構成された速度変換回路
と書込クロックＣＷでシリアルパラレル変換し、書込ク
ロックＣＷの周波数の１／ｍの書込み速度で書込み記憶
する。
【００３５】ここで係数ａは１，２，３，４，…の自然
数であり、また、係数Ｎも同様に１，２，３，４，…の
自然数であるが、Ｎはａに等しいかあるいはａより小さ
い数とする。さらにＮは、水平同期信号ＳＨの周波数の
ａ倍の周波数のドットクロックＣＫＤが各ドット毎に１
回ずつサンプリングを行える数とする。したがって、例
えばａ＝１０００，Ｎ＝１０００のときは、レベル試験
パターンのビデオ信号の最大値、最小値それぞれに対し
て１回ずつサンプリングを行い、平均化回路３３では平
均化を行わずにそのままの値を平均値ＡＡとしてメモリ
回路３４に書込む。ａ＝２０００、Ｎ＝１０００のとき
は、レベル試験パターンのビデオ信号の最大値，最小値
のそれぞれに対して２回ずつサンプリングを行い、平均
化回路３３でレベル試験パターンのビデオ信号の最大
値、最小値それぞれに対してデータが１つずつになるよ
うに平均化を行って平均値ＡＡを発生し、この平均値Ａ
Ａをメモリ回路３４に書込む。
数であり、また、係数Ｎも同様に１，２，３，４，…の
自然数であるが、Ｎはａに等しいかあるいはａより小さ
い数とする。さらにＮは、水平同期信号ＳＨの周波数の
ａ倍の周波数のドットクロックＣＫＤが各ドット毎に１
回ずつサンプリングを行える数とする。したがって、例
えばａ＝１０００，Ｎ＝１０００のときは、レベル試験
パターンのビデオ信号の最大値、最小値それぞれに対し
て１回ずつサンプリングを行い、平均化回路３３では平
均化を行わずにそのままの値を平均値ＡＡとしてメモリ
回路３４に書込む。ａ＝２０００、Ｎ＝１０００のとき
は、レベル試験パターンのビデオ信号の最大値，最小値
のそれぞれに対して２回ずつサンプリングを行い、平均
化回路３３でレベル試験パターンのビデオ信号の最大
値、最小値それぞれに対してデータが１つずつになるよ
うに平均化を行って平均値ＡＡを発生し、この平均値Ａ
Ａをメモリ回路３４に書込む。
【００３６】画像の１画面分の平均値ＡＡをメモリ回路
３４に記憶した後、ＣＰＵ１１はこの内容を読出し、レ
ベル試験パターンの基準値ＤＰと比較し、一致した場合
「良」と判定する。ビデオ信号ＲＧＢ各色の全てに対し
て「良」と判定された場合のみ、ＣＰＵ１１はＡ／Ｄ変
換器４２の選択用の切換制御信号ＣＣを切換器１５に供
給する。同時に、パターンメモリ１２から階調特性チエ
ック用の階調試験パターン指定値ＤＰを読出しレジスタ
１４に記憶させるとともに、ビデオ信号発生回路５に階
調試験パターン指定値対応のパターン指定信号ＳＰを供
給し、階調試験パターンのビデオ信号を出力させる。Ｃ
ＰＵ１１の上記比較・判定動作はこの種のマイクロコン
ピュータでは公知であるので、詳細は省略する。
３４に記憶した後、ＣＰＵ１１はこの内容を読出し、レ
ベル試験パターンの基準値ＤＰと比較し、一致した場合
「良」と判定する。ビデオ信号ＲＧＢ各色の全てに対し
て「良」と判定された場合のみ、ＣＰＵ１１はＡ／Ｄ変
換器４２の選択用の切換制御信号ＣＣを切換器１５に供
給する。同時に、パターンメモリ１２から階調特性チエ
ック用の階調試験パターン指定値ＤＰを読出しレジスタ
１４に記憶させるとともに、ビデオ信号発生回路５に階
調試験パターン指定値対応のパターン指定信号ＳＰを供
給し、階調試験パターンのビデオ信号を出力させる。Ｃ
ＰＵ１１の上記比較・判定動作はこの種のマイクロコン
ピュータでは公知であるので、詳細は省略する。
【００３７】サンプリングクロック発生回路４１は下記
の周波数の非同期のサンプリングクロックＣＳ２を発生
する。すなわち、階調試験パターンデータＤＰ対応のビ
デオ信号ＲＧＢを１水平ライン内で同一階調として各水
平ライン毎に階調を変えこの水平１ライン走査中のビデ
オ信号ＲＧＢ対応の切換ビデオ信号ＡＳのデータ表示時
間をＴD ，測定精度をＴM2％とすると、上記周波数は、
｛ＴD ×（ＴM2／１００）-1｝Ｈz である。
の周波数の非同期のサンプリングクロックＣＳ２を発生
する。すなわち、階調試験パターンデータＤＰ対応のビ
デオ信号ＲＧＢを１水平ライン内で同一階調として各水
平ライン毎に階調を変えこの水平１ライン走査中のビデ
オ信号ＲＧＢ対応の切換ビデオ信号ＡＳのデータ表示時
間をＴD ，測定精度をＴM2％とすると、上記周波数は、
｛ＴD ×（ＴM2／１００）-1｝Ｈz である。
【００３８】Ａ／Ｄ変換器４２は階調特性の試験のた
め、性能として高レベル分解能、例えば試験対象のビデ
オ信号発生回路５が発生可能なビデオ信号ＲＧＢのレベ
ル分解能対応の量子化ビット数より２ビット以上多い量
子化ビット数を有し、サンプリングクロックＣＳ２によ
り切換ビデオ信号ＡＳをＡ／Ｄ変換し、ビデオデータＢ
Ｄを発生する。
め、性能として高レベル分解能、例えば試験対象のビデ
オ信号発生回路５が発生可能なビデオ信号ＲＧＢのレベ
ル分解能対応の量子化ビット数より２ビット以上多い量
子化ビット数を有し、サンプリングクロックＣＳ２によ
り切換ビデオ信号ＡＳをＡ／Ｄ変換し、ビデオデータＢ
Ｄを発生する。
【００３９】メモリ回路４３は書込読出制御信号ＷＲに
より制御され供給を受けたビデオデータＢＤをサンプリ
ングクロックＣＳ２の供給に応答して書込み記憶する。
画像１画面分のデータＲＤをメモリ回路４３に記憶後、
ＣＰＵ１１は水平ライン毎の階調値を読み出し、所定の
値内に入っているときは「良」と判定する。ＣＰＵ１１
の上記比較・判定動作はこの種のマイクロコンピュータ
では公知であるので、詳細は省略する。
より制御され供給を受けたビデオデータＢＤをサンプリ
ングクロックＣＳ２の供給に応答して書込み記憶する。
画像１画面分のデータＲＤをメモリ回路４３に記憶後、
ＣＰＵ１１は水平ライン毎の階調値を読み出し、所定の
値内に入っているときは「良」と判定する。ＣＰＵ１１
の上記比較・判定動作はこの種のマイクロコンピュータ
では公知であるので、詳細は省略する。
【００４０】ＣＰＵ１１で行う上述の良否判定におい
て、試験途中で「不良」が発生した場合はその時点で試
験を停止する。
て、試験途中で「不良」が発生した場合はその時点で試
験を停止する。
【００４１】
【発明の効果】以上説明したように、本発明のビデオ信
号試験方法およびビデオ信号試験装置は、試験対象であ
るビデオ信号発生回路の水平同期信号、垂直同期信号お
よびビデオ信号の出力タイミング測定、各ドット毎のビ
デオ信号の発生の有無、ビデオ信号の階調試験とを切分
けた一連の手順で行うことによって、従来の試験装置に
較べより安価で精度の高い試験が行えるという効果があ
る。
号試験方法およびビデオ信号試験装置は、試験対象であ
るビデオ信号発生回路の水平同期信号、垂直同期信号お
よびビデオ信号の出力タイミング測定、各ドット毎のビ
デオ信号の発生の有無、ビデオ信号の階調試験とを切分
けた一連の手順で行うことによって、従来の試験装置に
較べより安価で精度の高い試験が行えるという効果があ
る。
【００４２】また、水平同期信号の整数倍の周波数で位
相同期したドットクロック発生用のドットクロック発生
回路を備えることにより、ＣＲＴディスプレイを介さず
に各ドット毎のビデオ信号試験の定量的な実行が可能と
なるので、試験品質を一定に保持できるという効果があ
る。
相同期したドットクロック発生用のドットクロック発生
回路を備えることにより、ＣＲＴディスプレイを介さず
に各ドット毎のビデオ信号試験の定量的な実行が可能と
なるので、試験品質を一定に保持できるという効果があ
る。
【００４３】また、上記ビデオ信号発生回路のタイプ別
に異なる分周指定信号の設定により、それぞれに適合す
る周波数のドットクロックを発生させることによって各
種ビデオ信号発生回路の各ドット毎のビデオ信号試験を
１台で全て行えるという効果がある。
に異なる分周指定信号の設定により、それぞれに適合す
る周波数のドットクロックを発生させることによって各
種ビデオ信号発生回路の各ドット毎のビデオ信号試験を
１台で全て行えるという効果がある。
【００４４】さらに、レベル試験においては高速動作が
可能で低価格なコンパレータを用いて試験対象のビデオ
信号を２ビットデジタル信号に変換し、また所要の記憶
容量は２ビット×１画面の画素数分と従来より大幅に低
減できるので試験装置が低価格で実現できるという効果
がある。
可能で低価格なコンパレータを用いて試験対象のビデオ
信号を２ビットデジタル信号に変換し、また所要の記憶
容量は２ビット×１画面の画素数分と従来より大幅に低
減できるので試験装置が低価格で実現できるという効果
がある。
【図１】本発明のビデオ信号試験装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】同期試験工程の同期信号の試験項目を示すタイ
ムチャートである。
ムチャートである。
【図３】レベル試験工程の試験方法を示すタイムチャー
トである。
トである。
【図４】階調試験工程の試験方法を示した説明図であ
る。
る。
【図５】従来の第２のビデオ信号試験装置を示すブロッ
ク図である。
ク図である。
【図６】従来の第３のビデオ信号試験装置を示すブロッ
ク図である。
ク図である。
１ 試験処理部 ２ 同期信号試験部 ３ レベル試験部 ４ 階調特性試験部 ５，９００ ビデオ信号発生回路 １１ ＣＰＵ １２ パターンメモリ １３ 規格値メモリ １４ レジスタ １５ 切換器 ２１，４１ サンプリングクロック発生回路 ２２ サンプリング回路 ２３ 同期信号チェック回路 ２４，３４，４３ メモリ回路 ３１ しきい値電圧源 ３２ コンパレータ ３３ 平均化回路 ３５ ドットクロック発生回路 ３６ 可変遅延回路 ３７ 分周器 ４２ Ａ／Ｄ変換器 １００ Ａ／Ｄ変換回路 １０１ タイミング回路 １０２ リファレンスフレームメモリ回路 １０３ フレームメモリ回路 １０４ コンペア回路 ９５０ 試験部
Claims (7)
- 【請求項１】 切換制御信号とパターン指定信号としき
い値設定信号と分周指定信号とを含む複数の制御信号を
発生するとともに試験結果を判定する中央処理手段と試
験対象ビデオ信号の予め定めた同期信号試験用の第１，
ビデオレベル試験用の第２および階調特性試験用の第３
の試験パターンの各々の指定値を記憶する第１の記憶手
段と前記試験対象ビデオ信号の水平および垂直同期信号
の各々のパルス幅および周期と前記水平および垂直同期
信号に各々対応するバックポーチおよびフロントポーチ
とを含む時間パラメータの規格値を記憶する第２の記憶
手段と前記切換制御信号の供給に応答して前記試験対象
ビデオ信号を切換る切換手段とを備え外部からの試験識
別信号を含む試験命令の供給に応答して試験装置全体を
制御する試験処理部と、 前記第１のパターンの試験対象ビデオ信号の供給を受け
前記水平および垂直同期信号を予め定めた周波数の第１
の周波数のサンプリングクロック信号でサンプリングし
前記時間パラメータの各々をディジタル化した測定値と
して抽出する第１のサンプリング手段と前記測定値を記
憶する第３の記憶手段とを備える同期信号試験部と、 前記第２のパターンの試験対象ビデオ信号の供給を受け
この第２のパターンのビデオ信号の画素毎のレベルを予
め定めた最大値および最小値にそれぞれ対応する第１お
よび第２のしきい値で比較しそれぞれ対応の最大値信号
および最小値信号を出力するアナログコンパレータ手段
とこれら最大値信号および最小値信号をディジタル化し
予め定めた画素数毎に平均し平均値を出力する平均化回
路と前記画素対応のドットクロック信号を発生するドッ
トクロック発生手段と前記ドットクロック信号と前記水
平同期信号とに同期した書込クロック信号の供給に応答
して前記平均化信号を記憶する第４の記憶手段とを備え
るレベル試験部と、 前記第３のパターンの試験対象ビデオ信号である第３の
ビデオ信号の供給を受けこの第３のビデオ信号を第２の
サンプリングクロックの供給に応答してこの第３のビデ
オ信号のレベル分解能より十分高いレベル分解能のビッ
ト数のディジタルビデオ信号にＡ／Ｄ変換するＡ／Ｄ変
換手段とこのディジタルビデオ信号を前記第２のサンプ
リングクロックの供給に応答して記憶する第５の記憶手
段とを備える階調特性試験部とを備えることを特徴とす
るビデオ信号試験装置。 - 【請求項２】 前記中央処理手段が前記第３の記憶手段
から読出した前記測定値と前記規格値とを比較し前記測
定値が前記規格値を満足しているか否かを判定する第１
の判定手段と、 前記第４の記憶手段から読出した前記平均値と前記第２
のパターンの指定値とを比較し前記平均値が前記規格値
を満足しているか否かを判定する第２の判定手段と、 前記第５の記憶手段から読出した前記ディジタルビデオ
信号の水平ライン毎のレベル値と前記第３のパターンの
対応する水平ライン毎のレベル指定値とを比較し前記レ
ベル値が前記レベル指定値の予め定めた規格範囲を満足
しているか否かを判定する第３の判定手段と、 前記同期信号試験，ビデオレベル試験および階調試験の
順序でビデオ信号試験を実行する試験順序制御手段とを
備えることを特徴とする請求項１記載のビデオ信号試験
装置。 - 【請求項３】 前記同期信号試験部が前記ビデオ信号の
水平同期信号に対する非同期の第１のサンプリングクロ
ックを発生する第１のサンプリングクロック発生回路
と、 前記第１のサンプリングクロックの供給に応答して前記
水平同期信号および垂直同期信号をサンプリングしてそ
れぞれデジタル水平および垂直同期信号に変換するサン
プリング回路と、 前記デジタル水平および垂直同期信号の供給を受け前記
垂直同期信号および水平同期信号それぞれの周期および
パルス幅と前記ビデオ信号との時間差であるバックポー
チ時間およびフロントポーチ時間を抽出しデジタル化し
て前記測定値を発生する同期信号チェック回路とを備え
ることを特徴とする請求項１記載のビデオ信号試験装
置。 - 【請求項４】 前記レベル試験部が前記しきい値設定信
号の供給に応答して最大値および最小値の各々対応の第
１および第２のしきい値を発生するしきい値電圧源と、 前記第２のパターンの試験対象ビデオ信号の供給を受け
前記第１および第２のしきい値を設定し前記最大値およ
び最小値から成る２ビット信号を出力するコンパレータ
と、 前記分周指定信号の供給に応答して第１および第２の係
数値を入力し前記最大値および最小値をそれぞれ予め定
めた計算方法で平均化し前記平均値を出力する平均化回
路と、 前記分周指定信号により制御され前記水平同期信号の供
給に応答し前記水平同期信号の周波数の前記第１の係数
倍の周波数の位相同期したクロック信号を発生するドッ
トクロック発生回路と、 前記クロック信号を遅延させドットクロックを生成する
可変遅延回路と、 前記分周指定信号の供給に応答して前記ドットクロック
を予め定めた分周比で分周し書込みクロックを出力する
分周器と、 予め定めた段数のシフトレジスタを含む速度変換回路を
備え前記書込みクロックの供給に応答して前記平均値を
シリアルパラレル変換し前記書込みクロック周波数の前
記段数分の１の書込み速度で書込み記憶を行う前記第４
の記憶手段とを備えることを特徴とする請求項１記載の
ビデオ信号試験装置。 - 【請求項５】 前記階調特性試験部が前記第３のビデオ
信号の供給を受け水平１ライン分のパターンデータ対応
の前記第３のビデオ信号を非同期でサンプリングし第２
のサンプリングクロックを発生する第２のサンプリング
クロック発生回路と、 前記第２のサンプリングクロックの供給に応答して前記
第３のビデオ信号を前記デジタルビデオ信号に変換する
Ａ／Ｄ変換器とを備えることを特徴とする請求項１記載
のビデオ信号試験装置。 - 【請求項６】 外部からの試験識別信号を含む試験命令
の供給に応答して試験対象ビデオ信号発回路に対し予め
定めた同期信号試験用の第１のパターンの試験対象ビデ
オ信号である第１のビデオ信号を発生させる第１のパタ
ーン指定信号を供給し、 前記第１のビデオ信号の供給を受け水平および垂直同期
信号を予め定めた周波数の第１の周波数の第１のサンプ
リングクロック信号でサンプリングしこの第１のビデオ
信号の水平および垂直同期信号の各々のパルス幅および
周期と前記水平および垂直同期信号に各々対応するバッ
クポーチおよびフロントポーチとを含む時間パラメータ
の各々をディジタル化した測定値として抽出してこの測
定値の各々とこれら時間パラメータの対応する規格値の
各々とを比較して前記測定値が前記規格値を満足してい
るか否かを判定し、 判定結果全ての測定値が良ならばレベル信号試験用の第
２のパターンの試験対象ビデオ信号である第２のビデオ
信号を発生させる第２のパターン指定信号を供給し、 この第２のビデオ信号の画素毎のレベルを予め定めた最
大値および最小値にそれぞれ対応する第１および第２の
しきい値で比較しそれぞれ対応の最大値信号および最小
値信号を出力しこれら最大値信号および最小値信号をデ
ィジタル化し予め定めた画素数毎に平均して平均値を出
力しこの平均値と前記第２のパターンの基準値とを比較
し前記平均値が前記基準値を満足しているか否かを判定
し、 判定結果全ての前記平均値が良ならば階調試験用の第３
のパターンの試験対象ビデオ信号である第３のビデオ信
号を発生させる第３のパターン指定信号を供給し、 前記第３のビデオ信号の供給を受けこのビデオ信号を第
２のサンプリングクロックの供給に応答してこの第３の
ビデオ信号のレベル分解能より十分高いレベル分解能の
ビット数のディジタルビデオ信号にＡ／Ｄ変換しこのデ
ィジタルビデオ信号を前記第２のサンプリングクロック
の供給に応答して出力し、 水平ライン毎の前記ディジタルビデオ信号のレベル値を
予め定めた階調レベル基準値とを比較し前記レベル値が
前記階調レベル基準値を満足しているか否かを判定する
ことを特徴とするビデオ信号試験方法。 - 【請求項７】 前記第１のパターンが前記第１のビデオ
信号の全ドットのレベルを最大値とするよう指定し、 前記第２のパターンが前記第２のビデオ信号の相互に隣
接するドットのレベルを交互に最大値と最小値となるよ
うに配列するよう指定し、 前記第３のパターンが前記第３のビデオ信号の水平１ラ
イン分を同一レベルとし各々の水平ライン毎にレベルを
変化させるよう指定することを特徴とする請求項６記載
のビデオ信号試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144290A JP2687880B2 (ja) | 1994-06-27 | 1994-06-27 | ビデオ信号試験装置およびビデオ信号試験方法 |
| US08/413,903 US5614944A (en) | 1994-03-30 | 1995-03-30 | Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6144290A JP2687880B2 (ja) | 1994-06-27 | 1994-06-27 | ビデオ信号試験装置およびビデオ信号試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0819006A JPH0819006A (ja) | 1996-01-19 |
| JP2687880B2 true JP2687880B2 (ja) | 1997-12-08 |
Family
ID=15358636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144290A Expired - Fee Related JP2687880B2 (ja) | 1994-03-30 | 1994-06-27 | ビデオ信号試験装置およびビデオ信号試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687880B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006110857A1 (en) * | 2005-04-12 | 2006-10-19 | Analog Devices, Inc. | Self-test circuit for high-definition multimedia interface integrated circuits |
| CN114325356B (zh) * | 2021-12-31 | 2024-05-10 | 龙迅半导体（合肥）股份有限公司 | 一种芯片测试方法及系统 |
-
1994
- 1994-06-27 JP JP6144290A patent/JP2687880B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0819006A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3798842B2 (ja) | ビデオ・データにシグニチャ解析を実施する装置および方法 | |
| KR970073058A (ko) | 비디오신호 변환장치 및 그 장치를 구비한 표시장치(a video signal conversion device and a display device having the same) | |
| JPH0373017A (ja) | 標準プリンタでプリント可能にビデオ情報を変換する方法及び装置 | |
| JPS5934164A (ja) | 波形取込装置 | |
| JP2687880B2 (ja) | ビデオ信号試験装置およびビデオ信号試験方法 | |
| JP3309158B2 (ja) | ディジタル信号の品質評価装置 | |
| US6009360A (en) | Engine analyzer with real-time digital display | |
| FR2521754A1 (fr) | Procede d'affichage de signaux logiques | |
| US5614944A (en) | Test method and apparatus of sequentially executing synchronous signal test, dot level test, and gradation test of a video signal generator | |
| KR20020028867A (ko) | 평면 스크린용 위상을 보상하기 위한 방법 및 장치 | |
| US5608466A (en) | Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal | |
| US7219025B2 (en) | Waveform measuring instrument using interpolated data | |
| JPH07274217A (ja) | ビデオ信号検査方法および装置 | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
| JPH06213970A (ja) | Ｉｃテスト装置 | |
| JPH0566752A (ja) | ドツトクロツク再生回路 | |
| JP2001215937A (ja) | 映像信号処理装置 | |
| JPH1023359A (ja) | 表示装置 | |
| JP3578747B2 (ja) | 画像出力装置 | |
| JP2992007B2 (ja) | ビデオボード検査方法及び検査装置 | |
| JPH07128372A (ja) | 信号測定方法 | |
| JPH0760162B2 (ja) | 波形表示装置 | |
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| JP3023116B2 (ja) | 映像信号処理装置 | |
| KR100222836B1 (ko) | 1 수평주사선 겸출기능을 구비한 회로기능 검사기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970722 |
|
| LAPS | Cancellation because of no payment of annual fees |