JP3798842B2 - ビデオ・データにシグニチャ解析を実施する装置および方法 - Google Patents
ビデオ・データにシグニチャ解析を実施する装置および方法 Download PDFInfo
- Publication number
- JP3798842B2 JP3798842B2 JP08992196A JP8992196A JP3798842B2 JP 3798842 B2 JP3798842 B2 JP 3798842B2 JP 08992196 A JP08992196 A JP 08992196A JP 8992196 A JP8992196 A JP 8992196A JP 3798842 B2 JP3798842 B2 JP 3798842B2
- Authority
- JP
- Japan
- Prior art keywords
- signature
- signature address
- address register
- register
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Collating Specific Patterns (AREA)
- Image Input (AREA)
Description
【発明の属する技術分野】
本発明は、コンピュータ・システムに関し、詳細には、データをフレーム・バッファから出力表示装置へ送り処理するために使用されるRAMDAC(ランダム・アクセス・メモリ・ディジタル−アナログ変換器)に関する。
【0002】
【従来の技術】
デスクトップ・コンピュータの動作速度の増加に伴う1つの重要な問題は、情報を出力表示装置へ送る速度を増加させる方法を見つけることであった。現在利用できる多数の様々な形のデータ表示では、大量のデータを送る必要がある。たとえば、コンピュータ出力表示モニタが、画面上に一度に1280×1024画素が表示され、各画素を決めるために32ビットが使用されるカラー・モードで動作している場合、表示される個別の各画像(「フレーム」と呼ばれる)と共に、合計で4000万ビットを超える情報を画面へ送らなければならない。通常、毎秒60フレームが表示され、したがって、そのようなシステムでは毎秒5億ビットを送らなければならない。これには非常に大量の処理能力が必要である。
【0003】
そのような大量の情報を出力表示装置に提供するために、コンピュータ・システムは通常、出力ディスプレイ上に表示すべき画素データを保持するフレーム・バッファを使用する。
【0004】
通常、フレーム・バッファは、表示すべき1データ・フレームを記憶するためにかなりの量のランダム・アクセス・メモリからなる。フレーム・バッファ中の情報は、フレーム・バッファからディスプレイへ毎秒60回以上送られる。各転送後(または転送中)、フレーム・バッファ中の画素データは、次のフレームに表示すべき新しい情報で更新される。
【0005】
DRAMフレーム・バッファでは、画素データは、それが書き込まれたときと同じポートから読み取ることができる。VRAMフレーム・バッファでは、主画素ポートがレンダリング用に解放されたままになるように別のビデオ・データ・ポートが追加される。情報をフレーム・バッファからディスプレイへ送り、同時に、他の情報をフレーム・バッファにロードすることができるように、2ポート付きビデオ・ランダム・アクセス・メモリ(VRAM)またはフレーム・バッファ・ランダム・アクセス・メモリ(FBRAM)で動的ランダム・アクセス・メモリを代替させている。
【0006】
フレーム・バッファから得たデータは、それを出力表示装置が使用できる形に変換する回路に入力される。図1は、本発明を使用できるコンピュータ・システムを示す。この場合、ホストCPU12から得たメモリ11中のデータがホスト・バス13上に置かれ、レンダリング制御装置14によってフレーム・バッファ・メモリ(VRAM15aないし15dとして示されている。FBRAMでもよい)に渡される。RAMDAC21は、レンダリング制御装置を介してホスト・バスに結合され、かつフレーム・バッファ・メモリに結合され、フレーム・バッファ・メモリから得た16ビット・データを、モニタ25中の画素位置で組み合わされたときにその画素で所望の色を形成する赤色、青色、緑色用の電圧レベルを表す3つのアナログ信号としてディジタル−アナログ変換器(DAC)によって変換される64ビットまたは128ビットのディジタルRGB信号に変換するためのルックアップ・テーブル(またはLUT、すなわちRAMDACのRAM部分)およびその他の要素を含む。フレーム・バッファ・メモリ、レンダリング制御装置、モニタの構成要素の詳細は、当業者には周知であり、本発明を適切に理解するために必要なものを除いて本明細書では説明しない。なお、本発明は主として、本発明の改良された機能を提供するRAMDAC21のある種の改良に関するものである。
【0007】
【発明が解決しようとする課題】
シグニチャ解析は、ハードウェア試験の周知の方法である。シグニチャ解析では、通常、1組のデータが試験中の何らかのハードウェアを通過した後に、そのデータのシグニチャが算出される。実際のシグニチャを既知のゴールデン・シグニチャと比較することによって、試験中のハードウェアの合格/不合格判定を行うことができる。
【0008】
本発明の前に、画素データ・ストリーム上にシグニチャ解析を組み込む少なくとも1つの部分、すなわちBrooktree Bt 467が存在する。
【0009】
シグニチャ解析によって解決すべき主要な問題は、サンプリングされるデータが既知の集合になるようにデータのサンプリングを開始し停止することである。当業者には、有用な1組のデータはビデオ・フレーム、あるいは単にフレームとして知られている。
【0010】
過去にはBt 467上で、ソフトウェアを使用してデータのサンプリングを開始し停止しようとする試みがなされた。このソフトウェア技法は、開始時および停止時のタイミングが不正確であるために、同じハードウェア上で一貫した結果を得ることに関する問題を有していた。
【0011】
【課題を解決するための手段】
本発明は、RAMDACと一体化されたタイミング・ジェネレータおよびシグニチャ解析ハードウェアを使用して、ビデオ・データのサンプリングおよびシグニチャ計算をフレーム境界上で開始し停止する。本発明は、非ブランク・ビデオ時間間隔中にのみビデオ・データをサンプリングする従来技術の技法と、チェックサムに類似しているシグニチャを算出する従来技術の技法を使用する。
【0012】
シグニチャ捕捉要求ビットを使用して、次のフレームをサンプリングし、シグニチャを算出することが要求される。ハードウェアは、次のフレームの始めが開始するまで待ち、次いで、そのフレームが終了するまでデータをサンプリングする。算出されたシグニチャは、シグニチャ解析結果レジスタで読取りのために使用することができる。この結果得られるシグニチャは、クリアされ、あるいは他のシグニチャ捕捉要求がなされるまで、シグニチャ解析結果レジスタに保持される。
【0013】
本発明は、非インターレース・フレームとインターレース・フレームの両方を処理する。非インターレース・フレームは、ビデオ・データの単一の順次走査線フィールドからなる。非インターレース・フレームは、非インターレース・フィールドと同じである。インターレース・フレームは、ビデオ・データの2つのフィールド、すなわち偶数フィールドと奇数フィールドとからなる。各フィールドは、フレームを備えるビデオ・データの他のあらゆる線を含む。インターレース動作と非インターレース動作は共に良く知られており、かつ実施されている。
【0014】
非インターレース・フレームおよびインターレース・フレームを処理する2つの技法を提供する。第1の技法は、ビデオ・モードにかかわらずにビデオ・データの2つのフィールドを捕捉することである。この技法では次いで、非インターレースモードで2つのフレームが捕捉され、インターレースモードで1つのフレームが捕捉される。本発明は、ビデオ・モードにはかかわらずにフィールドを奇数または偶数として指定し、偶数フィールド上で捕捉を開始することができるようにする。このことは、インターレースモードで繰り返し可能な結果を得るために必要である。ただし、開始フィールドとして偶数フィールドを選択するか、それとも奇数フィールドを選択するかは任意である。
【0015】
他の技法は、非インターレースモードの場合は単一のフィールドを捕捉し、インターレースモードの場合は2つのフィールドを捕捉することである。ビデオ・フォーマットがインターレースモードであり、シグニチャ捕捉要求ビットがセットされたとき、本発明は次のフィールドまで待ってサンプリングを開始する。サンプリングはそのフィールドの終わりで終了する。このフィールド内では、サンプリングおよびシグニチャの生成が行われるのは、各走査線の非ブランク(可視)時間間隔中だけである。
【0016】
インターレースモードでは、フィールドは偶数または奇数として指定される。ビデオ・フォーマットがインターレースモードであり、シグニチャ捕捉要求ビットがセットされると、ハードウェアは次の偶数フィールドまで待ってサンプリングを開始する。サンプリングは奇数フィールドの終わりで終了する。このフィールド内では、サンプリングおよびシグニチャの生成が行われるのは、各走査線の非ブランク(可視)時間間隔中だけである。
【0017】
【発明の実施の形態】
図2は、本発明を実施するために使用できるRAMDAC21の構成要素を示す。RAMDACは、CPUポート、インタフェース論理機構、アドレス・ポインタ、データ・レジスタ31、画素ポート、画素入力レジスタ、直列化機構33、陰影RAMルックアップ・テーブル、転送制御、オーバレイ/アンダレイ論理機構35、色モデル選択機構37、カーソル論理直列化機構39、モニタ直列ポート41、診断レジスタ及び制御論理機構43、ディジタル−アナログ変換器(DAC)45aないし45c、PLLクロック・シンセサイザ、画素クロック・ディバイダ、ビデオ・タイミング・ジェネレータ49の各機能ブロックを含む。本発明は主として、診断レジスタに統合され入力される水平フィールド値および垂直フィールド値を生成する、PLLクロック・シンセサイザ、画素クロック・ディバイダ、ビデオ・タイミング・ジェネレータ49のビデオ・タイミング・ジェネレータ構成要素と、ビデオ・フレーム・シグニチャを生成する制御論理機構43の実施態様に関するものである。したがって、下記の説明は、PLLクロック・シンセサイザ、画素クロック・ディバイダ、ビデオ・タイミング・ジェネレータ49のビデオ・タイミング・ジェネレータ構成要素と、診断レジスタと、制御論理機構43に限られ、RAMDACの他の構成要素に関する情報は、本発明を理解するための必要に応じてのみ提供される。図2に示した他の構成要素は、それぞれの異なる製造業者のRAMDAC間で異なるが、当業者なら、このような様々な構成要素を認識しており、かつそれらまたはその等価物をどのように実施できるかが分かっていよう。
【0018】
フレーム・バッファ・データは、画素ポート信号として画素ポートに与えられる。その際、それぞれ4つの群からなる、AおよびBと呼ばれる2つのポートに画素入力が分割されている。さらに、各群は、上部バイトと下部バイトに分割される。したがって、画素ポートは、群0ないし7に含まれる合計で128画素ビットを備える。表1は、この割り当てを示す。
【表1】
【0019】
しかし、RAMDACの画素ポートにフレーム・バッファ画素データを提供する方法の詳細は変更することができ、本発明を理解するうえで重大なものではない。
【0020】
シグニチャ解析
RAMDAC17は、システム・レベルの診断を助けるシグニチャ解析機構を備える。シグニチャ解析は、アナログ変換の直前の点でディジタル画素データのフレームに対して実施することができる。捕捉すべき画素の数は完全な1フレームである。
【0021】
シグニチャ解析論理機構は、表2に関して説明するシグニチャ解析制御レジスタを介して制御される。ソフトウェアは、(ビット25を介して)シグニチャ捕捉を要求する前にまず、このレジスタに値を書き込んでおき、後に、シグニチャ解析が完了した(ビット26が「ビジー」から「アイドル」に変化する)後にシグニチャ結果を読み取る。
【表2】
【0022】
シグニチャ・レジスタ
出力シグニチャ解析レジスタ(SAR)は、イネーブルされると、DAC入力に与えられる24ビットのデータによって動作する。この24ビット・ベクトルは、単一の画素色を表し、赤色SAR、緑色SAR、青色SARと、3つのオンチップDACに同時に入力として供給される。水平ブランキングまたは垂直ブランキング中を除いて、これらのベクトルには各画素クロックが与えられる。
【0023】
3つの8ビットSAR(赤、緑、青)とそれに加えた1つの特別「再循環」ビットは、25ビット幅線形フィードバック・シフト・レジスタとして働く。図3に示したように、3つのSAR51、53、55はフリップフロップ57と共に、1フレーム中の各アンブランキング画素クロックごとに1度だけシフトする25ビット幅線形シフト・レジスタを形成する。各シフトごとに、現行の赤色SAR値、青色SAR値、緑色SAR値が、右側にある次の上位ビットへシフトされ、赤色画素値、青色画素値、緑色画素値とのXORがとられ、新しいSAR値が形成される。XORゲート59によってフリップフロップ57の出力とレジスタ51のビット2とのXORがとられ、シフト・レジスタへの入力が形成される。レジスタ51、53、55は、試験に使用される特定の画像用のシード値によって初期設定される。画像のすべての画素がシフト・レジスタによって処理された後、レジスタ51、53、55中の24ビット結果は、「良好」であることが分かっているシステムによって生成されたシグニチャと比較される比較的固有のシグニチャを形成する。生成されたシグニチャが「良好な」シグニチャである場合、試験中のシステムは適切に動作している。
【0024】
診断ソフトウェアは、シグニチャ解析ハードウェアを使用して、既知の画像を含むフレーム中のすべての画素がレンダリング制御装置、フレーム・バッファ、RAMDAC論理機構によって正しく処理されていることを検査することができる。既知の画像をフレーム・バッファ内に描画した後、ソフトウェアはシグニチャ捕捉「要求」ビット(シグニチャ解析制御レジスタ・ビット25)をアサートし、RAMDACシグニチャ解析ハードウェアに、画像がフレーム・バッファから走査されディジタル−アナログ変換器に入力される際に画像用のシグニチャを生成させる。それぞれの異なる既知の画像は、(ほぼ)固有のシグニチャまたは「フィンガプリント」を有する。前記で指摘したように、このようなシグニチャは、「既知の良好な」システム上で収集することも、あるいはシミュレーションによって予想することもできる。判定の後、「良好な」シグニチャを使用して、システムの製造済みコピーが適切に動作しているかどうか試験し、製造済みコピーが欠陥部分を有さないようにする。シグニチャは、システムを設置した後に診断の助けとして使用することもできる。
【0025】
シグニチャ捕捉「要求」ビット(ビット25)がアサートされると、シグニチャ解析「ビジー」ビット(ビット26)が「ビジー」状態になり、シグニチャ解析ハードウェアがビデオ・タイミング・ジェネレータ49の状態を監視し次のフレームの始めを待つ。ビデオ・タイミング・ジェネレータが次のフレームの開始を示すと、シグニチャ解析ハードウェアがイネーブルされ、その結果、そのフレームの第1の画素からシグニチャ解析が開始する。分析がイネーブルされるのは、そのフレーム中の可視画素だけである(すなわち、ビデオ・タイミング・ジェネレータが水平ブランキングおよび垂直ブランキングを示すとき分析はディスエーブルされる)。シグニチャ解析は、ビデオ・タイミング・ジェネレータが、フレームの最後の画素が分析されたことを示したときに完了する。完了時には、シグニチャ解析「ビジー」ビット(ビット26)が「アイドル」状態になる。
【0026】
診断ソフトウェアは、「アイドル」条件に関してビジー・ビットをポーリングし、シグニチャ解析要求が完了したと判定する。完了時に、診断ソフトウェアは、シグニチャ解析結果(ビット24ないし0)を読み取り、シグニチャ結果と、フレーム・バッファ中の画像の予期されるシグニチャを比較する。
【0027】
本発明を利用することによって、フレームの各画素は1度だけシグニチャに寄与し、この寄与は正しいラスタ走査順序で行われる。これによってそのフレームに表示される画像用の判定シグニチャがもたらされ、これを使用してレンダリング制御装置14、VRAM15aないし15d、RAMDAC21ディジタル論理機構、これらの部分間の相互接続部の障害を検出し診断することができる。ほぼすべてのケースで、シグニチャ解析ハードウェアによって収集されるシグニチャは、100万画素画像のうちの1つの画素中の1ビットが誤って処理された場合でも既知の良好なシグニチャまたは予想されるシグニチャに一致しない。
【0028】
このシグニチャを使用して、単に障害を検出することも、あるいはさらに障害を識別することもできる。特定のフレーム・バッファ・インタリーブまたはチャネルの識別は、1試験当たり1つのインタリーブまたはチャネルしか試験しない試験画像を使用し、シグニチャ・アナライザを使用してどの試験で合格となりどの試験で不合格となったかを判定することによって実行することができる。
【0029】
本発明は、プログラム可能なタイミング・ジェネレータを使用して、画素クロック信号、ならびに水平ブランキング信号、および当技術分野で良く知られているようにフレームの始めおよび終わりを示す垂直ブランキング信号を提供する。これらの信号は、前述のようにシグニチャを処理するためにシグニチャ解析ハードウェアによって使用される。この目的に適したタイミング・ジェネレータは1995年3月21日に出願された関連特許出願第08/408268号に記載されている。ただし、特定のシステム用に生成することを含め、すべて当技術分野で良く知られている水平ブランキング信号および垂直ブランキング信号、フレームの始めおよび終わりを生成するタイミング・ジェネレータなら、本発明のシグニチャ解析ハードウェアを適切に動作させることができるので、この関連特許出願中の設計の詳細は、本発明を理解するうえで必要なものではない。
【0030】
シグニチャ解析ハードウェアおよびビデオ・タイミング信号生成装置をRAMDACの他の構成要素と一体化させることによって、ビデオ・データのサンプリングおよびシグニチャ計算を厳密にフレーム境界上で開始し、かつ停止することができるようになり、それによって開始時および停止時のタイミングが不正確であるために生じる問題が解消される。
【図面の簡単な説明】
【図1】 本発明を使用することができる64ビット・フレーム・バッファ・メモリを有するシステムを示すブロック図である。
【図2】 本発明のシグニチャ解析ハードウェアを使用するRAMDACの詳細なブロック図である。
【図3】 本発明のシグニチャ解析ハードウェアで使用されるシフト・レジスタの実施態様を示す図である。
【符号の説明】
31 データ・レジスタ
33 直列化機構
35 転送制御オーバレイ/アンダレイ論理機構
37 色モデル選択機構
39 カーソル論理直列化機構
43 診断レジスタ制御論理機構
45a、45ba、45c ディジタル−アナログ変換器(DAC)
49 ビデオ・タイミング・ジェネレータ
Claims (6)
- ビデオ・データに対してシグニチャ解析を実施する装置であって、
ディジタル・ビデオ情報源およびディスプレイ・モニタに結合すべきRAMDACを備え、前記RAMDACは、シグニチャ解析回路、および水平ブランキング信号および垂直ブランキング信号を生成するビデオ・タイミング信号生成装置と一体化され、前記シグニチャ解析回路は、前記水平ブランキング信号および前記垂直ブランキング信号によって決定される各水平ブランキング周期および垂直ブランキング周期中に存在するデータを除いたビデオ・データのフレームを処理し、
前記シグニチャ解析回路は、更に、
a)シグニチャ・アドレスの赤色成分を記憶する第1のシグニチャ・アドレス・レジスタと、
b)シグニチャ・アドレスの緑色成分を記憶するために前記第1のシグニチャ・アドレス・レジスタに結合された第2のシグニチャ・アドレス・レジスタと、
c)シグニチャ・アドレスの青色成分を記憶するために前記第2のシグニチャ・アドレス・レジスタに結合された第3のシグニチャ・アドレス・レジスタと、
d)前記第3のシグニチャ・アドレス・レジスタに結合されたフリップフロップと、
e)前記フリップフロップおよび前記第1のシグニチャ・アドレス・レジスタに結合されたXORゲートとを備え、
前記3つのレジスタおよび前記フリップフロップが、1つのビデオ・フレーム中の各アンブランキング画素クロックごとに1回だけシフトする25ビット幅線形フィードバック・シフト・レジスタを形成することを特徴とする装置。 - 前記XORゲートによって前記フリップフロップの出力と前記第1のシグニチャ・アドレス・レジスタの所定のビットとのXORがとられ、第1のシグニチャ・アドレス・レジスタへの入力が形成されることを特徴とする請求項1に記載の装置。
- 画像のすべての画素がシフト・レジスタによって処理された後、第1、第2、第3のシグニチャ・アドレス・レジスタ中の結果が、正しいことが分かっているシステムによって生成されたシグニチャと比較される比較的固有のシグニチャを形成するように、前記第1、第2、第3のシグニチャ・アドレス・レジスタが、試験に使用される特定の画像用のシード値によって初期設定されることを特徴とする請求項1に記載の装置。
- ビデオ・データに対するシグニチャ解析を実施する方法において、
a)水平ブランキング期間および垂直ブランキング期間の存在、ビデオ・フレーの開始と終了とを示す水平ブランキング信号および垂直ブランキング信号を生成させるステップと、
b)前記ビデオ・フレーム開始信号を受け、前記終了信号を受けるまで前記ビデオ・データのフレームにほぼ固有の値を生成するように、各水平ブランキング周期および垂直ブランキング周期中に存在するデータを除いたビデオ・データのフレームを処理するステップとを有する方法であって、
前記受け、かつ処理するステップが、
i)シグニチャ・アドレスの赤色成分を第1のシグニチャ・アドレス・レジスタに記憶するステップと、
ii)シグニチャ・アドレスの緑色成分を第2のシグニチャ・アドレス・レジスタに記憶するステップと、
iii)シグニチャ・アドレスの青色成分を第3のシグニチャ・アドレス・レジスタに記憶するステップと、
iv)前記第3のシグニチャ・アドレス・レジスタにフリップフロップを結合するステップと、
v)前記3つのレジスタおよびフリップフロップを使用して25ビット幅線形フィードバック・シフト・レジスタを形成するステップと、
vi)1つのビデオ・フレーム中の各アンブランキング画素クロックごとに前記シフト・レジスタを1回だけシフトするステップとを備え、
各シフトごとに、現行の赤色シグニチャ・アドレス・レジスタ値、青色シグニチャ・アドレス・レジスタ値、緑色シグニチャ・アドレス・レジスタ値が、右側にある次の上位ビットへシフトされ、現ビデオ・フレーム中の画素の赤色画素値、青色画素値、緑色画素値とのXORがとられ、新しいシグニチャ・アドレス・レジスタ値が形成されることを特徴とする方法。 - さらに、前記フリップフロップの出力と前記第1のシグニチャ・アドレス・レジスタの所定のビットとのXORをとり、第1のシグニチャ・アドレス・レジスタへの入力を形成するステップを含むことを特徴とする請求項4に記載の方法。
- さらに、
前記第1、第2、第3のシグニチャ・アドレス・レジスタを、試験に使用される特定の画像用のシード値によって初期設定するステップと、
画像のすべての画素がシフト・レジスタによって処理された後の第1、第2、第3のシグニチャ・アドレス・レジスタ中の結果を、正しいことが分かっているシステムによって生成されたシグニチャと比較するステップとを含むことを特徴とする請求項5に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40826495A | 1995-03-21 | 1995-03-21 | |
US08/408264 | 1995-03-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09120274A JPH09120274A (ja) | 1997-05-06 |
JP3798842B2 true JP3798842B2 (ja) | 2006-07-19 |
Family
ID=23615557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08992196A Expired - Lifetime JP3798842B2 (ja) | 1995-03-21 | 1996-03-21 | ビデオ・データにシグニチャ解析を実施する装置および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5862150A (ja) |
EP (1) | EP0734010B1 (ja) |
JP (1) | JP3798842B2 (ja) |
DE (1) | DE69634219D1 (ja) |
SG (1) | SG73969A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515764B1 (en) * | 1998-12-18 | 2003-02-04 | Xerox Corporation | Method and apparatus for detecting photocopier tracking signatures |
US7415110B1 (en) | 1999-03-24 | 2008-08-19 | Intel Corporation | Method and apparatus for the generation of cryptographic keys |
EP1099209A1 (en) | 1999-05-21 | 2001-05-16 | Koninklijke Philips Electronics N.V. | Power management in a monitor |
US6615345B1 (en) * | 1999-07-29 | 2003-09-02 | Micron Technology, Inc. | System and method for regulating data capture in response to data strobe using preamble, postamble and strobe signature |
US6731758B1 (en) | 1999-08-29 | 2004-05-04 | Intel Corporation | Digital video content transmission ciphering and deciphering method and apparatus |
US6947558B1 (en) | 1999-08-29 | 2005-09-20 | Intel Corporation | Stream cipher having a shuffle network combiner function |
US6920221B1 (en) | 1999-08-29 | 2005-07-19 | Intel Corporation | Method and apparatus for protected exchange of status and secret values between a video source application and a video hardware interface |
US7068786B1 (en) | 1999-08-29 | 2006-06-27 | Intel Corporation | Dual use block/stream cipher |
US6477252B1 (en) | 1999-08-29 | 2002-11-05 | Intel Corporation | Digital video content transmission ciphering and deciphering method and apparatus |
US7003107B2 (en) | 2000-05-23 | 2006-02-21 | Mainstream Encryption | Hybrid stream cipher |
GB2366439A (en) * | 2000-09-05 | 2002-03-06 | Sharp Kk | Driving arrangements for active matrix LCDs |
US7215339B1 (en) | 2000-09-28 | 2007-05-08 | Rockwell Automation Technologies, Inc. | Method and apparatus for video underflow detection in a raster engine |
US6831647B1 (en) | 2000-09-28 | 2004-12-14 | Rockwell Automation Technologies, Inc. | Raster engine with bounded video signature analyzer |
US6819327B2 (en) * | 2001-05-18 | 2004-11-16 | Sun Microsystems, Inc. | Signature analysis registers for testing a computer graphics system |
US20060291650A1 (en) * | 2001-05-22 | 2006-12-28 | Viswanath Ananth | State-varying hybrid stream cipher |
US6873330B2 (en) * | 2002-03-04 | 2005-03-29 | Sun Microsystems, Inc. | System and method for performing predictable signature analysis |
US7103184B2 (en) | 2002-05-09 | 2006-09-05 | Intel Corporation | System and method for sign mask encryption and decryption |
US7203878B2 (en) * | 2002-07-19 | 2007-04-10 | Sun Microsystems, Inc. | System and method for performing predictable signature analysis in the presence of multiple data streams |
EP1664812B1 (en) * | 2003-09-01 | 2007-11-07 | Nxp B.V. | Integrated circuit with signature computation |
KR100595632B1 (ko) * | 2003-12-17 | 2006-06-30 | 엘지전자 주식회사 | 휴대용 단말기의 디스플레이 제어 방법 |
US7899864B2 (en) * | 2005-11-01 | 2011-03-01 | Microsoft Corporation | Multi-user terminal services accelerator |
US8112513B2 (en) * | 2005-11-30 | 2012-02-07 | Microsoft Corporation | Multi-user display proxy server |
JP2008118297A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | デジタルビデオデータ検査システム及び半導体装置 |
US9310436B2 (en) * | 2014-01-28 | 2016-04-12 | Omnivision Technologies, Inc. | System and method for scan-testing of idle functional units in operating systems |
DE102015112143B4 (de) * | 2015-07-24 | 2017-04-06 | Infineon Technologies Ag | Ein Verfahren zum Bestimmen einer Integrität einer Ausführung eines Codefragments und ein Verfahren zum Bereitstellen einer abstrahierten Repräsentation eines Programmcodes |
US11893925B2 (en) * | 2021-09-16 | 2024-02-06 | Apple Inc. | Always-on display signal generator |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293474A (en) * | 1989-04-10 | 1994-03-08 | Cirrus Logic, Inc. | System for raster imaging with automatic centering and image compression |
US5050102A (en) * | 1989-04-28 | 1991-09-17 | Sun Microsystems, Inc. | Apparatus for rapidly switching between output display frames using a shared frame gentification memory |
US5138619A (en) * | 1990-02-15 | 1992-08-11 | National Semiconductor Corporation | Built-in self test for integrated circuit memory |
JPH04226495A (ja) * | 1990-05-10 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | ビデオ表示システムにおけるオーバレイの制御装置及び制御方法 |
CA2044558C (en) * | 1990-07-09 | 1995-06-13 | David M. Smith | Methods and apparatus for cymk-rgb ramdac |
JPH0683969A (ja) * | 1990-11-15 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | グラフィックス・プロセッサ及びグラフィックス・データ処理方法 |
CA2068016A1 (en) * | 1991-07-23 | 1993-01-24 | Wei Kuo | Method and apparatus for processing concurrent pick events |
EP0599936A1 (en) * | 1991-08-15 | 1994-06-08 | Metheus Corporation | High speed ramdac with reconfigurable color palette |
US5528602A (en) * | 1992-12-30 | 1996-06-18 | International Business Machines Corporation | Method for determining computer subsystem property |
US5392393A (en) * | 1993-06-04 | 1995-02-21 | Sun Microsystems, Inc. | Architecture for a high performance three dimensional graphics accelerator |
US5410547A (en) * | 1993-06-17 | 1995-04-25 | Cirrus Logic, Inc. | Video controller IC with built-in test circuit and method of testing |
US5539428A (en) * | 1993-12-30 | 1996-07-23 | Cirrus Logic, Inc. | Video font cache |
-
1996
- 1996-03-14 DE DE69634219T patent/DE69634219D1/de not_active Expired - Lifetime
- 1996-03-14 EP EP96301746A patent/EP0734010B1/en not_active Expired - Lifetime
- 1996-03-20 SG SG1996006524A patent/SG73969A1/en unknown
- 1996-03-21 JP JP08992196A patent/JP3798842B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-28 US US08/963,261 patent/US5862150A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0734010A2 (en) | 1996-09-25 |
EP0734010B1 (en) | 2005-01-26 |
DE69634219D1 (de) | 2005-03-03 |
EP0734010A3 (en) | 1999-07-07 |
SG73969A1 (en) | 2000-07-18 |
US5862150A (en) | 1999-01-19 |
JPH09120274A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3798842B2 (ja) | ビデオ・データにシグニチャ解析を実施する装置および方法 | |
US4929889A (en) | Data path chip test architecture | |
US4780755A (en) | Frame buffer self-test | |
US6000048A (en) | Combined logic and memory circuit with built-in memory test | |
CN109068132B (zh) | 一种vbo显示接口的测试方法、装置、设备和存储介质 | |
JP2001116770A (ja) | 測定機器及びマスク試験方法 | |
EP0123381B1 (en) | Logic waveform display apparatus | |
US7009625B2 (en) | Method of displaying an image of device test data | |
JP2004258032A (ja) | 測定機器及びそれに用いる方法 | |
EP0642085B1 (en) | Sampling circuit | |
EP1664812B1 (en) | Integrated circuit with signature computation | |
JP2004191109A (ja) | 波形表示装置 | |
JPH0251515B2 (ja) | ||
JP3035958B2 (ja) | 表示データの診断方法 | |
JP3035957B2 (ja) | 表示データの診断方法 | |
Yatsenko et al. | An Object-Oriented Verification Technique of FPGA-based Adjustment Systems for Video Graphics Accelerators | |
JP2956520B2 (ja) | コンポジット信号検査装置 | |
JP2000356966A (ja) | 表示システム | |
JPH07274217A (ja) | ビデオ信号検査方法および装置 | |
JP2000354259A (ja) | 映像信号処理装置 | |
JP3086135B2 (ja) | データ信号の観測方法 | |
US20040179021A1 (en) | Method of displaying device test data | |
JPH03249792A (ja) | 表示データの処理回路 | |
JPH0133784B2 (ja) | ||
JP2001100686A (ja) | 表示データ取込方法及び比較検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |