JPH03249792A - 表示データの処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高精細度のモニターに画像メモリに貯えら
れているイメージの表示を行うために使用される表示デ
ータの処理回路に関する。

〔発明の概要〕

この発明は、画像メモリから読み出されたパラレルの入
力データをシリアルデータに変換すると共に、ルックア
ップテーブルにより色を表現するようにした表示データ
の処理回路において、出力データを取り込み、ホストコ
ンピュータからの読み出しが可能なレジスタと、 ブランキング信号を監視しており、ホストコンピュータ
からのリクエストにより、レジスタに対するロード信号
を発生する制御部とを有し、画像メモリを単色に塗りつ
ぶし、単色と対応するルックアップテーブルのアドレス
に特定のＲＧＢデータを書き込んだ状態で、制御部に自
己診断をリクエストすることにより、特定のＲＧＢコー
ドがレジスタに取り込まれ、レジスタの内容を読み出し
て予期されたコードであることを確認することにより、
ホストコンピュータにより主としてルックアップテーブ
ルの診断を行うことができる。

〔従来の技術〕

（２０８４Ｘ２０８４）ビクセルのような高精細度のデ
イスプレィに表示を行うために、デイスプレィジェネレ
ータが使用される。この装置は、ホストコンピュータの
指令によりビットマツプメモリに所望のイメージを構成
するためのグラフィックプロセッサの部分、イメージを
貯えるビットマツプメモリ、及びこのメモリを読み出し
てモニターをドライブする部分とからなる。かかるデイ
スプレィジェネレータにおいて、故障箇所の発見、信頼
性の向上のために、メモリ、各部のディジタル回路が確
実に動作しているかを監視する必要がある。従来では、
シンクロスコープ、ロジックアナライザ等を使用して、
波形の観測、解析により診断を行っていた。

〔発明が解決しようとする課題〕

しかしながら、高精細度のデイスプレィをドライブする
時には、ビクセルレートが非常に高い周波数となり、従
来の方法では、正確に、且つ迅速に診断を行うことが難
しかった。

従って、この発明の目的は、ホストコンピュータにより
正確且つ迅速に自己診断を行うことが可能な表示データ
の処理回路を提供することにある。

〔課題を解決するための手段］ この発明は、画像メモリから読み出されたパラレルの入
力データをシリアルデータに変換すると共に、ルックア
ップテーブルにより色を表現するようにした表示データ
の処理回路において、出力データを取り込み、ホストコ
ンピュータからの読み出しが可能なレジスタ（２５）と
、ブランキング信号を監視しており、ホストコンピュー
タからのリクエストにより、レジスタ（２５）に対する
ロード信号を発生する制御部（１１）とを有し、 画像メモリを単色に塗りつぶし、単色と対応するルック
アップテーブル（２１）のアドレスに特定のＲＯＢデー
タを書き込んだ状態で、制御部（１１）に自己診断をリ
クエストすることにより、特定のＲＧＢコードがレジス
タ（２５）に取り込まれ、レジスタ（２５）の内容を読
み出して予期されたコードであることを確認することに
より、主としてルックアップテーブル（２１）の診断を
行うようにした表示データの処理回路である。

〔作用〕

ホストコンピュータは、ま□ず、画像メモリ及びルック
アップテーブル２１をテストする色に設定する０画像メ
モリは、この色に塗りつぶされ、画像メモリの全てのビ
クセルがルックアップテーブル２１の特定アドレスを指
定するように設定される。ルックアップテーブル２１の
特定アドレスには、テストする色のＲＧＢコードが設定
され、これ以外のアドレスには、このコードと区別でき
る他のコードが設定される。そして、ブランキング期間
で、レジスタ２５に対してロード信号が供給され、レジ
スタ２５は、Ｄ／Ａ変換器に供給される出力データを取
り込む、このレジスタ２５の内容をホストコンピュータ
が読み出すことで、設定したＲＧＢコードが得られたか
どうかが判定される。

Ｃ実施例〕 以下、この発明の一実施例について図面を参照して説明
する。この一実施例は、ビットマツプデイスプレィに対
するシリアルデータを発生する部分であり、第１図で１
で示す入力データは、画像メモリ（ビットマツプメモリ
）からパラレルに読み出されたデータである。

２で示す出力データがＤ／Ａ変換器によりアナログ信号
とされ、ビットマツプデイスプレィに供給される。ビッ
トマツプデイスプレィは、（２０４８Ｘ２０４８）ビク
セル、ノンインターレス、６０フレ一ム／秒の高精細度
のＣＲＴモニターである。出力データ２は、ビクセルク
ロックレートで３６０Ｍ）ｆｚと高いものとなるので、
ビットマツプメモリからパラレル読み出しをする必要が
あり、パラレル−シリアル変換がなされる。また、ルッ
クアップテーブルのコントロール（書き換え）が高速に
なされる。

この一実施例は、主として３個のＬＳＩ３．４及び５で
構成されている。初段のＬＳＩ３に設けられた入力レジ
スタ６に入力データ１が供給される。入力データｌは、
ビットマツプメモリからパラレルに読み出され、例えば
２２．５ＭＨｚのレートの１６ビクセルのデータである
。１ピクセルは、１２ビツトのデータである。従って、
３６０ＭＨｚの出力データ２を得るには、１６ビクセル
の同時読み出しで、（１６：１）のパラレル−シリアル
変換がなされる。また、ビットマツプメモリへの書き込
みの際にも、メモリの動作速度が障害となるので、ブロ
ックごとの書き込みを行うことが必要であり、この書き
込みと整合をとるために、同時に読み出した１６ビクセ
ルの内、数ピクセルごとのニブルスワツピングがなされ
る。

入力レジスタ６の出力がマルチプレクサ７に供給される
。マルチプレクサ７により（４：ｌ）のパラレル−シリ
アル変換がされ、４ピクセルパラレルで、９０Ｍ１ｂの
レートのデータがマルチプレクサ７から発生する。マル
チプレクサ７の出力データが出力レジスタ８に供給され
、出力レジスタ８の出力データがスナップショットレジ
スタ９及びＬＳＩ４に供給される。スナップショットレ
ジスタ９の出力データがホストバスｌＯに結合される０
人力レジスタ６のクロックは、（４：１）の変換であれ
ば、出力レジスタ８のクロックの４倍の周期を有する。

ＬＳＩ３には、図示せずも、アップダウンカウンタが設
けられている。二〇カウンタの出力信号は、マルチプレ
クサ７に供給され、入力レジスタ６に取り込まれた１６
個のビクセルをニブル単位で出力する時の順序を指定す
るように、マルチプレクサ７を制御する。つまり、最初
に入力データ１が入力レジスタ６にホールドされると同
時に、カウンタに最初に出力されるニブルを指定するコ
ードがロードされ、マルチプレクサ７は、これを受けて
、そのニブルを選択して出力する。そして、シリアルク
ロックの立ち上がりで出力レジスタ８がマルチプレクサ
７の出力を取り込む、これと同時に、カウンタがインク
リメント或いはデクリメントし、その出力をマルチプレ
クサ７に対し”１カする。このアップダウンカウンタは
、要求されるニブルスワツピングに容易に対応できるよ
うに、アップアップ・ダウンの制御入力、ロード入力、
ＬＳＢのイネーブル入力を有している。

ＬＳＩ３には、自己診断のための制御部１１が設けられ
ている。制御部１１には、アドレスレジスタ１２、リク
エストレジスタ１３、モードレジスタ１４、フラグレジ
スタ１５、タイミングレジスタ１６が設けられる。また
、制御部１１に、アドレスレジスタ１２に格納されたア
ドレスとアドレスカウンタ１７で発生したアドレスとの
一致を検出する比較器１８と、ロード発生器１９が設け
られている。

アドレスカウンタ１７及びロード発生器１９に、ブラン
キングパルス２０が供給される。ロード発生器１９は、
レジスタ１３．１４及び１６からのデータと、比較器１
８の出力信号とからスナップショットレジスタ９に対す
るロード信号ＢＳＬとＬＳＩ５のロード発生器２６に対
するロード信号■ＳＬを発生する。また、診断が終了し
た時に終了フラグをフラグレジスタ１５に出力する。ロ
ード信号ＢＳＬは、ＬＳＩ３の外部に一旦取り出されて
からスナップショットレジスタ９に供給される。これは
、より多くのＬＳＩが設けられる時に、共通のロード信
号ＢＳＬを使用できるようにするためである。

これらの構成は、モニターに表示される画像に異常が認
められた時の故障部位の特定、製品出荷時の検査、デイ
スプレィ装置の定期的なエラーチエツク等の自己診断を
ホストコンピュータから行うためのものである。

ＬＳＩ４は、ルックアップテーブル２１を書き換えを制
御するために設けられている。ＬＳＩ４は、ブリンクル
ックアップテーブル（図示せず）の書き込み及び読み出
しのアドレスを発生し、また、ブリンクルックアップテ
ーブルからメインのルックアップテーブル２１への転送
を制御する。

ルックアップテーブル２１は、アクセスタイムが１０ｎ
ｓのように短い高速のメモリ（例えばＥＣＬＲＡＭ）で
構成されている。ルックアップテーブル２１は、同一の
内容の４個のルックアップテーブルからなる。

ビットマツプメモリから同時に読み出された１６ピクセ
ルは、夫々同じ内容のルックアップテーブルのマツピン
グが必要であるが、１６個の同じ内容のルックアップテ
ーブルを持つことは経済的でない、そこで、ルックアッ
プテーブル用のメモリとして高速のメモリ例えばアクセ
スタイムが１０ｎｓのＥＣＬのＲＡＭを使用し、（４：
　１）のパラレル−シリアル変換をマルチプレクサ７で
行った後に、ルックアップテーブル２１にマツプし、そ
の後のＬＳＩ５で（４：１）のパラレル−シリアル変換
を行っている。これにより、ルックアップテーブル２１
を構成するＲＡＭが４個に減少できる。

また、ルックアップテーブル２１は、表示する画像によ
って書き換えが必要である。この書き換えは、垂直ブラ
ンキング期間になされるが、ブランキング期間に全ての
ルックアップテーブルを書き換えるのことは、ホストプ
ロセッサの速度の制約で困難であり、この一実施例では
、バッファ用のブリンクルックアップテーブルを設けて
いる。

ホストコンピュータは、このブリンクルックアップテー
ブルに必要なＲＧＢコードを書き込んでおき、垂直ブラ
ンキング期間にルックアップテーブル２１に転送する。

ルックアップテーブル２１からは、４ピクセルパラレル
で、各ピクセルが（Ｂｘ３−２４）ビットのＲＯＢデー
タが発生する。このＲＧＢデータがＬＳＩ５の入力レジ
スタ２２に取り込まれる。

入力レジスタ２２にマルチプレクサ２３が接続され、マ
ルチプレクサ２３により（４：１）のパラレル−シリア
ル変換がなされる。従って、マルチプレクサ２３の出力
として、ピクセルレートが３６０Ｍ七のＲＯＢデータが
得られる。このＲＧＢデータが出力レジスタ２４を介し
て出力データ２として取り出される。出力データ２は、
Ｄ／Ａ変換器（図示せず）に供給され、アナログのＲＧ
Ｂ信号として変換され、同期信号と共にビットマツプデ
イスプレィに供給される。

また、マルチプレクサ５からのＲＧＢデータがスナップ
ショット２５に供給される。スナップショットレジスタ
２５に対するロード信号がロード発生器２６で形成され
る。ロード発生器２６には、前述のＬＳＩ３で形成され
たロード信号ＶＳＬが供給される。ロード発生器２６に
は、ホストコンピュータからのポジションデータがポジ
ションデータ２７を介して供給される。ロード発生器２
６からのロード信号でスナップシッットレジスタ２５に
取り込まれたデータがホストバス１０を通じてホストコ
ンピュータに供給される。

この一実施例は、カーソル表示等のために、１ビクセル
当り２ビツトのオーバーレイプレーンを有している。こ
こにビットを立てたピクセルは、オーバーレイルックア
ップテーブルのＲＧＢコードをメインルックアップテー
ブル２１のＲＧＢコードに代えてモニターに表示する。

ＬＳＩ５には、図示せずも、オーバーレイコントロール
で使用されるオーバーレイルックアップテーブルが格納
されるレジスタが設けられている。

上述のように、初段のＬＳＩ３のマルチプレクサ７で（
４：　１）のパラレル−シリアル変換を行い、最終段の
ＬＳＩ５のマルチプレクサ２３で（４：１）のパラレル
−シリアル変換を行い、全体的に（１６：１）のパラレ
ル−シリアル変換を行うものとしている。これに加えて
、ＬＳＩ３で（８：１）のパラレル−シリアル変換を行
い、ＬＳＩ５で（２：　１）のパラレル−シリアル変換
を行うことも可能とされている。後者の変換方式は、解
像度が低いモニターの場合、或いはアクセスタイムが５
ｎｓのような高速のルックアップテーブル用のメモリが
開発された場合に適用される。

上述の３個のＬＳＩ３．４及び５からなるこの一実施例
は、ホストコンピュータにより自己診断が可能とされて
いる。つまり、ホストコンピュータが意図したデータが
正しく出力されているかどうか、また、データに異常が
あった時に、その部位がどこかを特定することが自己診
断で可能となる。

ＬＳＩ３に設けられたスナップショットレジスタ９と、
ＬＳＩ５に設けられたスナップシッットレジスタ２５と
は、特定のピクセルアドレスを狙い撃ちで取り込むこと
ができる。また、ホストコンピュータとのインターフェ
ースを担当し、リクエストを受は付け、スナップシッッ
トレジスタ９をロードし、この終了を通報するために、
自己診断用の制御部１１が設けられている。

ホストコンピュータは、ホストバスｌＯとＬＳＩ３のボ
ートを通して、リクエストレジスタ１３とモードレジス
タ１４をセットする。また、必要に応じて、アドレスレ
ジスタ１２、タイミングレジスタ１６、ボジシッンレジ
スタ２７にも、情報をセットする。アドレスレジスタ１
２には、スナップシッットレジスタ９及び２５を使用し
てアドレスの狙い撃ちのモードの際に、その対象のピク
セルのアドレスがセットされる。タイミングレジスタ１
６には、スナップシッットレジスタ２５を使用してピク
セルの狙い撃ちの際に、ロード信号ＶＳＬをアサートす
るタイミングをセットする。

ＬＳＩ３からＬＳＩ５までのハードウェアに依存する遅
延の調整のためにタイミングのセットが必要である。ボ
ジシ四ンレジスタ２７は、スナップシッットレジスタ２
５を使用しての狙い撃ちの際に、ＬＳＩ５に読み込まれ
た４個のピクセルの中の狙うべきピクセルを指定する。

アドレスカウンタ１７は、水平ブランキング信号及び垂
直ブランキング信号２０によって制御され、各データの
ピクセルアドレス（モニター上の位置）がアドレスカウ
ンタ１７の出力により認識できる。アドレスレジスタ１
２には、ホストコンピュータから狙い撃ちすべきピクセ
ルのアドレスが与えられる。比較器１８で、アドレスレ
ジスタ１２の出力とアドレスカウンタ１７の出力が比較
され、比較器１８の出力によりピクセルの狙い撃ちのタ
イミング形成される。

制御部１１は、指定された自己診断のモードに応じてス
ナップシッットレジスタ９及び２５に対するロード信号
ＢＳＬ及びＶＳＬを発生し、要求されたデータをこれら
のレジスタ９及び２５に取り込ませる。データの取込み
が終了すると、フラグレジスタ１５に終了フラグがセッ
トされる。ホストコンピュータは、フラグレジスタ１５
を監視しており、終了フラグが設定されたことを確認し
てからレジスタ９或いは２５の内容を読み出す。

このフラグレジスタ１５を設けることにより、目的のデ
ータがロードされる前に、スナップショットレジスタ９
或いは２５をホストコンピュータが読みに行（誤動作が
防止できる。

自己診断は、モードレジスタ１４に設定されるコードと
対応する複数のモードの中で、最初にＬＳＩ３のみに関
係する第１のモードについて、以下に説明する。

最初にホストコンピュータは、ビットマツプメモリの特
定のアドレスをテストしたい色に設定し、そのアドレス
をアドレスレジスタ１２に書き込む。

また、ホストコンピュータは、制御部１１のリクエスト
レジスタ１３にリクエストを出し、レジスタ１５′に終
了フラグが設定されるのを待つ状態とされる。

制御部１１は、リクエストを受は付けたら、ブランキン
グ信号がアクティブである期間に、アドレスレジスタ１
２の出力とアドレスカウンタ１７の出力とを比較し、両
者が一致したらロード信号ＢＳＬを出力する。ロード信
号ＢＳＬによりスナップシッットレジスタ９にデータが
ロードされ、その後に終了フラグがレジスタ１５にセッ
トされる。ホストコンピュータは、この終了フラグを見
た後に、スナップシッットレジスタ９を読み出して設定
したデータが得られたかどうかを判定する。

従って、この第１の自己診断モードに依れば、主として
ビットマツプメモリの診断を行うことができる。

次に、ルックアップテーブル２１の診断を主として行う
第２のモードについて説明する。

最初にホストコンピュータは、ビットマツプメモリ及び
ルックアップテーブル２１をテストしたい色に設定する
。つまり、ビットマツプメモリの全てのピクセルを単色
で塗りつぶし、全てのピクセルがルックアップテーブル
２１の特定のアドレスを指定するように設定する。ルッ
クアップテーブル２１の特定のアドレスには、テストし
たいＲＧＢコードを設定しておく。

次に、ホストコンピュータが自己診断のリクエストをＬ
ＳＩ３に送出し、終了フラグがレジスタ１５に設定され
るのを待つ。

ＬＳＩ３は、リクエストを受は付けたら、ブランキング
信号がアクティブである期間にＬＳＩ５に対して、ロー
ド信号ＶＳＬを発生する。ロード発生器２６は、ロード
信号ＶＳＬを受けて、スナップショットレジスタ２５に
対するロード信号を発生する。ロード信号ＶＳＬが発生
した後に、終了フラグがセットされ、ホストコンピュー
タがこのフラグを見て、スナップショットレジスタ２５
の内容を読み出す。そして、設定したＲＧＢデータが得
られたどうかを判定する。

次に、ビットマツプメモリから出力データ２が得られる
迄の系を診断するための第３のモードについて説明する
。

まず、ホストコンピュータは、ビットマツプメモリ及び
ルックアップテーブルの設定を行う。ビットマツプメモ
リの特定のアドレスにテストしたいルックアップテーブ
ルのアドレスを書き込み、そのビットマツプメモリのア
ドレスをアドレスレジスタ１２に書き込む。一方、この
ルックアップテーブルのアドレスに、既知のＲＧＢコー
ドを設定しておき、それ以外のビットマツプメモリ及び
ルックアップテーブルのアドレスには、設定したものと
区別できるようなコードを設定しておく。

その後、リクエストをホストコンピュータがＬＳＩ３に
対して発生し、終了フラグが設定されるのを待つ。

ＬＳＩ３の制御部１１は、リクエストを受は付けたら、
ブランキング信号がアクティブである期間にアドレスレ
ジスタ１２の出力とアドレスカウンタ１７の出力を比較
し、両者が一致した時に、タイミングレジスタ１６の値
だけ遅延させてロード信号ＶＳＬを発生する。このロー
ド信号により、ＬＳＩ５のスナップショットレジスタ２
５は、同時に入力された４個のピクセルの中からポジシ
ランレジスタ２７の指定するピクセルのデータを選択的
にロードする。その後、終了フラグがフラグレジスタ１
５にセットされる。

ホストコンピュータは、終了フラグを見た後に、スナッ
プショットレジスタ２５の内容を読み出して、設定した
データが得られたかどうかを判定する。

〔発明の効果〕

この発明は、ビットマツプメモリからパラレルに読み出
され、高速の出力データを変換するためのディジタル回
路、メモリ等の故障診断と故障箇所の発見をホストコン
ピュータが行うことができる。従って、診断の信幀性が
向上し、故障箇所の発見が容易にできる。また、ＬＳＩ
の内部に診断に必要なレジスタ、制御部を構成する場合
には、ハードウェアを簡単化、小型化できる。

【図面の簡単な説明】

図はこの発明の一実施例のブロック図である。 図面における主要な符号の説明 １：入力データ、 ２：出力データ、 ３．４．５　：　ＬＳ　ｌ。 ７．２３：マルチプレクサ、 ９．２５；スナップショットレジスタ、１０：ホストバ
ス、 １１：制御部、 １９．２６：ロード発生器、 ２１ニルツクアツプテーブル。

Claims (1)

1. 【特許請求の範囲】 画像メモリから読み出されたパラレルの入力データをシ
   リアルデータに変換すると共に、ルックアップテーブル
   により色を表現するようにした表示データの処理回路に
   おいて、 出力データを取り込み、ホストコンピュータからの読み
   出しが可能なレジスタと、 ブランキング信号を監視しており、上記ホストコンピュ
   ータからのリクエストにより、上記レジスタに対するロ
   ード信号を発生する制御部とを有し、 上記画像メモリを単色に塗りつぶし、上記単色と対応す
   る上記ルックアップテーブルのアドレスに特定のＲＧＢ
   データを書き込んだ状態で、上記制御部に自己診断をリ
   クエストすることにより、上記特定のＲＧＢコードが上
   記レジスタに取り込まれ、上記レジスタの内容を読み出
   して予期されたコードであることを確認することにより
   、主として上記ルックアップテーブルの診断を行うよう
   にした表示データの処理回路。