JPH07281646A - 表示モジュール駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 表示モジュール駆動装置において、表示不良
に直結するシフトレジスタ回路の異常を常時検知できる
ようにし、また、シフトレジスタ回路におけるデータ伝
搬遅延時間に基づく問題を解消しモジュールの個数が多
くても正確な表示動作を実現する。 【構成】 モジュール１毎にアドレスを設定しこれらモ
ジュールアドレスを時分割で出力するモジュールアドレ
ス信号出力回路９、自己モジュールのアドレス信号の入
力タイミングでデータ信号のシフトレジスタ回路３への
読み込みを行わせるゲート回路８₁〜８₄、各シフトレジ
スタ回路３₁〜３₄を経て取り出された帰還データ信号Ｓ
Ｖ２を一時的に保持するチェックレジスタ回路１０、お
よび当初のチェックデータ信号とチェックレジスタ回路
１０からの信号ＳＶ２とを比較するチェックデータ比較
回路１１を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶を利用したマト
リックス型液晶表示装置の表示画面を構成する表示モジ
ュールの駆動装置に関するものである。

【０００２】

【従来の技術】図３は例えば特開平３−１８４０１８号
公報に開示されたこの種従来の表示モジュール駆動装置
を示す構成図である。図において、１は表示モジュール
（以下、単にモジュールと称す）で、薄膜トランジスタ
（ＴＦＴ）アレイからなるいわゆるアクティブマトリッ
クスディスプレイを構成している。２は表示すべき映像
信号に同期した水平同期信号Ｈ_Dおよび垂直同期信号Ｖ_D
を入力しこれを基準タイミングにして後述する各回路に
必要なタイミング信号を供給するタイミング発生回路、
３は映像信号である画素表示データ信号（以下、単にデ
ータ信号と称す）を入力しタイミング発生回路２からの
信号ＣＬＫ３のタイミングで動作するシフトレジスタ回
路で、１ライン分のデータ信号を一時的に保持する。４
はタイミング発生回路２からの信号ＣＬＫ４のタイミン
グで動作し、シフトレジスタ回路３からのデータ信号を
１水平期間保持した後出力する。５はラッチ回路４から
のデータ信号をモジュール１の対応するソースラインに
供給するソースライン出力回路、６はタイミング発生回
路２からの信号ＣＬＫ６のタイミングで動作し、各ライ
ンのゲートに順次走査パルスを供給するゲート駆動回路
である。

【０００３】次に動作について説明する。モジュール１
は、ＴＦＴ１素子を表示単位である１画素としてこれを
例えば１００列１００行配列して構成されている。シフ
トレジスタ回路３はデータ信号ＳＶをモジュール１の１
ライン分づつ取り込み、この１ライン分のデータ信号が
ラッチ回路４、ソースライン出力回路５を経てモジュー
ル１の各ソースに供給される。一方、ゲート駆動回路６
はラッチ回路４の動作に同期してモジュール１の各ライ
ンのゲートに走査パルスを順次供給する。これによっ
て、モジュール１に所望の走査画像が表示される訳であ
る。

【０００４】

【発明が解決しようとする課題】以上のように、従来の
表示モジュール駆動装置には、データ信号ＳＶを、モジ
ュール１の１ライン分づつ一時的に保持するシフトレジ
スタ回路３を必要とする。このシフトレジスタ回路３に
は１ライン分の画素数に相当する数の記憶素子を備えて
いる。ところで、このシフトレジスタ回路３が常に十二
分な信頼性を有し、またその動作特性、特にそのデータ
伝搬速度が十分高いものであればよいが、現実面では必
ずしも満足でないこともあり表示モジュール駆動装置と
して問題となる。即ち、シフトレジスタ回路３内の多数
の記憶素子の一部が壊れると、その壊れた記憶素子に対
応するライン上のＴＦＴのソースには正しいデータ信号
が送出されないことになりモジュール１で表示される画
面上では、当該画素は例えば常に黒点となり、表示画面
の品質を低下させることになる。従来、このようなシフ
トレジスタ回路３で生じた不良は、例えば人がモジュー
ル１の表示画面を観察することにより検出していた。従
って、このモジュール１が例えば電車やバス等の各種表
示装置に利用されているような場合には、上記したシフ
トレジスタ回路３の不良有無の検出は、一定の期間毎に
行う点検時に行わざるを得ず、装置稼動中の異常検出は
不可能であった。また、点検自体も目視によるものであ
るため、煩雑で見落としもあり能率も低いものであっ
た。

【０００５】シフトレジスタ回路３に起因する他の問題
点は、特にそのデータ伝搬時間に関係するもので、この
問題は単一源のデータ信号を複数のモジュールで表示す
るような場合に顕著に表れる。即ち、この場合、各モジ
ュール１毎にシフトレジスタ回路３が設けられることに
なるが、データ信号源は１つであるので、これら複数個
のシフトレジスタ回路３は互いに直列に接続されデータ
信号はその一端のシフトレジスタ回路から供給されるこ
とになる。この結果、データ信号の伝搬時に発生する遅
延時間が各シフトレジスタ回路３を通過していくに従っ
て次第に累積増大していく。一方、各シフトレジスタ回
路３にはタイミング発生回路２から信号ＣＬＫ３が供給
され、データ信号を１ビットづつ伝搬させる、即ちシフ
トさせるが、上記遅延時間がこの信号ＣＬＫ３の１周期
を越えると、データ信号を正しくシフトレジスタ回路３
に取り込めなくなる。換言すれば本来意図されたモジュ
ールと異なるモジュールに誤ってデータ信号の一部が保
持され結果として正確な表示動作が行われないことにな
る。

【０００６】この発明は以上のような問題点を解消する
ためになされたもので、その第１の目的は表示不良に直
結するシフトレジスタ回路の異常を常時検知できるよう
にすることである。また、その第２の目的はシフトレジ
スタ回路におけるデータ伝搬遅延時間に基づく問題を解
消し、モジュールの個数が多くても正確な表示動作を実
現することである。

【０００７】

【課題を解決するための手段および作用】この発明の請
求項１に係る表示モジュール駆動装置においては、その
表示モジュールへの画素表示データ信号を出力するデー
タ信号出力手段は上記画素表示データ信号に付加して当
該画素表示データ信号に先行するチェックデータ信号を
出力するとともに、上記データ信号出力手段から出力さ
れシフトレジスタを経て取り出されたチェックデータ信
号を一時的に保持するチェックレジスタ、および上記デ
ータ信号出力手段で付加したときのチェックデータ信号
と上記チェックレジスタで保持されたデータとを比較す
るチェックデータ比較手段を備えたものである。この場
合、シフトレジスタに異常があると、このシフトレジス
タを経て取り出されたチェックデータは当初付加された
チェックデータと異なることになり、これをチェックデ
ータ比較手段が検出する。

【０００８】また、請求項２に係る表示モジュール駆動
装置においては、そのデータ信号出力手段はその出力を
各シフトレジスタに並列に供給するとともに、表示モジ
ュール毎にアドレスを設定しこれらモジュールアドレス
を時分割で出力するモジュールアドレス信号出力手段、
および上記表示モジュール毎に設けられ自己表示モジュ
ールのアドレス信号の入力タイミングで上記データ信号
出力手段からの信号の自己表示モジュールのシフトレジ
スタへの読み込みを行わせるデータ信号入力手段を備え
たものである。この場合、各シフトレジスタは自己表示
モジュールに対応する画素表示データ信号のみを、デー
タ信号出力手段から直接読み込む。

【０００９】また、請求項３に係る表示モジュール駆動
装置においては、そのデータ信号出力手段は表示モジュ
ール毎にその画素表示データ信号に付加して当該画素表
示データ信号に先行するチェックデータ信号を出力して
その出力を各シフトレジスタに並列に供給するととも
に、上記表示モジュール毎にアドレスを設定しこれらモ
ジュールアドレスを時分割で出力するモジュールアドレ
ス信号出力手段、上記表示モジュール毎に設けられ自己
表示モジュールのアドレス信号の入力タイミングで上記
データ信号出力手段からの信号の自己表示モジュールの
シフトレジスタへの読み込みを行わせるデータ信号入力
手段、上記データ信号出力手段から出力され上記シフト
レジスタを経て取り出されたチェックデータ信号を上記
表示モジュール毎に一時的に保持するチェックレジス
タ、および上記データ信号出力手段で付加したときのチ
ェックデータ信号と上記チェックレジスタで保持された
データとを上記表示モジュール毎に比較するチェックデ
ータ比較手段を備えたものである。この場合、特定のシ
フトレジスタに異常があると、チェックデータ比較手段
が当該シフトレジスタを特定してその異常を検出する。
また、各シフトレジスタは自己表示モジュールに対応す
る画素表示データ信号のみを、データ信号出力手段から
直接読み込む。

【００１０】また、請求項４に係る表示モジュール駆動
装置は、表示出力手段を備え、データ信号入力手段によ
るすべての表示モジュールのシフトレジスタへの読み込
み動作が終了した時点ですべてのシフトレジスタに保持
された信号を同時に各表示モジュールへ出力させる。

【００１１】

【実施例】図１はこの発明の一実施例による表示モジュ
ール駆動装置を示す構成図である。この例では４個のモ
ジュール１₁〜１₄を駆動する場合を示しているが、一般
にモジュール１をＮ個使用する場合にもこの発明はその
まま拡張して適用できるものである。図において、２は
タイミング発生回路、４₁〜４₄は従来のラッチ回路４と
同一のもので、タイミング発生回路２からの信号ＣＬＫ
４のタイミングで動作する。５₁〜５₄は従来のソースラ
イン出力回路５と同一のもの、６₁〜６₄は従来のゲート
駆動回路６と同一のもので、タイミング発生回路２から
の信号ＣＬＫ６のタイミングで動作する。

【００１２】７はデータ信号出力回路で、従来の画素表
示データ信号ＳＶにチェックデータ信号を付加した信号
ＳＶ１を時分割で出力する。そして、データ信号出力回
路７からの出力信号ＳＶ１は後述するデータ信号入力手
段としてのゲート回路８₁〜８₄を経て各シフトレジスタ
回路３₁〜３₄に並列に供給される。９は各モジュール１
₁〜１₄毎に設定されたモジュールアドレスを時分割で出
力するモジュールアドレス信号出力回路、そしてゲート
回路８₁〜８₄はモジュールアドレス信号ＭＡが自己のア
ドレスに合致したときのみその入力信号をシフトレジス
タ回路３に供給する。

【００１３】１０は各シフトレジスタ回路３₁〜３₄から
の帰還データ信号ＳＶ２を一時的に保持するチェックレ
ジスタ回路、１１はデータ信号出力回路７で付加する段
階のチェックデータ信号と各シフトレジスタ回路３₁〜
３₄を経てチェックレジスタ回路１０により一旦保持さ
れたチェックデータ信号とを各モジュール１₁〜１₄毎に
比較するチェックデータ比較回路で、両チェックデータ
信号が不一致のとき異常信号ＮＧを出力する。

【００１４】次に動作について図２のタイミングチャー
トを参照して説明する。

【００１５】先ず、基本的な表示動作の内容について説
明する。データ信号出力回路７からのデータ信号ＳＶ１
（同図（２））のデータＡとは、例えば各モジュール１
の第１行（ライン）に表示すべきデータ、データＢとは
第２行に表示すべきデータで、それぞれ各モジュール１
₁〜１₄に対応するものが時分割で伝送される。そして、
同図（７）に示すように、その各時分割単位は、当該モ
ジュール１への画素表示データ信号とそれに先行して付
加されたチェックデータ信号とから構成されている。こ
こで、チェックデータ信号としては、例えば、８ビット
で各ビットをすべて”１”に設定したデータが使用され
る。データ伝搬クロック信号ＣＬＫ３（図２（３）
（９））は、データ信号出力回路７からのデータ信号を
１ビットづつシフトレジスタ回路３へ取り込んでいくた
めの信号である。

【００１６】そして、上記２つの信号ＳＶ１およびＣＬ
Ｋ３は、各モジュール１₁〜１₄のゲート回路８₁〜８₄に
並列に供給されている。即ち、各ゲート回路８₁〜８₄に
は常に同一の信号が入力されている。一方、図２（１）
（６）のモジュール選択はモジュールアドレス信号出力
回路９からのモジュールアドレス信号ＭＡに相当するも
ので、例えばゲート回路８₁はモジュール選択が”１”
である、即ち自己のモジュールアドレス信号ＭＡに合致
する第１時分割単位で”ＯＮ”となり、この時間帯のみ
信号ＳＶ１およびＣＬＫ３をシフトレジスタ回路３₁に
出力する。同様に、ゲート回路８₂は第２時分割単位
で”ＯＮ”となり、この時間帯のみ信号ＳＶ１およびＣ
ＬＫ３をシフトレジスタ回路３₂に出力する。以下のゲ
ート回路８₃，８₄も同様である。

【００１７】以上の第１〜第４時分割単位の経過で、デ
ータＡの各シフトレジスタ回路３₁〜３₄への取り込みが
終了し、この時点で表示ラッチ信号ＣＬＫ４（図２
（８））が出力され、各シフトレジスタ回路３₁〜３₄に
保持されたデータ信号（データＡ）がソースライン出力
回路５₁〜５₄に一斉に出力され、各モジュール１₁〜１₄
の第１行目が上記データＡの内容で表示される（図２
（５））。

【００１８】以上のように、この発明の実施例において
は、複数個のモジュール１に対してデータ信号を並列に
供給するので、直列に供給する従来の場合のような伝搬
遅延時間に基づく表示不良が生じる恐れがなくなり、高
品質な表示動作が得られる。また、モジュールアドレス
信号出力回路９で作成するモジュールアドレス信号ＭＡ
を適当に変更することにより、各モジュールの入れ替え
が可能となり、表示装置全体として、その表示内容の配
置を極めて簡便に変更することができる。

【００１９】次にシフトレジスタ回路３の異常を検出す
る動作について説明する。ここでは、各シフトレジスタ
回路３₁〜３₄からの帰還データ信号ＳＶ２（図２（１
１））が重要となる。これは、同図（７）で示したよう
に、画素表示データ信号に先行して付加されたチェック
データ信号が各シフトレジスタ回路３を通過して取り出
された信号で、通過したシフトレジスタ回路３に全く異
常がなければ当初のチェックデータ信号がそのまま変化
せず帰還データ信号として取り出される。しかし、当該
シフトレジスタ回路３に異常が存在すると、当初のチェ
ックデータ信号は変化し、その変化した信号が帰還デー
タ信号として取り出される。

【００２０】図２の例では、シフトレジスタ回路３₂の
みに異常があり、その帰還データ信号のみが当初のチェ
ックデータ信号と異なったものとなっている。チェック
レジスタ回路１０は各シフトレジスタ回路３₁〜３₄から
のこの帰還データを一時的に保持し、チェックデータ比
較回路１１はこのチェックレジスタ回路１０からの帰還
データ信号と当初付加されたチェックデータ信号とをチ
ェッククロック信号ＣＬＫ１１（図２（１２））のタイ
ミングで比較演算する。従って、この実施例ではシフト
レジスタ回路３₂からの帰還データ信号とチェックデー
タ信号との比較時点でチェックデータ比較回路１１から
ＮＧ信号が出力され、モジュール１₂のシフトレジスタ
回路３₂の異常発生が直ちに検出される。

【００２１】以上のように、この発明の実施例では、常
時、すべてのシフトレジスタ回路３の異常有無を検知す
る態勢にあり、異常が発生すると直ちにその時点でＮＧ
信号が出力され、適当な異常表示手段を設けることによ
り、部品交換手配や必要な対策処置を迅速に行うことが
できる。

【００２２】なお、上記実施例では、ＴＦＴアレイを使
用したいわゆるアクティブマトリックス液晶表示装置に
適用した場合について説明したが、この発明は、互いに
直交する走査電極と表示電極とで構成するいわゆる単純
マトリックス液晶表示装置等にも全く同様に適用するこ
とができ同等の効果を奏する。また、モジュール１の個
数は、既述した通り、上記実施例の４個の場合に限ら
ず、任意のＮ個の場合に適用することができ、かつ、チ
ェックデータ信号を利用したシフトレジスタ回路３の異
常検出方式は単一のモジュールを使用した表示装置の場
合にも適用することができ同様の効果を奏する。また、
このチェックデータ信号のビット数も８ビットに限られ
ないのは当然である。

【００２３】

【発明の効果】以上のように、この発明の請求項１に係
る表示モジュール駆動装置のデータ信号出力手段は画素
表示データ信号に付加して当該画素表示データ信号に先
行するチェックデータ信号を出力するとともに、所定の
チェックレジスタおよびチェックデータ比較手段を備え
たので、表示不良に直結するシフトレジスタの異常有無
を常時検知することができ、異常発生を直ちに検出する
ことができる。

【００２４】また、請求項２に係る表示モジュール駆動
装置のデータ信号出力手段はその出力を各シフトレジス
タに並列に供給するとともに、所定のモジュールアドレ
ス信号出力手段およびデータ信号入力手段を備えたの
で、シフトレジスタ回路におけるデータ伝搬遅延時間の
累積増大がなくなり、モジュールの個数が多くなっても
正確で良質な表示動作が実現する。

【００２５】また、請求項３に係る表示モジュール駆動
装置のデータ信号出力手段は表示モジュール毎にその画
素表示データ信号に付加して当該画素表示データ信号に
先行するチェックデータ信号を出力してその出力を各シ
フトレジスタに並列に供給するとともに、所定のモジュ
ールアドレス信号出力手段、データ信号入力手段、チェ
ックレジスタおよびチェックデータ比較手段を備えたの
で、モジュールの数量にかかわらず、すべてのシフトレ
ジスタの異常有無を常時検知することができかつ品質良
好な表示動作が得られる。

【００２６】また、請求項４に係る表示モジュール駆動
装置は所定の表示出力手段を備えたので、モジュールの
数量にかかわらず、装置全体として正確な表示動作が得
られる。

【図面の簡単な説明】

【図１】 この発明の一実施例による表示モジュール駆
動装置を示す構成図である。

【図２】 図１の表示モジュール駆動装置の動作を説明
するためのタイミングチャートである。

【図３】 従来の表示モジュール駆動装置を示す構成図
である。

【符号の説明】

１₁〜１₄ 表示モジュール、２ タイミング発生回路、
３₁〜３₄ シフトレジスタ回路、４₁〜４₄ ラッチ回
路、５₁〜５₄ ソースライン出力回路、６₁〜６₄ ゲー
ト駆動回路、７ データ信号出力回路、８₁〜８₄ ゲー
ト回路、９ モジュールアドレス信号出力回路、１０
チェックレジスタ回路、１１ チェックデータ比較回
路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定数の画素が配列された表示モジュー
   ル、この表示モジュールへの画素表示データ信号を出力
   するデータ信号出力手段、および上記表示モジュールの
   画素数分の記憶素子を有し上記データ信号出力手段から
   上記各画素への画素表示データ信号を一時的に保持する
   シフトレジスタを備えた表示モジュール駆動装置におい
   て、 上記データ信号出力手段は上記画素表示データ信号に付
   加して当該画素表示データ信号に先行するチェックデー
   タ信号を出力するとともに、上記データ信号出力手段か
   ら出力され上記シフトレジスタを経て取り出されたチェ
   ックデータ信号を一時的に保持するチェックレジスタ、
   および上記データ信号出力手段で付加したときのチェッ
   クデータ信号と上記チェックレジスタで保持されたデー
   タとを比較するチェックデータ比較手段を備えたことを
   特徴とする表示モジュール駆動装置。
2. 【請求項２】 所定数の画素が配列された複数の表示モ
   ジュール、これら各表示モジュールの画素への画素表示
   データ信号を時分割で出力するデータ信号出力手段、お
   よび上記表示モジュール毎に設けられ上記データ信号出
   力手段から当該表示モジュールの各画素への画素表示デ
   ータ信号を一時的に保持するシフトレジスタを備えた表
   示モジュール駆動装置において、 上記データ信号出力手段はその出力を上記各シフトレジ
   スタに並列に供給するとともに、上記表示モジュール毎
   にアドレスを設定しこれらモジュールアドレスを上記し
   た時分割で出力するモジュールアドレス信号出力手段、
   および上記表示モジュール毎に設けられ自己表示モジュ
   ールのアドレス信号の入力タイミングで上記データ信号
   出力手段からの信号の自己表示モジュールのシフトレジ
   スタへの読み込みを行わせるデータ信号入力手段を備え
   たことを特徴とする表示モジュール駆動装置。
3. 【請求項３】 所定数の画素が配列された複数の表示モ
   ジュール、これら各表示モジュールの画素への画素表示
   データ信号を時分割で出力するデータ信号出力手段、お
   よび上記表示モジュール毎に設けられ当該表示モジュー
   ルの画素数分の記憶素子を有し上記データ信号出力手段
   から当該表示モジュールの各画素への画素表示データ信
   号を一時的に保持するシフトレジスタを備えた表示モジ
   ュール駆動装置において、 上記データ信号出力手段は上記表示モジュール毎にその
   画素表示データ信号に付加して当該画素表示データ信号
   に先行するチェックデータ信号を出力してその出力を上
   記各シフトレジスタに並列に供給するとともに、上記表
   示モジュール毎にアドレスを設定しこれらモジュールア
   ドレスを上記した時分割で出力するモジュールアドレス
   信号出力手段、上記表示モジュール毎に設けられ自己表
   示モジュールのアドレス信号の入力タイミングで上記デ
   ータ信号出力手段からの信号の自己表示モジュールのシ
   フトレジスタへの読み込みを行わせるデータ信号入力手
   段、上記データ信号出力手段から出力され上記シフトレ
   ジスタを経て取り出されたチェックデータ信号を上記表
   示モジュール毎に一時的に保持するチェックレジスタ、
   および上記データ信号出力手段で付加したときのチェッ
   クデータ信号と上記チェックレジスタで保持されたデー
   タとを上記表示モジュール毎に比較するチェックデータ
   比較手段を備えたことを特徴とする表示モジュール駆動
   装置。
4. 【請求項４】 データ信号入力手段によるすべての表示
   モジュールのシフトレジスタへの読み込み動作が終了し
   た時点ですべてのシフトレジスタに保持された信号を同
   時に各表示モジュールへ出力させる表示出力手段を備え
   たことを特徴とする請求項２または３に記載の表示モジ
   ュール駆動装置。