JP2013160999A - 駆動制御装置、それを備える表示装置、および駆動制御方法 - Google Patents

Abstract

【課題】カスケード接続された複数のＩＣからなるゲートドライバを備えた表示装置において、ゲートスタートパルス信号の異常に起因する消費電力の増大や回路素子の破壊を防止する。
【解決手段】各ＩＣ（ＧＤＲ１〜ＧＤＲ４）から出力されるゲートスタートパルス信号が後続のＩＣに入力されるとともにタイミングコントローラＩＣ１００にも与えられる構成とする。タイミングコントローラＩＣ１００では、各ＩＣから出力されたゲートスタートパルス信号の値と当該ゲートスタートパルス信号の期待値とを比較することによって、異常の有無が判定される。ゲートスタートパルス信号に異常があれば、タイミングコントローラＩＣ１００は、異常なゲートスタートパルス信号が入力されるＩＣからのゲート出力を停止させる処理を行う。
【選択図】図１

Description

本発明は、表示装置用の駆動制御装置に関し、特に、カスケード接続された複数個のＩＣ（集積回路）からなるゲートドライバ（走査信号線駆動回路）を備えた表示装置用の駆動制御装置に関する。

近年、液晶表示装置等の表示装置に関し、大型化や高解像度化が求められている。このため、ゲートバスライン（走査信号線）の数やソースバスライン（映像信号線）の数が増加している。その結果、１個のゲートドライバ用ＩＣ（ゲートバスラインを駆動するためのＩＣ）や１個のソースドライバ用ＩＣ（ソースバスラインを駆動するためのＩＣ）によって表示装置を動作させることが困難となっている。そこで、ゲートドライバ用ＩＣやソースドライバ用ＩＣをそれぞれ複数個備える表示装置が提供されている。

図２０は、従来のゲートドライバ９００の一構成例を示す図である。このゲートドライバ９００は、カスケード接続された４個のゲートドライバ用ＩＣ（ＧＤＲ１〜ＧＤＲ４）によって構成されている。各ゲートドライバ用ＩＣは、例えば、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と呼ばれる形態で、ゲートドライバ用の基板と、表示部を構成するパネル基板とに接続されている。なお、以下においては、符号ＧＤＲｉ（ｉ＝１〜４）で示す各ゲートドライバ用ＩＣのことを単に「ＧＤＲｉ」と記すこともある。

ゲートドライバ９００は、ゲートクロック信号ＧＣＫとゲートスタートパルス信号とに基づいて動作する。本説明においては、ゲートドライバ９００全体の動作開始（垂直走査開始）を指示するパルス信号および各ゲートドライバ用ＩＣの動作開始を指示するパルス信号のことを「ゲートスタートパルス信号」という。なお、ゲートドライバ９００全体の動作開始を指示するゲートスタートパルス信号には符号ＧＳＰを付し、各ゲートドライバ用ＩＣの動作開始を指示するゲートスタートパルス信号には符号ＧＳＰ（ｉ）を付す。また、それぞれのゲートスタートパルス信号のことを単に「ＧＳＰ」，「ＧＳＰ（ｉ）」と記すこともある。ゲートクロック信号ＧＣＫについても、単に「ＧＣＫ」と記すこともある。

ゲートドライバ９００には、「Ｔ−ＣＯＮ」などと呼ばれるタイミングコントローラＩＣからゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが与えられる。ＧＣＫについては、全てのゲートドライバ用ＩＣに共通的に与えられる。ＧＳＰについては、ＧＳＰ（１）としてＧＤＲ１に入力される。ＧＤＲ１からはＧＤＲ２の動作開始を指示するＧＳＰ（２）が出力され、そのＧＳＰ（２）はＧＤＲ２に入力される。さらに、ＧＤＲ２からはＧＤＲ３の動作開始を指示するＧＳＰ（３）が出力され、そのＧＳＰ（３）はＧＤＲ３に入力される。同様に、ＧＤＲ３からはＧＤＲ４の動作開始を指示するＧＳＰ（４）が出力され、そのＧＳＰ（４）はＧＤＲ４に入力される。以上のようにして、タイミングコントローラＩＣから出力されたＧＳＰに基づいて、カスケード接続された複数個のゲートドライバ用ＩＣにおいて、各ゲートドライバ用ＩＣの動作開始を指示するゲートスタートパルス信号が順次に転送される。

図２１は、１個のゲートドライバ用ＩＣ（ＧＤＲｉ）の構成を示すブロック図である。ＧＤＲｉには、当該ＧＤＲｉに接続されているゲートバスラインの本数（ここでは「ｋ本」とする）に等しい段ＳＲ（１）〜ＳＲ（ｋ）で構成されたシフトレジスタとレベル変換器とが含まれている。ＧＤＲｉにＧＳＰ（ｉ）が与えられると、ＧＣＫの立ち上がりのタイミングでＧＳＰ（ｉ）の取り込みが行われた後、ＧＣＫの立ち下がりのタイミングでシフトレジスタの先頭ビットの値が「１」にされる。すなわち、ＧＳＰ（ｉ）の取り込みが行われた後、ＧＣＫの立ち下がりのタイミングでシフトレジスタの１段目ＳＲ（１）からの出力信号Ｑ（１）の論理値が「１」になる。このとき、シフトレジスタの１段目ＳＲ（１）以外の段からの出力信号Ｑ（２）〜Ｑ（ｋ）の論理値は「０」になっている。その後、ＧＣＫが立ち下がるごとに、論理値「１」を出力する段が１段ずつ後段へとシフトする。各段からの出力信号Ｑ（１）〜Ｑ（ｋ）は、レベル変換器で電圧レベルの変換が行われた後、走査信号Ｇ（１）〜Ｇ（ｋ）としてゲートバスラインに出力される。また、最終段ＳＲ（ｋ）からの出力信号Ｑ（ｋ）は、後続のゲートドライバ用ＩＣ（ＧＤＲｉ＋１）の動作開始を指示するＧＳＰ（ｉ＋１）となる。

上述のようにして複数個のゲートドライバ用ＩＣにおいてゲートスタートパルス信号が順次に転送されるところ、ゲートスタートパルス信号が異常な状態になることがある。例えば、正常動作時には図２２に示すような波形のＧＣＫおよびＧＳＰ（ｉ）がＧＤＲｉに与えられると仮定する。この時、ＧＤＲｉ内のシフトレジスタの最終段ＳＲ（ｋ）からは、ＧＤＲｉ＋１の動作開始を指示するゲートスタートパルス信号として、符号Ｔａで示すパルス幅を有するＧＳＰ（ｉ＋１）が出力される。以上のような前提の下、図２３で符号９０で示すようにＧＣＫにノイズが混ざったと仮定する。上述したようにＧＳＰ（ｉ）の取り込みはＧＣＫの立ち上がりのタイミングで行われるので、図２３に示すような波形のＧＣＫがＧＤＲｉに与えられると、ＧＤＲｉではＧＳＰ（ｉ）の取り込みが２回行われる。このため、ＧＤＲｉ内のシフトレジスタの最終段ＳＲ（ｋ）からは、符号Ｔｂで示すパルス幅（符号Ｔａで示すパルス幅のほぼ２倍のパルス幅）（このパルス幅はノイズの状態によっては更に大きくなる）を有するＧＳＰ（ｉ＋１）が出力される。これにより、例えば、複数行の画素容量への同時書き込みが行われ、画素容量への書き込みのための消費電力が増大する。その結果、電源や回路が過負荷状態となって、異常動作が生じ得る。具体的には、ＤＣＤＣコンバータの電源回路の負荷が過大となることによるシャットダウンやゲートドライバに過剰な電流が流れることによる回路素子の破損などが生じ得る。

また、特に大型化した表示装置では図２４に示すように表示部の両側にゲートドライバを備えた構成が採用されるところ、一方のゲートドライバのみでゲートスタートパルス信号に異常が生じることがある。このような場合、例えば、図２５に示すように、左側のゲートドライバ内のＧＳＰ（ｉ）Ｌのパルス幅が右側のゲートドライバ内のＧＳＰ（ｉ）Ｒのパルス幅のほぼ２倍となることがある。その結果、左側のゲートドライバから出力される走査信号と右側のゲートドライバから出力される走査信号との間で（それら２つの走査信号の）立ち上がり／立ち下がりのタイミングにずれが生じ、貫通電流が発生する。

そこで、特開２００６−１１３３８４号公報には、ゲートドライバに供給するゲートスタートパルス信号を生成するタイミング制御回路で異常なパルスの出力をマスクする処理を行うことにより、電源及び回路が過負荷状態となることを防止した液晶表示装置の発明が開示されている。なお、表示装置の駆動用のＩＣをカスケード接続した構成は、例えば特開平５−３３３３５８号公報に開示されている。

特開２００６−１１３３８４号公報 特開平５−３３３３５８号公報

特開２００６−１１３３８４に開示された液晶表示装置の発明によると、ノイズを含んだゲートスタートパルス信号がゲートドライバに入力されることは抑制される。しかしながら、ゲートドライバ内でゲートスタートパルス信号にノイズが混ざった場合には、異常動作を防止することができない。例えば、カスケード接続された複数個のゲートドライバ用ＩＣにおいて、１つ目のＩＣにはノイズを含まないゲートスタートパルス信号が入力されたものの、２つ目のＩＣにはノイズを含んだゲートスタートパルス信号が入力されることがある。このような場合には、２つ目のＩＣからの走査信号の出力が異常な状態となり、例えば、画素容量への書き込みのための消費電力の増大や貫通電流による回路素子の破壊が生じ得る。

そこで本発明は、カスケード接続された複数のＩＣからなるゲートドライバを備えた表示装置において、ゲートスタートパルス信号の異常に起因する消費電力の増大や回路素子の破壊を防止することを目的とする。

第１の発明は、複数本の走査信号線が配設された表示部を有する表示装置用の駆動制御装置であって、
カスケード接続された複数個の集積回路であって各集積回路の動作開始タイミングを示す開始指示信号が順次に転送される複数個の集積回路からなる、前記複数本の走査信号線に順次にアクティブな走査信号を出力する走査信号線駆動部と、
前記走査信号線駆動部の動作を制御する制御部と
を備え、
各集積回路から出力される開始指示信号は、後続の集積回路に入力されるとともに前記制御部に与えられ、
前記制御部は、
各集積回路から出力される開始指示信号の値と当該集積回路から出力されるべき開始指示信号の値とを比較することによって、前記開始指示信号が異常であるか否かを判定し、
前記開始指示信号が異常であれば、その異常な開始指示信号が入力される集積回路からのアクティブな走査信号の出力を停止させる走査停止処理を行うことを特徴とする。

第２の発明は、第１の発明において、
前記複数個の集積回路には、走査信号をアクティブな状態にするための第１電圧と走査信号を非アクティブな状態にするための第２電圧とが供給され、
前記制御部は、前記走査停止処理として、走査信号が非アクティブな状態となる電圧レベルまで前記第１電圧の電圧レベルを低下させることを特徴とする。

第３の発明は、第２の発明において、
前記制御部は、前記走査停止処理として、前記第１電圧の電圧レベルを前記第２電圧の電圧レベルに等しくすることを特徴とする。

第４の発明は、第１の発明において、
前記複数個の集積回路には、走査信号がアクティブな状態となることを許容するか否かを示す出力制御信号が与えられ、
前記制御部は、前記走査停止処理として、異常な開始指示信号が入力される集積回路からはアクティブな走査信号が出力されないように前記出力制御信号の値を制御することを特徴とする。

第５の発明は、第１の発明において、
前記複数個の集積回路には、走査信号をアクティブな状態にするための第１電圧と走査信号を非アクティブな状態にするための第２電圧とが供給され、かつ、走査信号がアクティブな状態となることを許容するか否かを示す出力制御信号が与えられ、
前記制御部は、前記走査停止処理として、走査信号が非アクティブな状態となる電圧レベルまで前記第１電圧の電圧レベルを低下させ、かつ、異常な開始指示信号が入力される集積回路からはアクティブな走査信号が出力されないように前記出力制御信号の値を制御することを特徴とする。

第６の発明は、第１の発明において、
前記表示部の一端側および他端側の双方に前記走査信号線駆動部が設けられ、
前記制御部は、一方の走査信号線駆動部について前記開始指示信号の異常を検知した場合に、双方の走査信号線駆動部に対して前記走査停止処理を行うことを特徴とする。

第７の発明は、第１の発明において、
少なくとも２以上の前記集積回路から出力される開始指示信号の値の論理和を求める論理和演算回路を更に備え、
前記制御部は、前記論理和演算回路からの出力信号の値と前記論理和演算回路から出力されるべき信号の値とを比較することによって前記開始指示信号が異常であるか否かを判定することを特徴とする。

第８の発明は、第１の発明において、
各集積回路から出力される開始指示信号は、前記表示部を構成するパネル基板に設けられた配線を介して前記制御部に与えられることを特徴とする。

第９の発明は、表示装置であって、
第１から第８までのいずれかの発明に係る駆動制御装置を備えたことを特徴とする。

第１０の発明は、複数本の走査信号線が配設された表示部と、カスケード接続された複数個の集積回路であって各集積回路の動作開始タイミングを示す開始指示信号が順次に転送される複数個の集積回路からなり前記複数本の走査信号線に順次にアクティブな走査信号を出力する走査信号線駆動部とを有する表示装置の駆動制御方法であって、
各集積回路から出力される開始指示信号の値と当該集積回路から出力されるべき開始指示信号の値とを比較することによって、前記開始指示信号が異常であるか否かを判定する異常判定ステップと、
前記開始指示信号が異常であれば、その異常な開始指示信号が入力される集積回路からのアクティブな走査信号の出力を停止させる走査停止ステップと
を含むことを特徴とする。

上記第１の発明によれば、走査信号線駆動用の各集積回路から出力される開始指示信号（ゲートスタートパルス信号）は、後続の集積回路に入力されるとともに制御部に与えられる。そして、制御部では、走査信号線駆動用の各集積回路から出力された開始指示信号の値と当該集積回路から本来出力されるべき開始指示信号の値（期待値）とが比較される。これにより、走査信号線駆動用の各集積回路に入力される開始指示信号の異常を検知することが可能となる。そして、開始指示信号の異常が検知されたときには、その異常な開始指示信号が入力される集積回路からのアクティブな走査信号の出力を停止させる処理（走査停止処理）が行われる。従って、走査信号線駆動部内で開始指示信号が異常な状態となったときに、複数行の画素容量への同時書き込みが行われることはない。以上より、開始指示信号が異常な状態となることによる消費電力（画素容量への書き込みのための消費電力）の増大が抑制される。

上記第２の発明によれば、開始指示信号の異常が検知されたときに、比較的容易に集積回路からのアクティブな走査信号の出力を停止させることが可能となる。

上記第３の発明によれば、開始指示信号の異常が検知されたときに、確実に集積回路からのアクティブな走査信号の出力を停止させることが可能となる。

上記第４の発明によれば、開始指示信号の異常が検知されたときに、比較的容易に集積回路からのアクティブな走査信号の出力を停止させることが可能となる。

上記第５の発明によれば、開始指示信号の異常が検知されたときに、確実に集積回路からのアクティブな走査信号の出力を停止させることが可能となる。

上記第６の発明によれば、表示部の両側に走査信号線駆動部が設けられている場合に、一方の走査信号線駆動部内で開始指示信号に異常が生じたとき、双方の走査信号線駆動部内の集積回路からのアクティブな走査信号の出力が停止する。このため、左右の走査信号線駆動部間での貫通電流の発生が防止される。これにより、走査信号線駆動部内で開始指示信号が異常な状態となったときの貫通電流による回路破壊が防止される。

上記第７の発明によれば、開始指示信号に異常が生じているかを検査するための信号を１本の信号配線によって制御部に与えることが可能となる。このため、配線数が削減され、コストが低減する。

上記第８の発明によれば、表示装置に走査信号線駆動部用の基板が設けられていない場合にも、開始指示信号が異常な状態となることによる消費電力の増大を抑制することが可能となる。

上記第９の発明によれば、上記第１から第８までのいずれかの発明と同様の効果を奏する表示装置が実現される。

上記第１０の発明によれば、上記第１の発明と同様の効果を表示装置の駆動制御方法の発明において奏することができる。

本発明の第１の実施形態に係る液晶表示装置の要部の構成を示すブロック図である。 上記第１の実施形態において、液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、ゲートドライバ用ＩＣへのゲートハイ電圧およびゲートロー電圧の供給について説明するためのブロック図である。 上記第１の実施形態において、シフトレジスタの各段に対応して設けられているＡＮＤ回路について説明するための図である。 上記第１の実施形態において、異常の検出および異常への対処の流れを模式的に示した図である。 上記第１の実施形態において、異常の検出について説明するための信号波形図である。 上記第１の実施形態において、異常の検出について説明するための信号波形図である。 上記第１の実施形態において、第１のゲート出力停止処理について説明するための信号波形図である。 上記第１の実施形態において、第１のゲート出力停止処理について説明するための信号波形図である。 上記第１の実施形態において、第２のゲート出力停止処理について説明するための信号波形図である。 上記第１の実施形態において、第２のゲート出力停止処理について説明するための信号波形図である。 本発明の第２の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記第２の実施形態において、異常への対処について説明するための信号波形図である。 上記第２の実施形態において、第１のゲート出力停止処理が行われたときの動作を説明するための信号波形図である。 上記第２の実施形態において、第２のゲート出力停止処理が行われたときの動作を説明するための信号波形図である。 本発明の第３の実施形態に係る液晶表示装置の要部の構成を示すブロック図である。 上記第３の実施形態において、異常の検出および異常への対処の流れを模式的に示した図である。 上記第３の実施形態において、異常の検出について説明するための信号波形図である。 本発明の第４の実施形態に係る液晶表示装置の要部の構成を示すブロック図である。 従来のゲートドライバの一構成例を示す図である。 １個のゲートドライバ用ＩＣの構成を示すブロック図である。 ゲートスタートパルス信号の異常について説明するための信号波形図である。 ゲートスタートパルス信号の異常について説明するための信号波形図である。 表示部の両側にゲートドライバを備えた構成を示すブロック図である。 貫通電流の発生について説明するための信号波形図である。

以下、添付図面を参照しつつ本発明の実施形態について説明する。なお、以下の説明においては、ゲートドライバ（ゲートドライバ用ＩＣ）からアクティブな走査信号を出力することを「ゲート出力」という。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作概要＞
図２は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、タイミングコントローラＩＣ１００とゲートドライバ２００とソースドライバ３００と表示部４００とによって構成されている。ゲートドライバ２００は、カスケード接続された複数個のＩＣ（ゲートドライバ用ＩＣ）によって構成されている。本説明においては、ゲートドライバ２００は４個のＩＣ（ＧＤＲ１〜ＧＤＲ４）によって構成されているものと仮定する。各ゲートドライバ用ＩＣは図２１に示した構成となっており、従来と同様に動作する。ソースドライバ３００についても、カスケード接続された複数個のＩＣ（ソースドライバ用ＩＣ）３０１によって構成されている。

なお、ゲートドライバ２００およびタイミングコントローラＩＣ１００によって表示装置用の駆動制御装置が実現され、ゲートドライバ２００によって走査信号線駆動部が実現され、タイミングコントローラＩＣ１００によって制御部が実現されている。

表示部４００には、複数本のソースバスライン（映像信号線）ＳＬと複数本のゲートバスライン（走査信号線）ＧＬとが配設されている。ソースバスラインＳＬとゲートバスラインＧＬとの各交差点に対応して、画素を形成する画素形成部が設けられている。すなわち、表示部４００には、複数個の画素形成部が含まれている。上記複数個の画素形成部はマトリクス状に配置されて画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートバスラインＧＬにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬにソース端子が接続されたスイッチング素子である薄膜トランジスタ（ＴＦＴ）４１と、その薄膜トランジスタ４１のドレイン端子に接続された画素電極４２と、上記複数個の画素形成部に共通的な電位を与えるための対向電極である共通電極４３と、上記複数個の画素形成部に共通的に設けられ画素電極４２と共通電極４３との間に挟持された液晶層とからなる。そして、画素電極４２と共通電極４３とにより形成される液晶容量により、画素容量Ｃｐが構成される。一般的には、画素容量Ｃｐに確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。なお、図２の表示部４００内には、１つの画素形成部に対応する構成要素のみを示している。

次に、図２に示す構成要素の動作について説明する。タイミングコントローラＩＣ１００は、画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号ＴＳを外部から受け取り、デジタル映像信号ＤＶと、ソースドライバ３００の動作を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳと、ゲートドライバ２００の動作を制御するためのゲートスタートパルス信号（開始指示信号）ＧＳＰ，ゲートクロック信号ＧＣＫ，およびゲートアウトプットイネーブル信号（出力制御信号）ＧＯＥとを出力する。また、タイミングコントローラＩＣ１００は、ゲートドライバ２００から出力されるＧＳＰ（２）〜ＧＳＰ（４），ＧＳＰｏｕｔを受け取り、それらの信号に基づいてゲートドライバ２００におけるゲート出力の動作を制御する。なお、ＧＳＰｏｕｔはＧＤＲ４内のシフトレジスタの最終段から出力される信号である。

ゲートドライバ２００は、タイミングコントローラＩＣ１００から出力されるゲートスタートパルス信号ＧＳＰ，ゲートクロック信号ＧＣＫ，およびゲートアウトプットイネーブル信号ＧＯＥに基づいて、アクティブな走査信号の各ゲートバスラインＧＬへの印加を１垂直走査期間を周期として繰り返す。ところで、ＧＤＲ１〜ＧＤＲ４には、図３に示すように、タイミングコントローラＩＣ１００内の電源供給回路１１０から第１電圧としてのゲートハイ電圧ＶＧＨと第２電圧としてのゲートロー電圧ＶＧＬとが与えられている。なお、通常時には、ゲートハイ電圧ＶＧＨはゲートバスラインを選択状態にする電圧（画素形成部内の薄膜トランジスタ４１をオン状態にする電圧）となっていて、ゲートロー電圧ＶＧＬはゲートバスラインを非選択状態にする電圧（画素形成部内の薄膜トランジスタ４１をオフ状態にする電圧）となっている。以下、通常時のゲートハイ電圧ＶＧＨの電圧レベルをＶ（Ｇ）と記し、通常時のゲートロー電圧ＶＧＬの電圧レベルをＶ（Ｌ）と記す。また、ＧＤＲ１〜ＧＤＲ４内には、シフトレジスタの各段に対応してＡＮＤ回路２２が設けられており、ゲートアウトプットイネーブル信号ＧＯＥの論理反転信号と各段からの出力信号Ｑ（ｊ）との論理積を示す信号がＡＮＤ回路２２から出力される（図４参照）。そして、ＡＮＤ回路２２からの出力信号の論理値が１であれば、レベル変換器２４から走査信号Ｇ（ｊ）としてゲートハイ電圧ＶＧＨが出力され、ＡＮＤ回路２２からの出力信号の論理値が０であれば、レベル変換器２４から走査信号Ｇ（ｊ）としてゲートロー電圧ＶＧＬが出力される。

ソースドライバ３００は、タイミングコントローラＩＣ１００から出力されるデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬに駆動用の映像信号を印加する。このとき、ソースドライバ３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各ソースバスラインＳＬに印加すべき電圧を示すデジタル映像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル映像信号ＤＶがアナログ電圧に変換される。その変換されたアナログ電圧は、駆動用の映像信号として全てのソースバスラインＳＬに一斉に印加される。

以上のようにして、各ゲートバスラインＧＬに走査信号が印加され、各ソースバスラインＳＬに駆動用の映像信号が印加されることにより、外部から送られた画像信号ＤＡＴに基づく画像が表示部４００に表示される。

＜１．２ 要部の構成＞
図１は、本実施形態における要部の構成を示すブロック図である。なお、図１には、構成要素間で送受信される信号のうちゲートスタートパルス信号のみを示している。図１に示すように、ＧＤＲ１〜ＧＤＲ４は、ゲートドライバ用の基板２０と、表示部４００を構成するパネル基板４０とに接続されている。上述したように、ＧＤＲ１〜ＧＤＲ４はカスケード接続されている。ソースドライバ用ＩＣ３０１は、ソースドライバ用の基板３０と、表示部４００を構成するパネル基板４０とに接続されている。

本実施形態においては、以下のように、構成要素間でゲートスタートパルス信号が授受される。タイミングコントローラＩＣ１００から出力されたＧＳＰは、ＧＤＲ１の動作開始を指示するＧＳＰ（１）として、ＧＤＲ１に入力される。ＧＳＰ（１）を用いてＧＤＲ１内のシフトレジスタでシフト動作が行われた後、当該シフトレジスタの最終段からの出力信号が、ＧＤＲ２の動作開始を指示するＧＳＰ（２）としてＧＤＲ１から出力される。そのＧＳＰ（２）は、ＧＤＲ２に入力されるとともに、タイミングコントローラＩＣ１００にも与えられる。ＧＤＲ２およびＧＤＲ３では、ＧＤＲ１と同様の動作が行われる。ＧＤＲ４では、ＧＤＲ１と同様の動作が行われた後、ＧＤＲ４内のシフトレジスタの最終段からの出力信号がＧＳＰｏｕｔとして出力される。そのＧＳＰｏｕｔはタイミングコントローラＩＣ１００に与えられる。以上のように、本実施形態においては、後続のゲートドライバ用ＩＣの動作開始のために各ゲートドライバ用ＩＣから出力されるゲートスタートパルス信号が、タイミングコントローラＩＣ１００にも与えられる。

なお、本実施形態においては、ＧＳＰ（２）〜ＧＳＰ（４）およびＧＳＰｏｕｔは、ゲートドライバ用の基板２０に設けられた配線およびソースドライバ用の基板３０に設けられた配線を介して、タイミングコントローラＩＣ１００に与えられる。

＜１．３ 異常の検出および異常への対処＞
本実施形態に係る液晶表示装置では、ゲートスタートパルス信号の異常の検出およびその異常への対処が行われる。そこで、図５を参照しつつ、どのようにしてゲートスタートパルス信号の異常を検出して、どのような対処を行うかについて説明する。図５は、異常の検出および異常への対処の流れを模式的に示した図である。タイミングコントローラＩＣ１００には、機能的な構成要素として、第１の検査部１２１，第２の検査部１２２，および第３の検査部１２３が含まれている。なお、本実施形態ではゲートドライバ用ＩＣが４個存在しているため３個の検査部が設けられているが、ゲートドライバ用ＩＣがｍ個存在する場合には（ｍ−１）個の検査部が設けられる。

第１の検査部１２１では、ＧＳＰとＧＣＫとに基づいて、ＧＳＰ（２）としてＧＤＲ１から出力されるべき波形（すなわち、異常がない場合の波形）の期待値ＧＳＰ（２）ａが求められる。また、第１の検査部１２１では、上記期待値ＧＳＰ（２）ａと、ＧＤＲ１から実際に出力されたＧＳＰ（２）との比較が行われる。ＧＳＰ（２）に異常がない場合には、ＧＳＰ（２）の値とＧＳＰ（２）ａの値とは図６に示すように常に同じになる。このような場合、ゲートドライバ２００は通常の動作を継続すれば良いので、処置は行われない。これに対して、ＧＳＰ（２）に異常がある場合には、例えば図７に示すように、ＧＳＰ（２）の値とＧＳＰ（２）ａの値とが異なる期間が生じる。このような場合、タイミングコントローラＩＣ１００は、ゲートドライバ２００に対してゲート出力を停止させる処理（走査停止処理）を行う。具体的には、タイミングコントローラＩＣ１００は、後述する第１のゲート出力停止処理または後述する第２のゲート出力停止処理を行う。なお、第１のゲート出力停止処理および第２のゲート出力停止処理の双方が行われる構成にしても良い。

第２の検査部１２２では、第１の検査部１２１と同様にして、ＧＳＰ（３）ａとＧＳＰ（３）との比較が行われ、異常が検出されるとゲートドライバ２００に対してゲート出力を停止させる処理が行われる。第３の検査部１２３でも同様の処理が行われる。

＜１．３．１ 第１のゲート出力停止処理＞
第１のゲート出力停止処理では、タイミングコントローラＩＣ１００は、電源供給回路１１０から出力されるゲートハイ電圧ＶＧＨの電圧レベルをゲートロー電圧ＶＧＬの電圧レベルであるＶ（Ｌ）まで低下させる。すなわち、タイミングコントローラＩＣ１００においてＧＳＰ（ｉ）の異常が検出されると、タイミングコントローラＩＣ１００は、図８に示すようにゲートハイ電圧ＶＧＨの電圧レベルをＶ（Ｈ）からＶ（Ｌ）へと低下させる。これにより、ＧＤＲｉからアクティブな走査信号Ｇ（ｊ）が出力されていても、当該走査信号Ｇ（ｊ）の電圧レベルは図８に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。ところで、ＧＳＰ（ｉ）の異常が検出されたときには、図９に示すように、少なくとも、本来ＧＤＲｉからのゲート出力が行われる期間を通じて、ゲートハイ電圧ＶＧＨの電圧レベルがＶ（Ｌ）で維持される。その結果、異常な波形のゲートスタートパルス信号が入力されているゲートドライバ用ＩＣからのゲート出力が停止する。

＜１．３．２ 第２のゲート出力停止処理＞
第２のゲート出力停止処理では、タイミングコントローラＩＣ１００は、異常な波形のゲートスタートパルス信号が入力されるゲートドライバ用ＩＣからはアクティブな走査信号が出力されないようにゲートアウトプットイネーブル信号ＧＯＥの値を制御する。すなわち、タイミングコントローラＩＣ１００においてＧＳＰ（ｉ）の異常が検出されると、タイミングコントローラＩＣ１００は、図１０に示すようにゲートアウトプットイネーブル信号ＧＯＥをローレベルからハイレベルに変化させる。これにより、ＧＤＲｉからアクティブな走査信号Ｇ（ｊ）が出力されていても、当該走査信号Ｇ（ｊ）の電圧レベルは図１０に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。ところで、ＧＳＰ（ｉ）の異常が検出されたときには、図１１に示すように、少なくとも、本来ＧＤＲｉからのゲート出力が行われる期間を通じて、ゲートアウトプットイネーブル信号ＧＯＥはハイレベルで維持される。その結果、異常な波形のゲートスタートパルス信号が入力されているゲートドライバ用ＩＣからのゲート出力が停止する。

＜１．４ 効果＞
本実施形態によれば、各ゲートドライバ用ＩＣから出力されるゲートスタートパルス信号は、後続のゲートドライバ用ＩＣに入力されるとともに、タイミングコントローラＩＣ１００に与えられる。そして、タイミングコントローラＩＣ１００では、各ゲートドライバ用ＩＣから出力されたゲートスタートパルス信号の値と当該ゲートドライバ用ＩＣから本来出力されるべきゲートスタートパルス信号の値（期待値）とが比較される。これにより、各ゲートドライバ用ＩＣに入力されるゲートスタートパルス信号の異常を検知することが可能となる。そして、ゲートスタートパルス信号の異常が検知されたときには、その異常なゲートスタートパルス信号が入力されるゲートドライバ用ＩＣからのゲート出力を停止させる処理（走査停止処理）が行われる。このようにしてゲート出力が停止するので、ゲートスタートパルス信号が異常な状態となったときに例えば複数行の画素容量への同時書き込みが行われることはない。以上のようにして、ゲートスタートパルス信号が異常な状態となることによる消費電力（画素容量への書き込みのための消費電力）の増大が抑制される。

＜２．第２の実施形態＞
＜２．１ 構成など＞
図１２は、本発明の第２の実施形態に係る液晶表示装置の全体構成を示すブロック図である。図１２に示すように、本実施形態においては、ゲートドライバが表示部４００の左右両側に設けられている。なお、図１２では、表示部４００の左側に配置されたゲートドライバに関わる構成要素や信号には「Ｌ」を含む符号を付し、表示部４００の右側に配置されたゲートドライバに関わる構成要素や信号には「Ｒ」を含む符号を付している。但し、ゲートスタートパルス信号ＧＳＰ，ゲートクロック信号ＧＣＫ，およびゲートアウトプットイネーブル信号ＧＯＥについては、左右のゲートドライバに同一波形の信号が与えられるので、符号に「Ｌ」や「Ｒ」を付していない。

ＧＤＲ１Ｌ〜ＧＤＲ４Ｌ，ＧＤＲ１Ｒ〜ＧＤＲ４Ｒには共通的にゲートハイ電圧ＶＧＨおよびゲートロー電圧ＶＧＬがタイミングコントローラＩＣ１００内の電源供給回路１１０から与えられる。

本実施形態においては、タイミングコントローラＩＣ１００は、ＧＳＰ（２）Ｒ〜ＧＳＰ（４）Ｒに基づいてゲートドライバ２００Ｒ内でのゲートスタートパルス信号の異常の検出および異常への対処を行うとともに、ＧＳＰ（２）Ｌ〜ＧＳＰ（４）Ｌに基づいてゲートドライバ２００Ｌ内でのゲートスタートパルス信号の異常の検出および異常への対処を行う。

＜２．２ 異常への対処＞
次に、ゲートスタートパルス信号の異常への本実施形態における対処について説明する。なお、ゲートスタートパルス信号の異常の検出については、右側のゲートドライバ２００Ｒに関わるゲートスタートパルス信号および左側のゲートドライバ２００Ｌに関わるゲートスタートパルス信号のそれぞれについて、上記第１の実施形態と同様に行われる。

本実施形態においては、右側のゲートドライバ２００Ｒに関わるゲートスタートパルス信号および左側のゲートドライバ２００Ｌに関わるゲートスタートパルス信号のうちの一方のみで異常が検出されることがある。例えば、右側のゲートドライバ用ＩＣに入力されるゲートスタートパルス信号のみに異常があると仮定する。このとき、ＧＳＰ（ｉ）Ｒ，ＧＳＰ（ｉ）Ｒａ，ＧＳＰ（ｉ）Ｌ，およびＧＳＰ（ｉ）Ｌａの波形は例えば図１３に示すようなものとなる。ここで、仮にタイミングコントローラＩＣ１００が右側のゲートドライバ２００Ｒに対してのみゲート出力を停止させる処理を行うと、左側のゲートドライバ２００Ｌのみからアクティブな走査信号が出力され、貫通電流が発生する。そこで、本実施形態においては、一方のゲートドライバに関わるゲートスタートパルス信号のみに異常がある場合でも、タイミングコントローラＩＣ１００は、左側のゲートドライバ２００Ｌおよび右側のゲートドライバ２００Ｒの双方に対してゲート出力を停止させる処理を行う。

図１３に示した例において、タイミングコントローラＩＣ１００が上述の第１のゲート出力停止処理を行うと、ゲートハイ電圧ＶＧＨの電圧レベルが図１４に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。これにより、ＧＤＲｉＲからアクティブな走査信号Ｇ（ｊ）Ｒが出力されていても、当該走査信号Ｇ（ｊ）Ｒの電圧レベルは図１４に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。また、ＧＤＲｉＬからアクティブな走査信号Ｇ（ｊ）Ｌが出力されていても、当該走査信号Ｇ（ｊ）Ｌの電圧レベルは図１４に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。このようにして、異常な波形のゲートスタートパルス信号が入力されているゲートドライバ用ＩＣおよびそれに対応する他側のゲートドライバ用ＩＣからのゲート出力が停止する。

図１３に示した例において、タイミングコントローラＩＣ１００が上述の第２のゲート出力停止処理を行うと、ゲートアウトプットイネーブル信号ＧＯＥが図１５に示すようにローレベルからハイレベルへと低下する。これにより、ＧＤＲｉＲからアクティブな走査信号Ｇ（ｊ）Ｒが出力されていても、当該走査信号Ｇ（ｊ）Ｒの電圧レベルは図１５に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。また、ＧＤＲｉＬからアクティブな走査信号Ｇ（ｊ）Ｌが出力されていても、当該走査信号Ｇ（ｊ）Ｌの電圧レベルは図１５に示すようにＶ（Ｈ）からＶ（Ｌ）へと低下する。このようにして、異常な波形のゲートスタートパルス信号が入力されているゲートドライバ用ＩＣおよびそれに対応する他側のゲートドライバ用ＩＣからのゲート出力が停止する。

＜２．３ 効果＞
本実施形態によれば、表示部４００の両側にゲートドライバが設けられた液晶表示装置において、一方のゲートドライバ内でゲートスタートパルス信号に異常が生じたとき、双方のゲートドライバからのゲート出力が停止する。このため、左右のゲートドライバ間での貫通電流の発生が防止される。これにより、ゲートスタートパルス信号に異常が生じたときの貫通電流による回路破壊が防止される。

＜３．第３の実施形態＞
＜３．１ 構成＞
図１６は、本発明の第３の実施形態に係る液晶表示装置の要部の構成を示すブロック図である。図１６に示すように、本実施形態においては、ＧＳＰ（２）〜ＧＳＰ（４）の値の論理和を示す信号ＧＳＰｚを出力するＯＲ回路（論理和演算回路）２６が設けられている。なお、ＯＲ回路２６は典型的にはゲートドライバ用の基板２０に設けられるが、他の場所に設けられても良い。

＜３．２ 異常の検出＞
次に、図１７を参照しつつ、本実施形態ではどのようにしてゲートスタートパルス信号の異常を検出するかについて説明する。本実施形態においては、タイミングコントローラＩＣ１００には、検査部が１つだけ設けられている。検査部１３０では、ＧＳＰとＧＣＫとに基づいて、ＯＲ回路２６から出力されるべき波形（すなわち、異常がない場合の波形）の期待値ＧＳＰｚａが求められる。また、検査部１３０では、上記期待値ＧＳＰｚａと、ＯＲ回路２６から実際に出力されたＧＳＰｚとの比較が行われる。その比較の結果、ＧＳＰｚの値とＧＳＰｚａの値とが異なる期間があれば、ゲートスタートパルス信号に異常が生じていると判断される。

ゲートスタートパルス信号に異常がない場合、期待値ＧＳＰｚａの波形は例えば図１８に示すようなものとなる。ここで、ＧＳＰ（２）のパルスが生じている期間中に図１８で符号５１で示すようなノイズの混ざったＧＣＫがゲートドライバ２００に与えられると、図１８で符号５２および５３で示すように、ＧＳＰ（３）およびＧＳＰ（４）のパルス幅はＧＳＰ（２）のパルス幅のほぼ２倍となる。従って、ＯＲ回路２６から出力されるＧＳＰｚの波形は図１８に示すようなものとなる。図１８で符号５４，５５で示す部分では、ＧＳＰｚの値はＧＳＰｚａの値とは異なっている。これにより、ゲートスタートパルス信号に異常が生じているということがタイミングコントローラＩＣ１００で検知される。なお、ゲートドライバ２００からのゲート出力を停止させる処理については、上記第１の実施形態と同様にして行われる。

＜３．２ 効果＞
本実施形態によれば、ゲートスタートパルス信号に異常が生じているかを検査するための信号が１本の信号配線によってタイミングコントローラＩＣ１００に与えられる。このため、上記第１の実施形態と比較して、配線数が削減される。これにより、コストが低減する。

＜４．第４の実施形態＞
＜４．１ 構成＞
図１９は、本発明の第４の実施形態に係る液晶表示装置の要部の構成を示すブロック図である。図１９に示すように、本実施形態に係る液晶表示装置には、ゲートドライバ用の基板が設けられていない。従って、タイミングコントローラＩＣ１００とゲートドライバ用ＩＣとの間でのゲートスタートパルス信号の授受は次のように行われている。タイミングコントローラＩＣ１００から出力されたＧＳＰは、ソースドライバ用の基板３０，ソースドライバ用ＩＣ３０１，およびパネル基板４０に設けられた配線を介して、ゲートドライバ用ＩＣに与えられる。各ゲートドライバ用ＩＣから出力されるゲートスタートパルス信号は、パネル基板４０，ソースドライバ用ＩＣ３０１，およびソースドライバ用の基板３０を介して、タイミングコントローラＩＣ１００に与えられる。なお、パネル基板４０上にＯＲ回路を設ける構成とし、ＧＳＰ（２）〜ＧＳＰ（４）の値の論理和を示す信号がパネル基板４０，ソースドライバ用ＩＣ３０１，およびソースドライバ用の基板３０を介してタイミングコントローラＩＣ１００に与えられるようにしても良い（上記第３の実施形態を参照）。

＜４．２ 効果＞
本実施形態によれば、各ゲートドライバ用ＩＣから出力されるゲートスタートパルス信号は、表示部４００を構成するパネル基板４０に設けられた配線を介してタイミングコントローラＩＣ１００に与えられる。このようにして、ゲートドライバ用の基板が設けられていない液晶表示装置においても、ゲートドライバ内でのゲートスタートパルス信号の異常の検出およびその異常への対処を行うことが可能となる。

＜５．その他＞
上記第１のゲート出力停止処理ではゲートハイ電圧ＶＧＨの電圧レベルをゲートロー電圧ＶＧＬの電圧レベルであるＶ（Ｌ）まで低下させているが、本発明はこれに限定されず、走査信号が非アクティブな状態となる電圧レベル（画素形成部内の薄膜トランジスタがオフ状態となる電圧レベル）までゲートハイ電圧ＶＧＨの電圧レベルを低下させるようにしても良い。

上記各実施形態においては、ゲートクロック信号ＧＣＫにノイズが混ざった場合を例に挙げて説明しているが、バックライト等からゲートスタートパルス信号にノイズが与えられた場合やゲートドライバ用ＩＣ間の転送の際にゲートスタートパルス信号にノイズが混ざった場合にも本発明の効果が得られる。

上記各実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等の他の表示装置にも本発明を適用することができる。

２０…ゲートドライバ用の基板
２２…ＡＮＤ回路
２６…ＯＲ回路
１００…タイミングコントローラＩＣ
１１０…電源供給回路
２００…ゲートドライバ
３００…ソースドライバ
４００…表示部
ＧＤＲ１〜ＧＤＲ４…ゲートドライバ用ＩＣ
ＧＣＫ…ゲートクロック信号
ＧＳＰ，ＧＳＰ（２）〜ＧＳＰ（４），ＧＳＰ（２）Ｌ〜ＧＳＰ（４）Ｌ，ＧＳＰ（２）Ｒ〜ＧＳＰ（４）Ｒ…ゲートスタートパルス信号
ＧＯＥ…ゲートアウトプットイネーブル信号
ＶＧＨ…ゲートハイ電圧
ＶＧＬ…ゲートロー電圧

Claims (10)

1. 複数本の走査信号線が配設された表示部を有する表示装置用の駆動制御装置であって、
   カスケード接続された複数個の集積回路であって各集積回路の動作開始タイミングを示す開始指示信号が順次に転送される複数個の集積回路からなる、前記複数本の走査信号線に順次にアクティブな走査信号を出力する走査信号線駆動部と、
   前記走査信号線駆動部の動作を制御する制御部と
   を備え、
   各集積回路から出力される開始指示信号は、後続の集積回路に入力されるとともに前記制御部に与えられ、
   前記制御部は、
   各集積回路から出力される開始指示信号の値と当該集積回路から出力されるべき開始指示信号の値とを比較することによって、前記開始指示信号が異常であるか否かを判定し、
   前記開始指示信号が異常であれば、その異常な開始指示信号が入力される集積回路からのアクティブな走査信号の出力を停止させる走査停止処理を行うことを特徴とする、駆動制御装置。
2. 前記複数個の集積回路には、走査信号をアクティブな状態にするための第１電圧と走査信号を非アクティブな状態にするための第２電圧とが供給され、
   前記制御部は、前記走査停止処理として、走査信号が非アクティブな状態となる電圧レベルまで前記第１電圧の電圧レベルを低下させることを特徴とする、請求項１に記載の駆動制御装置。
3. 前記制御部は、前記走査停止処理として、前記第１電圧の電圧レベルを前記第２電圧の電圧レベルに等しくすることを特徴とする、請求項２に記載の駆動制御装置。
4. 前記複数個の集積回路には、走査信号がアクティブな状態となることを許容するか否かを示す出力制御信号が与えられ、
   前記制御部は、前記走査停止処理として、異常な開始指示信号が入力される集積回路からはアクティブな走査信号が出力されないように前記出力制御信号の値を制御することを特徴とする、請求項１に記載の駆動制御装置。
5. 前記複数個の集積回路には、走査信号をアクティブな状態にするための第１電圧と走査信号を非アクティブな状態にするための第２電圧とが供給され、かつ、走査信号がアクティブな状態となることを許容するか否かを示す出力制御信号が与えられ、
   前記制御部は、前記走査停止処理として、走査信号が非アクティブな状態となる電圧レベルまで前記第１電圧の電圧レベルを低下させ、かつ、異常な開始指示信号が入力される集積回路からはアクティブな走査信号が出力されないように前記出力制御信号の値を制御することを特徴とする、請求項１に記載の駆動制御装置。
6. 前記表示部の一端側および他端側の双方に前記走査信号線駆動部が設けられ、
   前記制御部は、一方の走査信号線駆動部について前記開始指示信号の異常を検知した場合に、双方の走査信号線駆動部に対して前記走査停止処理を行うことを特徴とする、請求項１に記載の駆動制御装置。
7. 少なくとも２以上の前記集積回路から出力される開始指示信号の値の論理和を求める論理和演算回路を更に備え、
   前記制御部は、前記論理和演算回路からの出力信号の値と前記論理和演算回路から出力されるべき信号の値とを比較することによって前記開始指示信号が異常であるか否かを判定することを特徴とする、請求項１に記載の駆動制御装置。
8. 各集積回路から出力される開始指示信号は、前記表示部を構成するパネル基板に設けられた配線を介して前記制御部に与えられることを特徴とする、請求項１に記載の駆動制御装置。
9. 請求項１から８までのいずれか１項に記載の駆動制御装置を備えたことを特徴とする表示装置。
10. 複数本の走査信号線が配設された表示部と、カスケード接続された複数個の集積回路であって各集積回路の動作開始タイミングを示す開始指示信号が順次に転送される複数個の集積回路からなり前記複数本の走査信号線に順次にアクティブな走査信号を出力する走査信号線駆動部とを有する表示装置の駆動制御方法であって、
    各集積回路から出力される開始指示信号の値と当該集積回路から出力されるべき開始指示信号の値とを比較することによって、前記開始指示信号が異常であるか否かを判定する異常判定ステップと、
    前記開始指示信号が異常であれば、その異常な開始指示信号が入力される集積回路からのアクティブな走査信号の出力を停止させる走査停止ステップと
    を含むことを特徴とする、駆動制御方法。

Images