JP2018109751A - 表示装置、駆動コントローラ及び駆動方法 - Google Patents

Abstract

【課題】駆動関連回路に対する動作状態を効果的、且つ正確にモニタリングし、問題がある場合に該当回路の動作を迅速、且つ正確に正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供すること。【解決手段】本発明による表示装置は、複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインを駆動するソース駆動回路と、複数のゲートラインを駆動するゲート駆動回路と、Ｎ（Ｎ≧１）番目フレームに対するフレーム開始信号を出力し、フレームブランク区間に受信されるフィードバック信号の状態が第１状態である場合、Ｎ＋１番目のフレームに対するフレーム開始信号の出力し、フレームブランク区間にフィードバック信号の状態が第２状態である場合、Ｎ＋１番目フレームに対するフレーム開始信号を出力しない駆動コントローラとを含む。【選択図】図１

Description

本発明は、表示装置、駆動コントローラ及び駆動方法に関するものである。

情報化社会の発展につれて、画像を表示するための表示装置に対する要求が多様な形態で増加しており、近年では液晶表示装置、プラズマ表示装置、有機発光表示装置などのような様々な表示装置が用いられている。

上記表示装置は表示パネル、それを駆動するための複数の駆動回路及び駆動回路を制御する駆動制御回路を含む。

表示装置が正常に画面を表示するためには複数の駆動回路及び駆動制御回路が正常な動作を行わなければならない。

そのため、複数の駆動回路及び駆動制御回路を含んでいるいずれかの一方は回路の中のいずれか１つでも正常な動作を行われなかった場合、画面表示に異常が発生する恐れがある。

ところが、従来の表示装置には駆動関連回路に対する動作状態を効果的、且つ正確にモニタリングし、問題がある場合に該当回路の動作を迅速、且つ正確に正常化するための技術が開発されていない状況である。

上記のような背景から、本発明の第１の目的は、駆動関連回路に対する動作状態を効果的、且つ正確にモニタリングし、問題がある場合に該当回路の動作を迅速、且つ正確に正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第２の目的は、ゲート駆動状態を正確、且つ迅速にモニタリングし、異常なゲート駆動状態を正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第３の目的は、映像入力状態を正確、且つ迅速にモニタリングし、異常な映像入力状態を正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第４の目的は、駆動制御のための内部ロジックを正確、且つ迅速にモニタリングし、異常な駆動制御内部ロジックを正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第５の目的は、ソース駆動状態を正確、且つ迅速にモニタリングし、異常なソース駆動状態を正常化できるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第６の目的は、画面表示に影響を与える恐れがある多様なディスプレイ駆動要素に対する総合的、有機的、且つ強硬なフェイルセーフ（Ｆａｉｌｓａｆｅ）処理を行うことにより画像品質を大幅に高めることができる表示装置、駆動コントローラ及び駆動方法を提供することである。

本発明の第７の目的は、表示パネルにおける横方向のロウ（ｒｏｗ）駆動及び縦方向のカラム（ｃｏｌｕｍｎ）駆動のいずれかに対して異常な状態を迅速にモニタリングし、異常な状態がモニタリングされる場合に該当駆動が迅速に正常化され表示パネルに対する全体的な画像品質が上がるようにする表示装置、駆動コントローラ及び駆動方法を提供することである。

一側面において、本発明の実施例は複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインを駆動するソース駆動回路と、複数のゲートラインを駆動するゲート駆動回路と、Ｎ（Ｎ≧１）番目のフレームに対するフレーム開始信号を出力し、フレームブランク区間にフィードバック信号を受信してフィードバック信号の状態又は受信可否に応じてＮ＋１番目のフレームに対するフレーム開始信号の出力可否を制御する駆動コントローラとを含む表示装置を提供することができる。

駆動コントローラはＮ番目のフレームに対するフレーム開始信号が出力された後、フレームブランク区間に受信されたフィードバック信号の状態が第１状態である場合、Ｎ＋１番目のフレームに対するフレーム開始信号を出力することができる。

駆動コントローラはＮ番目のフレームに対するフレーム開始信号が出力された後、フレームブランク区間にフィードバック信号が受信されないか、あるいは受信されたフィードバック信号の状態が第２状態である場合、Ｎ＋１番目のフレームに対するフレーム開始信号を出力しなくてもよい。

他の側面において、本発明の実施例はＮ（Ｎ≧１）番目のフレームに対するフレーム開始信号を出力する制御信号出力部と、フレームブランク区間にフィードバック信号を受信してフィードバック信号の状態、又は受信可否に応じてＮ＋１番目のフレームに対するフレーム開始信号の出力可否を制御する制御部とを含む駆動コントローラを備えることができる。

駆動コントローラの制御部は、Ｎ番目のフレームに対するフレーム開始信号が出力された後、フレームブランク区間に受信されるフィードバック信号の状態が第１状態である場合にＮ＋１番目のフレームに対するフレーム開始信号を出力し、フレームブランク区間にフィードバック信号が受信されないか、あるいは受信されたフィードバック信号の状態が第２状態である場合にＮ＋１番のフレームに対するフレーム開始信号を出力しなくてもよい。

さらに他の側面において、本発明の実施例は複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインを駆動するソース駆動回路と、複数のゲートラインを駆動するゲート駆動回路とを含む表示装置の駆動方法を提供することができる。

駆動方法は、駆動コントローラがＮ（Ｎ≧１）番目のフレームに対するフレーム開始信号を出力する段階と、駆動コントローラがフレームブランク区間にフィードバック信号の受信を待機する段階と、駆動コントローラが上記フレームブランク区間に受信されたフィードバック信号の状態が第１状態である場合にＮ＋１番目のフレームに対するフレーム開始信号を出力し、フレームブランク区間にフィードバック信号が受信されないか、あるいは受信されたフィードバック信号の状態が第２状態である場合に上記Ｎ＋１番目のフレームに対するフレーム開始信号を出力しない段階とを含むことができる。

さらに他の側面において、複数のデータライン及び複数のゲートラインが配置された表示パネルと、複数のデータラインを駆動するソース駆動回路と、複数のゲートラインを駆動するゲート駆動回路と、ソース駆動回路及びゲート駆動回路を制御する駆動コントローラとを含む表示装置を提供することができる。

上記表示装置において、表示パネルに異常画面が表示された後、駆動コントローラが表示パネル、ゲート駆動回路、又はソース駆動回路から受信される信号に応じて異常画面と異なる画面が表示パネルに表示され、その後、正常画面を表示できるようになる。

さらに他の側面において、映像信号の入力を受ける映像信号受信部と、映像信号を変換した映像データを出力するデータ出力部と、ディスプレイ駆動を制御するための制御信号を出力する制御信号出力部とを含む駆動コントローラを提供することができる。

上記駆動コントローラにおいて、データ出力部は表示パネルに異常画面が表示された後、表示パネル、ゲート駆動回路、又はソース駆動回路から受信される受信に応じて異常画面と異なる画面が表示パネルに表示されるようにするデータを出力することができる。

以上で説明した本発明の実施例によれば、駆動関連回路に対する動作状態を効果的、且つ正確にモニタリングし、問題がある場合に該当回路の動作を迅速、且つ正確に正常化できるようになる。

本発明の実施例によれば、ゲート駆動状態を正確、且つ迅速にモニタリングし、異常なゲート駆動状態を正常化できるようになる。

本発明の実施例によれば、映像入力状態を正確、且つ迅速にモニタリングし、異常な映像入力状態を正常化できるようになる。

本発明の実施例によれば、駆動制御のための内部ロジックを正確、且つ迅速にモニタリングし、異常な駆動制御内部ロジックを正常化できるようになる。

本発明の実施例によれば、ソース駆動状態を正確、且つ迅速にモニタリングし、異常なソース駆動状態を正常化できるようになる。

本発明の実施例によれば、画面表示に影響を与える恐れがある多様なディスプレイ駆動要素に対する総合的、有機的、且つ強硬なフェイルセーフ（Ｆａｉｌｓａｆｅ）処理によって画像品質を大幅に高めることができる。

本発明の実施例によれば、表示パネルのロウ駆動及びカラム駆動いずれに対して異常な状態を迅速にモニタリングし、異常状態にある該当駆動を速やかに正常化することにより表示パネルに対する全体的な画像品質を上げることができる。

本発明の実施例に係る表示装置システムの構成を示す図である。 本発明の実施例に係る表示装置システムの一例を示す図である。 本発明の実施例に係る表示装置の主な駆動関連機能及び駆動関連信号を示す図である。 本発明の実施例に係る表示装置の駆動コントローラに対するブロック図である。 本発明の実施例に係る駆動コントローラがフェイルセーフプロセスを行うためにモニタリングするモニタリング信号の一例を示す図である。 本発明の実施例に係る駆動コントローラに対する詳細なブロック図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを説明するための図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを説明するための図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを説明するための図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスのための信号ラインを示す図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを行う際、正常ゲート駆動状態における駆動タイミングを示す図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを行う際、異常ゲート駆動状態における駆動タイミングを示す図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセス前後の画面変化を示す図である。 本発明の実施例に係るゲート駆動フェイルセーフプロセスを行う際、フィードバック信号の電圧調節プロセスを説明するための図である。 本発明の実施例に係る映像入力フェイルセーフプロセスに関する駆動タイミングを示す図である。 本発明の実施例に係る映像入力フェイルセーフプロセスによる駆動コントローラの動作を示す図である。 本発明の実施例に係る内部ロジックフェイルセーフプロセスにおける駆動タイミングを示す図である。 本発明の実施例に係るソース駆動フェイルセーフプロセスのためのロック信号伝送構造を示す図である。 本発明の実施例に係るソース駆動フェイルセーフプロセスにおける駆動タイミング、及びソース駆動フェイルセーフプロセス前後の画面変化を示す図である。 本発明の実施例に係る表示装置の駆動方法に関するフローチャートである。

本発明の実施形態は、表示装置、駆動コントローラ及び駆動方法に関するものであって、駆動関連回路に対する動作状態をモニタリングし、その結果、異常な動作状態が見られる駆動を迅速、且つ正確に正常化するようにフェイルセーフ機能を提供することによって、総合的なディスプレイ駆動性能及び画像品質を高めることができる。

以下、本発明の一実施形態の一例を示す図を参照して詳しく説明する。各図の構成要素に参照符号を付すに当たって、同一の構成要素については他の図面上に表示されても、可能であれば同一符号を有する。また、本発明を説明するにあたって、かかる公知構成又は機能に対する具体的な説明が本発明の要旨を逸脱する恐れがあると判断される場合にはその詳細な説明は省略する。

また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような構成用語はその構成要素を他の構成要素と区別するためのものであって、その用語によって当該構成要素の本質、手順、順序又は個数などは限定されない。ある構成要素が異なる構成要素に「連結」、「結合」又は「接続」されると記載した場合、その構成要素はその他の構成要素に直接連結されるか、あるいは接続することができ、各構成要素の間に他の構成要素が「介在」されるか、あるいは各構成要素が他の構成要素を介して「連結」、「結合」又は「接続」することもできると理解されるべきである。

図１は本発明の実施形態に係る表示装置１００システムの構成を示す図である。

図１を参照すれば、本発明の実施形態に係る表示装置１００は、複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）が配置され、複数のデータライン（ＤＬ）及び複数のゲートライン（ＧＬ）によって定義される複数のサブピクセル（ＳＰ：Ｓｕｂ Ｐｉｘｅｌ）が配列された表示パネル１１０と、複数のデータライン（ＤＬ）を駆動するソース駆動回路１２０と、複数のゲートライン（ＧＬ）を駆動するゲート駆動回路１３０と、ソース駆動回路１２０及びゲート駆動回路１３０を制御する駆動コントローラ１４０等を含む。

駆動コントローラ１４０は、ソース駆動回路１２０及びゲート駆動回路１３０へ各種制御信号を供給し、ソース駆動回路１２０及びゲート駆動回路１３０を制御する。

上記駆動コントローラ１４０は、各フレームで実現するタイミングに応じてスキャンを開始し、外部から入力される映像信号をソース駆動回路１２０で用いるデータ信号形式に合わせて切り替えた後、その切り替えられた映像データを出力し、スキャンに合わせて適切な時間にデータ駆動をコントロールする。

上記駆動コントローラ１４０は、通常のディスプレイ技術で用いられるタイミングコントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）か、あるいはタイミングコントローラを含む他の制御機能も行う制御装置であってもよい。

上記駆動コントローラ１４０は、ソース駆動回路１２０と別途の部品で実現してもよいし、ソース駆動回路１２０と一緒に集積回路で実現してもよい。

ソース駆動回路１２０は、複数のデータライン（ＤＬ）にデータ電圧を供給して複数のデータライン（ＤＬ）を駆動する。ここで、ソース駆動回路１２０はデータ駆動回路とも言う。

ゲート駆動回路１３０は、複数のゲートライン（ＧＬ）にスキャン信号を順次に供給して複数のゲートライン（ＧＬ）を順次に駆動する。ここで、ゲート駆動回路１３０はスキャンドライバーとも言う。

ゲート駆動回路１３０は、駆動コントローラ１４０の制御に応じて、オン（Ｏｎ）電圧又はオフ（Ｏｆｆ）電圧のスキャン信号を複数のゲートライン（ＧＬ）に順次に供給する。

ソース駆動回路１２０は、ゲート駆動回路１３０によって特定ゲートラインが開放されれば、駆動コントローラ１４０から受信した映像データをアナログ型のデータ電圧に変換して複数のデータライン（ＤＬ）に供給する。

ソース駆動回路１２０は、図１に示すように表示パネル１１０の一側（例：上側又は下側）のみに設けられてもよいし、場合によっては駆動方式、パネル設計方式などにより表示パネル１１０の両側（例：上側と下側）に設けられてもよい。

ゲート駆動回路１３０は、図１に示すように表示パネル１１０の一側（例：左側又は右側）のみに設けられてもよいし、場合によっては駆動方式、パネル設計方式などにより表示パネル１１０の両側（例：左側と右側）に設けられてもよい。

前述した駆動コントローラ１４０は、映像信号に対する映像入力に関連して、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）、各種クロック信号（ＣＬＯＣＫ）などを含む各種タイミング信号（入力信号）の入力を外部（例：ホスト１５０）から受けることができる。

駆動コントローラ１４０は、ソース駆動回路１２０及びゲート駆動回路１３０を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）、クロック信号などのタイミング信号の入力を受けて各種制御信号（データ駆動制御信号、ゲート駆動制御信号）を生成し、ソース駆動回路１２０及びゲート駆動回路１３０へ出力する。

例えば、駆動コントローラ１４０は、ゲート駆動回路１３０を制御するために、ゲートスタートパルス（ＧＳＰ：Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ）、ゲート出力イネーブル信号（ＧＯＥ：Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）などを含む各種ゲート駆動制御信号を出力する。

ここで、ゲートスタートパルス（ＧＳＰ）はゲート駆動回路１３０の動作スタートタイミングを制御する。ゲートシフトクロック（ＧＳＣ）はゲート駆動回路１３０に入力されるクロック信号であり、スキャン信号（ゲートパルス）のシフトタイミングを制御する。ゲート出力イネーブル信号（ＧＯＥ）はゲート駆動回路１３０のゲート出力タイミング情報を指定している。

さらに、駆動コントローラ１４０は、ソース駆動回路１２０を制御するために、ソーススタートパルス（ＳＳＰ：Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ソースサンプリングクロック（ＳＳＣ：Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ）、ソース出力イネーブル信号（ＳＯＥ：Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）などを含む各種データ駆動制御信号を出力する。

ここで、ソーススタートパルス（ＳＳＰ）は、ソース駆動回路１２０のデータサンプリングスタートタイミングを制御する。ソースサンプリングクロック（ＳＳＣ）は、ソース駆動回路１２０でデータのサンプリングタイミングを制御するクロック信号である。ソース出力イネーブル信号（ＳＯＥ）は、ソース駆動回路１２０のデータ出力タイミングを制御する。

図２は本発明の実施形態に係る表示装置システムの一例を示す図である。

ソース駆動回路１２０は、少なくとも一つのソース駆動集積回路（ＳＤＩＣ：Ｓｏｕｒｃｅ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を含み複数のデータライン（ＤＬ）を駆動することができる。ここで、ソース駆動集積回路（ＳＤＩＣ）はソース駆動チップとも言う。

各ソース駆動集積回路（ＳＤＩＣ）は、テープ自動ボンディング（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、又はチップオングラス（ＣＯＧ：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式により表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されるか、あるいは表示パネル１１０に直接配置されてもよいが、場合によっては表示パネル１１０に集積化されて配置されてもよい。

さらに、各ソース駆動集積回路（ＳＤＩＣ）は、図２に示すように回路フィルム（ＳＦ）の上面に実装されるチップオンフィルム（ＣＯＦ：Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式によって実現することもできる。

ゲート駆動回路１３０は、少なくとも一つのゲート駆動集積回路（ＧＤＩＣ：Ｇａｔｅ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を含み、複数のゲートライン（ＧＬ）を駆動することができる。ここで、ゲート駆動集積回路（ＧＤＩＣ）はゲート駆動チップとも言う。

各ゲート駆動集積回路（ＧＤＩＣ）は、テープ自動ボンディング（ＴＡＢ）方式、又はチップオングラス（ＣＯＧ）方式により表示パネル１１０のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されてもよいし、表示パネル１１０に集積化されて配置されてもよい。

さらに、各ゲート駆動集積回路（ＧＤＩＣ）は表示パネル１１０と連結されたフィルム（ＧＦ）の上面に実装されるチップオンフィルム（ＣＯＦ）方式により実現されてもよいし、図２に示すようにゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）型で実現され表示パネル１１０に直接配置されてもよい。

下記では、説明の便宜上、ゲート駆動回路１３０に含まれた複数のゲート駆動集積回路（ＧＤＩＣ）はゲートインパネル型のゲート駆動集積回路と見なす。

さらに、下記ではゲートインパネル型のゲート駆動集積回路（ＧＤＩＣ）はパネル内蔵型ゲート駆動チップ（ＧＩＰ）と記載する。

本発明の実施形態に係る表示装置１００は、少なくとも１つのソース駆動集積回路（ＳＤＩＣ）に対する回路的な連結のために必要な少なくとも１つのソース印刷回路基板（ＳＰＣＢ：Ｓｏｕｒｃｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）と、制御部品及び各種電気装置を実装するためのコントロール印刷回路基板（ＣＰＣＢ：Ｃｏｎｔｒｏｌ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）を含むことができる。

各ソース印刷回路基板（ＳＰＣＢ）では、ソース駆動集積回路（ＳＤＩＣ）の実装された回路フィルム（ＳＦ）が複数個連結されてもよい。そのため、各ソース印刷回路基板（ＳＰＣＢ）は複数の回路フィルム（ＳＦ）を介して表示パネル１１０と電気的に接続できるようになる。

コントロール印刷回路基板（ＣＰＣＢ）には、ソース駆動回路１２０及びゲート駆動回路１３０などの動作を制御する駆動コントローラ１４０や、表示パネル１１０、ソース駆動回路１２０及びゲート駆動回路１３０などに各種電圧又は電流を供給し、または供給しようとする各種電圧又は電流を制御する電源コントローラなどを実装できるようになる。

上記コントロール印刷回路基板（ＣＰＣＢ）は、連結部材を介して少なくとも１つのソース印刷回路基板（ＳＰＣＢ）と回路的に連結できるようになる。

ここで、連結部材は一例に、可撓性印刷回路（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、フレキシブルフラットケーブル（ＦＦＣ：Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）等であってもよい。

少なくとも１つのソース印刷回路基板（ＳＰＣＢ）及びコントロール印刷回路基板（ＣＰＣＢ）は、１つの印刷回路基板に一体化して実現してもよい。

さらに、駆動コントローラ１４０を、ソース駆動集積回路（ＳＤＩＣ）と統合して実現してもよい。

図３は、本発明の実施形態に係る表示装置１００の主要駆動関連機能及び主要駆動関連信号を示す図である。

図３に示すように、下記では本発明の実施形態に係る表示装置１００は６つのソース駆動集積回路（ＳＤＩＣ＃１、ＳＤＩＣ＃２、ＳＤＩＣ＃３、ＳＤＩＣ＃４、ＳＤＩＣ＃５、ＳＤＩＣ＃６）を含むと仮定する。

さらに、本発明の実施形態に係る表示装置１００は、１０個のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ＃Ｌ２、ＧＩＰ＃Ｌ３、ＧＩＰ＃Ｌ４、ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１、ＧＩＰ＃Ｒ２、ＧＩＰ＃Ｒ３、ＧＩＰ＃Ｒ４、ＧＩＰ＃Ｒ５）を含むと仮定する。

ここで、１０個のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）の中から、５つのパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ＃Ｌ２、ＧＩＰ＃Ｌ３、ＧＩＰ＃Ｌ４、ＧＩＰ＃Ｌ５）は表示パネル１１０の左側に内蔵され、残り５つのパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｒ１、ＧＩＰ＃Ｒ２、ＧＩＰ＃Ｒ３、ＧＩＰ＃Ｒ４、ＧＩＰ＃Ｒ５）は表示パネル１１０の右側に内蔵されると見なす。

図３を参照すれば、表示装置１００では、ディスプレイ駆動のための多様な主要駆動関連機能及び主要駆動関連信号がある。

その中でも、ディスプレイ駆動及び画像品質に大きな影響を与える要素が４つある。

４つの主な要素は次のとおりである。

第１の主要要素は、パネル内蔵型ゲート駆動チップ（ＧＩＰ）のゲート駆動機能、及びこれに関わる駆動関連信号（例：ゲート駆動制御信号、ゲート信号（ＧＡＴＥ）である。

第２の主要要素は、映像入力（Ｖｉｄｅｏ Ｉｎｐｕｔ）機能及び映像入力機能に関わる駆動関連信号としてホスト１５０から駆動コントローラ１４０に供給される映像入力（Ｖｉｄｅｏ Ｉｎｐｕｔ）に関わる入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）である。

第３の主要要素は、駆動コントローラ１４０の駆動制御のための内部制御機能、及び駆動コントローラ１４０の駆動制御のための内部制御機能に関わる駆動関連信号として駆動コントローラ１４０の駆動制御のために駆動コントローラ１４０の内部で用いられる内部信号（Ｉｎｔｅｒｎａｌ Ｓｉｇｎａｌ）である。

第４の主要要素は、ソース駆動集積回路（ＳＤＩＣ）のソース駆動機能、及びこれに関わる駆動関連信号（例：データ駆動制御信号、データ電圧（ＶＤＡＴＡ）など）である。

前述したように、駆動関連構成（例：ホスト、駆動コントローラ、ソース駆動集積回路、パネル内蔵型ゲート駆動チップ、表示パネル、ソース印刷回路基板、コントロール印刷回路基板など）のいずれか１つでトラブルが生じた場合、前述した４つの主要要素の少なくとも１つから問題が発生する恐れがある。

この場合、ディスプレイ駆動が正常に行われず、画像品質も著しく低下する恐れがある。

従って、本発明の実施形態は４つの主要要素について問題が生じているか否かを検知するために４つの信号をモニタリングし、その結果によってフェイル（Ｆａｉｌ）が発生したと判断されれば、駆動正常化のためのフェイルセーフ（Ｆａｉｌｓａｆｅ）プロセスを行うことができる。

本発明の実施形態に係るフェイルセーフプロセスは４つの主要要素と関連しており、下記の４つのフェイルセーフプロセスを含む。

１番目のフェイルセーフプロセスは、パネル内蔵型ゲート駆動チップ（ＧＩＰ）のゲート駆動状態を検知し、フェイル発生の際、ゲート駆動状態を正常化するゲート駆動フェイルセーフプロセスである。

２番目のフェイルセーフプロセスは、映像入力（Ｖｉｄｅｏ Ｉｎｐｕｔ）状態を検知し、フェイル発生の際、映像入力を正常化する映像入力フェイルセーフプロセス（入力信号フェイルセーフプロセス）である。

３番目のフェイルセーフプロセスは、駆動コントローラ１４０の駆動制御のための内部制御状態を検知し、フェイル発生の際、駆動コントローラ１４０の内部ロジックを正常化する内部ロジックフェイルセーフプロセス（内部信号フェイルセーフプロセス）である。

４番目のフェイルセーフプロセスは、ソース駆動集積回路（ＳＤＩＣ）のソース駆動状態を検知し、フェイル発生の際、ソース駆動状態を正常化するソース駆動フェイルセーフプロセス（ロック信号フェイルセーフプロセス）である。

上記フェイルセーフプロセスは、駆動コントローラ１４０によって実施してもよいし、フェイルセーフプロセスのための専用コントローラによって実施してもよい。場合によっては、駆動コントローラ１４０と他のコントローラから分散されて実施してもよい。但し、下記では説明の便宜のために、駆動コントローラ１４０がフェイルセーフプロセスを行うものとして説明する。

下記では、本発明の実施形態に係る駆動コントローラ１４０、及びそれによって行われる４つのフェイルセーフプロセスを詳しく説明する。

図４は、本発明の実施形態に係る表示装置１００の駆動コントローラ１４０に関するブロック図である。

図４を参照すれば、本発明の実施形態に係る駆動コントローラ１４０は、映像信号の入力を受ける映像信号受信部４１０、映像信号を変換した（切り替えした）映像データを出力するデータ出力部４２０、ディスプレイ駆動を制御するための制御信号を出力する制御信号出力部４３０、及び制御コアに該当する制御部４００などを含むことができる。

映像信号受信部４１０は、ホスト１５０から映像信号の入力を受ける。

映像信号受信部４１０は、映像入力に関わる入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）の入力を受けてもよい。

ここで、入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）は、データイネーブル信号（ＤＥ）、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、クロック信号（ＣＬＯＣＫ）等を含むことができ、映像信号を含むとも言える。

データ出力部４２０は、外部から入力される映像信号をソース駆動回路１２０で用いるデータ信号形式に合わせて切り替えし、切り替えられた映像データを出力することができる。

制御信号出力部４３０は、ソース駆動回路１２０及びゲート駆動回路１３０の動作を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）、クロック信号などのタイミング信号に該当する入力信号に基づいてデータ駆動制御信号及びゲート駆動制御信号などを含む制御信号を生成して、ソース駆動回路１２０及びゲート駆動回路１３０へ出力することができる。

制御部４００は、映像信号受信部４１０、データ出力部４２０、制御信号出力部４３０などを制御する制御コア（Ｃｏｎｔｒｏｌ Ｃｏｒｅｙｎｃ）として、フェイルセーフプロセスを行うことができる。

制御部４００は、フェイルセーフプロセスを行うために、映像信号受信部４１０、データ出力部４２０、制御信号出力部４３０などを利用することができる。

上記フェイルセーフプロセスは、４つの主要要素に対するフェイルの発生の有無を判断するために４つの主要信号をモニタリングするモニタリングプロセスと、４つの主要要素の中のいずれか１つ以上でフェイルが発生したと判断された場合にフェイルが発生した主な要素を正常化するための復旧プロセスとを含むことができる。

このようなフェイルセーフプロセスの実施によって画面の変化を起こすことができる。

そのために、データ出力部４２０は表示パネル１１０に異常画面が表示されたとき、モニタリングの対象となる信号に対する信号受信に応じて異常画面と他の画面（復旧区間画面）が表示パネル１１０に表示されるようにするデータ（例：ブラックデータ等）を出力することができる。

図５は、本発明の実施形態に係る駆動コントローラ１４０がフェイルセーフプロセスを行うためにモニタリングするモニタリング信号の一例を示す図である。

図５を参照すれば、本発明の実施形態に係る駆動コントローラ１４０の制御部４００は、フェイルセーフプロセス実施の際、主要信号をモニタリングするモニタリングプロセスを行う。

制御部４００は、ゲート駆動フェイルセーフプロセス実施の際、パネル内蔵型ゲート駆動チップ（ＧＩＰ）のゲート駆動状態を検知するために、ゲート駆動状態を表すことができるゲート状態信号をモニタリングする。

上記ゲート状態信号は、ゲート駆動に関わる複数の信号であってもよい。しかしながら、本明細書では、新たな信号であるフィードバック信号（Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ）をゲート状態信号として提示する。これについての詳細は後述する。

制御部４００は、映像入力フェイルセーフプロセス実施の際、映像入力（Ｖｉｄｅｏ Ｉｎｐｕｔ）状態を検知するために、映像入力状態を表すことができる入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）をモニタリングする。

制御部４００は、内部ロジックフェイルセーフプロセス実施の際、駆動コントローラ１４０の駆動制御のための内部制御状態を検知するために、駆動コントローラ１４０が内部的に使用する内部信号（Ｉｎｔｅｒｎａｌ Ｓｉｇｎａｌ）をモニタリングすることができる。

制御部４００は、ソース駆動フェイルセーフプロセス実施の際、ソース駆動集積回路（ＳＤＩＣ）のソース駆動状態を検知するために、ソース駆動状態を表すソース状態信号をモニタリングする。

上記ソース状態信号は、ソース駆動に関わる複数の信号であってもよい。しかしながら、本明細書では、新たな信号であるロック信号（ＬＯＣＫ Ｓｉｇｎａｌ）をソース状態信号として提示する。これについての詳細は後述する。

制御部４００は、前述したように４つの主要信号（フィードバック信号、入力信号、内部信号、ロック信号）をモニタリングし、４つの主な信号に対応する該当機能の状態（ゲート駆動状態、映像入力状態、内部ロジック状態、ソース駆動状態）を異常と判断した場合、即ちフェイル（Ｆａｉｌ）が発生したと判断すれば、現在の状態（Ｓｔａｔｅ）を、異常機能を正常化させる復旧処理が行われなければならないフェイルセーフ状態として、内部又は外部のレジスタなどの記録媒体に書き込むことができる。

このように、制御部４００は、記録媒体に記録された状態に関する情報を表示装置１００内のホスト１５０などの他の装置に伝送することができる。

さらに、表示装置１００内のホスト１５０などの他の装置が、記録媒体に書き込まれた状態に関する情報を読み込むことができる。

このように、表示装置１００内のホスト１５０などの他の装置が状態を確認した後、必要な場合、確認された状態に合うプロセスを行うこともできる。

図６は、本発明の実施形態に係る駆動コントローラ１４０に関する詳細なブロック図である。

図６を参照すれば、制御部４００は、フェイルセーフ処理部６１０、レジスタ６２０及び制御モード管理部６３０を含むことができる。

フェイルセーフ処理部６１０は、前述したフェイルセーフプロセスを行う主要構成であり、図５を参照して上記のような信号モニタリングプロセスと、モニタリングプロセスの実施結果により該当復旧プロセスを行うことができる。

フェイルセーフ処理部６１０は、信号モニタリングプロセスを行うために、駆動コントローラ１４０の内部又は外部からモニタリングの対象となる信号の入力を受けることができる。

フェイルセーフ処理部６１０は、ゲート駆動フェイルセーフプロセスの実施に関連して、パネル内蔵型ゲート駆動チップ（ＧＩＰ）のゲート駆動状態を検知するためのゲート状態信号（例：フィードバック信号（Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ））の入力を受けることができる。

フィードバック信号（Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ）が駆動コントローラ１４０に入力される経路について後述する。

フェイルセーフ処理部６１０は、映像入力フェイルセーフプロセスの実施に関連して、映像入力（Ｖｉｄｅｏ Ｉｎｐｕｔ）状態を検知するための映像入力に関わる入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）の入力を、映像信号受信部４１０を介して受けることができる。

フェイルセーフ処理部６１０は、内部ロジックフェイルセーフプロセスの実施に関連して、駆動コントローラ１４０の駆動制御のための内部制御状態を検知するための内部信号（Ｉｎｔｅｒｎａｌ Ｓｉｇｎａｌ）の入力を、制御信号出力部４３０から受けることができる。

フェイルセーフ処理部６１０は、ソース駆動フェイルセーフプロセスの実施に関連して、ソース駆動集積回路（ＳＤＩＣ）のソース駆動状態を検知するためのソース状態信号（例：ロック信号）の入力を受けることができる。

フェイルセーフ処理部６１０は、信号モニタリングプロセスを行った結果、問題（フェイル）があると判断される場合、レジスタ６２０に保存された現在の状態をフェイルセーフ状態に変更する。

レジスタ６２０に保存された現在の状態（Ｓｔａｔ）に関する情報は、ホスト１５０などの他の装置によって確認されるか、ホスト１５０などの他の装置に伝送できるようになる。

制御モード管理部６３０は、フェイルセーフ処理部６１０のフェイルセーフプロセスの実施により制御モードを変更することができる。

制御モード管理部６３０によって制御モードが変更されれば、データ出力部４２０は、変更された制御モードに応じてデータ出力を中止したり、データ出力を制御したりすることができる。

さらに、制御モード管理部６３０によって制御モードが変更されれば、制御信号出力部４３０は、変更された制御モードに応じて制御信号の出力可否を制御したり、制御信号の信号特性を制御したりすることができる。

下記では、４つのフェイルセーフプロセスについてより詳しく説明する。

図７乃至図１４を参照してゲート駆動フェイルセーフプロセスを説明する。図１５及び図１６を参照して映像入力フェイルセーフプロセスを説明する。図１７を参照して内部ロジックフェイルセーフプロセスを説明する。図１８及び図１９を参照してソース駆動フェイルセーフプロセスを説明する。

先ず、図７乃至図１４を参照して、ゲート駆動フェイルセーフプロセスを説明する。

図７乃至図９は本発明の実施形態に係るゲート駆動フェイルセーフプロセスを概略的に説明するための図である。

図７乃至図９を参照すれば、駆動コントローラ１４０は、フレームごとにフレーム開始信号（ＦＳＳ：Ｆｒａｍｅ Ｓｔａｒｔ Ｓｉｇｎａｌ）を出力し、これにより、次のフレームの開始前にフィードバック信号（ＦＢＳ：Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ）の受信の有無又はフィードバック信号（ＦＢＳ）の状態などを検知してゲート駆動状態が正常か異常かを判断し、その結果により次のフレームを正しく開始するか否かを制御することができる。

フレーム開始信号（ＦＳＳ）は、該当フレームの開始時点又はフレーム開始時点の直前に駆動コントローラ１４０からゲート駆動回路１３０へ伝送される。

フィードバック信号（ＦＢＳ）は、該当フレーム区間内のフレームブランク区間の間、ゲート駆動回路１３０から駆動コントローラ１４０へ伝送されるようになる。一例として、フィードバック信号（ＦＢＳ）を、フレームブランク区間の開始時点で伝送できるようになる。

駆動コントローラ１４０は、正常ゲート駆動状態と判断した場合、次のフレームが正しく開始するように、次のフレームに対するフレーム開始信号（ＦＳＳ）を出力することができる。

駆動コントローラ１４０は、異常ゲート駆動状態と判断した場合、次のフレームが開始されないように、次のフレームに対するフレーム開始信号（ＦＳＳ）を出力せず、復旧プロセスを行う。

以上のゲート駆動フェイルセーフプロセスについて、図７乃至図９を参照して詳しく説明する。

図７は、正常ゲート駆動状態でゲート駆動フェイルセーフプロセスが行われた場合における信号の流れを示す図である。図８及び図９は異常ゲート駆動状態でゲート駆動フェイルセーフプロセスが行われた場合における信号の流れを示す図である。

図７乃至図９を参照すれば、駆動コントローラ１４０の制御信号出力部４３０は、Ｎ（Ｎ≧１）番目フレーム（Ｆｒａｍｅ）に対する駆動のために、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力する。

駆動コントローラ１４０の制御部４００は、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フレームブランク区間にフィードバック信号（ＦＢＳ）を受信することができる。

駆動コントローラ１４０の制御部４００は、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）の状態又は受信の有無によってＮ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）の出力可否を制御することができる。

より詳しくは、駆動コントローラ１４０は、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）の状態又は受信の有無を検知する。

図７を参照すれば、駆動コントローラ１４０はＮ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）の状態又は受信の有無を検知した結果、フレームブランク区間の間フィードバック信号（ＦＢＳ）が受信され、且つ受信されたフィードバック信号（ＦＢＳ）が予め設定された基準に従って第１状態に該当する正常パルスである場合、現在のゲート駆動状態を正常ゲート駆動状態と判断する。

これにより、駆動コントローラ１４０は、Ｎ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）をゲート駆動回路１３０へ出力する。

図８を参照すれば、駆動コントローラ１４０は、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）の状態又は受信の有無を検知した結果、Ｎ番目フレーム区間の終了時点（即ち、フレームブランク区間の終了時点）までいかなるフィードバック信号（ＦＢＳ）も受信しない場合、現在のゲート駆動状態を異常ゲート駆動状態と判断する。

これにより、駆動コントローラ１４０は、Ｎ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）をゲート駆動回路１３０へ出力しない。

図９を参照すれば、駆動コントローラ１４０は、Ｎ番目フレーム（Ｆｒａｍｅ）に対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）の状態又は受信の有無を検知した結果、受信されたフィードバック信号（ＦＢＳ）が予め設定された基準に従って第２状態に該当する異常なフィードバック信号（Ａｂｎｏｒｍａｌ ＦＢＳ）である場合、現在のゲート駆動状態を異常ゲート駆動状態であると判断する。

これにより、駆動コントローラ１４０は、Ｎ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）をゲート駆動回路１３０へ出力しない。

図８及び図９に示すように、駆動コントローラ１４０は、異常ゲート駆動状態であると判断してＮ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）を出力しない場合、異常ゲート駆動状態を正常ゲート駆動状態に復旧するための復旧プロセスを行うことができる。

駆動コントローラ１４０は、データ出力部４２０、制御信号出力部４３０、及び制御モード管理部６３０を制御して復旧プロセスを行うことができる。

前述のように、現在フレーム区間でゲート駆動状態が異常ゲート駆動状態か否かを判断し、その結果、異常ゲート駆動状態であると判断されれば、次のフレーム区間に対する異常なゲート駆動が行われるのを防ぐことができる。これにより、異常なゲート駆動による画面の不具合を防ぐことができる。

一方、駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の高レベル電圧は、ゲートライン（ＧＬ）に供給されるゲート信号（ＧＡＴＥ）などのゲート関連信号の高レベルゲート電圧より低くてもよい。

例えば、ゲートライン（ＧＬ）に供給されるゲート信号（ＧＡＴＥ）の高レベルゲート電圧は１０〜１８［Ｖ］の範囲であってもよいが、フィードバック信号（ＦＢＳ）の高レベル電圧は２〜５［Ｖ］の範囲であってもよい。

フィードバック信号（ＦＢＳ）の高レベル電圧は、駆動コントローラ１４０の動作可能な電圧範囲内の電圧であってもよいし、ゲート信号（ＧＡＴＥ）などのゲート関連信号の高レベルゲート電圧は、ゲート駆動回路１３０の動作可能な電圧範囲内の電圧であってもよい。

前述のような電圧の特性を有するフィードバック信号（ＦＢＳ）を使用することによって、駆動コントローラ１４０及びゲート駆動回路１３０の正常な動作を可能にし、且つ駆動コントローラ１４０がフィードバック信号（ＦＢＳ）を正確に認識し、ゲート駆動状態が正常であるか否かを正しく判断することができる。

図１０は、本発明の実施形態に係るゲート駆動フェイルセーフプロセスのための信号ライン（ＦＢＬ、ＦＳＳ）を示す図である。

図１０を参照すれば、本発明の実施形態に係る表示装置１００は、ゲート駆動フェイルセーフプロセスの実行のために、フレーム開始信号（ＦＳＳ：Ｆｒａｍｅ Ｓｔａｒｔ Ｓｉｇｎａｌ）の伝達のためのフレーム開始信号ライン（ＦＳＬ：Ｆｒａｍｅ Ｓｔａｒｔ Ｓｉｇｎａｌ Ｌｉｎｅ）と、フィードバック信号（ＦＢＳ：Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ）の伝達のためのフィードバック信号ライン（ＦＢＬ：Ｆｅｅｄｂａｃｋ Ｓｉｇｎａｌ Ｌｉｎｅ）とを含むことができる。

フレーム開始信号ライン（ＦＳＬ）は、駆動コントローラ１４０とゲート駆動回路１３０を電気的に接続するための信号ラインであり、１つの一体化した信号ラインであってもよいが、複数個の信号ラインが連結された複合信号ラインであってもよい。

さらに、フレーム開始信号ライン（ＦＳＬ）は、駆動コントローラ１４０とゲート駆動回路１３０の間にいずれの経路に沿って配置されても構わない。

フィードバック信号ライン（ＦＢＬ）はゲート駆動回路１３０と駆動コントローラ１４０とを電気的に接続するための信号ラインであり、１つの一体化した信号ラインであってもよいが、複数個の信号ラインが連結された複合信号ラインであってもよい。

さらに、フィードバック信号ライン（ＦＢＬ）はゲート駆動回路１３０と駆動コントローラ１４０との間にいずれの経路に沿って配置されても構わない。

前述したフレーム開始信号ライン（ＦＳＬ）及びフィードバック信号ライン（ＦＢＬ）が設けられているため、信号モニタリングが可能となり、結果的にゲート駆動フェイルセーフプロセスの実行が可能となる。

下記では、図２及び図３に示すようなシステム実現の一例を示す図において、フレーム開始信号ライン（ＦＳＬ）及びフィードバック信号ライン（ＦＢＬ）の配置構造と、該配置構造下で、フレーム開始信号（ＦＳＳ）の伝達方式及びフィードバック信号（ＦＢＳ）の伝達方式を、図１０を参照して説明する。

フレーム開始信号ライン（ＦＳＬ）及びフィードバック信号ライン（ＦＢＬ）は、表示パネル１１０、回路フィルム（ＳＦ）、ソース印刷回路基板（ＳＰＣＢ）及びコントロール印刷回路基板（ＣＰＣＢ）を介して配置されてもよい。

フレーム開始信号ライン（ＦＳＬ）は、駆動コントローラ１４０と１番目のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ＃Ｒ１）を電気的に接続する第１フレーム開始信号ラインと、１番目のパネルゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ＃Ｒ１）から最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ５）までカスケード方式によって連結される第２フレーム開始信号ラインを含むことができる。

フレーム開始信号ライン（ＦＳＬ）の第１フレーム開始信号ラインは、表示パネル１１０、回路フィルム（ＳＦ）、ソース印刷回路基板（ＳＰＣＢ、及びコントロール印刷回路基板（ＣＰＣＢ）に沿って配置されてもよい。

フレーム開始信号ライン（ＦＳＬ）の第２フレーム開始信号ラインは、表示パネル１１０の上面に配置されてもよい。

フィードバック信号ライン（ＦＢＬ）は、駆動コントローラ１４０と最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ５）とを電気的に接続する。

フィードバック信号ライン（ＦＢＬ）は、駆動コントローラ１４０と最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ ＃Ｌ５、ＧＩＰ＃Ｒ５）の間に設けられる表示パネル１１０、回路フィルム（ＳＦ）、ソース印刷回路基板（ＳＰＣＢ）、及びコントロール印刷回路基板（ＣＰＣＢ）に沿って配置されてもよい。

よって、フィードバック信号ライン（ＦＢＬ）は、複数個に分節した信号ラインが連結された集合体であってもよい。

前述によれば、駆動コントローラ１４０とゲート駆動回路１３０との間に複数の構成が設けられても、フィードバック信号（ＦＢＳ）が正確に伝達できるようになる。

図１０に示すように、ゲート駆動回路１３０は、複数のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）を含む。

Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）は、駆動コントローラ１４０で複数のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ ＃Ｒ１乃至ＧＩＰ＃Ｒ５）中の１番目のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ ＃Ｒ１）へ出力される。

フィードバック信号（ＦＢＳ）は複数のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）中の最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ５）から駆動コントローラ１４０へ伝送される。

前述したように、フィードバック信号（ＦＢＳ）が表示パネル１１０の最下段（フレーム開始信号（ＦＳＳ）の供給箇所と反対箇所）で駆動コントローラ１４０に向かって伝送されるため、駆動コントローラ１４０は表示パネル１１０の全領域に対するゲート駆動状態をモニタリングすることができる。

図１０を参照すれば、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）は、駆動コントローラ１４０で複数のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）中の１番目のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１、ＧＩＰ＃Ｒ１）へ出力される。

その後、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）は、１番目のパネル内蔵型ゲート駆動チップ（ＧＩＰ）から最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ５）までカスケード（Ｃａｓｃａｄｅ）方式により伝達される。

即ち、左側領域において、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）は、ＧＩＰ＃Ｌ１からＧＩＰ＃Ｌ２へ伝達され、ＧＩＰ＃Ｌ２からＧＩＰ＃Ｌ３へ伝達され、ＧＩＰ＃Ｌ３からＧＩＰ＃Ｌ４へ伝達され、ＧＩＰ＃Ｌ４からＧＩＰ＃Ｌ５へ伝達される。

さらに、右側領域において、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）は、ＧＩＰ＃Ｒ１からＧＩＰ＃Ｒ２へ伝達され、ＧＩＰ＃Ｒ２からＧＩＰ＃Ｒ３へ伝達され、ＧＩＰ＃Ｒ３からＧＩＰ＃Ｒ４へ伝達され、ＧＩＰ＃Ｒ４からＧＩＰ＃Ｒ５へ伝達される。

最後のパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ５）は、伝達を受けたＮ番目フレームに対するフレーム開始信号（ＦＳＳ）をフィードバック信号（ＦＢＳ）として駆動コントローラ１４０へ出力することができる。

前述したように、フレーム開始信号（ＦＳＳ）が表示パネル１１０の最上段（フレーム開始信号（ＦＳＳ）の供給箇所）から最下段（フレーム開始信号（ＦＳＳ）の供給箇所と反対の箇所）まで伝達される過程において、フレーム開始信号（ＦＳＳ）は、表示パネル１１０の全領域に対するゲート駆動状態を反映するようになる。これにより、表示パネル１１０の全領域に対するゲート駆動状態を反映するフレーム開始信号（ＦＳＳ）がフィードバック信号（ＦＢＳ）として駆動コントローラ１４０へ再びフィードバックされるため、駆動コントローラ１４０は、表示パネル１１０の全領域におけるゲート駆動状態をモニタリングすることができる。

図１１は、本発明の実施形態に係るゲート駆動フェイルセーフプロセス実行の際の、正常ゲート駆動状態における駆動タイミング図であり、図１２は、本発明の実施形態に係るゲート駆動フェイルセーフプロセス実施の際の、異常ゲート駆動状態における駆動タイミング図である。

フレーム開始信号（ＦＳＳ）は、Ｋ（Ｋ≧１）個のパルスであってもよい。

一方、フレーム開始信号（ＦＳＳ）、即ち、Ｋ個のパルスはフレーム開始箇所を指示する部分であり、高レベルの電圧又は低レベルの電圧を有することができる。

図１１及び図１２に示すように、フレーム開始信号（ＦＳＳ）は、１（Ｋ＝１）個のパルスである。

そして、図１１及び図１２に示すように、フレーム開始信号（ＦＳＳ）、即ち、１つのパルスは高レベルの電圧を有する。

正常なフィードバック信号（ＦＢＳ）は、基本的にＫ（Ｋ≧１）個のパルスであってもよい。

即ち、正常なフィードバック信号（ＦＢＳ）のパルス個数はフレーム開始信号（ＦＳＳ）のパルス個数と同じである。

異常なフィードバック信号（ＦＢＳ）は、Ｋ個未満のパルスであるか、Ｋ＋１個以上のパルスであってもよい。

フィードバック信号（ＦＢＳ）は、Ｋ（Ｋ≧１）個のパルスであっても異常なフィードバック信号（Ａｂｎｏｒｍａｌ ＦＢＳ）であってもよい。

例えば、フィードバック信号（ＦＢＳ）は、予め設定された基準に応じて振幅、電圧及びパルス幅のいずれか１つ以上が異常である場合、異常のフィードバック信号（Ａｂｎｏｒｍａｌ ＦＢＳ）であってもよい。

図１１を参照すれば、駆動コントローラ１４０は、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）を出力した後、受信されたフィードバック信号（ＦＢＳ）がＫ個のパルスであるか、フィードバック信号（ＦＢＳ）の振幅又は電圧が予め設定された正常振幅の範囲又は正常電圧の範囲に含まれるか、フィードバック信号（ＦＢＳ）のパルス幅が予め設定された正常パルス幅の範囲に含まれる場合、フィードバック信号（ＦＢＳ）を第１状態に該当する正常パルスであると判断することができる。

これにより、駆動コントローラ１４０は、Ｎ＋１番目フレームに対するフレーム開始信号（ＦＳＳ）を出力することができる。

従って、ディスプレイ駆動のためのゲート駆動が継続して行われる。

図１１を参照すれば、駆動コントローラ１４０は、Ｎ番目フレームに対するフレーム開始信号（ＦＳＳ）を出力した後、フィードバック信号（ＦＢＳ）が受信されないか、あるいはフィードバック信号（ＦＢＳ）がＫ個未満、又はＫ＋１個以上のパルスであるか、フィードバック信号（ＦＢＳ）の振幅又は電圧が予め設定された正常振幅の範囲又は正常電圧の範囲に含まれないか、あるいはフィードバック信号（ＦＢＳ）のパルス幅が予め設定された正常パルス幅の範囲に含まれない場合、フィードバック信号（ＦＢＳ）を第２状態に該当する異常パルスと判断することができる。

このように、駆動コントローラ１４０の制御部４００内のフェイルセーフ処理部６２０は、フィードバック信号（ＦＳＳ）を異常パルスと判断した場合、異常検知信号（Ａｂｎｏｒｍａｌ Ｄｅｔｅｃｔ Ｓｉｇｎａｌ）の信号レベルを、異常状態を表すレベル（例：高レベル）に変更する。

制御部４００内の制御モード管理部６３０は、異常検知信号の確認によって制御モードをフェイルセーフに関連した制御モードに変更する。

これにより、駆動コントローラ１４０の制御信号出力部４３０は、Ｎ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）を出力しない。

そのため、ディスプレイ駆動のためのゲート駆動が継続しない。即ち、異常なゲート駆動を防ぐことができる。

前述のように、フィードバック信号（ＦＢＳ）の受信の有無又はフィードバック信号（ＦＢＳ）の多様な信号的特性を考慮して、異常なフィードバック信号（Ａｂｎｏｒｍａｌ ＦＢＳ）を検知し異常ゲート駆動状態をより正確、且つ精密に判断することができる。

前述したように、異常ゲート駆動状態が検出された後、駆動コントローラ１４０は、異常ゲート駆動状態を正常ゲート駆動状態へと正常化するための復旧プロセスを行うことができる。

このような復旧プロセスは、以下のように行うことができる。

図１２を参照すれば、駆動コントローラ１４０は、フィードバック信号（ＦＢＳ）を受信しないか、あるいは予め決められた基準により異常パルスと判断し異常ゲート駆動状態を検出した場合、Ｎ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）を出力することなく、Ｎ＋１番目のフレームからＭ（Ｍ≧２）番目フレームまでの１つ以上のフレーム時間に該当する復旧時間（Ｒｅｃｏｖｅｒｙ Ｔｉｍｅ）の間にクロック信号（ＣＬＯＣＫ）のみを出力するゲート駆動復旧プロセスを行う。

上記ゲート駆動復旧プロセスは、電源がオンになった後、クロック信号（ＣＬＯＣＫ）のみが１つ以上のフレーム時間の間ゲート駆動回路１３０へ供給されるゲートオンシーケンス（Ｇａｔｅ Ｏｎ Ｓｅｑｕｅｎｃｅ）とも呼ばれる。

駆動コントローラ１４０は、１つ以上のフレーム時間に該当する復旧時間の間にゲート駆動復旧プロセス（クロック信号のみを出力するプロセス）を行った後、正しく復旧されたかを確認するために、Ｍ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）をゲート駆動回路１３０へ出力する。

駆動コントローラ１４０は、図１２に示すように、フレームブラック区間開始時点にフィードバック信号（ＦＢＳ）が正しく受信されれば、異常ゲート駆動状態が正常ゲート駆動状態へと正常に復旧されたと判断し、Ｍ＋２番目フレームに対するフレーム開始信号（ＦＳＳ）を出力する。

これにより、ゲート駆動が再開する。

駆動コントローラ１４０は、フレームブラック区間の間、フィードバック信号（ＦＢＳ）を受信しないか、あるいは異常なフィードバック信号（ＦＢＳ）を受信すれば、異常ゲート駆動状態に正しく復旧されなかったと判断し、ゲート駆動復旧プロセスを再実行する。

前述したゲート駆動復旧プロセスにより、異常ゲート駆動状態が正常ゲート駆動状態へと正しく復旧されるようになる。

図１３は本発明の実施形態に係るゲート駆動フェイルセーフプロセス前後の画面変化を示す図である。

図１３を参照すれば、異常ゲート駆動状態時、表示パネル１１０には異常な画面１３１０が表示される。

駆動コントローラ１４０が異常画面１３１０を招く異常ゲート駆動状態に該当するフェイルを感知した後、ゲート駆動復旧プロセスを行う。

ゲート駆動復旧プロセスの実施により、Ｎ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）がゲート駆動回路１３０へ出力されない間、即ちＮ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）が出力されない時点から一定時間にわたり、表示パネル１１０にはゲート駆動復旧区間の画面１３２０が表示されるようになる。

ゲート駆動復旧区間の画面１３２０は、異常画面１３１０と異なる画面であり、正常画面（一般的なフレーム画面）とも異なる画面であってもよい。

例えば、ゲート駆動復旧区間の画面１３２０は、完全なブラック画面又は一定レベル以下の低階調画面を表すブラック画面であってもよい。

前述したように、ゲート駆動復旧プロセスが行われる復旧時間の間、ゲート駆動復旧区間の画面１３２０が表示パネル１１０に表示されることによって、ユーザは異常画面１３１０を視聴し続けなくても済み、且つディスプレイ関連問題点が復旧されているとの事実を認知することができる。

図１４は、本発明の実施形態に係るゲート駆動フェイルセーフプロセスの際の、フィードバック信号（ＦＢＳ）の電圧調節プロセスを説明するための図である。

図１４を参照すれば、駆動コントローラ１４０の動作可能な電圧及び認識可能な信号特性（高レベル電圧、低レベル電圧、振幅など）と、パネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）の動作可能な電圧及び認識可能な信号特性（高レベル電圧、低レベル電圧、振幅など）とは互いに異なってもよい。

駆動コントローラ１４０にて出力するフレーム開始信号（ＦＳＳ）の高レベル電圧はＶＧＨで、低レベル電圧はＶＧＬである。ここで、フレーム開始信号（ＦＳＳ）の振幅がΔＶｓｔａｒｔである時、フレーム開始信号（ＦＳＳ）の高レベル電圧（ＶＧＨ）、低レベル電圧（ＶＧＬ）、及び振幅（ΔＶｓｔａｒｔ）はパネル内蔵型ゲート駆動チップ（ＧＩＰ＃Ｌ１乃至ＧＩＰ＃Ｌ５、ＧＩＰ＃Ｒ１乃至ＧＩＰ＃Ｒ５）の動作可能な電圧の範囲及び認識可能な信号特性を満たさねばならない。

駆動コントローラ１４０は、フレーム開始信号（ＦＳＳ）の高レベル電圧（ＶＧＨ）より低い電圧の範囲で動作が可能であり、信号認識が可能である。

従って、本発明の実施形態に係る表示装置１００は、駆動コントローラ１４０の動作可能な電圧又は認識可能な信号特性（高レベル電圧、低レベル電圧、振幅など）を考慮して、駆動コントローラ１４０へ伝送されるフィードバック信号（ＦＢＳ）の電圧又は振幅を所望の電圧（ＶＧＨｆｂ）又は振幅（ΔＶｆｂ）に調節する信号調節器１４００を含むことができる。

これに関して、駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の高レベル電圧（ＶＧＨｆｂ）は、ゲートライン（ＧＬ）に供給されるゲート信号（ＧＡＴＥ）などのゲート関連信号の高レベルゲート電圧（ＶＧＨ）より低くてもよい。

駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の高レベル電圧（ＶＧＨｆｂ）は、ゲート関連信号に該当するフレーム開始信号（ＦＳＳ）の高レベル電圧（ＶＧＨ）より低くてもよい。

例えば、ゲートライン（ＧＬ）に供給されるゲート信号（ＧＡＴＥ）の高レベルゲート電圧（ＶＧＨ）、又はゲート駆動回路１３０が入力を受けるフレーム開始信号（ＦＳＳ）の高レベル電圧（ＶＧＨ）は、１０乃至１６［Ｖ］の範囲である時、駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の高レベル電圧は、１０乃至１６［Ｖ］より低い２乃至５［Ｖ］の範囲であってもよい。

さらに、駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の振幅（ΔＶｆｂ＝ＶＧＨｆｂ−ＶＧＬ）は、ゲートライン（ＧＬ）に供給されるゲート信号（ＧＡＴＥ）などのゲート関連信号の高レベルゲート電圧（ＶＧＨ−ＶＧＬ）より低くてもよい。

駆動コントローラ１４０が受信するフィードバック信号（ＦＢＳ）の振幅（ΔＶｆｂ＝ＶＧＨｆｂ−ＶＧＬ）は、ゲート関連信号に該当するフレーム開始信号（ＦＳＳ）の高レベル電圧（ΔＶｓｔａｒｔ＝ＶＧＨ−ＶＧＬ）より低くてもよい。

前述したような電圧特性を有するフィードバック信号（ＦＢＳ）を使用することによって、駆動コントローラ１４０及びゲート駆動回路１３０の正常な動作を可能にし、駆動コントローラ１４０がフィードバック信号（ＦＢＳ）を正確に認識してゲート駆動状態が正常であるか否かを正確に判断することができる。

前述したような振幅及び電圧の特性を有するフィードバック信号（ＦＢＳ）を使用することによって、駆動コントローラ１４０及びゲート駆動回路１３０の正常な動作を可能にし、駆動コントローラ１４０がフィードバック信号（ＦＢＳ）を正確に認識してゲート駆動状態が正常であるか否かを正確に判断できるようにする。

図１５は、本発明の実施形態に係る映像入力フェイルセーフプロセスに関する駆動タイミング図であり、図１６は、本発明の実施形態に係る映像入力フェイルセーフプロセスによる駆動コントローラ１４０の動作を示す図である。

図１５及び図１６を参照すれば、駆動コントローラ１４０は、外部のホスト１５０から映像信号の入力を受ける。

駆動コントローラ１４０は、映像入力が行われている間、映像入力のフェイルセーフプロセスを行う。

駆動コントローラ１４０は、映像入力に関わる映像入力のフェイルセーフプロセスを行い、ホスト１５０から入力される映像入力に関わる入力信号（Ｉｎｐｕｔ Ｓｉｇｎａｌ）を検知する。

駆動コントローラ１４０は、検知結果によって映像信号（Ｖｉｄｅｏ Ｓｉｇｎａｌ）を再受信する。

映像入力及び映像信号の再受信は、映像信号受信部４１０で行われる。

映像入力に関わる入力信号を検知する信号モニタリング及び、映像信号の再受信のための制御は、駆動コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０で行われる。

前述したように、駆動コントローラ１４０は、映像入力に関わる入力信号を検知する信号モニタリングプロセスを行った結果、入力信号に問題がある場合、該当映像信号を再受信することによって、正常な映像信号を得て正常な映像駆動を可能にすることができる。

図１５及び図１６を参照すれば、駆動コントローラ１４０は、映像入力に関わる入力信号から周波数、パルス状態、フレームレート及びフレームブランク区間の長さの中のいずれか１つ以上を検知し、検知結果によって映像信号を再受信することができる。

駆動コントローラ１４０が検知する入力信号のパルス状態は、一例として、パルス個数、高レベル区間の幅、低レベル区間の幅、高レベルの電圧、低レベルの電圧及び振幅の中のいずれか１つ以上を含むことができる。

例えば、駆動コントローラ１４０は、映像入力に関わる入力信号（例：ＤＥ）を検知した結果、クロック信号（ＣＬＯＣＫ）の周波数が予め設定された正常周波数の範囲に含まれないか、パルス（例：データイネーブル信号（ＤＥ））のパルス状態が予め設定された異常状態であるか、フレームブランク区間の長さが予め設定された長さの範囲に含まれないか、フレームレートが予め設定された正常フレームレート範囲に含まれない場合、映像入力に関わる入力信号に対するフェイルが発生したと判断し、入力信号復旧プロセスを行って映像信号を再受信することができる。

図１５を参照すれば、一例として、入力信号のデータイネーブル信号（ＤＥ）を検知すると仮定した場合、入力信号は、パルスがあるＡ区間、パルスがないＢ区間、Ａ区間とＢ区間の合計に該当し、フレーム区間に対応するＣ区間が設けられる。

入力信号のＡ区間を検知し、パルスが予め定義された異常状態であるかを確認することができる。

図１５の例示では、Ａ区間の検知によって、パルス数が決められたパルス数に比して少ないため、パルスが異常状態であると確認される。

入力信号のＢ区間を検知し、フレームブランク区間を確認することができ、確認されたフレームブランク区間の長さが予め設定された長さの範囲に含まれるか否かを確認することができる。

入力信号のＣ区間を検知し、フレーム区間の長さを確認することができ、これによりフレームレートを確認することができる。このように確認されたフレームレートが予め設定された正常フレームレート範囲に含まれるか否かを確認することができる。

前述によれば、駆動コントローラ１４０は映像入力に関わる入力信号に対するフェイルの有無を正確にモニタリングすることができる。

区間コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０は、映像入力に関わる入力信号をモニタリング（検知）した後、入力信号にフェイルが発生したと判断されれば、異常検知信号（Ａｂｎｏｒｍａｌ Ｄｅｔｅｃｔ Ｓｉｇｎａｌ）の信号レベルを異常状態を表すレベル（例：高レベル）に変更させ、復旧プロセス実施を開始する。

フェイルセーフ処理部６１０は、復旧プロセスを行い、現在の状態をフェイルセーフ状態でレジスタ６２０に保存する。

これにより、ホスト１５０は、レジスタ６２０に保存された状態の情報を読み込んで該当映像信号を再伝送する。

ここで、ホスト１５０は、レジスタ６２０に保存された状態を自ら読み込むことができる。

これに反して、区間コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０は、ホスト１５０がレジスタ６２０に保存された状態の情報を読み込むよう要請する要請信号を伝送することもできる。

ホスト１５０は、要請信号に応じてレジスタ６２０に保存された状態の情報を読み込むこともできる。

さらに、区間コントローラ１４０は、レジスタ６２０に保存された状態の情報をホスト１５０に伝送することもできる。

一方、区間コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０が異常検知信号（Ａｂｎｏｒｍａｌ Ｄｅｔｅｃｔ Ｓｉｇｎａｌ）の信号レベルを異常状態を表すレベル（例：高レベル）に変更すれば、制御部４００内の制御モード管理部６３０は、異常検知信号の確認によって、制御モードを映像入力フェイルセーフに関わる制御モードに変更することができる。

これにより、駆動コントローラ１４０のデータ出力部４２０は、データ出力を中止し、映像信号が再入力されることを待機することができる。

図１７は、本発明の実施形態に係る内部ロジックフェイルセーフプロセスに関わる駆動タイミング図である。

図１７を参照すれば、駆動コントローラ１４０は、ディスプレイ駆動制御のための内部信号（Ｉｎｔｅｒｎａｌ Ｓｉｇｎａｌ）を使用する間、内部ロジックフェイルセーフプロセスを行うことで、使用する内部信号のフェイルの有無をモニタリングする内部信号のモニタリングプロセスを行い、その結果によって内部ロジックを正常化する復旧プロセスを行うことができる。

即ち、駆動コントローラ１４０は、内部信号（Ｉｎｔｅｒｎａｌ Ｓｉｇｎａｌ）を検知し、その結果によって内部信号のフェイルが発生したと判断すれば、内部ロジックに問題があると判断し、内部ロジックを初期化することができる。

より具体的には、区間コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０は、内部信号（例：ＤＥ）に含まれるパルスのパルス状態を検知し、パルス状態が異常と判断されれば、異常検知信号（Ａｂｎｏｒｍａｌ Ｄｅｔｅｃｔ Ｓｉｇｎａｌ）の信号レベルを異常状態を表すレベル（例：高レベル）に変更することができる。

ここで、パルス状態はパルス数、高レベル区間の幅、低レベル区間の幅、高レベル電圧、低レベル電圧及び振幅の中のいずれか１つ以上を含むことができる。

制御部４００内のフェイルセーフ処理部６１０は、内部信号に関わる内部ロジックを初期化することができる。

区間コントローラ１４０の制御部４００内のフェイルセーフ処理部６１０が異常検知信号（Ａｂｎｏｒｍａｌ Ｄｅｔｅｃｔ Ｓｉｇｎａｌ）の信号レベルを異常状態を表すレベル（例：高レベル）に変更すれば、制御部４００内の制御モード管理部６３０は、異常検知信号の確認によって制御モードを内部ロジックフェイルセーフに関わる制御モードに変更することができる。

これにより、制御信号出力部４３０は、内部信号（内部制御信号）の出力を中止し、その後、内部ロジックが初期化された後、内部信号（内部制御信号）を再び出力することができる。

前述のように、駆動コントローラ１４０のディスプレイ駆動制御のために、内部的に使用する内部信号及び内部ロジックに対するフェイルの有無をモニタリングし、フェイル発生時、内部ロジック及び内部信号を正常化することができる。

図１８は本発明の実施形態に係るソース駆動フェイルセーフプロセスのためのロック信号伝送構造を示す図であり、図１９は本発明の実施形態に係るソース駆動フェイルセーフプロセスに関わる駆動タイミング図、ソース駆動フェイルセーフプロセス前後の画面変化を示す図である。

図１８及び図１９を参照すれば、駆動コントローラ１４０は、ソース駆動回路１２０によってソース駆動（データ駆動）になっている間、ソース駆動フェイルセーフプロセスを行うことができる。

駆動コントローラ１４０は、ソース駆動回路１２０と連動してソース駆動フェイルセーフプロセスを行う際、ソース駆動回路１２０から受信されるロック信号（ＬＯＣＫ）を利用して異常ソース駆動状態をモニタリングする信号モニタリングプロセスを行い、異常ソース駆動状態が確認されれば、異常ソース駆動状態を正常ソース駆動状態へと正常化するための復旧プロセスを行う。

ここで、ロック信号（ＬＯＣＫ）は、正常ソース駆動状態を表す高レベル電圧（又は低レベル電圧）を有するか、異常ソース駆動状態を表す低レベル電圧（又は高レベル電圧）を有することができる。

ロック信号（ＬＯＣＫ）の電圧状態は、ロック信号（ＬＯＣＫ）を出力するソース駆動回路１２０によって設定される。

ソース駆動回路１２０に含まれる１つ以上のソース駆動集積回路（ＳＤＩＣ）におけるソース駆動に問題があったり、ソース駆動回路１２０に含まれる複数のソース駆動集積回路（ＳＤＩＣ）の中の少なくとも１つにおけるソース駆動に問題がある場合、駆動コントローラ１４０は、異常ソース駆動状態を表す低レベル電圧（又は高レベル電圧）を有するロック信号（ＬＯＣＫ）を最終的に受信する。

駆動コントローラ１４０は、ソース駆動回路１２０から最終的に受信されたロック信号（ＬＯＣＫ）の信号レベルに応じてディスプレイ駆動を制御することによって、復旧プロセスを行うことができる。

このようにして、異常ソース駆動状態を正確にモニタリングし、正常ソース駆動状態へと正常化することができる。

図１８を参照して、ロック信号伝達方式及びロック信号伝達構造を説明する。

図１８の例示で、ソース駆動回路１２０は、６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）を含む。

図１８を参照すれば、ロック信号伝達配線構造は、６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）の中の１番目ソース駆動集積回路（ＳＤＩＣ＃１）と駆動コントローラ１４０との間を電気的に接続する第１ロック信号ライン１８１０と、６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）の中の最後のソース駆動集積回路（ＳＤＩＣ＃６）と駆動コントローラ１４０との間を電気的に接続する第２のロック信号ライン１８２０と、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から最後のソース駆動集積回路（ＳＤＩＣ ＃６）まで、隣接した２つのソース駆動集積回路の間を電気的に接続する第３ロック信号ライン１８３０を含むことができる。

以下に、ロック信号伝達方式を説明する。

駆動コントローラ１４０は、第１ロック信号ライン１８１０を介して１番目のソース駆動集積回路（ＳＤＩＣ＃１）にロック信号を出力し、ロック信号要請を出力することができる。

これにより、１番目のソース駆動集積回路（ＳＤＩＣ＃１）は、第３ロック信号ライン１８３０を介して、自らのソース駆動状態を表すロック信号（ＬＯＣＫ＃１）を２番目のソース駆動集積回路（ＳＤＩＣ＃２）へ出力する。

この際、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から出力されたロック信号（ＬＯＣＫ＃１）は、正常ソース駆動状態を表す高レベル電圧（又は低レベル電圧）を有するか、異常ソース駆動状態を表す低レベル電圧（又は高レベル電圧）を有することができる。

２番目のソース駆動集積回路（ＳＤＩＣ＃２）は、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から出力されたロック信号（ＬＯＣＫ＃１）を受信した後、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から受信したロック信号（ＬＯＣＫ＃１）が異常ソース駆動状態を表す低レベルの電圧を有する場合、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から受信したロック信号（ＬＯＣＫ＃１）に該当する自らのロック信号（ＬＯＣＫ＃２）を、第３ロック信号ライン１８３０を介して３番目のソース駆動集積回路（ＳＤＩＣ＃３）へ出力する。

２番目のソース駆動集積回路（ＳＤＩＣ＃２）は、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から出力されたロック信号（ＬＯＣＫ＃１）を受信した後、１番目のソース駆動集積回路（ＳＤＩＣ＃１）から受信したロック信号（ＬＯＣＫ＃１）が正常ソース駆動状態を表す高レベルの電圧を有する場合、自らのソース駆動状態を表す自らのロック信号（ＬＯＣＫ＃２）を、第３ロック信号ライン１８３０を介して３番目のソース駆動集積回路（ＳＤＩＣ＃３）へ出力する。

この場合、２番目のソース駆動集積回路（ＳＤＩＣ＃２）から出力されたロック信号（ＬＯＣＫ＃２）は、正常ソース駆動状態を表す高レベル電圧（又は、低レベル電圧）を有するか、異常ソース駆動状態を表す低レベル電圧（又は、高レベル電圧）を有することができる。

３番目のソース駆動集積回路（ＳＤＩＣ＃３）は、２番目のソース駆動集積回路（ＳＤＩＣ＃２）から出力されたロック信号（ＬＯＣＫ＃２）を受信した後、２番目のソース駆動集積回路（ＳＤＩＣ＃２）から受信したロック信号（ＬＯＣＫ＃２）が異常ソース駆動状態を表す低レベル電圧を有する場合、２番目のソース駆動集積回路（ＳＤＩＣ＃２）から受信したロック信号（ＬＯＣＫ＃２）に該当する自らのロック信号（ＬＯＣＫ＃３）を、第３ロック信号ライン１８３０を介して４番目のソース駆動集積回路（ＳＤＩＣ＃４）へ出力する。

３番目のソース駆動集積回路（ＳＤＩＣ＃３）は２番目のソース駆動集積回路（ＳＤＩＣ＃２）から出力されたロック信号（ＬＯＣＫ＃２）を受信した後、２番目のソース駆動集積回路（ＳＤＩＣ＃２）から受信したロック信号（ＬＯＣＫ＃２）が正常ソース駆動状態を表す高レベル電圧を有する場合、自らのソース駆動状態を表す自らのロック信号（ＬＯＣＫ＃３）を、第３ロック信号ライン１８３０を介して４番目のソース駆動集積回路（ＳＤＩＣ＃４）へ出力する。

この場合、３番目のソース駆動集積回路（ＳＤＩＣ＃３）から出力されたロック信号（ＬＯＣＫ＃３）は、正常ソース駆動状態を表す高レベル電圧（又は、低レベル電圧）を有するか、異常ソース駆動状態を表す低レベル電圧（又は、高レベル電圧）を有することができる。

前述したようなカスケード方式により、最後の６番目のソース駆動集積回路（ＳＤＩＣ＃６）が５番目のソース駆動集積回路（ＳＤＩＣ＃５）から出力されたロック信号（ＬＯＣＫ＃５）を受信した後、５番目のソース駆動集積回路（ＳＤＩＣ＃５）から受信したロック信号（ＬＯＣＫ＃５）が異常ソース駆動状態を表す低レベル電圧を有する場合、５番目のソース駆動集積回路（ＳＤＩＣ＃５）から受信したロック信号（ＬＯＣＫ＃５）に該当する自らのロック信号（ＬＯＣＫ＃６）を最終的なロック信号（ＬＯＣＫ）として、第２ロック信号ライン１８２０を介して駆動コントローラ１４０へ出力する。

最後の６番目のソース駆動集積回路（ＳＤＩＣ＃６）が５番目のソース駆動集積回路（ＳＤＩＣ＃５）から受信したロック信号（ＬＯＣＫ＃５）が正常ソース駆動状態を表す高レベル電圧を有する場合、自らのソース駆動状態を表す自らのロック信号（ＬＯＣＫ＃６）を最終的なロック信号（ＬＯＣＫ）として、第２ロック信号ライン１８２０を介して駆動コントローラ１４０へ出力する。

この場合、６番目のソース駆動集積回路（ＳＤＩＣ＃６）から出力された最終ロック信号（ＬＯＣＫ）は、正常ソース駆動状態を表す高レベル電圧（又は、低レベル電圧）を有するか、又は異常ソース駆動状態を表す低レベル電圧（又は、高レベル電圧）を有することができる。

従って、駆動コントローラ１４０が受信する最終ロック信号（ＬＯＣＫ）は、６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）各々のソース駆動状態が全て正常である場合、正常ソース駆動状態を表す高レベル電圧（又は、低レベル電圧）を有する。

駆動コントローラ１４０が受信する最終ロック信号（ＬＯＣＫ）は、６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）の中の少なくとも１つのソース駆動状態が異常である場合、異常ソース駆動状態を表す低レベル電圧（又は、高レベル電圧)を有する。

前述したようなロック信号伝達配線構造によって、駆動コントローラ１４０は６つのソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）に対する総合的なソース駆動状態を表すロック信号（ＬＯＣＫ）の伝達を受け、ソース駆動回路１２０の全体的なソース駆動状態を把握することができる。

駆動コントローラ１４０は、前述したようにソース駆動回路１２０の全体的なソース駆動状態を把握した後、該ソース駆動状態が異常ソース駆動状態である場合、異常ソース駆動状態を正常化するための復旧プロセスを行う。

図１９を参照すれば、駆動コントローラ１４０は、前述したようにＫ−１番目のフレーム区間にわたって信号モニタリングプロセスを行った結果、異常ソース駆動状態を表すロック信号（ＬＯＣＫ）を受信すれば、ソース駆動状態が異常ソース駆動状態であると判断する（Ｓ１０）。

これにより、駆動コントローラ１４０は、ロック信号復元試行区間（Ｓ２０）の間、クロックトレーニング（Ｃｌｏｃｋ Ｔｒａｉｎｉｎｇ）過程によって、映像データを出力することなく、クロック信号のみを出力してロック信号の復元を試みる。

ここで、ロック信号復元試行区間Ｓ２０は、１つ以上の水平時間（Ｈｏｒｉｚｏｎｔａｌ Ｔｉｍｅ）に該当する。

その後、駆動コントローラ１４０は、次のＫ番目フレーム区間に該当するモードセッティング復元試行区間（Ｓ３０）の間、ソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）へコントロールパケットを伝送する。

ここで、ソース駆動回路１２０へコントロールパケットが伝送されるＫ番目のフレーム区間は、ソース駆動集積回路（ＳＤＩＣ＃１乃至ＳＤＩＣ＃６）のモードセッティング（Ｍｏｄｅ Ｓｅｔｔｉｎｇ）に対する復元を試みるモードセッティング復元試行区間（Ｓ３０）である。

駆動コントローラ１４０は、モードセッティング復元試行区間（Ｓ３０）の間、映像データ伝送チャンネルを介してコントロールパケットを伝送する際、ソース復旧区間画面を表示するためのデータ（例：ブラックデータ）を一緒に伝送することができる。

従って、Ｓ１０区間において、ソース駆動回路１２０から受信されたロック信号（ＬＯＣＫ）の信号レベルが決められた時間以上異常レベルに保持されると判断された場合、モードセッティング復元試行区間（Ｓ３０）の間、表示パネル１１０にソース駆動復旧区間の画面１９２０が表示されるようにディスプレイ駆動を制御することができる。ここで、ソース駆動復旧区間の画面１９２０は、一例として、ブラック画面であってもよい。

ロック信号検知区間（Ｓ１０）、ロック信号復元試行区間（Ｓ２０）及びモードセッティング復元試行区間（Ｓ３０）を経て、図１９に示すようにロック信号が正常ソース駆動状態を表す高レベルの電圧に変更されれば、駆動コントローラ１４０は、正常なソース駆動のための映像データを出力する。

ロック信号検知区間（Ｓ１０）、ロック信号復元試行区間（Ｓ２０）及びモードセッティング復元試行区間（Ｓ３０）を経て、ロック信号が正常ソース駆動状態を表す高レベル電圧に変更されなければ、ロック信号復元試行区間（Ｓ２０）及びモードセッティング復元試行区間（Ｓ３０）が繰り返し行われる。

前述したソース駆動フェイルセーフプロセスの実施による画面変化は次のとおりである。

異常ソース駆動状態である場合、表示パネル１１０に異常画面１９１０が表示される。

上記異常画面１９１０は、モードセッティング復元試行区間（Ｓ３０）が開始する直前まで表示パネル１１０に表示される。

モードセッティング復元試行区間（Ｓ３０）の間、駆動コントローラ１４０が映像データの伝送チャンネルを介してコントロールパケットを伝送する際、ソース復旧区間の画面を表示するためのデータ（例：ブラックデータ）を一緒に伝送すれば、異常画面１９１０などがブラック画面のソース駆動復旧区間の画面１９２０へと変更される。

モードセッティング復元試行区間（Ｓ３０）を経ることによって、ロック信号が正常ソース駆動状態を表す高レベルの電圧に変更されれば、ブラック画面などのソース駆動復旧区間の画面１９２０が正常画面１９３０へと変更される。

前述したように、ソース駆動復旧プロセスが行われる復旧時間の間、完全なブラック画面、又は一定レベル以下の低階調画面を表すブラック画面であるソース駆動復旧区間の画面１９２０が表示パネル１１０に表示されることによって、ユーザは異常画面１９１０を視聴し続けなくても済み、ディスプレイ関連の問題点が復旧されているという事実を認知することができる。

以上で説明したフェイルセーフプロセスのうち、ゲート駆動フェイルセーフプロセスを行うための駆動方法について簡単に説明する。

図２０は、本発明の実施形態に係る表示装置１００の駆動方法に関するフローチャートである。

図２０を参照すれば、本発明の実施形態に係る表示装置１００の駆動方法は、駆動コントローラ１４０がＮ（Ｎ≧１）番目のフレームに対するフレーム開始信号（ＦＳＳ）を出力する段階（Ｓ２０１０）と、駆動コントローラ１４０がフレームブランク区間に（ゲート）フィードバック信号（ＦＢＳ）を受信する段階（Ｓ２０２０）と、駆動コントローラ１４０が（ゲート）フィードバック信号（ＦＢＳ）の状態又は受信の有無に応じてＮ＋１番目のフレームに対するフレーム開始信号（ＦＳＳ）を出力しない段階（Ｓ２０３０）とを含む。

駆動コントローラ１４０は、高レベルのゲート電圧より低い高レベル電圧を有するフィードバック信号（ＦＢＳ）を受信することができる。

Ｓ２０３０段階は、予め決められたフレーム数に該当する区間の間で行われてもよい。

Ｓ２０３０段階が行われる間、ゲートオンシーケンス処理により、クロック信号（Ｃｌｏｃｋ）を正常に出力できるようになる。

Ｓ２０３０段階後、Ｓ２０１０段階からの工程が再び行われてもよい。

前述した駆動方法を利用すれば、現在のフレーム区間でゲート駆動状態が異常ゲート駆動状態か否かを判断し、その結果、異常ゲート駆動状態と判断されれば、次のフレーム区間に対する異常なゲート駆動が行われることを防ぐことができる。これにより、異常なゲート駆動による画面の不具合を防ぐことができる。

以上説明したフェイルセーフプロセスの実施に関する画面駆動を再度説明する。

異常ゲート駆動状態、異常映像入力状態、異常内部ロジック状態、又は異常ソース駆動状態により、表示パネル１１０に異常画面が表示される。

その後、駆動コントローラ１４０は、フェイルセーフプロセス内の信号モニタリングプロセスによって、モニタリングの対象となる信号（例：フィードバック信号、ロック信号、異常検知信号など）を外部又は内部から受信すれば、このような信号受信に応じて、復旧プロセスの実施過程で異常画面及び正常画面と他の画面（復旧区間の画面）が表示パネル１１０に表示される。

その後、フェイルセーフプロセスの実施によって異常な状態が正常化されば、表示パネル１１０に正常画面が表示される。

前述したように、フェイルセーフプロセスの実行時、復旧画面を表示する画面駆動により、ユーザは異常な画面を視聴し続けなくても済み、ディスプレイ関連の問題点が復旧されているという事実を認知することができる。

以上で説明した本発明の実施形態によれば、駆動関連回路１２０、１３０、１４０に関する動作状態を効果的、且つ正確にモニタリングし、問題がある場合、該当回路の動作を迅速、且つ正確に正常化することができる。

本発明の実施形態によれば、ゲート駆動状態を正確、且つ迅速にモニタリングし、異常なゲート駆動状態を正常化することができる。

本発明の実施形態によれば、映像入力状態を正確、且つ迅速にモニタリングし、異常な映像入力状態を正常化することができる。

本発明の実施形態によれば、駆動制御のための内部ロジックを正確、且つ迅速にモニタリングし、異常な駆動制御内部ロジックを正常化することができる。

本発明の実施形態によれば、ソース駆動状態を正確、且つ迅速にモニタリングし、異常なソース駆動状態を正常化することができる。

本発明の実施形態によれば、画面表示に影響を与える恐れがある多様なディスプレイ駆動要素に対する総合的、有機的、且つ強硬なフェイルセーフ（Ｆａｉｌｓａｆｅ）処理によって画像品質を大幅に高めることができる。

本発明の実施形態によれば、表示パネル１１０のロウ駆動（例：ゲート駆動）及びカラム駆動（例：ソース駆動）のいずれに対しても異常な状態を迅速にモニタリングすることで、異常な状態にある該当駆動を迅速に正常化し表示パネル１１０に対する全体的な画像品質を上げることができる。

以上の説明及び添付した図は、本発明の技術的思想を例示的に説明したことに過ぎないものであり、本発明が属する技術分野における通常の知識を有する者なら本発明の本質的な特性から逸脱しない範囲で多様な修正及び変形が可能である。従って、本発明に開示された本発明の実施例は本発明の技術的思想を限定するためではなく説明するためのものであり、このような実施例により本発明の技術的思想の範囲が限定されるものではない。本発明の保護範囲は特許請求の範囲によって解釈し、それと同等の範囲内にあるすべての技術的思想は本発明の権利範囲に含まれるものとして解釈されるべきである。

１００ 表示装置
１１０ 表示パネル
１２０ ソース駆動回路
１３０ ゲート駆動回路
１４０ 駆動コントローラ
１５０ ホスト
４００ 制御部
４１０ 映像信号受信部
４２０ データ出力部
４３０ 制御信号出力部
６１０ フェイルセーフ処理部
６２０ レジスタ
６３０ 制御モード管理部

Claims (25)

1. 複数のデータライン及び複数のゲートラインが配置された表示パネルと、
   前記複数のデータラインを駆動するソース駆動回路と、
   前記複数のゲートラインを駆動するゲート駆動回路と、
   Ｎ（Ｎ≧１）番目フレームに対するフレーム開始信号を出力し、フレームブランク区間に受信されるフィードバック信号の状態が第１状態である場合、Ｎ＋１番目のフレームに対するフレーム開始信号の出力し、フレームブランク区間にフィードバック信号の状態が第２状態である場合、前記Ｎ＋１番目フレームに対するフレーム開始信号を出力しない駆動コントローラと、
   を含む、表示装置。
2. 前記フィードバック信号の伝達のためのフィードバック信号ラインを含む、請求項１に記載の表示装置。
3. 前記ゲート駆動回路は複数のパネル内蔵型ゲート駆動チップを含み、
   前記Ｎ番目のフレームに対するフレーム開始信号は前記駆動コントローラで前記複数のパネル内蔵型ゲート駆動チップの中の１番目のパネル内蔵型ゲート駆動チップへ出力され、
   前記フィードバック信号は前記複数のパネル内蔵型ゲート駆動チップ中の１番目のパネル内蔵型ゲート駆動チップで前記駆動コントローラへ伝送される、請求項１に記載の表示装置。
4. 前記Ｎ番目のフレームに対するフレーム開始信号は、前記駆動コントローラで前記複数のパネル内蔵型ゲート駆動チップの１番目のパネル内蔵型ゲート駆動チップへ出力され、
   前記１番目のパネル内蔵型ゲート駆動チップから最後のパネル内蔵型ゲート駆動チップまでカスケード（Ｃａｓｃａｄｅ）方式により伝達され、
   前記最後のパネル内蔵型ゲート駆動チップは前記Ｎ番目のフレームに対するフレーム開始信号を前記フィードバック信号として前記駆動コントローラへ伝送する、請求項３に記載の表示装置。
5. ソース駆動集積回路が実装された回路フィルムと、
   前記回路フィルムを介して前記表示パネルと電気的に接続されるソース印刷回路基板と、
   連結部材を介して前記ソース印刷回路基板と電気的に接続され、前記駆動コントローラが実装されたコントロール印刷回路基板と、
   を含み、
   前記駆動コントローラと前記最後のパネル内蔵型ゲート駆動チップを電気的に接続するフィードバック信号ラインを含み、
   前記フィードバック信号ラインは前記表示パネル、前記回路フィルム、前記ソース 印刷回路基板及び前記コントロール印刷回路基板に沿って配置される、請求項３に記載の表示装置。
6. 前記駆動コントローラは前記フィードバック信号の状態又は受信の有無を検知し、その結果、前記フィードバック信号が予め決められた基準により前記第１状態に該当する正常パルスである場合、正常ゲート駆動状態と判断し、
   前記Ｎ＋１番目のフレームに対するフレーム開始信号を前記ゲート駆動回路へ出力し、その結果、前記フィードバック信号が受信されないか、あるいは予め決められた基準によって前記第２状態に該当する異常パルスである場合、異常ゲート駆動状態と判断し、前記Ｎ＋１番目のフレームに対するフレーム開始信号を前記ゲート駆動回路へ出力しない、請求項１に記載の表示装置。
7. 前記駆動コントローラは前記フィードバック信号がＫ（Ｋ≧１）個のパルスであるか、前記フィードバック信号の振幅若しくは電圧が予め決められた正常振幅の範囲又は正常電圧の範囲に含まれるか、又は前記フィードバック信号のパルス幅が予め決められた正常パルス幅の範囲に含まれる場合、前記フィードバック信号を正常パルスと判断し、
   前記フィードバック信号が受信されないか、前記フィードバック信号がＫ個未満又はＫ＋１個以上のパルスであるか、前記フィードバック信号の振幅若しくは電圧が予め決められた正常振幅の範囲又は正常電圧の範囲に含まれないか、又は前記フィードバック信号のパルス幅が前記予め決められた正常パルス幅の範囲に含まれない場合、前記フィードバック信号を異常パルスと判断する、請求項６に記載の表示装置。
8. 前記駆動コントローラは前記フィードバック信号が受信されないか、又は予め決められた基準により異常パルスであると判断された場合、前記Ｎ＋１番目のフレームに対するフレーム開始信号を出力することなく、前記Ｎ＋１番目のフレームでＭ（Ｍ≧２）番目のフレームまでの１つ以上のフレーム時間区間の間クロック信号のみを出力するゲート駆動復旧プロセスを行い、
   前記ゲート駆動復旧プロセスを行った後、Ｍ＋１番目のフレームに対するフレーム開始信号を前記ゲート駆動回路へ出力し、
   フレームブラック区間の間、前記フィードバック信号が正常に受信されれば、Ｍ＋２番目のフレームに対するフレーム開始信号を出力し、フレームブラック区間の間、前記フィードバック信号が受信されないか、又は異常なフィードバック信号が受信されれば、前記ゲート駆動復旧プロセスを再実行する、請求項１に記載の表示装置。
9. 前記Ｎ＋１番目のフレームに対するフレーム開始信号が出力されない時点以降、１つ以上のフレーム時間の間、前記表示パネルには正常画面と異なる復旧区間の画面が表示される、請求項１に記載の表示装置。
10. 前記復旧区間の画面はブラック画面である請求項１に記載の表示装置。
11. 前記駆動コントローラが受信するフィードバック信号の電圧又は振幅は、前記ゲート駆動回路の入力を受けるフレーム開始信号の電圧又は振幅より小さい、請求項１に記載の表示装置。
12. 前記駆動コントローラに伝送されるフィードバック信号の電圧又は振幅を調節する信号調節器を含む、請求項１１に記載の表示装置。
13. 前記駆動コントローラは映像入力に関わる入力信号を検知し、その結果により映像信号を再受信する、請求項１に記載の表示装置。
14. 前記駆動コントローラは前記映像入力に関わる入力信号から周波数、パルス状態、フレームレート及びフレームブランク区間の長さの中のいずれか１つ以上を検知し、その結果により前記映像信号を再受信する、請求項１３に記載の表示装置。
15. 前記パルス状態はパルス数、高レベル区間の幅、低レベル区間の幅、高レベル電圧、低レベル電圧及び振幅の中のいずれか１つ以上を含む、請求項１４に記載の表示装置。
16. 前記駆動コントローラは前記ソース駆動回路から受信されるロック信号の信号レベルに応じてディスプレイ駆動を制御する、請求項１に記載の表示装置。
17. 前記駆動コントローラは前記ソース駆動回路から受信された前記ロック信号の信号レベルが決められた時間以上の間、異常レベルに保持される場合、前記表示パネルに正常画面と異なる復旧区間の画面が表示されるようにディスプレイ駆動を制御する、請求項１６に記載の表示装置。
18. 前記復旧区間の画面はブラック画面である、請求項１７に記載の表示装置。
19. 前記ソース駆動回路は２つ以上のソース駆動集積回路を含み、
    前記２つ以上のソース駆動集積回路の中の１番目のソース駆動集積回路と前記駆動コントローラの間を電気的に接続する第１ロック信号ラインと、
    前記２つ以上のソース駆動集積回路の中の最後のソース駆動集積回路と前記駆動コントローラの間を電気的に接続する第２ロック信号ラインと、
    前記１番目のソース駆動集積回路から前記最後のソース駆動集積回路まで、隣接した２つのソース駆動集積回路の間を電気的に接続する第３ロック信号ラインと、
    を含む、請求項１６に記載の表示装置。
20. 前記駆動コントローラは内部信号を検知し、その結果により内部ロジックを初期化する、請求項１に記載の表示装置。
21. Ｎ（Ｎ≧１）番目のフレームに対するフレーム開始信号を出力する制御信号出力部、及び
    前記Ｎ番目フレームに対するフレーム開始信号が出力された後、フレームブランク区間に受信されるフィードバック信号の状態が第１状態である場合にＮ＋１番目のフレームに対するフレーム開始信号を出力し、
    フレームブランク区間にフィードバック信号が受信されないか、あるいは受信されたフィードバック信号の状態が第２状態である場合に前記Ｎ＋１番目のフレームに対するフレーム開始信号を出力しない制御部、
    を含む、駆動コントローラ。
22. 複数のデータライン及び複数のゲートラインが配置された表示パネルと、前記複数のデータラインを駆動するソース駆動回路と、前記複数のゲートラインを駆動するゲート駆動回路を含む表示装置の駆動方法であって、
    駆動コントローラがＮ（Ｎ≧１）番目のフレームに対するフレーム開始信号を出力する第１段階と、
    前記駆動コントローラがフレームブランク区間にフィードバック信号の受信を待機する第２段階と、
    前記駆動コントローラが前記フレームブランク区間に受信されたフィードバック信号の状態が第１状態である場合、Ｎ＋１番目のフレームに対するフレーム開始信号を出力し、フレームブランク区間にフィードバック信号が受信されないか、あるいは受信されたフィードバック信号の状態が第２状態である場合、前記Ｎ＋１番目のフレームに対するフレーム開始信号を出力しない第３段階と、
    を含む、表示装置の駆動方法。
23. 前記第３段階は１つ以上のフレーム時間の間に行われ、前記第３段階が行われている間、クロック信号が出力される、請求項２２に記載の表示装置の駆動方法。
24. 複数のデータライン及び複数のゲートラインが配置された表示パネルと、
    前記複数のデータラインを駆動するソース駆動回路と、
    前記複数のゲートラインを駆動するゲート駆動回路と、
    前記ソース駆動回路及び前記ゲート駆動回路を制御する駆動コントローラと、
    を含み、
    前記表示パネルに異常画面が表示された後、前記駆動コントローラが前記表示パネル、前記ゲート駆動回路、又は前記ソース駆動回路から受信される信号に応じて前記異常画面と異なる画面が前記表示パネルに表示され、
    その後、正常画面が前記表示パネルに表示される、表示装置。
25. 映像信号の入力を受ける映像信号受信部と、
    前記映像信号を変換した映像データを出力するデータ出力部と、
    ディスプレイ駆動を制御するための制御信号を出力する制御信号出力部と、
    を含み、
    前記データ出力部は前記表示パネルに異常画面が表示された後、前記表示パネル、前記ゲート駆動回路、又は前記ソース駆動回路から受信される信号に応じて前記異常画面と異なる画面が前記表示パネルに表示されるようにするデータを出力する、
    駆動コントローラ。

Images