KR102552032B1 - 표시장치, 컨트롤러 및 컨트롤러의 구동 방법 - Google Patents

표시장치, 컨트롤러 및 컨트롤러의 구동 방법 Download PDF

Info

Publication number
KR102552032B1
KR102552032B1 KR1020160142819A KR20160142819A KR102552032B1 KR 102552032 B1 KR102552032 B1 KR 102552032B1 KR 1020160142819 A KR1020160142819 A KR 1020160142819A KR 20160142819 A KR20160142819 A KR 20160142819A KR 102552032 B1 KR102552032 B1 KR 102552032B1
Authority
KR
South Korea
Prior art keywords
signal
controller
host system
inverted
flag bit
Prior art date
Application number
KR1020160142819A
Other languages
English (en)
Other versions
KR20180049287A (ko
Inventor
이환주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160142819A priority Critical patent/KR102552032B1/ko
Publication of KR20180049287A publication Critical patent/KR20180049287A/ko
Application granted granted Critical
Publication of KR102552032B1 publication Critical patent/KR102552032B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Abstract

본 실시예들은 표시장치 내부의 호스트 시스템과 컨트롤러 사이의 LVDS(Low Voltage Differential Signaling) 방식에서 데이터 오전송을 방지하는 방식에 관한 것으로서, 컨트롤러는 호스트 시스템으로부터 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트를 통해 시스템 진단 신호를 수신하고 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하여 호스트 시스템으로부터 수신된 데이터의 오류나 지연 여부를 확인할 수 있도록 한다. 또한, 호스트 시스템과 컨트롤러가 복수의 채널로 통신하는 경우 시스템 진단 신호가 전송되지 않는 채널의 플래그 비트를 통해 시스템 제어 신호를 전송하도록 함으로써, 별도의 입력 핀을 추가하지 않고 호스트 시스템에서 컨트롤러와 컨트롤러에 의해 구동되는 표시패널 등을 용이하게 제어할 수 있도록 한다.

Description

표시장치, 컨트롤러 및 컨트롤러의 구동 방법{DISPLAY DEVICE, CONTROLLER AND METHOD FOR DRIVING THEREOF}
본 실시예들은 표시장치와, 표시장치에 포함되는 컨트롤러 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 다양한 요구가 증가하고 있으며, 액정표시장치, 플라즈마표시장치, 유기발광표시장치 등과 같은 다양한 형태의 표시장치가 활용되고 있다.
이러한 표시장치는, 다수의 게이트 라인과 다수의 데이터 라인이 배치되고 게이트 라인과 데이터 라인이 교차하는 영역에 다수의 서브픽셀이 배치된 표시패널과, 다수의 게이트 라인을 구동하는 게이트 드라이버와, 다수의 데이터 라인을 구동하는 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버의 구동을 제어하는 컨트롤러를 포함한다.
이러한 표시장치의 컨트롤러는, 외부의 호스트 시스템으로부터 영상 데이터와 각종 제어 신호를 수신한다. 그리고, 수신된 제어 신호를 이용하여 게이트 드라이버와 데이터 드라이버의 구동을 제어하며, 표시패널을 통해 호스트 시스템으로부터 수신된 영상 데이터를 표시한다.
여기서, 컨트롤러는 LVDS(Low Voltage Differential Signaling) 방식을 통해 호스트 시스템으로부터 데이터와 신호를 수신한다.
LVDS는 송신 측에서 서로 다른 2개의 낮은 전압을 전송하면 수신 측에서 2개의 전압 차이를 이용하는 신호 전송 방식으로서, 높은 데이터 속도와 낮은 전력 소비 등의 이점으로 인해 표시장치에서 내부 인터페이스의 표준으로 활용되고 있다.
이러한 LVDS 방식은 양방향으로 데이터를 송수신하는 방식이 아니라 단방향으로 데이터를 송수신하는 방식으로서, 호스트 시스템에서 컨트롤러로 단방향으로 데이터와 신호가 전송된다.
그리고, 데이터와 신호의 수신 측인 컨트롤러는 수신된 데이터와 신호의 이상 유무에 대한 판별없이 입력 영상을 그대로 표시패널로 출력하여, 입력 영상에 오류가 있거나 신호 왜곡이 있는 경우 표시패널에 오류가 포함된 영상을 출력하게 된다.
따라서, 호스트 시스템과 컨트롤러가 LVDS 방식에 따라 단방향으로 데이터와 신호를 송수신하는 경우에는, 시스템 오류 발생시 표시패널을 통해 오류가 포함된 영상이 표시되며 호스트 시스템에서 이를 인지하지 못하게 되는 문제점이 존재한다.
특히, 차량 내에서 사용되는 표시패널이 호스트 시스템의 오류로 인해 잘못된 영상을 표시하는 경우에는 사고로 이어질 수 있는 위험이 있어, 차량의 성능뿐만 아니라 안전이 매우 중요시되는 상황에서 차량 내 표시장치의 시스템 오류와 이에 따른 오류 영상 출력을 해결할 수 있는 방안이 요구된다.
본 실시예들의 목적은, 호스트 시스템과 컨트롤러 사이의 LVDS 인터페이스에서 호스트 시스템으로부터 수신된 영상 데이터의 이상 유무를 판별하고 오류가 포함된 영상이 출력되지 않도록 하는 표시장치를 제공하는 데 있다.
본 실시예들의 목적은, 컨트롤러가 호스트 시스템으로부터 수신된 영상 데이터나 신호에 오류가 발생한 경우 시스템 오류에 대한 정보를 호스트 시스템으로 피드백할 수 있는 표시장치를 제공하는 데 있다.
본 실시예들의 목적은, 호스트 시스템과 컨트롤러 사이의 LVDS 인터페이스를 활용하여 호스트 시스템에서 별도의 핀을 추가하지 않고 컨트롤러로 시스템 제어 신호를 전송할 수 있도록 한 표시장치를 제공하는 데 있다.
일 측면에서, 본 실시예들은, 호스트 시스템으로부터 LVDS 방식을 통해 영상 데이터와 제어 신호를 수신하는 컨트롤러와, 컨트롤러의 제어에 따라 호스트 시스템으로부터 수신된 영상을 표시하는 표시패널을 포함하는 표시장치를 제공한다.
이러한 표시장치의 컨트롤러는, 호스트 시스템으로 전송되는 디지털 신호에서 하나의 클럭 사이클마다 포함된 플래그 비트를 수신한다.
여기서, 플래그 비트는 호스트 시스템으로부터 전송되는 디지털 신호에서 영상 데이터 신호가 전송되는 비트와 동기 신호가 전송되는 비트 이외의 비트를 의미한다.
컨트롤러는, 플래그 비트를 통해 시스템 진단 신호를 수신할 수 있으며, 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하고, 확인 결과에 따라 호스트 시스템으로 시스템 피드백 신호를 전송한다.
일 예로, 컨트롤러는, 시스템 진단 신호가 수평 주기마다 인버전되는지 여부와 수직 주기마다 인버전되는지 여부를 확인하고, 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상이면 호스트 시스템으로 프리즈 피드백 신호를 전송한다.
다른 예로, 컨트롤러는, 시스템 진단 신호가 수평 주기마다 인버전되는 간격과 수직 주기마다 인버전되는 간격을 확인하고, 시스템 진단 신호가 인버전되는 간격이 기설정된 범위를 벗어나면 호스트 시스템으로 딜레이 피드백 신호를 전송한다.
이때, 컨트롤러는, 호스트 시스템으로 시스템 피드백 신호를 전송하면 표시패널이 호스트 시스템으로부터 수신된 영상 데이터 이외의 영상 데이터를 표시하도록 제어할 수 있다.
다른 측면에서, 본 실시예들에 따른 컨트롤러는, 호스트 시스템으로부터 복수의 채널을 통해 플래그 비트를 수신할 수도 있다.
컨트롤러가 복수의 채널을 통해 플래그 비트를 수신하는 경우 복수의 채널 중 제1 채널을 통해 시스템 진단 신호를 포함하는 플래그 비트를 수신하고, 제1 채널 이외의 다른 채널을 통해 시스템 제어 신호를 포함하는 플래그 비트를 수신할 수 있다.
여기서, 시스템 제어 신호는, 상하좌우 반전 신호, 내장형 셀프 테스트 신호 및 패널 셀프 리프레쉬 신호 중 어느 하나일 수 있다.
컨트롤러가 시스템 제어 신호로 패널 셀프 리프레쉬 신호를 수신하는 경우, 패널 셀프 리프레쉬 온 신호를 수신하면 표시패널이 리모트 프레임 버퍼에 저장된 정지 영상 데이터를 표시하도록 제어한다.
전술한 컨트롤러는, 호스트 시스템으로부터 전송되는 디지털 신호에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하는 시스템 신호 수신부와, 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하고 확인 결과에 따라 시스템 피드백 신호를 생성하는 제어부와, 시스템 피드백 신호가 생성되면 호스트 시스템으로 시스템 피드백 신호를 전송하는 피드백 신호 전송부를 포함할 수 있다.
그리고, 이러한 컨트롤러는, 호스트 시스템으로부터 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하는 단계와, 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하는 단계와, 시스템 진단 신호에 대한 확인 결과에 따라 호스트 시스템으로 시스템 피드백 신호를 전송하는 단계로 구동될 수 있다.
본 실시예들에 의하면, 호스트 시스템과 컨트롤러 사이의 LVDS 방식에서 하나의 클럭 사이클에서 영상 데이터 신호가 동기 신호가 전송되지 않는 플래그 비트를 통해 전송되는 시스템 진단 신호의 인버전을 체크함으로써, 호스트 시스템으로부터 수신된 영상 데이터나 신호의 오류를 검출하고 호스트 시스템으로 시스템 피드백 신호를 전송할 수 있도록 한다.
본 실시예들에 의하면, 호스트 시스템으로부터 오류가 포함된 데이터가 수신된 경우 표시패널이 호스트 시스템으로부터 수신된 영상 데이터 이외의 영상 데이터를 표시하도록 함으로써, 오류가 포함된 영상이 표시패널로 표시되지 않도록 한다.
본 실시예들에 의하면, LVDS 방식에서 복수의 채널이 사용되는 경우 시스템 진단 신호가 전송되는 채널 이외의 채널의 플래그 비트를 통해 시스템 제어 신호를 전송함으로써, 시스템 입력 핀의 수를 감소시키며 호스트 시스템에서 컨트롤러를 제어할 수 있도록 한다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 실시예들에 따른 표시장치에서 호스트 시스템과 컨트롤러가 단일 채널로 통신하는 경우 송수신되는 신호의 예시를 나타낸 도면이다.
도 3은 본 실시예들에 따른 표시장치에서 호스트 시스템과 컨트롤러가 단일 채널로 통신하는 경우 송수신되는 신호의 형식과 플래그 비트를 나타낸 도면이다.
도 4는 본 실시예들에 따른 표시장치에서 컨트롤러가 호스트 시스템으로부터 수신된 플래그 비트를 이용하여 시스템 오류를 판별하는 방식을 설명하기 위한 도면이다.
도 5는 본 실시예들에 따른 표시장치에서 컨트롤러가 호스트 시스템으로부터 수신된 영상 데이터의 프리즈(Freeze) 여부를 진단하는 과정을 나타낸 흐름도이다.
도 6은 본 실시예들에 따른 표시장치에서 컨트롤러가 호스트 시스템으로부터 수신된 영상 데이터의 딜레이(Delay) 여부를 진단하는 과정을 나타낸 흐름도이다.
도 7은 본 실시예들에 따른 표시장치에서 호스트 시스템과 컨트롤러가 복수 채널로 통신하는 경우 송수신되는 신호의 예시를 나타낸 도면이다.
도 8은 본 실시예들에 따른 표시장치에서 호스트 시스템과 컨트롤러가 복수 채널로 통신하는 경우 송수신되는 신호의 형식과 플래그 비트를 나타낸 도면이다.
도 9a와 도 9b는 본 실시예들에 따른 표시장치에서 컨트롤러가 호스트 시스템으로부터 수신된 플래그 비트에 따라 패널 셀프 리프레쉬 기능을 수행하는 방식을 설명하기 위한 도면이다.
도 10a와 도 10b는 본 실시예들에 따른 표시장치에서 패널 셀프 리프레쉬 기능을 수행함에 따라 출력하는 영상 데이터의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 것이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 영역에 배치된 다수의 서브픽셀을 포함하는 표시패널(110)과, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(120)와, 다수의 데이터 라인(DL)에 데이터 전압을 공급하는 데이터 드라이버(130)와, 게이트 드라이버(120)와 데이터 드라이버(130)의 구동을 제어하는 컨트롤러(140)를 포함한다.
게이트 드라이버(120)는, 다수의 게이트 라인(GL)으로 스캔 신호(게이트 신호)를 순차적으로 공급함으로써 다수의 게이트 라인(GL)을 순차적으로 구동한다.
게이트 드라이버(120)는, 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 게이트 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.
게이트 드라이버(120)는, 구동 방식에 따라 표시패널(110)의 일측에만 위치할 수도 있고, 양측에 위치할 수도 있다.
또한, 게이트 드라이버(120)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수 있다.
또한, 표시패널(110)에 집적화되어 배치될 수도 있으며, 표시패널(110)과 연결된 필름상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
데이터 드라이버(130)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써 다수의 데이터 라인(DL)을 구동한다.
데이터 드라이버(130)는, 특정 게이트 라인(GL)이 열리면 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.
데이터 드라이버(130)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.
각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타단은 표시패널(110)에 본딩된다.
컨트롤러(140)는, 게이트 드라이버(120) 및 데이터 드라이버(130)로 각종 제어 신호를 공급하여, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.
컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부의 호스트 시스템(150)으로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 게이트 드라이버(120) 및 데이터 드라이버(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 드라이버(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(120)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 게이트 신호의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 드라이버(130)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(130)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(130)의 출력 타이밍을 제어한다.
컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 게이트 드라이버(120) 및 데이터 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC)라고도 한다.
호스트 시스템(150)은, 컨트롤러(140)로 영상 데이터와 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE) 등을 전송한다.
호스트 시스템(150)은, 컨트롤러(140)로 영상 데이터와 각종 신호를 전송함에 있어서 LVDS(Low Voltage Differential Signaling) 방식으로 전송한다.
이러한 LVDS 방식은 호스트 시스템(150)에서 컨트롤러(140)로 데이터와 신호가 전송되는 단방향 통신 방식으로서, 컨트롤러(140)는 호스트 시스템(150)으로부터 수신된 영상 데이터에 오류가 있거나 높은 임피던스로 인해 신호가 왜곡되더라도 입력되는 영상이 그대로 표시패널(110)에 표시되도록 한다.
또한, 호스트 시스템(150)은 이러한 입력 영상의 오류를 인지할 수 없어 오류를 포함한 영상이 표시패널(110)에 계속해서 표시되게 된다.
본 실시예들은, 호스트 시스템(150)과 컨트롤러(140)가 LVDS 방식으로 통신하는 표시장치(100)에서 컨트롤러(140)가 입력되는 영상 데이터와 신호의 이상 유무를 판별하고 호스트 시스템(150)으로 피드백할 수 있는 표시장치(100)와 그 구동 방법을 제공한다.
도 2는 본 실시예들에 따른 표시장치(100)에서 호스트 시스템(150)과 컨트롤러(140)가 단일 채널로 통신하는 경우에서 송수신되는 신호의 예시를 나타낸 것이다.
도 2를 참조하면, 호스트 시스템(150)은, 컨트롤러(140)와 연결된 통신 채널을 통해 LVDS 방식으로 영상 데이터와 동기 신호 등을 전송한다.
호스트 시스템(150)은, 하나의 클럭 사이클 동안 영상 데이터(R, G, B 데이터)와 동기 신호(Vsync, Hsync) 등을 전송하며, 영상 데이터 및 동기 신호와 함께 플래그 비트를 전송한다.
여기서, 플래그 비트는, 호스트 시스템(150)에서 컨트롤러(140)로 하나의 클럭 사이클 동안 전송되는 데이터에서 영상 데이터나 동기 신호가 전송되지 않는 비트를 의미한다.
호스트 시스템(150)은, 플래그 비트를 통해 '0', '1'과 같은 시스템 진단 신호를 전송하며, 클럭 사이클마다 '0'과 '1'을 교대로 전송할 수 있다.
호스트 시스템(150)은, 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트를 통해 시스템 진단 신호를 전송함으로써, 컨트롤러(140)가 플래그 비트를 통해 수신된 시스템 진단 신호를 이용하여 영상 데이터의 오류나 신호의 지연을 판별할 수 있도록 한다.
컨트롤러(140)는, 호스트 시스템(150)으로부터 영상 데이터와 동기 신호 등을 수신하고, 수신된 신호를 이용하여 게이트 드라이버(120)와 데이터 드라이버(130)를 제어하며 호스트 시스템(150)으로부터 수신된 영상 데이터를 표시패널(110)을 통해 표시한다.
또한, 컨트롤러(140)는, 호스트 시스템(150)으로부터 플래그 비트를 통해 시스템 진단 신호를 수신하고, 시스템 진단 신호를 이용하여 영상 데이터의 오류나 신호의 지연을 판별한다.
그리고, 컨트롤러(140)는, 시스템 진단 신호에 대한 확인 결과에 따라 호스트 시스템(150)으로 시스템 피드백 신호를 전송하며, 표시패널(110)이 호스트 시스템(150)으로부터 수신된 영상 데이터 또는 그 이외의 영상 데이터를 표시하도록 제어한다.
이러한 컨트롤러(140)는, 호스트 시스템(150)으로부터 데이터 및 신호를 수신하는 시스템 신호 수신부(141)와, 게이트 드라이버(120)와 데이터 드라이버(130)를 제어하며 수신된 시스템 진단 신호를 이용하여 수신 데이터의 이상 유무를 판별하는 제어부(142)와, 호스트 시스템(150)으로부터 수신된 데이터 및 신호의 이상 유무에 따라 시스템 피드백 신호를 전송하는 피드백 신호 전송부(143)를 포함할 수 있다.
시스템 신호 수신부(141)는, 호스트 시스템(150)으로부터 영상 데이터 및 신호를 수신한다.
또한, 호스트 시스템(150)으로부터 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트를 통해 시스템 진단 신호를 수신하며, 수신된 시스템 진단 신호를 제어부(142)로 전달한다.
컨트롤러(140)의 제어부(142)는, 호스트 시스템(150)으로부터 수신된 신호를 이용하여 게이트 드라이버(120)와 데이터 드라이버(130)를 제어하며, 호스트 시스템(150)으로부터 수신된 영상 데이터를 표시패널(110)을 통해 표시한다.
또한, 제어부(142)는, 호스트 시스템(150)으로부터 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 수신된 시스템 진단 신호를 이용하여 호스트 시스템(150)으로부터 수신된 데이터 및 신호의 이상 유무를 판별한다.
일 예로, 제어부(142)는, 호스트 시스템(150)으로부터 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부를 확인하여 입력 데이터의 이상 유무를 판별할 수 있다.
제어부(142)는, 호스트 시스템(150)으로부터 수신된 시스템 진단 신호가 수평 주기마다 인버전되는지 여부를 확인한다. 또한, 시스템 진단 신호가 수직 주기마다 인버전되는지 여부를 확인한다.
즉, 호스트 시스템(150)은 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호인 '0'과 '1'을 교대로 전송하며, 컨트롤러(140)의 제어부(142)는 수신된 시스템 진단 신호가 수평 주기 또는 수직 주기마다 인버전되는지 여부를 확인하여 입력 데이터의 이상 유무를 판별할 수 있다.
제어부(142)는, 호스트 시스템(150)으로부터 수신된 시스템 진단 신호가 일정 주기마다 인버전되는 경우 입력 데이터에 이상이 없는 것으로 판별할 수 있다.
반면, 호스트 시스템(150)으로부터 수신된 시스템 진단 신호가 일정 주기마다 인버전되지 않으면 입력 데이터에 이상이 발생한 것으로 판별할 수 있다.
제어부(142)는, 호스트 시스템(150)으로부터 수신된 시스템 진단 신호가 수평 주기 또는 수직 주기마다 인버전되지 않으며, 인버전되지 않는 횟수가 기설정된 횟수(예: 5회) 이상이면 입력 데이터에 이상이 발생한 것으로 판별한다.
그리고, 피드백 신호 전송부(143)를 통해 호스트 시스템(150)으로 프리즈(Freeze) 피드백 신호를 전송하여 호스트 시스템(150)에서 입력 데이터에 이상이 발생한 것을 인지할 수 있도록 하며, 표시패널(110)이 호스트 시스템(150)으로부터 입력된 영상이 아닌 영상 데이터(예: 블랙 데이터)을 표시하도록 하여 오류가 포함된 영상이 표시되지 않도록 한다.
따라서, 본 실시예들에 따르면, 컨트롤러(140)가 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 수신된 시스템 진단 신호의 인버전 여부를 체크함으로써, 입력 영상의 오류를 판별하고 표시패널(110)이 오류가 포함된 영상을 표시하지 않도록 함과 동시에 호스트 시스템(150)에서 오류가 발생한 사실을 인지할 수 있도록 한다.
다른 예로, 제어부(142)는, 호스트 시스템(150)으로부터 플래그 비트를 통해 수신된 시스템 진단 신호가 인버전되는 간격을 체크하여 호스트 시스템(150)으로부터 전송된 데이터의 지연 여부를 판별할 수 있다.
제어부(142)는, 수평 주기 또는 수직 주기마다 호스트 시스템(150)으로부터 수신된 시스템 진단 신호가 인버전되는 간격을 확인한다.
제어부(142)는, 수평 주기 또는 수직 주기마다 확인한 시스템 진단 신호의 인버전 간격이 기설정된 범위를 벗어나면 호스트 시스템(150)으로부터 수신된 데이터에 지연이 발생한 것으로 판별할 수 있다.
제어부(142)는, 수평 주기마다 시스템 진단 신호가 인버전되는 간격을 확인하고 시스템 진단 신호가 인버전되는 간격이 일정한 범위(예: 10us ~ 20us)를 벗어나는 경우 입력 데이터에 지연이 발생한 것으로 판별할 수 있다.
또는, 제어부(142)는, 수직 주기마다 시스템 진단 신호가 인버전되는 간격을 확인하고 시스템 진단 신호가 인버전되는 간격이 일정한 범위(예: 15ms ~ 18ms)를 벗어나는 경우 입력 데이터에 지연이 발생한 것으로 판별할 수 있다.
즉, 수평 주기 또는 수직 주기에 맞춰 호스트 시스템(150)으로부터 수신된 시스템 진단 신호의 인버전 간격이 수평 주기 또는 수직 주기로부터 일정한 범위 이내인지 여부를 확인함으로써, 호스트 시스템(150)으로부터 수신된 데이터의 지연 여부를 판별할 수 있다.
제어부(142)는, 호스트 시스템(150)으로부터 입력된 데이터에 지연이 발생한 것으로 판별되면, 피드백 신호 전송부(143)를 통해 호스트 시스템(150)으로 딜레이(Delay) 피드백 신호를 전송하여 호스트 시스템(150)에서 신호의 지연을 인지할 수 있도록 한다.
또한, 표시패널(110)이 호스트 시스템(150)으로부터 수신된 영상 데이터 이외의 영상 데이터(예: 블랙 데이터)을 표시하도록 제어함으로써, 표시패널(110)이 데이터의 지연으로 인해 오류가 포함된 영상을 표시하지 않도록 한다.
이러한 호스트 시스템(150)과 컨트롤러(140) 사이의 시스템 오류 진단을 위한 시스템 진단 신호는 호스트 시스템(150)에서 전송되는 플래그 비트를 통해 전송되며, 플래그 비트는 호스트 시스템(150)에서 하나의 클럭 사이클 동안 데이터와 신호 전송을 위해 사용하지 않는 비트가 사용될 수 있다.
도 3은 본 실시예들에 따른 표시장치(100)에서 호스트 시스템(150)이 컨트롤러(140)로 전송하는 신호 형식과 플래그 비트의 예시를 나타낸 것이다.
도 3을 참조하면, 호스트 시스템(150)은 하나의 클럭 사이클 동안 영상 데이와 동기 신호 등을 컨트롤러(140)로 전송한다.
하나의 클럭 사이클 동안 각각 8비트로 구성된 레드(R) 영상 데이터, 그린(G) 영상 데이터, 블루(B) 영상 데이터가 전송된다.
또한, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 등과 같은 동기 신호가 전송된다.
이러한 호스트 시스템(150)과 컨트롤러(140) 사이의 LVDS 방식의 통신에서 하나의 클럭 사이클 동안 영상 데이터나 동기 신호의 전송에 사용되지 않는 비트(플래그 비트)가 존재한다.
본 실시예들에 따른 표시장치(100)는, 호스트 시스템(150)에서 하나의 클럭 사이클마다 포함되며 데이터 전송에 사용되지 않는 플래그 비트를 통해 시스템 진단 신호를 전송함으로써, 컨트롤러(140)에서 수신된 시스템 진단 신호를 통해 입력 데이터의 이상 유무를 판별할 수 있도록 한다.
즉, 하나의 클럭 사이클마다 하나의 플래그 비트가 전송되며 플래그 비트를 통해 전송되는 시스템 진단 신호는 클럭 사이클마다 '0'과 '1'로 교번하므로, 컨트롤러(140)는 수평 주기 또는 수직 주기마다 시스템 진단 신호의 인버전 여부 또는 인버전 간격 등을 확인하여 호스트 시스템(150)으로부터 수신된 데이터의 오류를 판별할 수 있도록 한다.
도 4는 본 실시예들에 따른 표시장치(100)에서 컨트롤러(140)가 호스트 시스템(150)으로부터 수신한 시스템 진단 신호를 이용하여 시스템 오류를 판별하는 방식을 구체적으로 나타낸 것이다.
도 4를 참조하면, 호스트 시스템(150)은 매 프레임별 영상 데이터와 동기 신호 등을 컨트롤러(140)로 전송한다.
이때, 호스트 시스템(150)은, 매 프레임에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 '0', '1'로 교번하는 시스템 진단 신호를 전송한다.
컨트롤러(140)는, 호스트 시스템(150)으로부터 수신된 데이터에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하고, 수신된 시스템 진단 신호를 일정 주기마다 확인함으로써 입력 데이터의 이상 유무를 판별한다.
컨트롤러(140)는, 매 프레임에 해당하는 데이터에서 각각의 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 수신된 시스템 진단 신호의 인버전 여부를 확인한다.
예를 들어, 컨트롤러(140)는, 첫 번째 프레임의 첫 번째 게이트 라인(GL)에 해당하는 데이터 중 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 전송된 시스템 진단 신호(1)과, 두 번째 게이트 라인(GL)에 해당하는 데이터 중 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 전송된 시스템 진단 신호(0)을 비교한다.
또한, 컨트롤러(140)는, 두 번째 게이트 라인(GL)에 해당하는 데이터 중 첫 번째 클럭 사이클의 플래그 비트를 통해 전송된 시스템 진단 신호(0)을 세 번째 게이트 라인(GL)에 해당하는 데이터 중 첫 번째 클럭 사이클의 플래그 비트를 통해 전송된 시스템 진단 신호(1)와 비교한다.
동일한 방식으로, 컨트롤러(140)는, 각각의 게이트 라인(GL)에 해당하는 데이터 중 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 전송된 시스템 진단 신호의 인버전 여부를 확인한다.
즉, 수평 주기마다 플래그 비트를 통해 수신된 시스템 진단 신호의 인버전 여부를 확인함으로써, 호스트 시스템(150)으로부터 수신된 데이터에 오류가 발생한 것인지 여부를 확인할 수 있다.
또한, 컨트롤러(140)는, 첫 번째 프레임의 첫 번째 게이트 라인(GL)의 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 전송된 시스템 진단 신호(1)와 두 번째 프레임의 첫 번째 게이트 라인(GL)의 첫 번째 클럭 사이클에 포함된 플래그 비트를 통해 전송된 시스템 진단 신호(0)를 비교하여 시스템 진단 신호의 인버전 여부를 확인한다.
따라서, 컨트롤러(140)는, 수직 주기마다 플래그 비트의 인버전 여부를 확인함으로써, 호스트 시스템(150)으로부터 수신된 데이터의 오류 여부를 판별할 수 있다.
컨트롤러(140)는, 수평 주기 또는 수직 주기마다 시스템 진단 신호의 인버전 여부를 확인하고, 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수(예: 5회) 이상이면 호스트 시스템(150)으로 프리즈(Freeze) 피드백 신호를 전송하여 호스트 시스템(150)이 전송 데이터의 오류를 인지할 수 있도록 한다.
그리고, 표시패널(110)이 호스트 시스템(150)으로부터 수신된 영상 데이터 이외의 영상 데이터(예: 블랙 데이터)를 표시하도록 함으로써, 오류가 포함된 영상이 표시패널(110)을 통해 표시되지 않도록 한다.
컨트롤러(140)는, 매 프레임별 또는 매 게이트 라인(GL)별 시스템 진단 신호의 인버전 여부뿐만 아니라, 시스템 진단 신호가 인버전되는 간격을 확인할 수도 있다.
컨트롤러(140)는, 첫 번째 프레임의 첫 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(1)와 두 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(0)의 간격을 확인한다.
그리고, 두 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(0)와 세 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(1)의 간격을 확인한다.
컨트롤러(140)는, 시스템 진단 신호가 인버전되는 간격이 일정 범위를 벗어나면 호스트 시스템(150)으로부터 수신된 데이터에 지연이 발생한 것으로 판단할 수 있다.
즉, 수평 주기마다 시스템 진단 신호의 인버전 간격을 확인하고 시스템 진단 신호의 인버전 간격이 수평 주기로부터 일정 범위를 벗어나면 호스트 시스템(150)으로부터 수신된 데이터에 지연이 발생한 것으로 판단한다.
또한, 컨트롤러(140)는, 첫 번째 프레임의 첫 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(10)와 두 번째 프레임의 첫 번째 게이트 라인(GL)에 해당하는 데이터의 첫 번째 클럭 사이클에 포함된 시스템 진단 신호(0)의 인버전 간격을 확인한다.
시스템 진단 신호의 인버전 간격이 일정 범위, 즉, 수직 주기로부터 일정한 범위를 벗어나면 수신된 데이터에 지연이 발생한 것으로 판단할 수 있다.
컨트롤러(140)는, 호스트 시스템(150)으로부터 수신된 데이터에 지연이 발생한 것으로 판단되면, 호스트 시스템(150)으로 딜레이(Delay) 피드백 신호를 전송한다.
그리고, 표시패널(110)이 호스트 시스템(150)으로부터 수신된 영상 데이터 이외의 영상 데이터(예: 블랙 데이터)를 표시하도록 함으로써, 표시패널(110)이 왜곡된 영상을 표시하지 않도록 한다.
도 5와 도 6은 본 실시예들에 따른 표시장치(100)에서 컨트롤러(140)가 호스트 시스템(150)으로부터 수신된 데이터의 오류 또는 지연을 판단하는 과정을 나타낸 것이다.
도 5는 컨트롤러(140)가 호스트 시스템(150)으로부터 수신된 데이터의 오류를 판단하는 과정을 나타낸 것으로서, 컨트롤러(140)는 호스트 시스템(150)으로부터 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트를 통해 시스템 진단 신호를 수신한다(S500).
컨트롤러(140)는 플래그 비트를 통해 수신된 시스템 진단 신호가 수평 주기별로 인버전되는지 여부를 확인하고(S510), 수직 주기별로 인버전되는지 여부를 확인한다(S520).
컨트롤러(140)는 플래그 비트를 통해 수신된 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상인지 여부를 확인하고(S530), 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상이면 호스트 시스템(150)으로 프리즈(Freeze) 피드백 신호를 전송한다(S540).
그리고, 표시패널(110)을 통해 블랙 데이터를 표시함으로써(S550), 오류가 포함된 영상이 표시패널(110)에 표시되지 않도록 한다.
컨트롤러(140)는 일정 주기마다 확인한 시스템 진단 신호가 정상적으로 인버전되고 있는 경우에는 호스트 시스템(150)으로부터 수신된 데이터에 오류가 없는 것으로 판단하고, 표시패널(110)을 통해 호스트 시스템(150)으로부터 수신된 영상 데이터를 표시한다(S560).
따라서, 본 실시예들에 따르면, 컨트롤러(140)는 호스트 시스템(150)으로부터 하나의 클럭 사이클마다 수신되는 시스템 진단 신호의 인버전 여부를 확인함으로써, 호스트 시스템(150)으로부터 수신된 데이터의 오류를 판단할 수 있다.
그리고, 데이터의 오류가 판단되면 호스트 시스템(150)으로 피드백 신호를 전송하여 호스트 시스템(150)이 전송 데이터의 오류를 인지할 수 있도록 하며, 표시패널(110)은 블랙 데이터를 표시하도록 하여 오류를 포함한 영상이 표시되지 않도록 한다.
도 6은 컨트롤러(140)가 호스트 시스템(150)으로부터 수신된 데이터의 지연 여부를 판단하는 과정을 나타낸 것으로서, 컨트롤러(140)는 호스트 시스템(150)으로부터 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트를 통해 시스템 진단 신호를 수신한다(S600).
컨트롤러(140)는 수평 주기마다 첫 번째 플래그 비트를 샘플링하여(S610) 플래그 비트를 통해 수신된 시스템 진단 신호가 인버전되는 간격이 수평 주기로부터 일정한 범위 이내인지 여부를 확인한다(S620).
컨트롤러(140)는 수평 주기마다 샘플링한 시스템 진단 신호의 인버전 간격이 수평 주기로부터 일정한 범위 이내이면, 수직 주기마다 첫 번째 플래그 비트를 샘플링하고(S630) 시스템 진단 신호가 인버전되는 간격이 수직 주기로부터 일정한 범위 이내인지 확인한다(S640).
컨트롤러(140)는 시스템 진단 신호가 인버전되는 간격이 수평 주기 또는 수직 주기로부터 일정한 범위 이내이면 호스트 시스템(150)으로부터 수신된 영상 데이터를 표시한다(S650).
시스템 진단 신호가 인버전되는 간격이 일정한 범위를 벗어나면 컨트롤러(140)는 호스트 시스템(150)으로 딜레이(Delay) 피드백 신호를 전송하여(660) 호스트 시스템(150)이 전송 데이터의 지연을 인지할 수 있도록 한다.
또한, 표시패널(110)을 통해 블랙 데이터를 표시함으로써, 데이터 지연으로 인하여 왜곡된 영상이 표시되지 않도록 한다.
따라서, 본 실시예들에 의하면, 호스트 시스템(150)과 컨트롤러(140)가 LVDS 방식으로 통신하는 경우, 하나의 클럭 사이클마다 전송되는 플래그 비트를 통해 시스템 진단 신호를 전송하고 시스템 진단 신호의 인버전 체크를 통해 전송 데이터의 오류나 지연을 판단할 수 있도록 한다.
그리고, 전송 데이터의 오류나 지연이 확인되면 호스트 시스템(150)으로 피드백 신호를 전송하여 호스트 시스템(150)이 전송 데이터의 오류 또는 지연을 인식할 수 있도록 하며, 표시패널(110)이 오류를 포함한 영상을 표시하지 않도록 제어할 수 있다.
한편, 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널을 통해 통신하는 경우에는, 채널별로 하나의 클럭 사이클마다 포함된 플래그 비트가 전송되게 된다.
본 실시예들은 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널을 통해 통신하는 경우 시스템 진단 신호가 전송되지 않는 플래그 비트를 이용하여 호스트 시스템(150)이 컨트롤러(140)로 시스템 제어 신호를 전송하는 방식을 제공한다.
도 7은 본 실시예들에 따른 표시장치(100)에서 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널을 통해 통신하는 경우에 송수신되는 신호의 예시를 나타낸 것이다.
도 7을 참조하면, 호스트 시스템(150)은, 제1 채널과 제2 채널을 통해 컨트롤러(140)로 데이터와 신호를 전송한다.
호스트 시스템(150)이 LVDS 방식으로 데이터를 전송하는 경우 제1 채널과 제2 채널은 각각 하나의 클럭 사이클마다 포함된 플래그 비트를 전송할 수 있다.
호스트 시스템(150)은 제1 채널에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 전송하고, 컨트롤러(140)는 시스템 진단 신호를 이용하여 수신된 데이터의 오류나 지연 여부를 확인한다.
호스트 시스템(150)은 제2 채널에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 컨트롤러(140)를 제어하기 위한 시스템 제어 신호를 전송할 수 있다.
일 예로, 호스트 시스템(150)은, 제2 채널의 플래그 비트를 통해 상하좌우 반전 신호(HVR), 내장형 셀프 테스트 신호(BIST: Built-in Self Test) 또는 패널 셀프 리프레쉬 신호(PSR: Panel Self Refresh) 등을 전송할 수 있다.
즉, 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널로 통신하는 경우에는, 제1 채널에서 전송되는 플래그 비트는 시스템 진단 신호가 전송되는 비트로 활용하고 제2 채널에서 전송되는 플래그 비트는 호스트 시스템(150)에서 컨트롤러(140)를 제어하기 위한 시스템 제어 신호의 전송을 위한 비트로 활용할 수 있다.
따라서, 별도의 입력 핀을 추가하지 않고 호스트 시스템(150)에서 컨트롤러(140)로 시스템 제어 신호를 전송할 수 있으며, 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 제어 신호를 전송하여 호스트 시스템(150)이 컨트롤러(140)와 컨트럴러(140)에 의해 제어되는 표시패널(110)을 용이하게 제어할 수 있도록 한다.
도 8은 본 실시예들에 따른 표시장치(100)에서 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널로 통신하는 경우에 송수신되는 신호의 형식과 플래그 비트를 나타낸 것이다.
도 8을 참조하면, 호스트 시스템(150)과 컨트롤러(140)가 복수의 채널로 통신하는 경우 각각의 채널마다 동일한 형식으로 영상 데이터와 동기 신호 등을 전송한다.
따라서, 호스트 시스템(150)에서 컨트롤러(140)로 전송되는 신호에서 하나의 클럭 사이클마다 영상 데이터나 동기 신호 등이 전송되지 않는 플래그 비트가 존재하게 된다.
호스트 시스템(150)은, 복수의 채널 중 제1 채널에서 하나의 클럭 사이클마다 포함되어 전송되는 플래그 비트는 '0', '1'로 교번하는 시스템 진단 신호를 전송하여 컨트롤러(140)가 수신된 데이터의 오류나 지연을 판별할 수 있도록 한다.
그리고, 호스트 시스템(150)은, 복수의 채널 중 제2 채널에서의 플래그 비트는 컨트롤러(140)를 제어하기 위한 1비트의 시스템 제어 신호를 전송하는 용도로 활용할 수 있다.
일 예로, 호스트 시스템(150)은, 제2 채널의 플래그 비트를 통해 상하좌우 반전 신호(HVR)를 전송할 수도 있고, '0'일 때는 블랙 데이터를 표시하고 '1'일 때는 일반 데이터를 표시하도록 하는 내장형 셀프 테스트 신호(BIST)를 전송할 수도 있다.
또한, 호스트 시스템(150)은, 제2 채널의 플래그 비트를 통해 패널 셀프 리프레쉬 신호(PSR)를 전송하여 컨트롤러(140)가 패널 셀프 리프레쉬 기능을 활성화 또는 비활성화하도록 제어할 수도 있다.
따라서, 제2 채널의 하나의 클럭 사이클마다 포함된 플래그 비트를 활용하여 호스트 시스템(150)에서 컨트롤러(140)로 시스템 제어 신호를 전송하기 위한 별도의 입력 핀을 대체할 수 있도록 한다.
도 9a와 도 9b는 호스트 시스템(150)이 제2 채널의 플래그 비트를 통해 전송하는 시스템 제어 신호의 예로 패널 셀프 리프레쉬 신호(PSR)를 전송하는 경우 호스트 시스템(150)과 컨트롤러(140)의 동작 상태를 나타낸 것이다.
도 9a는 호스트 시스템(150)이 제2 채널의 플래그 비트를 통해 패널 셀프 리프레쉬 오프 신호(PSR OFF)를 전송한 경우를 나타낸 것이다.
도 9a를 참조하면, 호스트 시스템(150)은 패널 셀프 리프레쉬 기능이 비활성화 상태인 경우, 즉, 일반 구동 상태인 경우 호스트 시스템(150)의 시스템 신호 전송부(151)를 통해 컨트롤러(140)로 데이터를 전송한다.
호스트 시스템(150)의 프레임 버퍼(152)에는 컨트롤러(140)로 전송할 영상 데이터가 저장되며, 호스트 시스템(150)의 프레임 버퍼 제어부(153)에 의해 프레임 버퍼(152)에 저장되는 영상 데이터가 제어된다.
컨트롤러(140)의 시스템 신호 수신부(141)는 호스트 시스템(150)으로부터 영상 데이터를 수신하고, 컨트롤러(140)의 제어부(142)가 호스트 시스템(150)으로부터 수신된 영상 데이터가 표시패널(110)을 통해 표시되도록 한다.
패널 셀프 리프레쉬 기능이 비활성화 상태인 경우에는, 전술한 바와 같이, 호스트 시스템(150)으로부터 전송된 영상 데이터가 표시패널(110)을 통해 표시되게 되며, 호스트 시스템(150)의 시스템 신호 전송부(151), 프레임 버퍼(152), 프레임 버퍼 제어부(153), 컨트롤러(140)의 시스템 신호 수신부(141), 제어부(142)가 활성화 상태가 된다.
호스트 시스템(150)은 제2 채널의 플래그 비트를 통해 패널 셀프 리프레쉬 기능을 활성화시키는 패널 셀프 리프레쉬 온 신호(PSR ON)를 컨트롤러(140)로 전송할 수 있다.
도 9b는 호스트 시스템(150)으로부터 패널 셀프 리프레쉬 온 신호(PSR ON)가 전송된 경우를 나타낸 것이다.
도 9b를 참조하면, 호스트 시스템(150)이 패널 셀프 리프레쉬 온 신호(PSR ON)를 전송하면 호스트 시스템(150)의 시스템 신호 전송부(151), 프레임 버퍼(152), 프레임 버퍼 제어부(153)는 비활성화 상태가 된다.
컨트롤러(140)는 호스트 시스템(150)으로부터 패널 셀프 리프레쉬 온 신호(PSR ON)를 수신하면 시스템 신호 수신부(141)가 비활성화가 되며 리모트 프레임 버퍼(144)가 활성화된다.
컨트롤러(140)의 제어부(142)는 호스트 시스템(150)과 호스트 시스템(150)으로부터 영상 데이터를 수신하는 시스템 신호 수신부(141)가 비활성화됨에 따라, 리모트 프레임 버퍼(144)에 저장된 정지 영상 데이터를 표시패널(110)에 표시되도록 한다.
즉, 호스트 시스템(150)으로부터 전송되는 영상 데이터가 정지 영상 데이터인 경우에는 패널 셀프 리프레쉬 기능을 통해 호스트 시스템(150)을 비활성화함으로써 소비전력을 저감시킬 수 있도록 한다.
그리고, 이러한 패널 셀프 리프레쉬 기능을 호스트 시스템(150)으로부터 제2 채널의 플래그 비트를 통해 전송되는 시스템 제어 신호를 이용하여 활성화 또는 비활성화시킴으로써, 패널 셀프 리프레쉬 기능 적용을 위한 별도의 시스템 신호 입력 핀이 필요하지 않아도 되는 이점을 제공한다.
도 10a와 도 10b는 전술한 패널 셀프 리프레쉬 기능의 활성화 여부에 따라 호스트 시스템(150)으로부터 전송되는 영상 데이터의 예시를 나타낸 것이다.
도 10a는 패널 셀프 리프레쉬 기능이 비활성화 상태인 일반 구동 상태를 나타낸 것으로서, 영상 데이터 중 1001 내지 1003은 동일한 영상 데이터이며 1004 내지 1006은 동일한 영상 데이터이다.
패널 셀프 리프레쉬 기능이 비활성화인 상태에서는 동일한 영상 데이터가 전송되는 경우에도 호스트 시스템(150)이 컨트롤러(140)로 영상 데이터를 모두 전송해야 하므로 불필요한 전력 소모가 발생한다.
도 10b는 호스트 시스템(150)으로부터 전송된 패널 셀프 리프레쉬 온 신호(PSR ON)에 따라 패널 셀프 리프레쉬 기능이 활성화된 경우를 나타낸 것이다.
도 10b를 참조하면, 호스트 시스템(150)은 전송되는 영상 데이터 중 동일한 영상 데이터는 모두 전송하지 않고, 1011과 1014와 같이 변경되는 영상 데이터만 전송한다.
컨트롤러(140)는 패널 셀프 리프레쉬 기능이 활성화된 상태에서는 1012와 1013의 영상 데이터를 출력하는 구간에서 리모트 프레임 버퍼(144)에 저장된 정지 영상 데이터, 즉, 1011과 동일한 영상 데이터가 표시패널(110)을 통해 표시되도록 한다.
그리고, 1015와 1016의 영상 데이터를 출력하는 구간에서는 리모트 프레임 버퍼(144)에 저장된 정지 영상 데이터인 1014와 동일한 영상 데이터가 표시패널(110)을 통해 표시되도록 한다.
즉, 동일한 영상 데이터가 연속되는 경우에는 패널 셀프 리프레쉬 기능을 통해 컨트롤러(140)가 리모트 프레임 버퍼(144)에 저장된 정지 영상 데이터를 출력하도록 함으로써, 호스트 시스템(150)을 비활성화할 수 있도록 하여 소비 전력을 저감할 수 있도록 한다.
본 실시예들에 따른 표시장치(100)는 전술한 패널 셀프 리프레쉬 기능을 온/오프하는 패널 셀프 리프레쉬 온/오프 신호(PSR ON/OFF)를 호스트 시스템(150)에서 컨트롤러(140)로 전송되는 제2 채널의 플래그 비트를 활용하여 전송함으로써, 별도의 시스템 입력 핀을 추가하지 않고 호스트 시스템(150)에서 컨트롤러(140)를 용이하게 제어할 수 있도록 한다.
앞서 예시에서는 패널 셀프 리프레쉬 기능을 위주로 설명하였으나, 호스트 시스템(150)에서 컨트롤러(140)로 전송하는 제2 채널의 플래그 비트는 호스트 시스템(150)이 컨트롤러(140)를 제어하기 위한 다양한 시스템 제어 신호를 전송하는 용도로 활용될 수 있다.
본 실시예들에 의하면, 호스트 시스템(150)에서 컨트롤러(140)로 전송되는 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 전송하고, 컨트롤러(140)가 시스템 진단 신호의 인버전 여부와 간격을 확인하여 입력 데이터의 이상 유무를 확인할 수 있도록 한다.
또한, 컨트롤러(140)는, 입력 데이터의 이상이 발생한 것으로 판단되면 호스트 시스템(150)으로 시스템 피드백 신호를 전송하여 호스트 시스템(150)에서 오류 발생을 인지할 수 있도록 하며, 표시패널(110)을 통해 블랙 데이터를 표시하여 표시패널(110)에 오류가 포함된 영상 데이터가 표시되지 않도록 한다.
또한, 호스트 시스템(150)과 컨트롤러(140) 사이에 복수의 채널이 형성된 경우에는 시스템 진단 신호가 전송되는 채널 이외의 채널의 플래그 비트를 통해 시스템 제어 신호를 전송함으로써, 별도의 시스템 신호 입력 핀을 추가하지 않고 호스트 시스템(150)이 컨트롤러(140)와 컨트롤러(140)에 의해 제어되는 표시패널(110) 등을 용이하게 제어할 수 있도록 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 게이트 드라이버 130: 데이터 드라이버
140: 컨트롤러 141: 시스템 신호 수신부
142: 제어부 143: 피드백 신호 전송부
144: 리모트 프레임 버퍼 150: 호스트 시스템
151: 시스템 신호 전송부 152: 프레임 버퍼
153: 프레임 버퍼 제어부

Claims (18)

  1. 호스트 시스템으로부터 전송되는 영상 데이터를 표시하는 표시패널; 및
    상기 호스트 시스템으로부터 전송되는 디지털 신호에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하고, 상기 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하며, 상기 시스템 진단 신호가 인버전 되지 않은 횟수 또는 인버전 되는 간격의 범위가 기설정된 횟수나 범위를 벗어나면 상기 호스트 시스템으로 시스템 피드백 신호를 전송하는 컨트롤러
    를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는지 여부와 수직 주기마다 인버전되는지 여부를 확인하고, 상기 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상이면 상기 호스트 시스템으로 프리즈 피드백 신호를 전송하는 표시장치.
  3. 제1항에 있어서,
    상기 컨트롤러는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는 간격과 수직 주기마다 인버전되는 간격을 확인하고, 상기 시스템 진단 신호가 인버전되는 간격이 기설정된 범위를 벗어나면 상기 호스트 시스템으로 딜레이 피드백 신호를 전송하는 표시장치.
  4. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트 시스템으로 상기 시스템 피드백 신호를 전송하면 상기 표시패널이 상기 호스트 시스템으로부터 수신된 상기 영상 데이터 이외의 영상 데이터를 표시하도록 제어하는 표시장치.
  5. 제1항에 있어서,
    상기 플래그 비트는 상기 디지털 신호에서 영상 데이터 신호가 전송되는 비트와 동기 신호가 전송되는 비트 이외의 비트인 표시장치.
  6. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트 시스템으로부터 복수의 채널을 통해 상기 플래그 비트를 수신하고, 상기 복수의 채널 중 제1 채널의 플래그 비트를 통해 상기 시스템 진단 신호를 수신하며 상기 제1 채널 이외의 채널의 플래그 비트를 통해 시스템 제어 신호를 수신하는 표시장치.
  7. 제6항에 있어서,
    상기 시스템 제어 신호는 상하좌우 반전 신호, 내장형 셀프 테스트 신호 및 패널 셀프 리프레쉬 신호 중 어느 하나인 표시장치.
  8. 제7항에 있어서,
    상기 컨트롤러는,
    상기 시스템 제어 신호가 상기 패널 셀프 리프레쉬 신호인 경우, 패널 셀프 리프레쉬 온 신호를 수신하면 상기 표시패널이 리모트 프레임 버퍼에 저장된 정지 영상 데이터를 표시하도록 제어하는 표시장치.
  9. 호스트 시스템으로부터 전송되는 디지털 신호에서 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하는 시스템 신호 수신부;
    상기 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하고, 상기 시스템 진단 신호가 인버전 되지 않은 횟수 또는 인버전 되는 간격의 범위가 기설정된 횟수나 범위를 벗어나면 시스템 피드백 신호를 생성하는 제어부; 및
    상기 시스템 피드백 신호가 생성되면 상기 호스트 시스템으로 상기 시스템 피드백 신호를 전송하는 피드백 신호 전송부
    를 포함하는 컨트롤러.
  10. 제9항에 있어서,
    상기 제어부는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는지 여부와 수직 주기마다 인버전되는지 여부를 확인하고, 상기 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상이면 프리즈 피드백 신호를 생성하는 컨트롤러.
  11. 제9항에 있어서,
    상기 제어부는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는 간격과 수직 주기마다 인버전되는 간격을 확인하고, 상기 시스템 진단 신호가 인버전되는 간격이 기설정된 범위를 벗어나면 딜레이 피드백 신호를 생성하는 컨트롤러.
  12. 제9항에 있어서,
    상기 제어부는,
    상기 시스템 피드백 신호를 생성하면 표시패널이 상기 호스트 시스템으로부터 수신된 영상 데이터 이외의 영상 데이터를 표시하도록 제어하는 컨트롤러.
  13. 제9항에 있어서,
    상기 시스템 신호 수신부는,
    상기 호스트 시스템으로부터 복수의 채널을 통해 상기 플래그 비트를 수신하고, 상기 복수의 채널 중 제1 채널의 플래그 비트를 통해 상기 시스템 진단 신호를 수신하며 상기 제1 채널 이외의 채널의 플래그 비트를 통해 시스템 제어 신호를 수신하는 컨트롤러.
  14. 호스트 시스템으로부터 하나의 클럭 사이클마다 포함된 플래그 비트를 통해 시스템 진단 신호를 수신하는 단계;
    상기 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 확인하는 단계; 및
    상기 시스템 진단 신호가 인버전 되지 않은 횟수 또는 인버전 되는 간격의 범위가 기설정된 횟수나 범위를 벗어나면 상기 호스트 시스템으로 시스템 피드백 신호를 전송하는 단계
    를 포함하는 컨트롤러의 구동 방법.
  15. 제14항에 있어서,
    상기 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 체크하는 단계는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는지 여부를 체크하는 단계;
    상기 시스템 진단 신호가 수직 주기마다 인버전되는지 여부를 체크하는 단계; 및
    상기 시스템 진단 신호가 인버전되지 않은 횟수가 기설정된 횟수 이상이면 프리즈 피드백 신호를 생성하는 단계를 포함하는 컨트롤러의 구동 방법.
  16. 제14항에 있어서,
    상기 플래그 비트를 통해 수신된 시스템 진단 신호가 일정 주기마다 인버전되는지 여부와 인버전되는 간격을 체크하는 단계는,
    상기 시스템 진단 신호가 수평 주기마다 인버전되는 간격을 체크하는 단계;
    상기 시스템 진단 신호가 수직 주기마다 인버전되는 간격을 체크하는 단계; 및
    상기 시스템 진단 신호가 인버전되는 간격이 기설정된 범위를 벗어나면 딜레이 피드백 신호를 생성하는 단계를 포함하는 컨트롤러의 구동 방법.
  17. 제14항에 있어서,
    상기 시스템 피드백 신호를 전송하면 표시패널이 상기 호스트 시스템으로부터 수신된 영상 데이터 이외의 영상 데이터를 표시하도록 제어하는 단계를 더 포함하는 컨트롤러의 구동 방법.
  18. 제14항에 있어서,
    상기 호스트 시스템으로부터 하나의 클럭 사이클마다 포함된 플래그 비트를 수신하는 단계는,
    상기 호스트 시스템으로부터 복수의 채널을 통해 상기 플래그 비트를 수신하며 상기 복수의 채널 중 제1 채널을 통해 상기 시스템 진단 신호를 포함하는 플래그 비트를 수신하는 단계; 및
    상기 제1 채널 이외의 채널을 통해 시스템 제어 신호를 포함하는 플래그 비트를 수신하는 단계를 포함하는 컨트롤러의 구동 방법.
KR1020160142819A 2016-10-31 2016-10-31 표시장치, 컨트롤러 및 컨트롤러의 구동 방법 KR102552032B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160142819A KR102552032B1 (ko) 2016-10-31 2016-10-31 표시장치, 컨트롤러 및 컨트롤러의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160142819A KR102552032B1 (ko) 2016-10-31 2016-10-31 표시장치, 컨트롤러 및 컨트롤러의 구동 방법

Publications (2)

Publication Number Publication Date
KR20180049287A KR20180049287A (ko) 2018-05-11
KR102552032B1 true KR102552032B1 (ko) 2023-07-07

Family

ID=62185854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160142819A KR102552032B1 (ko) 2016-10-31 2016-10-31 표시장치, 컨트롤러 및 컨트롤러의 구동 방법

Country Status (1)

Country Link
KR (1) KR102552032B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560229B1 (ko) * 2007-10-10 2015-10-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
KR20180049287A (ko) 2018-05-11

Similar Documents

Publication Publication Date Title
CN108257538B (zh) 显示装置、驱动控制器和所述显示装置的驱动方法
KR102176504B1 (ko) 표시장치와 그 구동방법
US10354587B2 (en) Display device
US8264442B2 (en) Driving method and driving device for displaying panel utilizing parallel driven drive controllers
US8421779B2 (en) Display and method thereof for signal transmission
KR102439017B1 (ko) 디스플레이 장치 및 그의 인터페이스 방법
US20140173360A1 (en) Apparatus and method for controlling data interface
US10388209B2 (en) Interface circuit
KR20180045923A (ko) 표시 장치 및 이의 구동 방법
CN104915165A (zh) 接收器电路及其操作方法
US11605354B2 (en) Display device, driving circuit and driving method of display device
KR102369371B1 (ko) 유기발광 표시장치 및 그 구동방법
US8957927B2 (en) Display device having an interface board for outputting a plurality groups of panel driving data and driving method thereof
US20130044091A1 (en) Signal control device, liquid crystal display having the same and signal control method using the same
US7903073B2 (en) Display and method of transmitting image data therein
US20160247473A1 (en) Transmission device, reception device, transmission/reception system, and image display system
KR102552032B1 (ko) 표시장치, 컨트롤러 및 컨트롤러의 구동 방법
US8253715B2 (en) Source driver and liquid crystal display device having the same
US11961434B2 (en) Device and method for detecting screen freeze error of display of vehicle
US7209134B2 (en) Liquid crystal display
WO2021117640A1 (ja) タイミングコントローラおよびディスプレイシステム、自動車
KR20180074896A (ko) 표시장치 및 컨트롤러
KR20170037300A (ko) 표시 장치 및 그 구동 방법
KR20160083370A (ko) 표시장치
WO2021117641A1 (ja) タイミングコントローラおよびディスプレイシステム、自動車

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant