KR20210062767A - 게이트 구동회로 및 이를 포함한 표시장치 - Google Patents

게이트 구동회로 및 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20210062767A
KR20210062767A KR1020190150301A KR20190150301A KR20210062767A KR 20210062767 A KR20210062767 A KR 20210062767A KR 1020190150301 A KR1020190150301 A KR 1020190150301A KR 20190150301 A KR20190150301 A KR 20190150301A KR 20210062767 A KR20210062767 A KR 20210062767A
Authority
KR
South Korea
Prior art keywords
voltage
signal
discharge
node
period
Prior art date
Application number
KR1020190150301A
Other languages
English (en)
Inventor
강근오
남양욱
안광수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190150301A priority Critical patent/KR20210062767A/ko
Priority to US16/997,642 priority patent/US11417262B2/en
Priority to CN202011238593.7A priority patent/CN112825239A/zh
Publication of KR20210062767A publication Critical patent/KR20210062767A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

표시장치는 표시패널, 게이트 구동회로, 클럭 신호, 클럭바 신호, 제1 방전 전압, 및 제2 방전 전압을 출력하는 전원 공급회로를 포함하고, 각 스테이지는, 제1 하이 전압을 갖는 클럭 신호를 충전 노드에 충전시키는 충전부, 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 게이트 신호로 출력하는 출력부, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함한다.

Description

게이트 구동회로 및 이를 포함한 표시장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE COMPRISING THE GATE DRIVING CIRCUIT}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 게이트 구동회로 및 이를 포함하는 표시장치에 관한 것이다.
표시장치는 복수 개의 게이트 라인들, 복수 개의 데이터 라인들, 게이트 라인들과 데이터 라인들에 연결된 복수 개의 화소들을 포함한다. 표시장치는 게이트 라인들에 게이트 신호들을 제공하는 게이트 구동회로 및 데이터 라인들에 데이터 신호들을 출력하는 데이터 구동회로를 포함한다.
게이트 구동회로는 복수의 구동 스테이지 회로들(이하, 구동 스테이지들)을 포함하는 쉬프트 레지스터를 포함한다. 구동 스테이지들은 게이트 라인들에 게이트 신호들을 각각 출력한다. 구동 스테이지들 각각은 게이트 신호를 출력하기 위한 복수의 트랜지스터들을 포함한다.
본 발명의 목적은 구동 신뢰성을 향상시킬 수 있는 게이트 구동회로 및 이를 포함한 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 게이트 구동회로는, 충전 노드에 연결되고, 제1 구간 동안 제1 하이 전압을 갖는 클럭 신호를 상기 충전 노드에 충전시키는 충전부, 상기 충전 노드 및 출력 노드 각각에 연결되고, 상기 제1 구간 동안 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 상기 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 게이트 신호로 출력하는 출력부, 상기 제1 구간에 연속된 제2 구간 동안, 제2 하이 전압을 갖는 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부, 상기 제2 구간 동안 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고, 상기 제1 구간은, 상기 제2 방전부가 턴-오프된 제1 서브 구간, 및 상기 제2 방전부가 턴-온된 제1 모드 및 상기 제2 방전부가 턴-오프된 제2 모드가 교번적으로 반복된 제2 서브 구간 중 어느 하나의 서브 구간을 갖는다.
본 발명의 실시 예에 따르면, 상기 제1 구간 동안, 상기 제2 방전부는 제1 로우 전압을 갖는 상기 클럭바 신호를 수신하고, 상기 제1 모드 시에, 상기 제2 방전 전압의 제1 전압 레벨은 상기 제1 로우 전압의 제2 전압 레벨보다 낮다.
본 발명의 실시 예에 따르면, 상기 제1 서브 구간 및 상기 제2 모드 시에, 상기 제2 방전 전압의 상기 제1 전압 레벨은 상기 제1 로우 전압의 상기 제2 전압 레벨과 실질적으로 동일하다.
본 발명의 실시 예에 따르면, 상기 제1 모드 시에, 상기 제2 방전부는 상기 제1 노드 전압을 상기 제1 전압 레벨을 갖는 상기 제2 방전 전압으로 방전시키는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 방전부는 상기 제2 구간 동안 상기 클럭바 신호의 상기 제1 로우 전압에 응답하여, 상기 제1 노드 전압을 상기 제1 전압 레벨을 갖는 상기 제2 방전 전압으로 방전시키는 제1 방전 트랜지스터를 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 방전부는 상기 제2 구간 동안 상기 클럭바 신호의 상기 제1 로우 전압에 응답하여 상기 제2 노드 전압을 상기 제1 방전 전압으로 방전시키는 제2 방전 트랜지스터를 포함한다.
본 발명의 실시 예에 따르면, 상기 제2 서브 구간에서, 첫 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨과 두 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨은 서로 다른 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 서브 구간에서, 첫 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨과 두 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨은 서로 동일하다.
본 발명의 실시 예에 따르면, 상기 제1 모드 및 상기 제2 모드는 동일한 시간 구간을 갖는다.
본 발명의 실시 예에 따르면, 상기 제1 모드 및 상기 제2 모드는 서로 다른 시간 구간을 가지고, 상기 제1 모드에 따른 구간은 상기 제2 모드에 따른 구간 보다 긴 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 표시패널, 상기 표시패널에 복수 개의 게이트 신호들을 출력하는 복수 개의 스테이지들을 포함한 게이트 구동회로, 전원 제어신호를 출력하는 신호 제어회로, 상기 전원 제어신호에 응답하여 상기 게이트 구동회로에 클럭 신호, 클럭바 신호, 제1 방전 전압, 및 제2 방전 전압을 출력하는 전원 공급회로를 포함하고, 상기 스테이지들 중 i(i는 자연수) 스테이지는, 제1 구간 동안 제1 하이 전압을 갖는 상기 클럭 신호를 충전 노드에 충전시키는 충전부, 상기 충전 노드를 통해 상기 충전부와 연결되고, 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 상기 게이트 신호들 중 i번째 게이트 신호로 출력하는 출력부, 상기 출력 노드를 통해 상기 출력부와 연결되고, 상기 제1 구간에 연속된 제2 구간 동안, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부, 상기 충전 노드에 연결되고, 상기 제2 구간 동안 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고, 상기 제1 구간은, 상기 제2 방전부가 턴-오프된 제1 서브 구간, 및 상기 제2 방전부가 턴-온된 제1 모드 및 상기 제2 방전부가 턴-오프된 제2 모드가 교번적으로 반복된 제2 서브 구간 중 어느 하나의 서브 구간을 갖는다.
본 발명의 실시 예에 따르면, 외부 온도에 기반하여 온도 제어신호를 출력하는 온도 감지부를 더 포함하고, 상기 제1 구간은, 상기 온도 제어신호에 응답하여 상기 제1 서브 구간 및 상기 제2 서브 구간 중 어느 하나의 서브 구간을 갖는다.
본 발명의 실시 예에 따르면, 상기 전원 공급회로는, 상기 제1 방전 전압 및 상기 제2 방전 전압을 출력하는 전원 발생부, 상기 클럭 신호 및 상기 클럭바 신호를 출력하는 클럭 발생부, 상기 제2 방전 전압을 수신하고 상기 외부 온도에 근거하여 상기 제2 방전 전압의 전압 레벨을 제어하는 전원 제어부를 포함한다.
본 발명의 실시 예에 따르면, 상기 전원 제어부는, 상기 온도 제어신호 및 상기 전원 제어신호에 응답하여 선택 신호를 출력하는 프레임 선택부, 상기 선택 신호에 응답하여 상기 제2 방전 전압의 상기 전압 레벨을 조절하는 전압 조절부를 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 구간 동안 상기 제2 방전부는 상기 클럭바 신호의 제1 로우 전압을 수신하고, 상기 제1 모드 시에, 상기 제2 방전 전압의 제1 전압 레벨은 상기 제1 로우 전압의 제2 전압 레벨보다 낮다.
본 발명의 실시 예에 따르면, 상기 전원 제어신호는 교번적으로 반복된 상기 제1 모드에 대응하는 제1 펄스 신호 및 상기 제2 모드에 대응하는 제2 펄스 신호를 포함한다.
본 발명의 실시 예에 따르면, 상기 온도 제어신호는 상기 외부 온도가 기준 온도 미만인 제1 온도 신호 및 상기 외부 온도가 기준 온도 이상인 제2 온도 신호를 포함하고, 상기 제1 구간은 상기 제1 온도 신호에 따라 상기 제1 서브 구간에 대응하고, 상기 제2 온도 신호에 따라 상기 제2 서브 구간에 대응한다.
본 발명의 실시 예에 따르면, 상기 게이트 구동회로로부터 출력되는 상기 게이트 신호들을 수신하고, 상기 게이트 신호들을 분석하는 신호 분석부를 더 포함하고, 상기 신호 분석부는 상기 게이트 신호들 각각에 대한 분석 결과에 기반한 분석 제어신호를 상기 전원 공급회로에 전달한다.
본 발명의 실시 예에 따르면, 상기 전원 공급회로는 상기 분석 제어신호에 응답하여 상기 제2 방전부의 동작을 제어한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는 표시패널, 상기 표시패널에 복수 개의 게이트 신호들을 출력하는 복수 개의 스테이지들을 포함한 게이트 구동회로, 상기 게이트 구동회로에 클럭 신호, 클럭바 신호, 제1 방전 전압, 및 제2 방전 전압을 출력하는 전원 공급회로를 포함하고, 상기 스테이지들 중 i(i는 자연수) 스테이지는, 제1 하이 전압을 갖는 클럭 신호를 충전 노드에 충전시키는 충전부, 상기 충전 노드를 통해 상기 충전부와 연결되고, 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 상기 게이트 신호들 중 i번째 게이트 신호로 출력하는 출력부, 상기 출력 노드를 통해 상기 출력부와 연결되고, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부, 상기 충전 노드에 연결되고, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고, 상기 제2 방전부는 제1 로우 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제1 노드 전압을 상기 제2 방전 전압으로 방전시키는 제1 모드 및 상기 제1 노드 전압을 유지하는 제2 모드를 교번적으로 반복한다.
본 발명의 실시 예에 따르면, 방전 전압의 전압 레벨을 제어함으로써, 충전 노드에 연결된 방전 트랜지스터의 동작을 제어할 수 있다. 특히, 표시장치가 고온 상태임을 감지할 경우, 방전 전압의 전압 레벨이 클럭바 신호의 로우 전압 보다 낮은 레벨로 제어될 수 있다. 그 결과, 방전 트랜지스터가 턴-온되고, 충전 노드의 노드 전압이 방전 전압으로 방전될 수 있다.
상술된 바에 따라, 표시장치의 전반적인 구동 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 3은 본 발명의 실시 예에 따른 게이트 구동회로의 블록도이다.
도 4는 도 3에 도시된 스테이지의 동작을 보여주는 타이밍도이다.
도 5는 본 발명의 실시 예에 따른 스테이지의 회로도이다.
도 6은 본 발명의 실시 예에 따른 표시장치의 블록도이다.
도 7a는 본 발명의 실시 예에 따른 온도 감지부의 회로도이다.
도 7b는 본 발명의 실시 예에 따른 전원 공급회로의 블록도이다.
도 7c는 본 발명의 실시 예에 따른 클럭 신호를 보여주는 타이밍도이다.
도 8은 본 발명의 실시 예에 따른 전원 제어부를 보여주는 블록도이다.
도 9a는 본 발명의 실시 예에 따른 도 8에 도시된 프레임 선택부의 동작을 보여주는 표이다.
도 9b는 본 발명의 실시 예에 따른 도 8에 도시된 전압 제어부의 회로도이다.
도 10은 본 발명의 실시 예에 따른 고온 상태에서의 표시장치의 동작을 보여주는 타이밍도이다.
도 11은 본 발명의 다른 실시 예에 따른 고온 상태에서의 표시장치의 동작을 보여주는 타이밍도이다.
도 12a는 본 발명의 실시 예에 따른 스테이지의 회로도이다.
도 12b는 본 발명의 실시 예에 따른 스테이지의 회로도이다.
도 13은 본 발명의 다른 실시 예에 따른 표시장치의 블록도이다.
도 14는 본 발명의 다른 실시 예에 따른 전원 제어부의 블록도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
본 명세서에서, 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1을 참조하면, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1을 통해 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 “평면상에서 보았을 때 또는 평면상에서”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향, 예를 들어 반대 반향으로 변환될 수 있다.
또한, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(DD-NDA)은 표시 영역(DD-DA)의 어느 일 측에 인접하거나 생략될 수 있다.
도 2를 참조하면, 표시장치(DD)는 표시패널(DP), 신호 제어회로(100), 게이트 구동회로(200), 데이터 구동회로(300), 및 구동 회로기판(MCB)을 포함한다.
본 발명의 실시 예에 따르면, 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 다른 예로, 표시패널(DP)은 액정 표시패널일 수 있다. 액정 표시패널은 액정층을 포함할 수 있으며, 외부 광에 의해 영상을 표시할 수 있다.
표시패널(DP)은 제3 방향(DR3)에서 서로 대향하는 제1 기판(DS1) 및 제2 기판(DS2)을 포함한다. 또한, 표시패널(DP)은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함한다. 표시패널(DP)의 표시 영역(DA) 및 비표시 영역(NDA)은 도 1에 도시된 표시장치(DD)의 표시 영역(DD-DA) 및 비표시 영역(DD-NDA)에 대응될 수 있다.
표시패널(DP)은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm), 및 복수 개의 화소들(PX11~PXnm)을 포함한다. 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 배열된다. 데이터 라인들(DL1~DLm)은 제2 방향(DR2)으로 연장되며 제1 방향(DR1)으로 배열된다. 데이터 라인들(DL1~DLm)은 게이트 라인들(GL1~GLn)과 절연되게 교차할 수 있다. 게이트 라인들(GL1~GLn)은 게이트 구동회로(200)에 연결되고, 데이터 라인들(DL1~DLm)은 데이터 구동회로(300)에 연결된다. 화소들(PX11~PXnm)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)에 연결된다.
도시되지 않았지만, 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm), 및 복수 개의 화소들(PX11~PXnm)은 제1 기판(DS1) 상에 배치될 수 있다.
신호 제어회로(100)는 구동 회로기판(MCB)에 실장될 수 있다. 신호 제어회로(100)는 외부의 그래픽 제어부(미도시)로부터 영상 데이터 및 제어 신호를 수신한다. 신호 제어회로(100)는 제어 신호에 응답하여, 게이트 구동회로(200)에 게이트 제어신호 및 데이터 구동회로(300)에 데이터 제어신호를 각각 출력한다.
예를 들어, 제어 신호는 서로 이웃한 프레임 구간들을 구별하는 신호인 수직 동기 신호, 수평 구간들을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호, 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들 등을 포함할 수 있다.
게이트 구동회로(200)는 신호 제어회로(100)로부터 신호 라인(GSL)을 통해 수신된 게이트 제어신호에 기초하여 게이트 신호들을 생성한다. 게이트 제어신호로는 게이트 구동회로(200)의 동작을 개시하는 수직개시신호를 포함할 수 있다. 게이트 구동회로(200)는 게이트 신호들을 게이트 라인들에 각각 출력한다. 게이트 신호들은 각 수평 구간에 대응하게 순차적으로 출력될 수 있다.
본 발명의 실시 예에 따르면, 게이트 구동회로(200)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 일 예로, 게이트 구동회로(200)는 비표시 영역(NDA)에 중첩하게, 제1 기판(DS1) 상에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 실장 될 수 있다. 다른 예로, 게이트 구동회로(200)는 비표시 영역(NDA)에 중첩하게, 제1 기판(DS1) 상에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다.
다만, 이에 한정되지 않으며, 표시장치(DD)는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(300)는 신호 제어회로(100)로부터 데이터 제어신호 및 영상 신호들을 수신한다. 데이터 구동회로(300)는 데이터 제어신호에 응답하여, 영상 신호들을 복수 개의 데이터 전압들로 변환하여 데이터 라인들(DL1~DLm)에 제공한다. 예를 들어, 데이터 제어신호는 데이터 구동회로(300)의 동작을 개시하는 수평개시신호, 데이터 전압들의 극성을 반전시키는 반전신호 및 데이터 구동회로(300)로부터 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함할 수 있다.
데이터 구동회로(300)는 구동칩(310) 및 구동칩(310)을 실장하는 연성회로기판(320)을 포함할 수 있다. 연성회로기판(320)은 구동 회로기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동칩들(310)은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 대응하는 데이터 신호들을 제공한다.
한편, 도 2는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(300)를 예시적으로 도시하였으나, 이에 한정되지 않는다. 다른 예로, 데이터 구동회로(300)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시영역(NDA) 상에 실장될 수 있다.
도 3은 본 발명의 실시 예에 따른 게이트 구동회로의 블록도이다. 도 4는 도 3에 도시된 스테이지의 동작을 보여주는 타이밍도이다.
게이트 구동회로(200)는 서로 종속적으로 연결된 복수 개의 스테이지들을 포함할 수 있다. 복수 개의 스테이지들은 구동 스테이지들 및 더미 스테이지들을 포함할 수 있다. 구동 스테이지들은 도 1에 도시된 게이트 라인들(GL1~GLn)에 각각 연결될 수 있다. 복수 개의 구동 스테이지들은 게이트 라인들(GL1~GLn)에 게이트 신호들을 각각 출력할 수 있다.
이하, 도 3을 통해 복수 개의 스테이지들 중 구동 스테이지에 대응하는 제1 내지 제7 스테이지들(SRC1~SRC7)이 예시적으로 도시되었다. 예시적으로 제1 내지 제7 스테이지들(SRC1~SRC7)이 도시되었지만, 미도시된 구동 스테이지들 및 더미 스테이지 역시 실질적으로 이와 동일한 구조로 제공될 수 있다.
제1 내지 제7 스테이지들(SRC1~SRC7, 이하 ‘스테이지들’로 설명) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 제1 방전 단자(V1), 제2 방전 단자(V2), 출력 단자(OUT) 및 캐리 단자(CR)를 포함한다.
스테이지들(SRC1~SRC7) 각각의 캐리 단자(CR)는 다음 스테이지의 제1 입력 단자(IN1)에 전기적으로 연결된다. i번째 스테이지는 i번째 캐리 신호를 캐리 단자(CR)를 통해 출력할 수 있다. 여기서, i는 자연수로 정의된다. 제1 스테이지(SRC1)의 제1 입력 단자(IN1)는 이전 스테이지의 캐리 신호 대신에 신호 제어회로(100)로부터 출력된 게이트 구동회로(200)의 구동을 개시하는 수직개시신호(STV)를 수신한다. 제1 스테이지(SRC1) 이후 스테이지들(SRC2~SRC7) 각각의 제1 입력 단자(IN1)는 이전 스테이지의 캐리 신호를 수신한다. i번째 스테이지의 제1 입력 단자(IN1)는 i-1번째 스테이지의 캐리 단자(CR)에 전기적으로 연결된다. 제2 스테이지(SRC2) 및 제3 스테이지(SRC3)의 제1 입력 단자들(IN1)은 제1 스테이지(SRC1) 및 제2 스테이지(SRC2)의 캐리 신호를 각각 수신한다.
한편, 이는 하나의 예시에 불과하고, i번째 스테이지의 제1 입력 단자(IN1)는 이전 스테이지의 캐리 단자, 예컨대 i-1번째 스테이지, i-2번째 스테이지 또는 i-3번째 스테이지 등의 캐리 단자에 전기적으로 연결되면 충분하다.
i번째 스테이지의 제2 입력 단자(IN2)는 i+6번째 스테이지의 캐리 단자(CR)에 전기적으로 연결되어, i+6번째 스테이지의 캐리 신호를 수신한다. 예를 들어, 제1 스테이지(SRC1)의 제2 입력 단자(IN2)는 제7 스테이지(SRC7)의 캐리 신호를 수신하고, 제2 스테이지(SRC2)의 제2 입력 단자(IN2)는 제8 스테이지(미도시)의 캐리 신호를 수신한다.
한편, 스테이지들 중 적어도 하나 이상의 구동 스테이지는 더미 스테이지를 통해 캐리 신호를 수신할 수 있다. 즉, 적어도 하나 이상의 구동 스테이지의 제2 입력 단자(IN2)는 더미 스테이지로부터 출력된 캐리 신호를 수신할 수 있다. 더미 스테이지는 구동 스테이지들 중 마지막 구동 스테이지의 후단에 순차적으로 연결되어 있다. 다만, 더미 스테이지의 위치 및 개수는 당업자의 설계 의도에 따라 변경될 수 있다.
i번째 스테이지의 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)는 서로 위상이 반전된 신호들을 각각 수신할 수 있다. 즉, 제1 스테이지(SRC1)의 제1 클럭 단자(CK1)에는 하이 전압의 클럭 신호가 수신되고, 제2 클럭 단자(CK2)에는 로우 전압의 클럭바 신호가 수신된다.
자세하게, 도 3 및 도 4를 참조하면, 제1 구간(P1)은 클럭 신호들(CKV1~CKV6) 각각이 하이 전압이 되는 구간이며, 제2 구간(P2)은 신호들(CKV1~CKV6) 각각이 로우 전압이 되는 구간으로 설명될 수 있다. 또한, 제1 구간(P1)은 클럭바 신호들(CKVB1~CKVB6) 각각이 로우 전압이 되는 구간이며, 제2 구간(P2)은 클럭바 신호들(CKVB1~CKVB6) 각각이 하이 전압이 되는 구간으로 설명될 수 있다.
본 발명에 따르면, 제1 내지 제6 스테이지들(SRC1~SRC6)은 제1 내지 제6 클럭 신호들(CKV1~CKV6)에 응답하여 제1 내지 제6 게이트 신호들(G1~G6)을 순차적으로 출력할 수 있다. 이후, 제7 내지 제12 스테이지들은 제1 내지 제6 클럭바 신호들(CKVB1~CKVB6)에 응답하여 제7 내지 제12 게이트 신호들을 순차적으로 출력할 수 있다. 상기 동작 방식은 반복하여 진행될 수 있다.
먼저, 제1 내지 제6 스테이지들(SRC1~SRC6)의 동작 방식에 대해 설명된다.
제1 구간(P1) 동안 제1 클럭 신호(CKV1)의 제1 하이 전압이 제1 스테이지(SRC1)의 제1 클럭 단자(CK1)에 수신되고, 제1 클럭바 신호(CKVB1)의 제2 로우 전압이 제1 스테이지(SRC1)의 제2 클럭 단자(CK2)에 수신된다. 제1 스테이지(SRC1)의 출력 단자(OUT)는 제1 클럭 신호(CKV1)의 제1 하이 전압에 응답하여 제1 구간(P1) 동안 제1 게이트 신호(G1)를 출력할 수 있다. 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1) 간의 위상차는 180도일 수 있다.
제1 구간(P1) 동안 제2 클럭 신호(CKV2)의 제1 하이 전압이 제2 스테이지(SRC2)의 제1 클럭 단자(CK1)에 수신 되고, 제1 클럭바 신호(CKVB1)의 제2 로우 전압이 제2 스테이지(SRC2)의 제2 클럭 단자(CK2)에 수신된다. 제2 스테이지(SRC2)의 출력 단자(OUT)는 제2 클럭 신호(CKV2)의 제1 하이 전압에 응답하여 제1 구간(P1) 동안 제2 게이트 신호(G2)를 출력할 수 있다. 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2) 간의 위상차는 180도일 수 있다.
제1 구간(P1) 동안 제3 클럭 신호(CKV3)의 제1 하이 전압이 제3 스테이지(SRC3)의 제1 클럭 단자(CK1)에 수신되고, 제3 클럭바 신호(CKVB3)의 제2 로우 전압이 제3 스테이지(SRC3)의 제2 클럭 단자(CK2)에 수신된다. 제3 스테이지(SRC3)의 출력 단자(OUT)는 제3 클럭 신호(CKV3)의 제1 하이 전압에 응답하여 제1 구간(P1) 동안 제3 게이트 신호(G3)를 출력할 수 있다. 제3 클럭 신호(CKV3) 및 제3 클럭바 신호(CKVB3) 간의 위상차는 180도일 수 있다.
상술된 바에 따라, 제4 내지 제6 스테이지들(SRC4~SRC6) 각각은 제1 구간(P1) 동안 제4 내지 제6 클럭 신호들(CKV4~CKV6)의 제1 하이 전압에 응답하여 제4 내지 제6 게이트 신호들(G4~G6)을 출력할 수 있다.
또한, 본 발명의 실시 예에 따르면, 제1 내지 제6 클럭 신호들(CKV1~CKV6)의 제1 하이 전압 구간들은 서로 중첩할 수 있다. 예를 들어, 제6 클럭 신호(CKV6)의 제1 하이 전압 구간은 제1 내지 제5 클럭 신호들(CKV1~CKV6)의 제1 하이 전압 구간들과 중첩할 수 있다. 마찬가지로, 제1 내지 제6 클럭바 신호들(CKVB1~CKVB6)의 제2 로우 전압 구간들은 서로 중첩할 수 있다. 예를 들어, 제6 클럭바 신호(CKVB6)의 제2 로우 전압 구간은 제1 내지 제5 클럭바 신호들(CKVB1~CKVB6)의 제1 로우 전압 구간들과 중첩할 수 있다.
이하, 제7 내지 제12 스테이지들의 동작 방식에 대해 설명된다. 제7 내지 제12 스테이지들 각각은 제2 구간(P2) 동안 제1 내지 제6 클럭바 신호들(CKVB1~CKVB6)의 제2 하이 전압에 응답하여 제7 내지 제12 게이트 신호들을 출력할 수 있다.
자세하게, 제2 구간(P2) 동안 제1 클럭바 신호(CKVB1)의 제2 하이 전압이 제7 스테이지(SRC7)의 제1 클럭 단자(CK1)에 수신되고, 제1 클럭 신호(CKV1)의 제1 로우 전압이 제7 스테이지(SRC7)의 제2 클럭 단자(CK2)에 수신된다. 제7 스테이지(SRC7)의 출력 단자(OUT)는 제1 클럭바 신호(CKVB1)의 제2 하이 전압에 응답하여 제2 구간(P2) 동안 제7 게이트 신호(G7)를 출력할 수 있다. 제7 스테이지(SRC7)의 캐리 단자(CR)로부터 출력된 캐리 신호가 제1 스테이지(SRC1)의 제2 입력 단자(IN2)를 통해 수신될 수 있다.
도시되지 않았지만, 제8 내지 제12 스테이지들(SRC8~SRC12) 각각은 제2 구간(P2) 동안 제2 내지 제6 클럭바 신호들(CKVB2~CKVB6)의 제2 하이 전압에 응답하여 제8 내지 제12 게이트 신호들을 출력할 수 있다.
또한, 스테이지들(SRC1~SRC7) 각각의 제1 방전 단자(V1)에 제1 방전 전압(VSS1)이 출력되고, 스테이지들(SRC1~SRC7) 각각의 제2 방전 단자(V2)에 제2 방전 전압(VSS2)이 출력될 수 있다. 예시적으로, 제1 방전 전압(VSS1) 및 제2 방전 전압(VSS2)은 접지 전압 또는 접지 전압 보다 낮은 레벨로 제공될 수 있다.
일 예로, 제1 방전 전압(VSS1)의 전압 레벨은 제2 방전 전압(VSS2)의 전압 레벨 보다 높을 수 있다. 제1 방전 전압(VSS1)은 약 -10V 내지 -5로 설정될 수 있으며, 제2 방전 전압(VSS2)은 약 -16V 내지 -10V로 설정될 수 있다. 다른 예로, 제1 방전 전압(VSS1) 및 제2 방전 전압(VSS2)은 실질적으로 동일한 전압 레벨을 가질 수 있다.
도 5는 본 발명의 실시 예에 따른 스테이지의 회로도이다.
도 5에 도시된 스테이지(SRCi)는 본 발명에 따른 스테이지들 중 어느 하나의 스테이지인 것으로 설명된다.
도 5을 참조하면, 스테이지(SRCi)는 프리챠지부(10), 충전부(20), 출력부(30), 제1 방전부(40), 및 제2 방전부(50)를 포함한다.
프리챠지부(10)는 충전 노드(QP)의 전압 레벨을 미리 상승시킬 수 있다. 즉, 프리챠지부(10)는 제1 클럭 단자(CK1)를 통해 클럭 신호(CKV)가 수신되기 전에, 캐리 신호를 수신할 수 있다. 예를 들어, i번째 스테이지의 경우, i-1번째 캐리 신호가 제1 입력 단자(IN1)를 통해 수신될 수 있다.
프리챠지부(10)는 제1 트랜지스터(TR1)를 포함하며, 제1 입력 단자(IN1)에 전기적으로 연결된다. 제1 트랜지스터(TR1)는 제1 입력 단자(IN1)와 연결된 제어 전극 및 제1 전극과 충전 노드(QP)에 연결된 제2 전극을 포함한다. 제1 입력 단자(IN1)를 통해 수신된 캐리 신호에 응답하여 충전 노드(QP)의 전압 레벨이 상승될 수 있다. 그 결과, 커패시터(C)에 전압이 충전될 수 있다.
충전부(20)는 제1 클럭 단자(CK1)로부터 수신된 전압에 근거하여 충전 노드(QP)의 전압을 충전시킬 수 있다. 충전부(20)가 충전 노드(QP)의 전압 레벨을 상승시킴에 따라, 출력부(30)로부터 게이트 신호(Gi)가 출력될 수 있다.
충전부(20)는 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 포함한다. 제2 트랜지스터(TR2)는 충전 노드(QP)에 연결된 제어 전극, 제1 클럭 단자(CK1)에 연결된 제1 전극, 및 캐리 신호(CRi)가 출력되는 캐리 단자(CR)에 연결된 제2 전극을 포함한다. 제3 트랜지스터(TR3)는 제1 클럭 단자(CK1)에 연결된 제어 전극, 충전 노드(QP)에 연결된 제1 전극, 및 캐리 출력 단자에 연결된 제2 전극을 포함한다.
제2 트랜지스터(TR2)는 충전 노드(QP)의 제1 노드 전압에 응답하여 제1 클럭 단자(CK1)를 통해 수신된 하이 전압의 클럭 신호(CKV)를 제3 트랜지스터(TR3)에 전달한다. 제3 트랜지스터(TR3)는 하이 전압을 갖는 클럭 신호(CKV)에 응답하여 제2 트랜지스터(TR2)로부터 전달된 하이 전압을 갖는 클럭 신호(CKV)를 충전 노드(QP)에 전달한다. 그 결과, 충전 노드(QP)의 제1 노드 전압 레벨이 상승될 수 있다.
출력부(30)는 충전 노드(QP)의 제1 노드 전압 레벨에 응답하여, 하이 전압을 갖는 클럭 신호(CKV1)를 출력 노드(OP)에 전달할 수 있다. 출력부(30)는 제4 트랜지스터(TR4)를 포함하며, 제4 트랜지스터(TR4)는 충전 노드(QP)에 연결된 제어 전극, 제1 클럭 단자(CK1)에 연결된 제1 전극, 및 출력 노드(OP)에 연결된 제2 전극을 포함한다. 출력 노드(OP)는 출력 단자(OUT)와 전기적으로 연결된다.
실시 예에 따르면, 충전 노드(QP)의 제1 노드 전압 레벨은 제3 트랜지스터(TR3)를 통해 전달된 클럭 신호(CKV)의 하이 전압 및 커패시터(C)에 충전된 전압에 의해 부스팅될 수 있다. 제4 트랜지스터(TR4)의 제어 전극에 충전 노드(QP)의 부스팅된 전압 레벨이 전달될 수 있다. 제4 트랜지스터(TR4)는 출력 노드(OP)를 통해 클럭 신호(CKV)의 하이 전압에 대응하는 게이트 신호(Gi)를 출력 단자(OUT)에 출력한다.
이후, 클럭 신호(CKV)의 하이 전압이 로우 전압으로 천이될 경우, 제1 방전부(40) 및 제2 방전부(50)는 충전 노드(QP)의 제1 노드 전압 및 출력 노드(OP)의 제2 노드 전압 레벨을 방전시킬 수 있다.
제1 방전부(40)는 제5 트랜지스터들(TR5)를 포함한다. 본 명세서에서, 제5 트랜지스터(TR5)는 방전 트랜지스터일 수 있다. 제5 트랜지스터(TR5)는 제2 클럭 단자(CK2)에 연결된 제어 전극, 출력 노드(OP)에 연결된 제1 전극, 및 제1 방전 단자(V1)에 연결된 제2 전극을 포함한다. 제5 트랜지스터(TR5)는 제2 클럭 단자(CK2)를 통해 수신된 클럭바 신호(CKVB)의 하이 전압에 응답하여 턴-온될 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 제2 클럭 단자(CK2)를 통해 수신된 클럭바 신호(CKVB)의 로우 전압에 응답하여 턴-온될 수 있다. 제5 트랜지스터(TR5)가 턴-온됨에 따라, 출력 노드(OP)의 전압 레벨이 제1 방전 전압(VSS1)으로 하강, 즉 방전(discharge)될 수 있다.
본 명세서에서, ‘트랜지스터가 턴-오프된다’의 의미는, 제어 전극에 따른 트랜지스터의 제1 전극 및 제2 전극이 도통되지 않은 것을 의미한다. 반대로, ‘트랜지스터가 턴-온된다’의 의미는, 제어 전극에 따라 트랜지스터의 제1 전극 및 제2 전극이 도통된 것을 의미한다.
제2 방전부(50)는 제6 트랜지스터(TR6) 및 제7 트랜지스터(TR7)를 포함한다. 본 명세서에서, 제6 및 제7 트랜지스터들(TR6, TR7)은 방전 트랜지스터일 수 있다. 제6 트랜지스터(TR6)는 제2 클럭 단자(CK2)에 연결된 제어 전극, 캐리 단자(CR) 및 충전 노드(QP) 각각에 연결된 제1 전극, 및 제2 방전 단자(V2)에 연결된 제2 전극을 포함한다. 제6 트랜지스터(TR6)는 제2 클럭 단자(CK2)를 통해 수신된 클럭바 신호(CKVB)의 하이 전압에 응답하여 턴-온된다. 제6 트랜지스터(TR6)가 턴-온됨에 따라 캐리 단자(CR)의 전압 레벨은 제2 방전 전압(VSS2)으로 하강된다. 클럭바 신호(CKVB)가 로우 전압에서 하이 전압으로 천이될 경우, 클럭 신호(CKV)는 하이 전압에서 로우 전압으로 천이된다.
제7 트랜지스터(TR7)는 제2 입력 단자(IN2)에 연결된 제어 전극, 충전 노드(QP)에 연결된 제1 전극, 및 제2 방전 단자(V2)에 연결된 제2 전극을 포함한다. 제7 트랜지스터(TR7)는 i+6번째 스테이지로부터 출력된 캐리 신호(CRi+6)에 응답하여 턴-온된다. 제7 트랜지스터(TR7)가 턴-온됨에 따라, 충전 노드(QP)의 제1 노드 전압 레벨이 제2 방전 전압(VSS2)으로 하강된다.
상술된 바와 같이, 제1 방전부(40) 및 제2 방전부(50)는 게이트 신호(Gi)가 출력된 이후, 충전 노드(QP), 출력 노드(OP), 및 캐리 단자(CR)의 전압 레벨을 제1 방전 전압(VSS1) 또는 제2 방전 전압(VSS2)으로 하강시킬 수 있다.
도 3 및 도 4에서 설명된 바에 따르면, 하이 전압을 갖는 제1 클럭 신호(CKV1)에 응답하여 제1 스테이지(SRC1)를 통해 제1 게이트 신호(G1)가 출력될 수 있다. 제1 게이트 신호(G1)에 응답하여 제1 게이트 라인에 연결된 화소들에 데이터 전압들이 충전될 수 있다.
제1 게이트 신호(G1)에 응답하여 제1 게이트 라인에 연결된 화소들에 데이터 전압들이 충전된 이후, 충전 노드(QP)의 제1 노드 전압은 하강할 수 있다. 즉, i-1번째 캐리 신호가 하이 전압에서 로우 전압으로 천이됨에 따라 프리챠지부(10)의 제1 트랜지스터(TR1)가 턴-오프된다. 그 결과, 충전 노드(QP)의 제1 노드 전압 레벨이 점진적으로 하강함으로써, 충전부(20)의 제2 트랜지스터(TR2) 및 출력부(30)의 제4 트랜지스터(TR4)가 턴-오프된다.
이후, 제2 클럭 신호(CKV2)에 응답하여 제2 스테이지(SRC2)를 통해 제2 게이트 신호(G2)가 출력될 수 있다. 제2 게이트 신호(G2)에 응답하여 제2 게이트 라인에 연결된 화소들에 데이터 전압들이 충전될 수 있다.
한편, 도 4에 도시된 바와 같이, 제1 클럭 신호(CKV1)의 제1 구간(P1)과 제2 클럭 신호(CKV2)의 제2 구간(P2)이 중첩할 수 있다. 예컨대, 제1 클럭 신호(CKV1)의 하이 전압에 응답하여 제1 게이트 신호(G1)가 제1 스테이지(SRC1)로부터 출력됨과 동시에, 제2 클럭 신호(CKV2)의 하이 전압에 응답하여 제2 스테이지(SRC2)의 충전 노드(QP)가 프리챠지될 수 있다. 제1 스테이지(SRC1)의 제2 트랜지스터(TR2) 및 제4 트랜지스터(TR4)가 턴-오프됨에 따라, 제1 게이트 신호(G1)의 전압 레벨은 하강될 수 있다. 이후, 제2 게이트 신호(G2)가 제2 스테이지(SRC2)로부터 출력될 수 있다.
한편, 제2 게이트 신호(G2)가 제2 스테이지(SRC2)로부터 출력되는 동안에도, 제1 클럭 신호(CKV1)는 하이 전압을 유지한다. 그 결과, 제1 클럭 신호(CKV1)의 하이 전압에 따라, 제4 트랜지스터(TR4)의 제1 전극과 제2 트랜지스터(TR2)의 제어 전극 간에 커플링이 유발될 수 있다. 특히, 표시장치(DD)가 고온에 노출될 경우 커플링의 세기가 커질 수 있으며, 이로 인해 충전 노드(QP)의 제1 노드 전압이 상승될 수 있다. 그 결과, 제2 트랜지스터(TR2) 및 제4 트랜지스터(TR4)가 턴-온되어, 제2 게이트 신호(G2)가 제2 스테이지(SRC2)로부터 출력되는 동안 제1 스테이지(SRC1)로부터 제1 게이트 신호가 재차 출력될 수 있다.
본 발명의 실시 예에 따르면, 제2 방전 전압(VSS2)의 전압 레벨을 제어함으로써, 제2 방전부(50)에 포함된 제6 트랜지스터(TR6)의 동작을 제어할 수 있다.
일 예로, 표시장치(DD)가 고온 모드일 경우, 충전 노드(QP)에 전기적으로 연결된 제6 트랜지스터(TR6)를 통해 충전 노드(QP)의 제1 노드 전압을 방전시킬 수 있다. 표시장치(DD)가 고온 상태임을 감지할 경우, 제2 방전 전압(VSS2)의 전압 레벨은 제1 클럭바 신호(CKVB1)의 로우 전압 보다 낮은 제1 전압 레벨로 제어될 수 있다. 제2 방전 전압(VSS2)의 제1 전압 레벨은 약 -20V ~ -30V 로 설정될 수 있다.
이 경우, 제6 트랜지스터(TR6)의 제어 전극에 수신된 제1 클럭바 신호(CKVB1)의 로우 전압의 제2 전압 레벨이 제6 트랜지스터(TR6)의 제2 전극에 수신된 제2 방전 전압(VSS2)의 제1 전압 레벨 보다 낮을 수 있다. 따라서, 제6 트랜지스터(TR6)가 턴-온되고, 제6 트랜지스터(TR6)의 제1 전극에 전기적으로 연결된 충전 노드(QP)의 제1 노드 전압이 제2 방전 전압(VSS2)으로 방전될 수 있다.
다른 예로, 표시장치(DD)가 저온 모드일 경우, 제6 트랜지스터(TR6)는 턴-오프된 상태를 유지할 수 있다. 표시장치(DD)가 저온 모드 또는 고온 모드로 동작하는 방식에 대해서는 추후 보다 자세히 설명한다.
도 6은 본 발명의 실시 예에 따른 표시장치의 블록도이다. 도 7a는 본 발명의 실시 예에 따른 온도 감지부의 회로도이다. 도 7b는 본 발명의 실시 예에 따른 전원 공급회로의 블록도이다. 도 7c는 본 발명의 실시 예에 따른 클럭 신호를 보여주는 타이밍도이다.
도 6을 참조하면, 표시장치(DD)는 도 2를 통해 도시된 신호 제어회로(100) 및 게이트 구동회로(200) 외에 온도 감지부(400) 및 전원 공급회로(500)를 더 포함할 수 있다.
온도 감지부(400)는 외부의 온도를 감지하고, 이를 근거로 온도 제어신호(NC)를 출력할 수 있다. 자세하게, 도 7a를 참조하면, 온도 감지부(400)는 온도 센서(NTC), 제1 저항(R1), 제2 저항(R2), 및 온도 선택부(410)를 포함한다.
제1 저항(R1) 및 제2 저항(R2)는 노드(ND)를 사이에 두고 직렬 연결된다. 제1 저항(R1) 및 제2 저항(R2)은 고정된 값을 갖는 저항일 있다. 온도 센서(NTC)는 저항으로 제공될 수 있으며, 제1 저항(R1) 및 제2 저항(R2)에 병렬 연결된다. 온도 센서(NTC)는 가변 저항일 수 있다. 온도 센서(NTC)는 외부 온도에 따라 저항 값이 가변될 수 있다.
온도 선택부(410)는 기준 전압(VT1)을 기준으로 변화하는 노드(ND)의 전압 레벨을 센싱함으로써, 외부 온도가 고온 모드인지 저온 모드인지를 구분하는 온도 제어신호(NC)를 출력할 수 있다. 예컨대, 온도 선택부(410)는 노드(ND)의 전압 레벨이 기준 레벨 이상일 경우, 고온 모드에 따른 온도 제어신호(NC)를 출력한다. 온도 선택부(410)는 노드(ND)의 전압 레벨이 기준 레벨 미만일 경우, 저온 모드를 의미하는 온도 제어신호(NC)를 출력한다. 일 예로, 기준 레벨은 실온일 수 있다.
다시 도 6을 참조하면, 온도 감지부(400)는 온도 제어신호(NC)를 신호 제어회로(100) 및 전원 공급회로(500) 각각에 출력할 수 있다.
신호 제어회로(100)는 전원 제어신호(P-CS)를 전원 공급회로(500)에 출력할 수 있다. 신호 제어회로(100)는 제1 신호 및 제2 신호가 교번적으로 반복되는 전원 제어신호(P-CS)를 전원 공급회로(500)에 출력할 수 있다. 이에 대해서는, 추후 도 9a를 통해 보다 자세히 설명한다.
전원 공급회로(500)는 클럭 신호(CKV), 클럭바 신호(CKVB), 제1 방전 전압(VSS1), 및 제2 방전 전압(VSS2)을 생성할 수 있다. 전원 공급회로(500)는 생성된 클럭 신호(CKV), 클럭바 신호(CKVB), 제1 방전 전압(VSS1), 및 제2 방전 전압(VSS2)을 게이트 구동회로(200)에 출력한다.
본 발명에 따르면, 전원 공급회로(500)는 신호 제어회로(100)로부터 전원 제어신호(P-CS)를 수신하고, 온도 감지부(400)로부터 온도 제어신호(NC)를 수신한다. 전원 공급회로(500)는 전원 제어신호(P-CS) 및 온도 제어신호(NC)를 기반으로 제2 방전 전압(VSS2)의 전압 레벨을 조절할 수 있다.
자세하게, 도 7b를 참조하면, 전원 공급회로(500)는 전원 발생부(510), 전원 제어부(520), 및 클럭 발생부(530)를 포함한다.
전원 발생부(510)는 제1 방전 전압(VSS1) 및 제2 방전 전압(VSS2)을 생성할 수 있다. 전원 발생부(510)는 제1 방전 전압(VSS1)을 게이트 구동회로(200)에 출력하고, 제2 방전 전압(VSS2)을 전원 제어부(520)로 출력한다. 또한, 전원 발생부(510)는 게이트 온 전압(VON)을 클럭 발생부(530)에 출력한다.
전원 제어부(520)는 온도 제어신호(NC), 전원 제어신호(P-CS), 및 제2 방전 전압(VSS2)을 수신한다. 본 발명에 따르면, 전원 제어부(520)는 온도 제어신호(NC) 및 전원 제어신호(P-CS)에 응답하여 제2 방전 전압(VSS2)의 전압 레벨을 조절할 수 있다.
일 예로, 전원 제어부(520)는 고온 모드의 온도 제어신호(NC)에 따라 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다. 제2 방전 전압(VSS2)의 제1 전압 레벨은 제1 방전 전압(VSS1) 및 클럭바 신호(CKVB)의 로우 전압 보다 낮은 전압 레벨일 수 있다.
다른 예로, 전원 제어부(520)는 저온 모드의 온도 제어신호(NC)에 따라 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다. 제2 방전 전압(VSS2)의 제2 전압 레벨은 제1 방전 전압(VSS1) 및 클럭바 신호(CKVB)의 로우 전압과 동일한 전압 레벨을 가질 수 있다.
본 발명의 실시 예에 따르면, 고온 모드 시에, 전원 제어부(520)는 전원 제어신호(P-CS)에 응답하여 제2 방전 전압(VSS2)을 출력할 수 있다. 전원 제어신호(P-CS)는 교번적으로 반복된 제1 모드에 대응한 제1 펄스 신호 및 제2 모드에 대응한 제2 펄스 신호를 포함할 수 있다.
예컨대, 제1 모드 시에 전원 제어부(520)는 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력하고, 제2 모드 시에 전원 제어부(520)는 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력한다.
자세하게, 도 5에 도시된 제2 방전부(50)의 제6 트랜지스터(TR6)는 제1 모드 시에 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)에 응답하여 턴-온된다. 따라서, 제6 트랜지스터(TR6)가 턴-온되고, 제6 트랜지스터(TR6)의 제1 전극에 전기적으로 연결된 충전 노드(QP)의 제1 노드 전압이 제2 방전 전압(VSS2)으로 방전될 수 있다.
한편, 제6 트랜지스터(TR6)가 지속적으로 턴-온될 경우, 제6 트랜지스터(TR6)에 열화가 유발될 수 있다.
본 발명의 실시 예에 따르면, 전원 제어부(520)는 제2 모드 시에 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)에 응답하여 턴-오프된다. 즉, 전원 제어부(520)는 고온 모드 시에, 제1 전압 레벨의 제2 방전 전압(VSS2) 및 제2 전압 레벨의 제2 방전 전압(VSS2)을 교번적으로 반복하여 출력할 수 있다. 따라서, 고온 모드 시에, 제6 트랜지스터(TR6)는 턴-온 동작과 턴-오프 동작을 반복할 수 있다.
또한, 저온 모드 시에, 전원 제어부(520)는 온도 제어신호(NC) 및 전원 제어신호(P-CS)에 따라 제2 전압 레벨의 제2 방전 전압(VSS2)을 지속적으로 출력할 수 있다. 그 결과, 도 5에 도시된 제2 방전부(50)의 제6 트랜지스터(TR6)는 턴-오프될 수 있다.
클럭 발생부(530)는 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 수신하고, 이에 응답하여 클럭 신호(CKV) 및 클럭바 신호(CKVB)를 생성한다. 도 7c에 도시된 바에 따르면, 가로축은 시간(TS)을 의미하며 세로축은 전압 레벨(VL)을 의미한다. 클럭 신호(CKV)는 게이트 온 전압(VON)에 대응하는 하이 전압 및 게이트 오프 전압(VOFF)에 대응한 로우 전압(VOFF)을 포함한다. 도시되지 않았지만, 클럭바 신호(CKVB) 역시 게이트 온 전압(VON)에 대응하는 하이 전압 및 게이트 오프 전압(VOFF)에 대응한 로우 전압(VOFF)을 포함한다. 클럭 발생부(530)는 클럭 신호(CKV) 및 클럭바 신호(CKVB)를 게이트 구동회로(200)에 출력한다.
본 발명의 실시 예에 따르면, 도 4에 도시된 클럭 신호들(CKV) 각각의 제1 구간(P1)은 제1 서브 구간(T-VL, 도10 참조) 및 제2 서브 구간(T-VH, 도10 참조) 중 어느 하나의 서브 구간에 대응할 수 있다. 자세하게, 제1 서브 구간은 제6 트랜지스터(TR6)가 턴-오프된 구간을 의미한다. 저온 모드 시에, 클럭 신호들(CKV) 각각의 제1 구간(P1)은 제1 서브 구간을 유지할 수 있다.
제2 서브 구간은 제6 트랜지스터(TR6)가 턴-온된 제1 모드 및 턴-오프된 제2 모드가 교번적으로 반복되는 구간을 의미한다. 고온 모드 시에, 클럭 신호들(CKV) 각각의 제1 구간(P1)은 제2 서브 구간을 유지할 수 있다.
도 8은 본 발명의 실시 예에 따른 전원 제어부를 보여주는 블록도이다. 도 9a는 본 발명의 실시 예에 따른 도 8에 도시된 프레임 선택부의 동작을 보여주는 표이다. 도 9b는 본 발명의 실시 예에 따른 도 8에 도시된 전압 제어부의 회로도이다.
도 7b 및 도 8을 참조하면, 전원 제어부(520)는 프레임 선택부(521) 및 전압 조절부(522)를 포함한다.
프레임 선택부(521)는 온도 제어신호(NC) 및 전원 제어신호(P-CS)를 수신한다. 프레임 선택부(521)는 온도 제어신호(NC) 및 전원 제어신호(P-CS)에 응답하여, 제2 방전 전압(VSS2)의 전압 레벨을 선택하는 선택 신호(SC)를 출력할 수 있다.
자세하게, 도 9a를 참조하면, 전원 제어신호(P-CS)는 0 비트를 갖는 제1 신호와 1 비트를 갖는 제2 신호를 포함할 수 있다. 신호 제어회로(100)는 제1 신호 및 제2 신호가 교번적으로 반복되는 전원 제어신호(P-CS)를 전원 공급회로(500)에 출력할 수 있다.
온도 제어신호(NC)는 0 비트를 갖는 제1 온도 신호와 1 비트를 갖는 제2 온도 신호를 포함할 수 있다. 제1 온도 신호는 저온 모드에 대응하는 신호이며, 제2 온도 신호는 고온 모드에 대응하는 신호일 수 있다.
프레임 선택부(521)는 제1 신호에 대응한 전원 제어신호(P-CS) 및 제1 온도 신호에 대응한 온도 제어신호(NC)에 따라 제1 레벨(VS1)의 선택 신호(SC)를 출력할 수 있다.
프레임 선택부(521)는 제2 신호에 대응한 전원 제어신호(P-CS) 및 제1 온도 신호에 대응한 온도 제어신호(NC)에 따라 제1 레벨(VS1)의 선택 신호(SC)를 출력할 수 있다.
프레임 선택부(521)는 제1 신호에 대응한 전원 제어신호(P-CS) 및 제2 온도 신호에 대응한 온도 제어신호(NC)에 따라 제1 레벨(VS1)의 선택 신호(SC)를 출력할 수 있다.
프레임 선택부(521)는 제2 신호에 대응한 전원 제어신호(P-CS) 및 제2 온도 신호에 대응한 온도 제어신호(NC)에 따라 제2 레벨(VS2)의 선택 신호(SC)를 출력할 수 있다.
다시 도 8을 참조하면, 전압 조절부(522)는 선택 신호(SC)에 응답하여 제2 방전 전압(VSS2)의 전압 레벨을 조절할 수 있다.
자세하게, 도 9b를 참조하면, 전압 조절부(522)는 제1 전압 발생부(VGP1), 제2 전압 발생부(VGP2), 제1 선택 트랜지스터(TR11), 및 제2 선택 트래지스터(TR12)를 포함한다. 선택 신호(SC)는 제1 선택 트랜지스터(TR11)의 제어 전극 및 제2 선택 트랜지스터(TR12)의 제어 전극 각각에 출력된다.
본 발명에 따르면, 선택 신호(SC)에 따라 제1 선택 트랜지스터(TR11) 및 제2 선택 트랜지스터(TR12) 중 어느 하나는 턴-온되고, 나머지 하나는 턴-오프될 수 있다. 즉, 제1 선택 트랜지스터(TR11) 및 제2 선택 트랜지스터(TR12)는 선택 신호(SC)에 따라 반대로 스위칭될 수 있다. 예컨대, 제1 선택 트랜지스터(TR11)는 P MOS 트랜지스터이며, 제2 선택 트랜지스터(TR12)는 N MOS 트랜지스터일 수 있다.
전원 제어신호(P-CS)의 제1 신호 및 온도 제어신호(NC)의 제1 온도 신호에 따라, 프레임 선택부(521)는 제1 레벨(VS1)의 선택 신호(SC)를 출력한다. 선택 신호(SC)가 제1 레벨(VS1)을 갖는 다는 것은 제6 트랜지스터(TR6)가 턴-오프된 것을 의미한다. 즉, 제1 레벨(VS1)의 선택 신호(SC)가 출력될 경우, 제2 방전 전압(VSS2)의 전압 레벨이 클럭 신호(CKV) 또는 클럭바 신호(CKVB)의 로우 전압(VOFF, 도 7c 참조)에 대응하는 것을 의미한다.
제1 레벨(VS1)의 선택 신호(SC)에 응답하여 제1 선택 트랜지스터(TR11)는 턴-온되고, 제2 선택 트랜지스터(TR12)는 턴-오프될 수 있다. 그 결과, 제1 전압 발생부(VGP1)로부터 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)이 출력될 수 있다.
전원 제어신호(P-CS)의 제2 신호 및 온도 제어신호(NC)의 제2 온도 신호에 따라, 프레임 선택부(521)는 제2 레벨(VS2)의 선택 신호(SC)를 출력한다. 선택 신호(SC)가 제2 레벨(VS2)을 갖는 다는 것은 제6 트랜지스터(TR6)가 턴-온 것을 의미한다. 즉, 제2 레벨(VS2)의 선택 신호(SC)가 출력될 경우, 제2 방전 전압(VSS2)의 전압 레벨이 클럭 신호(CKV) 또는 클럭바 신호(CKVB)의 로우 전압(VOFF, 도 7c 참조) 보다 낮은 제1 전압 레벨에 대응하는 것을 의미한다.
제2 레벨(VS2)의 선택 신호(SC)에 응답하여 제1 선택 트랜지스터(TR11)는 턴-오프되고, 제2 선택 트랜지스터(TR12)는 턴-온될 수 있다. 그 결과, 제2 전압 발생부(VGP2)로부터 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)이 출력될 수 있다.
한편, 전원 제어신호(P-CS)는 제1 신호 및 제2 신호가 교번적으로 반복됨에 따라, 고온 모드 시에, 제2 전압 레벨의 제2 방전 전압(VSS2)과 제1 전압 레벨의 제2 방전 전압(VSS2)이 교번적으로 반복하여 출력될 수 있다.
도 10은 본 발명의 실시 예에 따른 고온 상태에서의 표시장치의 동작을 보여주는 타이밍도이다. 도 11은 본 발명의 다른 실시 예에 따른 고온 상태에서의 표시장치의 동작을 보여주는 타이밍도이다. 도 12a는 본 발명의 실시 예에 따른 스테이지의 회로도이다. 도 12b는 본 발명의 실시 예에 따른 스테이지의 회로도이다
도 6 및 도 9b 및 도 10을 참조하면, 가로축은 시간(TS)을 의미하며 세로축은 전압 레벨(VL)을 의미한다. 앞서 상술된 바와 같이, 온도 제어신호(NC)가 저온 모드에 대응하는 제1 온도 신호일 경우, 하이 전압을 갖는 클럭 신호들(CKV) 각각의 제1 구간(P1, 도4 참조)은 제1 서브 구간(T-VL)에 대응될 수 있다. 전원 공급회로(500)는 로우 전압을 갖는 클럭바 신호(CKVB)의 전압 레벨에 대응하게 제2 방전 전압(VSS2)을 출력할 수 있다. 그 결과, 도 5에 도시된 제6 트랜지스터(TR6)는 턴-오프 상태를 유지한다.
온도 제어신호(NC)가 고온 모드에 대응하는 제2 온도 신호일 경우, 하이 전압을 갖는 클럭 신호들(CKV) 각각의 제1 구간(P1)은 제2 서브 구간(T-VH)에 대응될 수 있다. 제2 서브 구간(T-VH)은 변화 구간(THa) 및 고정 구간(THb)을 포함한다.
또한, 변화 구간(THa) 및 고정 구간(THb) 각각은 교번적으로 반복된 온 구간(TON) 및 오프 구간(TOFF)을 포함한다. 상기 교번적으로 반복되는 온 구간(TON) 및 오프 구간(TOFF)은 전원 제어신호(P-CS)의 제1 신호 및 제2 신호에 대응하여 제어될 수 있다.
온 구간(TON)은 클럭 신호(CKV)의 로우 전압 보다 낮은 제1 전압 레벨의 제2 방전 전압(VSS2)이 제2 전압 발생부(VGP2)로부터 출력되는 구간을 의미한다. 오프 구간(TOFF)은 클럭바 신호(CKVB)의 로우 전압에 대응한 제2 전압 레벨의 제2 방전 전압(VSS2)이 제2 전압 발생부(VGP2)로부터 출력되는 구간을 의미한다.
일 예로, 변화 구간(THa)에서, 제2 전압 발생부(VGP2)는 복수 개의 온 구간들(TON)에 대해 다른 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다. 예컨대, 첫 번째 온 구간(TON)에 따른 제2 방전 전압의 제1 전압 레벨(V-1)은 두 번째 온 구가(TON)에 따른 제2 방전 전압의 제1 전압 레벨(V-2) 보다 클 수 있다.
일 예로, 고정 구간(THb)에서, 제2 전압 발생부(VGP2)는 복수 개의 온 구간들(TON)에 대해 동일한 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다.
본 발명의 일 실시 예에 따르면, 이웃한 두 개의 온 구간(TON) 및 오프 구간(TOFF)은 동일한 시간 구간을 가질 수 있다. 예컨대, 온 구간(TON)은 제1 시간(T1)을 가지며, 오프 구간(TOFF)은 제2 시간(T2)을 가진다. 도 10에 도시된 바와 같이, 제1 시간(T1) 및 제2 시간(T2)은 동일한 구간일 수 있다.
본 발명의 다른 실시 예에 따르면, 도 12에 도시된 온 구간(TON) 및 오프 구간(TOFF)은 서로 다른 시간 구간을 가질 수 있다. 특히, 온 구간(TON)이 오프 구간(TOFF) 보다 긴 시간 동안 유지될 수 있다.
도 12a를 참조하면, 클럭 신호(CKV)는 하이 전압을 갖는 제1 구간(P1, 도4 참조)에 대응될 수 있다. 고온 모드 시에, 제4 트랜지스터(TR4)의 제1 전극과 제2 트랜지스터(TR2)의 제어 전극 간에 커플링(CTL)이 유발될 수 있다. 이 경우, 충전 노드(QP)의 제1 노드 전압이 상승될 수 있다.
본 발명에 따르면, 도 10에 도시된 온 구간(TON)에서, 제2 온도 신호에 대응한 온도 제어신호(NC)에 응답하여, 전원 공급회로(500)는 제2 방전 단자(V2)에 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다. 제2 방전 전압(VSS2)의 제1 전압 레벨이 제6 트랜지스터(TR6)의 제어 전극에 수신되는 클럭바 신호(CKVB)의 로우 전압의 전압 레벨 보다 낮게 설정됨으로써, 제6 트랜지스터(TR6)가 턴-온될 수 있다. 따라서, 커플링(CTL)에 의해 충전된 충전 노드(QP)의 제1 노드 전압이 제2 방전 전압(VSS2)으로 방전될 수 있다.
도 12b를 참조하면, 도 10에 도시된 오프 구간(TOFF)에서, 전원 공급회로(500)는 제2 방전 단자(V2)에 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력할 수 있다. 제2 방전 전압(VSS2)의 제2 전압 레벨이 제6 트랜지스터(TR6)의 제어 전극에 수신되는 클럭바 신호(CKVB)의 로우 전압과 실질적으로 동일함에 따라 제6 트랜지스터(TR6)는 턴-오프될 수 있다. 따라서, 제6 트랜지스터(TR6)의 열화가 방지될 수 있다.
도 13은 본 발명의 다른 실시 예에 따른 표시장치의 블록도이다. 도 14는 본 발명의 다른 실시 예에 따른 전원 제어부의 블록도이다.
도 13에 도시된 표시장치(DD)는 도 6에 도시된 표시장치(DD)와 비교하여, 온도 감지부(400)의 구성이 생략되고, 신호 분석부(600)를 더 포함한다. 나머지 구성들의 동작은 실질적으로 동일함에 따라 설명의 편의를 위해 생략한다.
도 13을 참조하면, 신호 분석부(600)는 도 2에 도시된 복수 개의 게이트 라인들(GL1~GLn)에 전기적으로 연결될 수 있다. 신호 분석부(600)는 게이트 구동회로(200)로부터 게이트 라인들(GL1~GLn)에 출력되는 게이트 신호들의 수신하고, 각 게이트 신호가 정상 타이밍으로 출력된 것인지 분석한다.
본 발명의 실시 예에 따르면, 신호 분석부(600)는 각 게이트 신호의 정상 타이밍으로 출력된 것인지를 분석한 분석 제어신호(VCS)를 전원 공급회로(500)에 출력한다.
일 예로, 신호 분석부(600)는 k 번째 게이트 라인에 게이트 신호가 출력되는 동안, k-1 번째 게이트 라인에도 게이트 신호가 출력될 경우, 에러 모드에 따른 분석 제어신호(VCS)를 출력한다. 이 경우, 전원 공급회로(500)는 클럭바 신호(CKVB)의 로우 전압보다 낮은 제1 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력한다.
일 예로, 신호 분석부(600)는 게이트 라인들에 게이트 신호들이 정상적으로 출력될 경우, 정상 모드에 따른 분석 제어신호(VCS)를 출력한다. 이 경우, 전원 공급회로(500)는 클럭바 신호(CKVB)의 로우 전압에 대응하는 제2 전압 레벨을 갖는 제2 방전 전압(VSS2)을 출력한다.
도 14를 참조하면, 프레임 선택부(521)는 분석 제어신호(VCS) 및 전원 제어신호(P-CS)에 응답하여 선택 신호(SC)를 출력할 수 있다. 분석 제어신호(VCS)의 정상 모드 및 에러 모드에 따라 도 10에 도시된 제1 서브 구간(T-VL) 및 제2 서브 구간(T-VH)이 결정될 수 있다. 전원 제어신호(P-CS)는 도 9a를 통해 설명된 동작 방식과 실질적으로 동일할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 신호 제어회로
200: 게이트 구동회로
300: 데이터 구동회로
400: 온도 감지부
410: 온도 선택부
500: 전원 공급회로
510: 전원 발생부
520: 전원 제어부
521: 프레임 선택부
522: 전압 조절부
530: 클럭 발생부
600: 신호 분석부
VSS1: 제1 방전 전압
VSS2: 제2 방전 전압
CKV: 클럭 신호
CKVB: 클럭바 신호

Claims (20)

  1. 충전 노드에 연결되고, 제1 구간 동안 제1 하이 전압을 갖는 클럭 신호를 상기 충전 노드에 충전시키는 충전부;
    상기 충전 노드 및 출력 노드 각각에 연결되고, 상기 제1 구간 동안 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 상기 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 게이트 신호로 출력하는 출력부;
    상기 제1 구간에 연속된 제2 구간 동안, 제2 하이 전압을 갖는 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부; 및
    상기 제2 구간 동안 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고,
    상기 제1 구간은, 상기 제2 방전부가 턴-오프된 제1 서브 구간, 및 상기 제2 방전부가 턴-온된 제1 모드 및 상기 제2 방전부가 턴-오프된 제2 모드가 교번적으로 반복된 제2 서브 구간 중 어느 하나의 서브 구간을 갖는 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 제1 구간 동안, 상기 제2 방전부는 제1 로우 전압을 갖는 상기 클럭바 신호를 수신하고,
    상기 제1 모드 시에, 상기 제2 방전 전압의 제1 전압 레벨은 상기 제1 로우 전압의 제2 전압 레벨보다 낮은 게이트 구동회로.
  3. 제 2 항에 있어서,
    상기 제1 서브 구간 및 상기 제2 모드 시에, 상기 제2 방전 전압의 상기 제1 전압 레벨은 상기 제1 로우 전압의 상기 제2 전압 레벨과 실질적으로 동일한 게이트 구동회로.
  4. 제 2 항에 있어서,
    상기 제1 모드 시에, 상기 제2 방전부는 상기 제1 노드 전압을 상기 제1 전압 레벨을 갖는 상기 제2 방전 전압으로 방전시키는 것을 특징으로 하는 게이트 구동회로.
  5. 제 2 항에 있어서,
    상기 제2 방전부는 상기 제2 구간 동안 상기 클럭바 신호의 상기 제1 로우 전압에 응답하여, 상기 제1 노드 전압을 상기 제1 전압 레벨을 갖는 상기 제2 방전 전압으로 방전시키는 제1 방전 트랜지스터를 포함하는 게이트 구동회로.
  6. 제 5 항에 있어서,
    상기 제1 방전부는 상기 제2 구간 동안 상기 클럭바 신호의 상기 제1 로우 전압에 응답하여 상기 제2 노드 전압을 상기 제1 방전 전압으로 방전시키는 제2 방전 트랜지스터를 포함하는 게이트 구동회로.
  7. 제 1 항에 있어서,
    상기 제2 서브 구간에서, 첫 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨과 두 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨은 서로 다른 것을 특징으로 하는 게이트 구동회로.
  8. 제 1 항에 있어서,
    상기 제2 서브 구간에서, 첫 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨과 두 번째 상기 제1 모드에 따른 상기 제2 방전 전압의 전압 레벨은 서로 동일한 게이트 구동회로.
  9. 제 1 항에 있어서,
    상기 제1 모드 및 상기 제2 모드는 동일한 시간 구간을 갖는 게이트 구동회로.
  10. 제 1 항에 있어서,
    상기 제1 모드 및 상기 제2 모드는 서로 다른 시간 구간을 가지고,
    상기 제1 모드에 따른 구간은 상기 제2 모드에 따른 구간 보다 긴 것을 특징으로 하는 게이트 구동회로.
  11. 표시패널;
    상기 표시패널에 복수 개의 게이트 신호들을 출력하는 복수 개의 스테이지들을 포함한 게이트 구동회로;
    전원 제어신호를 출력하는 신호 제어회로; 및
    상기 전원 제어신호에 응답하여 상기 게이트 구동회로에 클럭 신호, 클럭바 신호, 제1 방전 전압, 및 제2 방전 전압을 출력하는 전원 공급회로를 포함하고,
    상기 스테이지들 중 i(i는 자연수) 스테이지는,
    제1 구간 동안 제1 하이 전압을 갖는 상기 클럭 신호를 충전 노드에 충전시키는 충전부;
    상기 충전 노드를 통해 상기 충전부와 연결되고, 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 상기 게이트 신호들 중 i번째 게이트 신호로 출력하는 출력부;
    상기 출력 노드를 통해 상기 출력부와 연결되고, 상기 제1 구간에 연속된 제2 구간 동안, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부; 및
    상기 충전 노드에 연결되고, 상기 제2 구간 동안 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고,
    상기 제1 구간은, 상기 제2 방전부가 턴-오프된 제1 서브 구간, 및 상기 제2 방전부가 턴-온된 제1 모드 및 상기 제2 방전부가 턴-오프된 제2 모드가 교번적으로 반복된 제2 서브 구간 중 어느 하나의 서브 구간을 갖는 표시장치.
  12. 제 11 항에 있어서,
    외부 온도에 기반하여 온도 제어신호를 출력하는 온도 감지부를 더 포함하고,
    상기 제1 구간은, 상기 온도 제어신호에 응답하여 상기 제1 서브 구간 및 상기 제2 서브 구간 중 어느 하나의 서브 구간을 갖는 표시장치.
  13. 제 12 항에 있어서,
    상기 전원 공급회로는,
    상기 제1 방전 전압 및 상기 제2 방전 전압을 출력하는 전원 발생부;
    상기 클럭 신호 및 상기 클럭바 신호를 출력하는 클럭 발생부; 및
    상기 제2 방전 전압을 수신하고 상기 외부 온도에 근거하여 상기 제2 방전 전압의 전압 레벨을 제어하는 전원 제어부를 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 전원 제어부는,
    상기 온도 제어신호 및 상기 전원 제어신호에 응답하여 선택 신호를 출력하는 프레임 선택부;
    상기 선택 신호에 응답하여 상기 제2 방전 전압의 상기 전압 레벨을 조절하는 전압 조절부를 포함하는 표시장치.
  15. 제 14 항에 있어서,
    상기 제1 구간 동안 상기 제2 방전부는 상기 클럭바 신호의 제1 로우 전압을 수신하고,
    상기 제1 모드 시에, 상기 제2 방전 전압의 제1 전압 레벨은 상기 제1 로우 전압의 제2 전압 레벨보다 낮은 표시장치.
  16. 제 14 항에 있어서,
    상기 전원 제어신호는 교번적으로 반복된 상기 제1 모드에 대응하는 제1 펄스 신호 및 상기 제2 모드에 대응하는 제2 펄스 신호를 포함하는 표시장치.
  17. 제 12 항에 있어서,
    상기 온도 제어신호는 상기 외부 온도가 기준 온도 미만인 제1 온도 신호 및 상기 외부 온도가 기준 온도 이상인 제2 온도 신호를 포함하고,
    상기 제1 구간은 상기 제1 온도 신호에 따라 상기 제1 서브 구간에 대응하고, 상기 제2 온도 신호에 따라 상기 제2 서브 구간에 대응하는 표시장치.
  18. 제 11 항에 있어서,
    상기 게이트 구동회로로부터 출력되는 상기 게이트 신호들을 수신하고, 상기 게이트 신호들을 분석하는 신호 분석부를 더 포함하고,
    상기 신호 분석부는 상기 게이트 신호들 각각에 대한 분석 결과에 기반한 분석 제어신호를 상기 전원 공급회로에 전달하는 표시장치.
  19. 제 18 항에 있어서,
    상기 전원 공급회로는 상기 분석 제어신호에 응답하여 상기 제2 방전부의 동작을 제어하는 표시장치.
  20. 표시패널;
    상기 표시패널에 복수 개의 게이트 신호들을 출력하는 복수 개의 스테이지들을 포함한 게이트 구동회로; 및
    상기 게이트 구동회로에 클럭 신호, 클럭바 신호, 제1 방전 전압, 및 제2 방전 전압을 출력하는 전원 공급회로를 포함하고,
    상기 스테이지들 중 i(i는 자연수) 스테이지는,
    제1 하이 전압을 갖는 클럭 신호를 충전 노드에 충전시키는 충전부;
    상기 충전 노드를 통해 상기 충전부와 연결되고, 상기 충전 노드의 제1 노드 전압에 응답하여 상기 제1 하이 전압을 출력 노드에 충전시키고, 상기 출력 노드의 제2 노드 전압을 상기 게이트 신호들 중 i번째 게이트 신호로 출력하는 출력부;
    상기 출력 노드를 통해 상기 출력부와 연결되고, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제2 노드 전압을 제1 방전 전압으로 방전시키는 제1 방전부; 및
    상기 충전 노드에 연결되고, 제2 하이 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제1 노드 전압을 제2 방전 전압으로 방전시키는 제2 방전부를 포함하고,
    상기 제2 방전부는 제1 로우 전압을 갖는 상기 클럭바 신호에 응답하여 상기 제1 노드 전압을 상기 제2 방전 전압으로 방전시키는 제1 모드 및 상기 제1 노드 전압을 유지하는 제2 모드를 교번적으로 반복하는 표시장치.
KR1020190150301A 2019-11-21 2019-11-21 게이트 구동회로 및 이를 포함한 표시장치 KR20210062767A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190150301A KR20210062767A (ko) 2019-11-21 2019-11-21 게이트 구동회로 및 이를 포함한 표시장치
US16/997,642 US11417262B2 (en) 2019-11-21 2020-08-19 Gate driving circuit including a shift register and display device including the same
CN202011238593.7A CN112825239A (zh) 2019-11-21 2020-11-09 栅极驱动电路及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150301A KR20210062767A (ko) 2019-11-21 2019-11-21 게이트 구동회로 및 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20210062767A true KR20210062767A (ko) 2021-06-01

Family

ID=75906523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150301A KR20210062767A (ko) 2019-11-21 2019-11-21 게이트 구동회로 및 이를 포함한 표시장치

Country Status (3)

Country Link
US (1) US11417262B2 (ko)
KR (1) KR20210062767A (ko)
CN (1) CN112825239A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114450743B (zh) * 2020-09-02 2023-07-25 京东方科技集团股份有限公司 驱动方法、驱动电路和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
KR101711086B1 (ko) 2010-09-13 2017-03-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR102232915B1 (ko) * 2014-09-01 2021-03-29 삼성디스플레이 주식회사 표시 장치
KR102422744B1 (ko) 2015-10-01 2022-07-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102452525B1 (ko) 2015-10-01 2022-10-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102579690B1 (ko) * 2016-02-29 2023-09-19 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102587318B1 (ko) * 2016-12-05 2023-10-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 구동회로 및 이를 포함하는 표시장치
KR102517738B1 (ko) 2016-12-29 2023-04-04 엘지디스플레이 주식회사 표시장치, 구동 컨트롤러 및 구동방법

Also Published As

Publication number Publication date
US20210158744A1 (en) 2021-05-27
US11417262B2 (en) 2022-08-16
CN112825239A (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
US9595219B2 (en) Scan driver and display device using the same
JP6723750B2 (ja) 表示装置
US7486269B2 (en) Shift register, scan driving circuit and display apparatus having the same
US8605029B2 (en) Shift register, display device provided with same, and method of driving shift register
KR102167138B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR101245438B1 (ko) 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
US7310402B2 (en) Gate line drivers for active matrix displays
KR101409110B1 (ko) 표시 장치
TWI417847B (zh) 移位暫存器、具有移位暫存器之閘驅動電路與顯示面板，及其方法
US9190169B2 (en) Shift register and flat panel display device having the same
JP4650823B2 (ja) シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置
KR101182770B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
EP2302617B1 (en) Pull-down control circuit and shift register of using same
US20080012816A1 (en) Shift register and display apparatus including the same
KR102457156B1 (ko) 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR101529288B1 (ko) 표시장치
KR20130107528A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US20090128476A1 (en) Gate driving circuit and display device including the same
KR20160087950A (ko) 게이트 구동 회로
KR20170115183A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20160087952A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
US10121443B2 (en) Display panel and display device
KR20180039196A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR20160092584A (ko) 게이트 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal