JP2011033889A - 液晶表示装置 - Google Patents

Abstract

【課題】画素回路に書き込む電位の偏りにより生じる画素の階調のずれを抑制した液晶表示装置を提供すること。
【解決手段】液晶表示装置は、マトリクス状に配置された複数の画素回路と、複数のデータ線と、前記画素回路の行数より少数のグループごとに複数の前記画素回路を順次選択する選択部と、前記グループに属する前記画素回路を順次変更する制御部と、前記各データ線にデータ信号を出力するデータ信号供給部と、を含む。前記順次選択される前記複数の画素回路のそれぞれは互いに異なる前記データ線と接続される。
【選択図】図４

Description

本発明は液晶表示装置のうち特に複数ずつ走査線を選択する液晶表示装置に関する。

近年、液晶表示装置の高精細化や、残像感軽減のための単位時間あたりのフレーム数の増加などの理由から、水平走査期間が短くなる傾向にある。各画素回路にデータを書込む時間を確保するために、一つの走査線で複数行分の画素回路を同時に駆動し、同時に駆動されるそれぞれの行の画素回路に異なるデータ線からデータ信号を供給する技術が開発されている。

特許文献１および特許文献２は本願に関連する公知技術であり、インターレース方式の映像信号が入力される液晶表示装置において、２本ずつ走査線を選択し、かつ１フレーム表示するごとに同時に選択される走査線を１本分シフトする液晶表示装置が開示されている。なお、同時に選択される２本の走査線に接続された画素回路のうち同じ列の画素回路には、同じデータ線からデータが書き込まれる。

特許第２６６４７８０号公報 特開平７−７２８３０号公報

液晶表示装置の各画素回路は、画素電極とコモン電極（対向電極ともいう）と画素スイッチとを含む。画素電極とコモン電極の間に液晶を挟み、保持容量を形成している。コモン電極は複数の画素回路の間で互いに電気的に接続されている。さらにコモン電極に接続された表示領域外の配線から一定の電位が供給されている。

コモン電極には一定の電位が供給されているが、複数の画素回路に書き込まれる電位の偏りにより、コモン電極の電位が一時的に変動することが知られている。以下ではこの現象をコモン変動と呼ぶ。図９は、液晶表示装置においてコモン変動が最も強く発生する場合を示す図である。液晶表示装置は、マトリクス状に並んだ画素回路ＰＣと、それぞれが対応する行の画素回路に接続された走査線ＧＬと、奇数番目の行の画素回路ＰＣに接続された第１のデータ線ＤＬ１と、偶数番目の行の画素回路ＰＣに接続された第２のデータ線ＤＬ２と、を含んでいる。以下ではＧＬ（ｋ）はｋ番目の走査線ＧＬを示す。各画素回路ＰＣは、画素電極ＰＸと、画素スイッチＴＦＴとを含んでいる。画素スイッチＴＦＴのソース端子とドレイン端子とのうち一方は画素電極ＰＸに接続され、他方は第１または第２のデータ線に接続されている。また画素スイッチＴＦＴのゲート端子は走査線ＧＬに接続されている。

本図の例に示す液晶表示装置ではドット反転駆動を行う。ドット反転駆動では、画素回路ＰＣに書き込まれるデータ信号の極性は隣り合う画素回路ＰＣ同士で異なっている。図９の各画素電極ＰＸに記された記号「＋」と「−」とは、あるフレームにおいて各画素回路ＰＣに書き込まれるデータ信号の極性を示している。なお、データ信号は第１のデータ線ＤＬ１もしくは第２のデータ線ＤＬ２から供給される。

走査線ＧＬの選択を用いた画素回路の選択方法について説明する。はじめに、走査線ＧＬ（１）と走査線ＧＬ（２）とが同時に選択され、それぞれの走査線ＧＬに接続された画素回路ＰＣが選択される。その際に、データ線ＤＬ１もしくはデータ線ＤＬ２から絶対値の大きいデータ信号が書き込まれる画素回路ＰＣが、本図のように正の極性の画素回路ＰＣのみであると、書き込まれるデータ信号を平均すると正となり、画素電極ＰＸの平均電位が正方向に変化する。これによりコモン電極の電位が一時的に正側に引きずられる。

次に走査線ＧＬ（３）と走査線ＧＬ（４）とが同時に選択される。その際に絶対値の大きい信号が書き込まれる画素回路ＰＣが、本図のように負の極性の画素回路ＰＣのみとなるパターンであると、画素電極ＰＸの平均電位が負方向に変化するので、コモン電極の電位が一時的に負側に引きずられる。このような場合は、コモン電極の電位が走査線ＧＬの選択ごとに正負に変動し安定しない。すると画素電極とコモン電極との間に設けられる保持容量に本来の電位差が書き込まれず、表示される画素の階調が本来の階調と異なってしまう。近年は水平走査期間が短いのでこの現象はより顕著にあらわれやすい。

上述の現象は１回の走査線ＧＬの選択で１行分の画素回路を駆動する液晶表示装置でも発生しうるが、１回の走査線ＧＬの選択で２行分の画素回路を駆動する液晶表示装置の方がこの現象の影響を受けやすい。

本発明は上記課題に鑑みてなされたものであって、その目的は、画素回路に書き込む電位の偏りにより生じる画素の階調のずれを抑制した液晶表示装置を提供することにある。

本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下
の通りである。

（１）マトリクス状に配置された複数の画素回路と、複数のデータ線と、前記画素回路の行数より少数のグループごとに複数の前記画素回路を順次選択する選択部と、前記グループに属する前記画素回路を順次変更する制御部と、前記各データ線にデータ信号を出力するデータ信号供給部と、を含み、前記順次選択される前記複数の画素回路のそれぞれは互いに異なる前記データ線と接続される、ことを特徴とする液晶表示装置。

（２）（１）において、前記制御部は一部の前記画素回路が重なるように前記グループに属する前記画素回路を順次変更する、ことを特徴とする液晶表示装置。

（３）（１）または（２）において、前記画素回路の行ごとに並べて設けられ、該行の画素回路と前記選択部とに接続された複数の走査線、をさらに含み、前記選択部は連続する１または複数の走査線に接続された複数の前記画素回路のグループごとに前記画素回路を順次選択する、ことを特徴とする液晶表示装置。

（４）（３）において、前記各画素回路に供給されるデータ信号の電位の極性は、隣の列の画素回路に供給されるデータ信号の電位の極性と異なる、ことを特徴とする液晶表示装置。

（５）（３）または（４）において、前記制御部は、１番目の走査線から２本ずつの走査線に接続された前記画素回路のグループに属する偶数番目の前記走査線に接続された前記各画素回路を次のグループに変更することと、前記変更された前記画素回路を元のグループに戻すことを順次繰り返す、ことを特徴とする液晶表示装置。

（６）（１）から（５）のいずれか一つにおいて、前記制御部は選択フレーム数のフレームを表示するごとにグループに属する画素回路を変更しては戻すことを繰り返し、前記データ信号供給部は反転フレーム数のフレームを表示するごとに前記グループに属する前記各画素回路に向けて極性の異なるデータ信号を出力し、前記選択フレーム数と前記反転フレーム数とは異なる、ことを特徴とする液晶表示装置。

（７）（６）において、前記選択フレーム数と前記反転フレーム数のうち一方は１であり、他方は２である、ことを特徴とする液晶表示装置。

本発明によれば、液晶表示装置の画素回路に書き込む電位に偏りにより生じる画素の階調のずれを抑制することができる。

本発明の実施形態に係る液晶表示装置の構成を示す図である。 走査線駆動回路の構成を示す図である。 シフトレジスタ回路の等価回路を示す図である。 ２フレームごとに走査線の選択方法を切り替える場合のシフトレジスタ回路の入出力信号を示す波形図である。 異なる選択方法で走査線が選択される場合の等価回路を示す図である。 ２フレーム反転かつ２フレームごとに走査線の選択方法を切り替える場合の走査線の電位の波形と液晶に印加される電圧の極性の変化とを示す図である。 ２フレーム反転かつ１フレームごとに走査線の選択方法を切り替える場合の走査線の電位の波形と液晶に印加される電圧の極性の変化とを示す図である。 ４フレーム反転かつ１フレームごとに走査線の選択方法を切り替える場合の走査線の電位の波形と液晶に印加される電圧の極性の変化とを示す図である。 液晶表示装置においてコモン変動が最も強く発生する場合を示す図である。

以下では、本発明の実施形態について図面に基づいて説明する。また、出現する構成要素のうち同一機能を有するものには同じ符号を付し、その説明を省略する。以下ではＩＰＳ（In-Plane Switching）方式の液晶表示装置に本発明を適用した実施形態について説明する。

液晶表示装置は液晶表示パネルを有しており、その液晶表示パネルは構造的には、画素回路ＰＣなどが形成されるアレイ基板と、そのアレイ基板に対向して設けられる対向基板と、アレイ基板と対向基板の間に封入される液晶と、アレイ基板に接続されるドライバＩＣと、を含んでいる。なお、アレイ基板の外側と対向基板の外側には偏光板が貼り付けられている。

図１は、本発明の実施形態に係る液晶表示装置の構成を示す図である。液晶表示装置は、表示コントローラＣＴと、データ線駆動回路ＸＤＶと、左走査線駆動回路ＹＤＶ１と、右走査線駆動回路ＹＤＶ２と、表示領域ＤＡと、データ線駆動回路制御線ＸＣと、表示データ伝送線ＤＤと、選択信号線ＳＥＬと、スタート信号線ＳＴと、シフトクロック線ＣＫと、を含む。表示領域ＤＡには、複数のデータ線ＤＬが図中縦方向に並んで延び、複数の走査線ＧＬが複数のデータ線ＤＬと交差して図中横方向に並んで延びている。本図には図示していないが、表示領域ＤＡにはマトリクス状に１９２０列×１０８０行の画素回路ＰＣが並んでいる。各画素回路ＰＣは走査線ＧＬとデータ線ＤＬとに接続されている。データ線ＤＬの本数と走査線ＧＬの本数は液晶表示装置の解像度によって決まり、本実施形態ではデータ線ＤＬが１９２０×２の３８４０本、走査線ＧＬが１０８０本である。

ここで、左走査線駆動回路ＹＤＶ１は走査線ＧＬの左端から信号を供給し、右走査線駆動回路ＹＤＶ２は走査線ＧＬの右端から信号を供給する。この二つはその位置関係を除けばどちらも同じ動作であり、この両方で走査線駆動回路を構成する。走査線駆動回路は、走査線ＧＬにハイレベル（Ｈ）の電位を供給することにより、その走査線ＧＬに接続された画素回路ＰＣを選択する選択部として機能する。選択された各画素回路ＰＣにはデータ線ＤＬからデータ信号が書き込まれる。なお、以下では走査線ＧＬにハイレベル（Ｈ）の電位を供給することを、その走査線ＧＬを選択するという。

データ線駆動回路制御線ＸＣおよび表示データ伝送線ＤＤは、表示コントローラＣＴとデータ線駆動回路ＸＤＶとをつなぐ線である。データ線駆動回路制御線ＸＣを介してデータ線駆動回路制御信号が送られ、表示データ伝送線ＤＤを介して表示データが送られる。
選択信号線ＳＥＬ、スタート信号線ＳＴおよびシフトクロック線ＣＫは表示コントローラＣＴと左走査線駆動回路ＹＤＶ１と右走査線駆動回路ＹＤＶ２とを接続する線である。表示コントローラＣＴから選択信号線ＳＥＬを介して選択信号が送られ、表示コントローラＣＴからスタート信号線ＳＴを介して１フレームの開始タイミングを示すスタート信号が送られ、表示コントローラＣＴからシフトクロック線ＣＫを介して選択する走査線の切り替えタイミング等を制御するシフトクロックが送られる。

図２は、走査線駆動回路の構成を示す図である。本図は左走査線駆動回路ＹＤＶ１の構成を示すが、右走査線駆動回路ＹＤＶ２も同様の構成である。

走査線駆動回路には、シフトレジスタ回路ＳＨＣと、昇圧回路ＶＢＣとが含まれる。シフトレジスタ回路ＳＨＣには表示コントローラＣＴからの選択信号線ＳＥＬ、スタート信号線ＳＴおよびシフトクロック線ＣＫが接続される。シフトレジスタ回路ＳＨＣと昇圧回路ＶＢＣとは、シフトレジスタ出力線ＱＬ（ｋ）（ｋは１から１０８０の整数）を介して接続されている。シフトレジスタ回路ＳＨＣは、シフトレジスタ出力線ＱＬに走査線ＧＬのそれぞれを選択する元となる信号を出力する。

昇圧回路ＶＢＣは、シフトレジスタ出力線ＱＬ（ｋ）から入力される信号の電圧レベルを表示領域ＤＡ内の走査線ＧＬを駆動する駆動電圧レベルに変換して、昇圧回路出力ＯＵＴ１〜ＯＵＴ１０８０に出力する。昇圧回路出力ＯＵＴ１〜ＯＵＴ１０８０は、それぞれ走査線ＧＬ（１）〜ＧＬ（１０８０）に接続されている。ここで、走査線ＧＬ（ｋ）は、ｋ番目の走査線ＧＬを示す。

図３は、シフトレジスタ回路ＳＨＣの等価回路を示す図である。シフトレジスタ回路ＳＨＣは、セレクタ回路ＳＬと、それぞれの出力端子が対応するシフトレジスタ出力線ＱＬに接続された複数のラッチ回路ＬＴ（１）〜ＬＴ（１０８０）と、ｌ番目（１≦ｌ≦１０７８）のラッチ回路ＬＴのデータ出力Ｑとその２段先のラッチ回路ＬＴ（ｌ＋２）のデータ入力Ｄとを接続するラッチ回路接続線ＩＬ（ｌ）とを含む。セレクタ回路ＳＬは、入力端子Ａと入力端子Ｂと、選択端子Ｓと出力端子Ｏとを有する。セレクタ回路ＳＬは、選択端子Ｓに入力される信号に応じて、出力端子Ｏと入力端子Ａもしくは入力端子Ｂとを接続する。選択端子Ｓにハイレベルの信号が入力されると出力端子Ｏには入力端子Ａに入力された信号が出力され、選択端子Ｓにローレベルの信号が入力されると出力端子Ｏには入力端子Ｂに入力された信号が出力される。選択信号線ＳＥＬはセレクタ回路ＳＬの選択端子Ｓに電気的に接続され、スタート信号線ＳＴはセレクタ回路ＳＬの入力端子Ａと１段目のラッチ回路ＬＴ（１）のデータ入力Ｄに電気的に接続される。シフトクロック線ＣＫはラッチ回路ＬＴ（１）〜ＬＴ（１０８０）のクロック入力ＣＬＫに電気的に接続されている。セレクタ回路ＳＬの出力端子Ｏは２段目のラッチ回路ＬＴ（２）のデータ入力Ｄに接続されている。ラッチ回路接続線ＩＬ（１）は、セレクタ回路ＳＬの入力端子Ｂにも接続されている。

この構造により、選択信号線ＳＥＬを介して送られる選択信号によって走査線ＧＬの選択方法を切り替えることができる。シフトレジスタ回路ＳＨＣの動作について以下で説明する。図４は、２フレームごとに走査線ＧＬの選択方法を切り替える場合のシフトレジスタ回路ＳＨＣの入出力信号を示す波形図である。本図では上から順にシフトクロック線ＣＫから供給されるシフトクロック、選択信号線ＳＥＬから供給される選択信号、スタート信号線ＳＴから供給されるスタート信号、シフトレジスタ出力線ＱＬ（１）〜ＱＬ（１０８０）の電位の波形を示している。ただしシフトレジスタ出力線ＱＬ（５）〜ＱＬ（１０７８）については記載を省略している。シフトクロックは周期的にハイレベル（Ｈ）の電位とローレベルの電位（Ｌ）との間で切り替わっており、この周期が水平走査期間となる。

はじめに、シフトクロックがＨになるタイミングで選択信号線ＳＥＬおよびスタート信号線ＳＴの電位がＨとなる。選択信号線ＳＥＬの電位がＨなので、スタート信号は１段目のラッチ回路ＬＴ（１）のデータ入力Ｄと、セレクタ回路ＳＬの出力端子Ｏに接続された２段目のラッチ回路ＬＴ（２）のデータ入力Ｄとに入力される。次にシフトクロックの電位がＬになった後再びＨになった際つまり次の水平走査期間に、２本のシフトレジスタ出力線ＱＬ（１），ＱＬ（２）に１水平走査期間の間電位がＨとなるパルスが出力される。このタイミングでスタート信号線ＳＴの電位はＬになっている。するとラッチ回路ＬＴ（１）のデータ出力ＱのＨの電位とラッチ回路ＬＴ（２）のデータ出力ＱのＨの電位は、それぞれラッチ回路ＬＴ（３）とラッチ回路ＬＴ（４）のデータ入力Ｄに入力される。こうして水平走査期間が経過するごとに順に２本ずつシフトレジスタ出力線ＱＬにＨの電位を出力する。そしてシフトレジスタ出力線ＱＬ（１０７９）およびシフトレジスタ出力線ＱＬ（１０８０）にＨの電位が出力された後に、所定の期間を経てスタート信号線ＳＴがＨとなり、１水平走査期間経過後にＬとなる。ここで、スタート信号線ＳＴの電位がＨとなってから次にスタート信号の電位がＨとなるまでの期間の長さが液晶表示装置が１フレームを表示する期間の長さに相当する。そして、シフトレジスタ出力線ＱＬ（１），ＱＬ（２）から順に２フレーム目の走査が始まる。より具体的には１フレーム目と同じ選択方法でシフトレジスタ出力線ＱＬ（１），ＱＬ（２）から順にＨの電位を出力する。

２フレーム目でＱＬ（１０８０）までハイレベルの電位が出力された後に、選択信号線ＳＥＬの電位がＬになるとともにスタート信号線ＳＴの電位がＨとなる。選択信号線ＳＥＬの電位がＬなので、スタート信号は１段目のラッチ回路ＬＴ（１）のデータ入力Ｄに入力され、２段目のラッチ回路ＬＴ（２）のデータ入力Ｄには入力されない。このため、次の水平走査期間では、ＱＬ（１）にのみＨの電位が出力される。すると、ラッチ回路ＬＴ（１）のデータ出力Ｑは、２段目のラッチ回路ＬＴ（２）と３段目のラッチ回路ＬＴ（３）のデータ入力Ｄに入力される。よって次の水平走査期間ではＱＬ（２）とＱＬ（３）にＨの電位が出力される。そこから先は、水平走査期間が経過するごとに順に２本ずつシフトレジスタ出力線ＱＬにハイレベルの電位が出力される。そして、それを次のフレーム期間も繰り返す。なお、４フレーム目までシフトレジスタ出力線ＱＬを走査した後は、再び１フレーム目と同じ動作から繰り返す。

シフトレジスタ出力線ＱＬに出力された信号は、昇圧回路ＶＢＣによって走査線ＧＬに供給する駆動電圧レベルに変換し、その信号は昇圧回路出力ＯＵＴを介して走査線ＧＬに供給される。よって、走査線ＧＬも上述の１フレーム目および２フレーム目では１番目の走査線ＧＬ（１）から２本ずつ走査線ＧＬが選択され、３フレーム目および４フレーム目では１番目の走査線ＧＬ（１）が選択された後に、２番目の走査線ＧＬ（２）から２本ずつ走査線ＧＬが選択される。走査線駆動回路は、選択信号線ＳＥＬからの選択信号によって走査線ＧＬの選択方法を変更している。見方を変えれば、表示コントローラＣＴは、選択信号線ＳＥＬに出力する選択信号を切り替えることで、走査線ＧＬの選択方法を変更する機能を有していると言える。

走査される走査線ＧＬと画素回路ＰＣとの関係について説明する。図５は、図９と異なる選択方法で走査線ＧＬが選択される場合の等価回路を示す図である。本図は、上述の３フレーム目の状態における図である。ここで、図９は１フレーム目の状態に対応する。図５および図９には、表示領域ＤＡ内の一部に配置された画素回路ＰＣとそれに接続される走査線ＧＬおよびデータ線ＤＬの構成が示されている。

これらの図では、表示領域ＤＡ内にマトリクス状に並んだ画素回路ＰＣと、それぞれが対応する行の画素回路ＰＣに接続された走査線ＧＬと、奇数番目の行の画素回路ＰＣに接続された第１のデータ線ＤＬ１と、偶数番目の行の画素回路ＰＣに接続された第２のデータ線ＤＬ２と、を含んでいる。各画素回路ＰＣは、画素電極ＰＸと、画素スイッチＴＦＴとを含んでいる。画素スイッチＴＦＴのソース端子とドレイン端子のうち一方は画素電極ＰＸに接続され、他方は第１または第２のデータ線に接続されている。また画素スイッチＴＦＴのゲート端子は走査線ＧＬに接続されている。なお、各画素電極ＰＸに対向して図示しないコモン電極が設けられており、それらのコモン電極は表示領域外の配線と接続され、その配線には一定の電位が供給されている。

図９の例では走査線ＧＬ（１）から順に２本ずつ選択されるため、図９には走査線ＧＬ（１）と走査線ＧＬ（２）との間、そして走査線ＧＬ（３）と走査線ＧＬ（４）の間を接続する配線が記載されている。図５の例では走査線ＧＬ（１）を走査した後に走査線ＧＬ（２）から順に２本ずつ走査されるため、図５には走査線ＧＬ（２）と走査線ＧＬ（３）都の間を接続する配線が記載されている。

表示コントローラＣＴは選択信号により、あるフレーム数（選択フレーム数）ごとに図９に示す走査線ＧＬの選択方法（第１の選択方法）と図５に示す走査線ＧＬの選択方法（第２の選択方法）とを順次切り替えている。画素回路ＰＣの選択のされ方の変化に着目すると、第１の選択方法では、表示領域ＤＡ内の画素回路ＰＣは、１番目から順に連続する２本ずつの走査線ＧＬに接続されたグループに分割されてグループごとに順次選択されている。第２の選択方法では、表示領域ＤＡ内の画素回路ＰＣは、１番目の走査線ＧＬに接続されたグループと、２番目から順に連続する２本ずつの走査線ＧＬに接続された５３９個のグループと、１０８０番目の走査線ＧＬに接続されたグループとに分割されてグループごとに順次選択されている。第１の選択方法におけるグループと第２の選択方法におけるグループとの間では、グループのメンバである画素回路が変更されていると見ることができる。具体的に言えば、図９のグループに図中上から下に向かって順に番号をつけると、第１の選択方法の各グループで偶数番目の走査線ＧＬに接続された画素回路ＰＣは、第２の選択方法では次の番号のグループに属するようグループのメンバである画素回路ＰＣを変更している。また、その後第２の選択方法におけるグループのメンバから第１のグループにおけるメンバに戻すことも行っている。表示コントローラはこの変更する操作と戻す操作とを繰り返している。このように同時に選択される画素回路ＰＣのグループをあるフレーム数を表示するごとに順次変更することで、各画素回路ＰＣに書き込まれる電位の偏りによる階調のずれを抑えることができる。この点について、以下で具体的に説明する。

図６は、２フレーム反転かつ２フレームごとに走査線ＧＬの選択方法を切り替える場合の走査線ＧＬの電位の波形と液晶に印加される電圧の極性の変化とを示す図である。ここでフレーム反転とは、データ線駆動回路ＸＤＶがある数のフレームを表示するごとに各画素回路ＰＣにデータ線を介して印加される電位の極性を反転させることをいう。ここで、２フレーム反転の２はフレーム反転を行う周期を示すので、２フレーム反転ならばデータ線駆動回路ＸＤＶは１フレームを表示するごとに極性を反転させる。各画素回路ＰＣの液晶に同じ極性の電位が印加し続けると特性が悪化する現象があり、フレーム反転によってそれを防ぐ効果がある。図６は、順に１行目のある列の画素回路ＰＣの画素電極ＰＸにより印加される電位の極性の時間変化、２行目のある列の画素回路ＰＣの画素電極ＰＸにより印加される電位の極性の時間変化、１行目から４行目の走査線ＧＬ（１）〜ＧＬ（４）に印加される電位の波形を示す。ここで、ＧＬ（１）が選択を初めてから、次にＧＬ（１）を選択し始めるまでの期間がフレーム期間ＦＲである。なお本実施形態ではドット反転駆動方式をとるため、１行目の画素回路ＰＣであっても、電位の極性が図６に示すものと反対となる場合がある。２行目についても同様である。本図から１フレームごとに各画素回路に書き込まれる電位の極性が反転されていることがわかる。

次に図６の各フレームでのコモン電極の変化について図９に示す最もコモン変動の影響を受けやすい場合の例を用いて説明する。図９は１フレーム目の状態に対応する。図９の各画素電極ＰＸに記された記号「＋」と「−」とは、各画素回路ＰＣに第１のデータ線ＤＬ１もしくは第２のデータ線ＤＬ２を介して書き込まれるデータ信号の極性を示し、斜線のついた画素電極ＰＸには絶対値の大きいデータ信号が書き込まれる。これは、２行×１列の画素を一つのブロックとして市松状のパターンを点灯させる場合に相当する。走査線ＧＬ（１），ＧＬ（２）が同時に選択される際は、それにより選択される画素回路ＰＣのグループでは書き込まれるデータ信号の極性が＋となる画素回路ＰＣに対してより絶対値の大きいデータ信号が書き込まれる。よって画素電極ＰＸの平均電位が正方向に変化する。これによりコモン電極の電位が一時的に正側に引きずられる。次に走査線ＧＬ（３），ＧＬ（４）が同時に選択される際は、それにより選択される画素回路ＰＣのグループでは書き込まれるデータ信号の極性が−となる画素回路ＰＣに対してより絶対値の大きいデータ信号が書き込まれる。よって画素電極ＰＸの平均電位が負方向に変化する。これによりコモン電極の電位が一時的に負側に引きずられる。これを繰り返すとコモン電極の電位が＋と−との間で繰返し変動する。つまり従来と同様のコモン変動が生じる。２フレーム目ではフレーム反転により極性が反転するものの、コモン電極の電位が−と＋との間で変動する点は同じである。

３フレーム目の状態は、図５に対応する。走査線ＧＬ（１）が選択された場合には画素電極ＰＸの平均電位は＋方向に変化するが、１行分の画素回路ＰＣのみなのでその変化量は１フレーム目の半分となる。次に、走査線ＧＬ（２），ＧＬ（３）が選択される場合には、それにより選択される画素回路ＰＣのグループにおいて、絶対値の大きいデータ信号が書き込まれる画素回路ＰＣは＋のものと−のものとで同数となるので、画素電極ＰＸの平均電位は打ち消され、その変化は１フレーム目や２フレーム目に比べ抑制される。よって、コモン変動はより小さくなる。４フレーム目においても、極性の反転はするが、画素電極ＰＸの平均電位が打ち消される点は変わらないので、コモン変動が小さくなる点は同様である。その後は１フレーム目から４フレーム目までを繰り返す。

よってここで説明した最悪の例でも、半分のフレームではコモン変動の影響が抑制されるため全体としてのコモン変動の影響が抑制される。これは、画素回路ＰＣのグループを変更する、つまりグループとして同時に選択する画素回路ＰＣの組み合わせを変えることで、画素回路ＰＣに書き込まれる電位の偏りによる影響を平準化する効果があるからである。よって、この効果が得られるのは最悪のパターンが表示される場合には限られない。

また、フレーム反転を切り替えるフレーム数を１とし、選択方法を切り替えるフレーム数を２とすることによる効果について説明する。図６によれば、１行目のある列の画素回路ＰＣは、１フレーム目で走査線ＧＬ（１）が選択された際のデータ信号により印加された電位を２フレーム目で走査線ＧＬ（１）が印加されるまで保持する。ここで、偶数番目の走査線ＧＬは、選択方法を第１の選択方法から第２の選択方法に切り替えると、選択されるタイミングが１水平走査期間分遅れ、第２の選択方法から第１の選択方法に切り替えると選択されるタイミングが１水平走査期間分早くなる。それにより、偶数番目の走査線ＧＬに接続された画素回路ＰＣでは２フレーム目に書き込まれる電位が液晶に印加される期間が長くなり、４フレーム目に印加される電位を保持する期間が短くなる。しかし１フレーム目と３フレーム目とで一方の極性が印加され、２フレーム目と４フレーム目で他方の極性が印加されるため、一方の極性が印加される期間は他方の極性が印加される期間と等しくなる。これにより、走査線ＧＬの選択方法を切り替えることに伴い液晶に印加される電位が偏ることを防止することができる。

上述の効果は、フレーム反転を切り替えるフレーム数を１とし、選択方法を切り替えるフレーム数を１とする場合と比べるとより明瞭である。図７は、２フレーム反転かつ１フレームごとに走査線ＧＬの選択方法を切り替える場合の走査線ＧＬの電位の波形と液晶に印加される電圧の極性の変化とを示す図である。図７に示す項目は、図６と同様である。偶数番目の走査線ＧＬに接続された画素回路ＰＣのうち２行目のある列の画素回路ＰＣに着目すると、奇数番目のフレームに書き込まれる電位が液晶に印加される期間が長くなり、偶数番目のフレームに印加される電位を保持する期間が短くなる。画素回路ＰＣに印加される電位の極性も同じ周期で変化するために、片方の極性の電位が印加される期間が長くなり、液晶の特性を悪化させる。

なお、液晶に印加される電位の偏りを防止するためには、フレーム反転を切り替えるフレーム数と、選択方法を切り替えるフレーム数とが異なっていればよい。例えば、フレーム反転を切り替えるフレーム数を２とし、選択方法を切り替えるフレーム数を１としてもよい。図８は、４フレーム反転かつ１フレームごとに走査線の選択方法を切り替える場合の走査線の電位の波形と液晶に印加される電圧の極性の変化とを示す図である。この場合は、１フレーム目と３フレーム目に書き込まれる電位が液晶に印加される期間が長くなり、２フレーム目と４フレーム目に印加される電位を保持する期間が短くなる。一方１フレーム目と２フレーム目、３フレーム目と４フレーム目で印加される電位の極性が同じである。結果、一方の極性が印加される期間は他方の極性が印加される期間と等しくなり、同様の効果がある。

これまで本発明の実施形態について説明してきたが、本発明は以上に説明した形態に限定されるものではない。例えば、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）などの液晶表示装置にも本発明を適用することができる。画素電極との間で保持容量を構成する電極の位置がアレイ基板側にあるか対向基板側にあるかの違いしかなく、画素電極の電位変化によりコモン変動が起きる課題も走査線や画素回路の構成も同様であるからである。

また、これまでに説明した実施形態では走査線の選択方法が２つであったが、３以上とし、順次変更するようにしてもよい。画素回路の選択方法を異ならせる点に意味があるので、その方法は２種類に限定する必要はないからである。同様の理由から、同時に選択する走査線の本数が３本以上であってもよい。

ＣＴ 表示コントローラ、ＤＡ 表示領域、ＤＤ 表示データ伝送線、ＸＤＶ データ線駆動回路、ＹＤＶ１ 左走査線駆動回路、ＹＤＶ２ 右走査線駆動回路、ＳＥＬ 選択信号線、ＳＴ スタート信号線、ＣＫ シフトクロック線、ＸＣ データ線駆動回路制御線、ＳＨＣ シフトレジスタ回路、ＶＢＣ 昇圧回路、ＱＬ シフトレジスタ出力線、ＯＵＴ 昇圧回路出力、ＳＬ セレクタ回路、Ａ 入力端子、Ｂ 入力端子、Ｓ 選択端子、ＬＴ ラッチ回路、ＩＬ ラッチ回路接続線、ＧＬ 走査線、ＤＬ データ線、ＤＬ１ 第１のデータ線、ＤＬ２ 第２のデータ線、ＰＣ 画素回路、ＰＸ 画素電極、ＴＦＴ 画素スイッチ、ＦＲ フレーム期間。

Claims (7)

1. マトリクス状に配置された複数の画素回路と、
   複数のデータ線と、
   前記画素回路の行数より少数のグループごとに複数の前記画素回路を順次選択する選択部と、
   前記グループに属する前記画素回路を順次変更する制御部と、
   前記各データ線にデータ信号を出力するデータ信号供給部と、
   を含み、
   前記順次選択される前記複数の画素回路のそれぞれは互いに異なる前記データ線と接続される、
   ことを特徴とする液晶表示装置。
2. 前記制御部は一部の前記画素回路が重なるように前記グループに属する前記画素回路を順次変更する、
   ことを特徴とする請求項１に記載の液晶表示装置。
3. 前記画素回路の行ごとに並べて設けられ、該行の画素回路と前記選択部とに接続された複数の走査線、をさらに含み、
   前記選択部は連続する１または複数の走査線に接続された複数の前記画素回路のグループごとに前記画素回路を順次選択する、
   ことを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記各画素回路に供給されるデータ信号の電位の極性は、隣の列の画素回路に供給されるデータ信号の電位の極性と異なる、
   ことを特徴とする請求項３に記載の液晶表示装置。
5. 前記制御部は、１番目の走査線から２本ずつの走査線に接続された前記画素回路のグループに属する偶数番目の前記走査線に接続された前記各画素回路を次のグループに変更することと、前記変更された前記画素回路を元のグループに戻すことを順次繰り返す、
   ことを特徴とする請求項３または４に記載の液晶表示装置。
6. 前記制御部は選択フレーム数のフレームを表示するごとにグループに属する画素回路を変更しては戻すことを繰り返し、
   前記データ信号供給部は反転フレーム数のフレームを表示するごとに前記グループに属する前記各画素回路に向けて極性の異なるデータ信号を出力し、
   前記選択フレーム数と前記反転フレーム数とは異なる、
   ことを特徴とする請求項１から５のいずれか一項に記載の液晶表示装置。
7. 前記選択フレーム数と前記反転フレーム数のうち一方は１であり、他方は２である、
   ことを特徴とする請求項６に記載の液晶表示装置。

Images