KR101290838B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101290838B1
KR101290838B1 KR1020110109860A KR20110109860A KR101290838B1 KR 101290838 B1 KR101290838 B1 KR 101290838B1 KR 1020110109860 A KR1020110109860 A KR 1020110109860A KR 20110109860 A KR20110109860 A KR 20110109860A KR 101290838 B1 KR101290838 B1 KR 101290838B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
value
signal line
circuit
Prior art date
Application number
KR1020110109860A
Other languages
English (en)
Other versions
KR20120046036A (ko
Inventor
게이따 사사누마
요시노리 아오끼
Original Assignee
파나소닉 액정 디스플레이 주식회사
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 액정 디스플레이 주식회사, 가부시키가이샤 재팬 디스프레이 filed Critical 파나소닉 액정 디스플레이 주식회사
Publication of KR20120046036A publication Critical patent/KR20120046036A/ko
Application granted granted Critical
Publication of KR101290838B1 publication Critical patent/KR101290838B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 순방향 주사 구동하는 경우와 역방향 주사 구동을 하는 경우에 발생하는 화소 회로의 유지 전압의 차이의 영향을 억제하여, 표시 품질을 향상하기 위한 것으로, 데이터 신호선과, 복수의 화소 회로와, 복수의 게이트 신호선과, 순방향 또는 역방향 주사 구동 중 어느 하나를 구동함과 함께 게이트 오버랩 구동을 하는 게이트 신호선 구동 회로와, 화소 회로의 표시 데이터에 따른 표시 제어 전압을 데이터 신호선에 공급하는 데이터 신호선 구동 회로와, 각 화소 회로에 따른 기준 전압을 상기 화소 회로 각각에 공급하는 기준 전압선 구동 회로를 구비하는 표시 장치로서, 상기 각 화소 회로는, 화소 전극과, 기준 전극과, 스위칭 소자를 구비하고, 상기 기준 전압선 구동 회로는, 순방향 또는 역방향 주사 구동 시에, 각 화소 회로의 상기 기준 전극에, 각각 순방향 기준 전압 또는 역방향 기준 전압을 선택하여 공급하는 것을 특징으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은, 표시 장치에 관한 것이다. 특히, 쌍방향 주사 구동이 가능한 표시 장치의 표시 품질의 향상에 관한 것이다.
표시 장치에 있어서, 표시부에 설치되는 복수의 화소 회로에 대하여, 게이트 신호선 구동 회로와 데이터 신호선 구동 회로 등이 제어를 행하고 있다. 각 화소 회로에 스위칭 소자가 구비되어 있는 것이 일반적이며, 예를 들면, 표시 장치가 액정 표시 장치인 경우 등, 각 화소 회로에 화소 전극이 구비되어 있는 것이 일반적이다. 스위칭 소자는 데이터 신호선 구동 회로로부터 연신하는 데이터 신호선과, 예를 들면 화소 전극 사이에 설치되고, 스위칭 소자의 스위치에 게이트 신호선 구동 회로로부터 연신하는 게이트 신호선이 접속되고, 게이트 신호선에 인가되는 전압에 의해 스위칭 소자는 제어된다.
게이트 신호선 구동 회로는, 순번대로 배열되는 복수의 게이트 신호선에 대하여, 게이트 신호 온 기간에 온 전압으로 되고 게이트 신호 오프 기간에 오프 전압으로 되는 게이트 신호를 순서대로 출력하고 있다. 어느 게이트 신호선에 출력되는 게이트 신호가 온 전압으로 되면, 이 게이트 신호선에 접속되는 스위칭 소자는 온 상태로 된다. 데이터 신호선 구동 회로는, 온 상태의 스위칭 소자를 구비하는 화소 회로의 표시 데이터에 따른 표시 제어 전압을, 데이터 신호선에 공급한다. 그 때문에, 이 화소 회로의 화소 전극에, 온 상태로 되는 스위칭 소자를 거쳐서, 데이터 신호선에 인가되는 표시 제어 전압이 인가된다. 화소 전극과 기준 전압 사이에 용량이 형성되어 있고, 화소 전극과 기준 전압 사이에 유지되는 유지 전압에 의해, 화소 회로의 표시가 제어된다. 여기서, 데이터 신호선 구동 회로가, 1개의 화소 회로에 표시 데이터의 기입 구동을 행하는 데이터 기입 기간을, 즉, 1개의 화소 회로의 표시 데이터에 따른 표시 제어 전압을 데이터 신호선에 공급하는 기간을, 1수평 기간(H)으로 한다.
최근의 고정밀화의 요청에 의해, 1수평 기간(H)에 충분한 시간을 확보하는 것이 곤란하게 되어 있고, 그것에 대응하기 위해서, 게이트 신호의 게이트 신호 온 기간을, 1수평 기간(H)보다 길게 취하는 게이트 오버랩 구동이 이용되고 있다. 즉, 게이트 신호의 게이트 신호 온 기간은, 대응하는 1수평 기간(H)과, 또한 그 전의 소정의 기간을 포함하고 있다.
또한, 여러 가지의 화상 표시를 가능하게 하기 위해서, 순번대로 배열되는 복수의 게이트 신호선에 출력되는 게이트 신호가, 이 순번과 정순으로 온 전압으로 되는 순방향 주사 구동과, 이 순번과 역순으로 온 전압으로 되는 역방향 주사 구동을，함께 행할 수 있는 쌍방향 주사 구동이 가능한 게이트 신호선 구동 회로가 요망되고 있다.
도 9는, 일반적인 표시 장치의 화소 회로의 회로도이다. 도면에는, 상측으로부터 하측으로 순번대로 배열되는 복수의 화소 회로 중，n번째의 화소 회로와 n+1번째의 화소 회로가 도시되어 있다. n번째의 화소 회로는, 화소 전극(110n)과 스위칭 소자와 기준 전극(도시 생략)을 구비하고 있다. 여기서, 스위칭 소자란, 예를 들면, 박막 트랜지스터(Thin Film Transistor: 이하, TFT라고 기재함)이다. 도면에는, 스위칭 소자는 TFT(109n)로서 도시되어 있다.
상술한 바와 같이, TFT(109n)는, 접속되는 데이터 신호선(107)과 화소 전극(110n) 사이에 설치되어 있고, TFT(109n)의 게이트에는, 순번대로 배열되는 복수의 게이트 신호선(105) 중，n번째의 게이트 신호선(105n)이 접속되어 있다. 기준 전극은 기준 전압선(108)에 접속되고 있어, 화소 전극(110n)과 기준 전극에 의해, 화소 용량 Cst가 형성된다.
n번째의 화소 회로의 화소 전극(110n)은, 도면 중 상측과 하측에, 각각, n-1번째의 게이트 신호선(105n-1)과, n번째의 게이트 신호선(105n)에 인접해서 배치되어 있고, 화소 전극(110n)과 n번째의 게이트 신호선(105n) 사이에 기생 용량 Cgp1이, 화소 전극(110n)과 n-1번째의 게이트 신호선(105n-1) 사이에 기생 용량 Cgp2가 발생해 있다.
게이트 신호선 구동 회로는, 복수의 게이트선 신호선에 대하여, 게이트 오버랩 구동을 행하고, 또한, 순방향 주사 구동 또는 역방향 주사 구동 중 어느 하나를 선택해서 행한다. 여기서, 순방향(31)은, 순번대로 배열되는 게이트 신호선(105)의 순번과 정순으로 되는 방향이며, 역방향(32)은, 순번대로 배열되는 게이트 신호선(105)의 순번과 역순으로 되는 방향이다.
화소 전극(110)의 양측 각각에 인접하는 게이트 신호선(105)에 출력되는 게이트 신호가, 온 전압으로부터 오프 전압으로 변화하는 것에 수반하여, 화소 전극(110)과의 사이에 발생하는 기생 용량과의 커플링에 의해, 화소 용량 Cst에 유지되는 유지 전압이 변동한다. 즉, 기준 전압선(108)에 공급되는 기준 전압이 동일할 경우, 기준 전극에 대한 화소 전극(110)의 전압이 변동한다. 여기서, 기생 용량 Cgp1에 의해 변화하는 전압을 전압 V1과, 기생 용량 Cgp2에 의해 변화하는 전압을 전압 V2로 한다.
순방향(31)의 방향으로 순방향 주사 구동을 하는 경우에 있어서, n번째의 게이트 신호의 게이트 신호 온 기간의 마지막에 있어서, n번째의 화소 회로의 화소 전극(110n)의 전압은, 표시 데이터에 따른 표시 제어 전압에 수속하고 있다. 그리고, 게이트 신호 온 기간으로부터 게이트 신호 오프 기간으로 옮기는 타이밍에서, n번째의 게이트 신호가 온 전압으로부터 오프 전압으로 변화하고, 기생 용량 Cgp1에 의해, 게이트 신호 오프 기간의 시작에 있어서, 화소 전극(110n)의 전압은, 원하는 표시 제어 전압으로부터 전압 V1 변화하여, 그 후 유지된다. 또한，n번째의 게이트 신호의 게이트 신호 온 기간의 도중에, n-1번째의 게이트 신호가 온 전압으로부터 오프 전압으로 변화하고, 기생 용량 Cgp2에 의해 화소 전극(110n)의 전압은, 전압 V2 변화하지만, 그 후, 화소 전극(110n)의 전압은, 표시 제어 전압으로 변화하므로, 전압 V2의 영향은 억제되어 있다.
한편, 역방향(32)의 방향으로 역방향 주사 구동을 하는 경우에, n번째의 게이트 신호의 게이트 신호 온 기간의 마지막에 있어서, n번째의 화소 회로의 화소 전극(110n)의 전압은, 표시 데이터에 따른 표시 제어 전압에 수속하고 있고, 그 후, n번째의 게이트 신호가 온 전압으로부터 오프 전압으로 변화하고, 순방향 주사 구동을 하는 경우와 마찬가지로, 화소 전극(110n)의 전압은, 원하는 표시 제어 전압으로부터 전압 V1 변화한다. 또한, 그 후, n-1번째의 게이트 신호가 온 전압으로부터 오프 전압으로 변화하고, 기생 용량 Cgp2에 의해 화소 전극(110n)의 전압은, 다시 전압 V2 변화한다. 즉, 그 후, 유지되는 화소 전극(110n)의 전압은, 원하는 표시 제어 전압과, 전압 V1과 전압 V2의 합계로 되는 전압의 차가 있다.
이상 설명한 바와 같이, 기준 전압선(108)에 공급되는 기준 전압이 동일할 때, 순방향 주사 구동을 행하는 경우와 역방향 주사 구동을 행하는 경우에서, 기준 전극에 대한 화소 전극(110)의 전압에 차이가 발생하여, 표시 품질의 저하를 초래하게 된다.
본 발명은, 이러한 과제를 감안하여 이루어진 것으로서, 순방향 주사 구동하는 경우와 역방향 주사 구동을 하는 경우에 발생하는, 화소 회로의 유지 전압의 차이의 영향을 억제하여, 표시 품질이 향상되는 표시 장치의 제공을 목적으로 한다.
(1) 상기 과제를 해결하기 위해서, 본 발명에 따른 표시 장치는, 데이터 신호선과, 상기 데이터 신호선에 접속됨과 함께 순번대로 배열되는 복수의 화소 회로와, 인접하는 화소 회로 사이를 각각 연신함과 함께 일방측에 배치되는 상기 화소 회로와 접속되는, 상기 순번대로 배열되는 복수의 게이트 신호선과, 시간 경과와 함께 상기 순번과 정순 또는 역순 중 어느 하나를 선택하고 그 순서대로 각각 온 전압으로 되는 복수의 게이트 신호를 상기 순번대로 배열되는 상기 복수의 게이트 신호선에 각각 출력하는, 게이트 신호선 구동 회로와, 상기 복수의 화소 회로 중 1개의 화소 회로를 선택하고 그 표시 데이터에 따른 표시 제어 전압을 상기 데이터 신호선에 공급하는, 데이터 신호선 구동 회로와, 각 상기 화소 회로에 따른 기준 전압을 이 화소 회로 각각에 공급하는, 기준 전압선 구동 회로를 구비하는 표시 장치로서, 각 상기 게이트 신호선에 출력되는 게이트 신호는, 상기 데이터 신호선 구동 회로가, 이 게이트 신호선에 접속되는 화소 회로의 표시 데이터에 따른 표시 제어 전압을 상기 데이터 신호선에 공급하는 기간과, 또한 그 전의 소정의 기간에 온 전압으로 되고, 상기 각 화소 회로는, 화소 전극과, 이 화소 회로에 따른 기준 전압이 공급되는 기준 전극과, 상기 데이터 신호선과 이 화소 전극 사이에 설치됨과 함께 상기 게이트 신호에 의해 제어되는 스위칭 소자를 구비하고, 상기 기준 전압선 구동 회로는, 상기 게이트 신호선 구동 회로가 상기 순번과 정순 또는 역순 중 어느 하나의 순서대로 상기 게이트 신호를 출력하는 것에 따라, 각 화소 회로의 상기 기준 전극에, 정순용 기준 전압 또는 역순용 기준 전압을 선택하여 공급하는 것을 특징으로 한다.
(2) 상기 (1)에 기재된 표시 장치로서, 상기 기준 전압선 구동 회로는, 상기 정순용 기준 전압 및 상기 역순용 기준 전압을 결정하는 전압 정보를 기억하는 기억부와, 상기 전압 정보에 기초해서 각 상기 화소 회로에 따른 기준 전압을 생성하는 생성 회로를 구비하고 있어도 된다.
(3) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이고, 상기 전압 정보는, 상기 정순용 기준 전압 및 상기 역순용 기준 전압의 값이어도 된다.
(4) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이며, 상기 전압 정보는, 상기 정순용 기준 전압 또는 상기 역순용 기준 전압 중 어느 하나의 값과, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 차분값이어도 된다.
(5) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이며, 상기 전압 정보는, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 평균값과, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 차분값의 반값이어도 된다.
(6) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값 높은 하이 전압을 교대로 반복하는 교류 전압이며, 상기 전압 정보는, 상기 정순용 기준 전압의 기준값과, 상기 역순용 기준 전압의 기준값과, 상기 소정의 진폭값이어도 된다.
(7) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값 높은 하이 전압을 교대로 반복하는 교류 전압이며, 상기 전압 정보는, 상기 정순용 기준 전압의 기준값 또는 상기 역순용 기준 전압의 기준값 중 어느 하나와, 상기 정순용 기준 전압의 기준값과 상기 역순용 기준 전압의 기준값의 차분값과, 상기 소정의 진폭값이어도 된다.
(8) 상기 (6) 또는 (7)에 기재된 표시 장치로서, 상기한 기준값은, 상기 교류 전압의 로우 전압 또는 하이 전압 중 어느 하나이어도 된다.
(9) 상기 (2)에 기재된 표시 장치로서, 상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값 높은 하이 전압을 교대로 반복하는 교류 전압이며, 상기 교류 전압의 로우 전압과 하이 전압의 평균값이 중심값이며, 상기 전압 정보는, 상기 정순용 기준 전압의 중심값과 상기 역순용 기준 전압의 중심값의 평균값과, 상기 정순용 기준 전압의 중심값과 상기 역순용 기준 전압의 중심값의 차분값의 반값과, 상기 소정의 진폭값의 반값이어도 된다.
(10) 상기 (2)에 기재된 표시 장치로서, 상기 전압 정보는, 상기 정순용 기준 전압 또는 상기 역순용 기준 전압 중 어느 한쪽을 결정하는 대표값 정보와, 이 대표값 정보를 이용해서 다른 쪽을 결정하는 차분 정보를 포함하고 있어도 된다.
(11) 상기 (1)에 기재된 표시 장치로서, 상기 기준 전압선 구동 회로와 접속되는 1개 또는 복수의 기준 전압선을 더 구비함과 함께, 각 상기 화소 회로의 기준 전극은, 상기 1개 또는 복수의 기준 전압선 중 어느 하나와 접속되고, 상기 기준 전압선 구동 회로는, 상기 1개 또는 복수의 기준 전압선 각각에 대응하는 각 화소 회로에 따른 기준 전압을 공급해도 된다.
(12) 상기 (1)에 기재된 표시 장치는, IPS 액정 표시 장치이며, 각 상기 화소 회로는, 게이트 신호선에 대하여, 상기 기준 전극이 상기 화소 전극보다 먼 쪽에 형성되는 구조를 가져도 된다.
본 발명에 의해, 순방향 주사 구동하는 경우와 역방향 주사 구동을 하는 경우에 발생하는 화소 회로의 유지 전압의 차이의 영향이 억제되어, 표시 품질이 향상되는 표시 장치가 제공된다.
도 1은 본 발명의 실시 형태에 따른 액정 표시 장치의 전체 사시도.
도 2는 본 발명의 실시 형태에 따른 액정 표시 장치의 구성을 도시하는 블록 구성도.
도 3은 본 발명의 실시 형태에 따른 TFT 기판의 등가 회로의 개념도.
도 4a는 본 발명의 실시 형태에 따른 n번째의 화소 회로 근방의 상면도.
도 4b는 도 4a에 도시하는 4B-4B 단면을 도시하는 단면도.
도 5a는 순방향 주사 구동을 행하는 경우에 있어서의, 본 발명의 실시 형태에 따른 n번째의 화소 회로 및 n+1번째의 화소 회로의 구동을 도시하는 도면.
도 5b는 역방향 주사 구동을 행하는 경우에 있어서의, 본 발명의 실시 형태에 따른 n번째의 화소 회로 및 n+1번째의 화소 회로의 구동을 도시하는 도면.
도 6은 본 발명의 실시 형태에 따른 기준 전압선 구동 회로의 블록 개념도.
도 7은 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 화상 표시 구동을 도시하는 도면.
도 8은 본 발명의 실시 형태에 따른 다른 액정 표시 장치에 구비되는 TFT 기판의 등가 회로의 개념도.
도 9는 일반적인 표시 장치의 화소 회로의 회로도.
[제1 실시 형태]
본 발명의 제1 실시 형태에 따른 표시 장치는, 예를 들면, IPS(In-Plane Switching) 액정 표시 장치로서, 도 1에 도시하는 액정 표시 장치의 전체 사시도와 같이, TFT(Thin Film Transistor) 기판(102)과, 해당 TFT 기판(102)에 대향하고, 컬러 필터가 설치된 필터 기판(101)과, 해당 양쪽 기판 사이에 끼인 영역에 봉입된 액정 재료와, TFT 기판(102)의 필터 기판(101)측과 반대측에 접해서 위치하는 백라이트(103)를 포함해서 구성되어 있다. 여기서, TFT 기판(102)에, 후술하는 바와 같이, 게이트 신호선(105), 데이터 신호선(107), 기준 전압선(108), 화소 전극(110), 기준 전극(111) 및 TFT(109) 등이 배치된다(도 3 참조).
도 2는, 해당 실시 형태에 따른 액정 표시 장치의 구성을 도시하는 블록 구성도이다. TFT 기판(102)에, 표시부(120), 드라이버 IC(134), RGB 스위치 회로(106), 시프트 레지스터 회로(112)가 구비되어 있다. 또한, 여기서, RGB 스위치 회로(106)는 없어도 된다. 또한, 드라이버 IC(134)에, 게이트 신호선 제어 회로(114)와, 데이터 신호선 구동 회로(115)와, 기준 전압선 구동 회로(10)가 구비되어 있다. 또한, 여기서는, 게이트 신호선 제어 회로(114)와, 데이터 신호선 구동 회로(115)와, 기준 전압선 구동 회로(10)가 드라이버 IC(134)에 구비되어 있지만, 따로따로 설치되거나, 일부가 1개의 드라이버 IC에 설치되거나 해도 된다.
게이트 신호선 제어 회로(114)는, 표시부(120)의 양측 각각에 배치되는 시프트 레지스터 회로(112)에 대하여 제어 신호를 출력하고, 시프트 레지스터 회로(112)는, 제어 신호에 의해, 복수의 게이트 신호선(105) 각각에 게이트 신호를 출력한다. 여기서, 게이트 신호선 제어 회로(114)와, 시프트 레지스터 회로(112)를 포함하고, 게이트 신호선 구동 회로를 구성하고 있다. 데이터 신호선 구동 회로(115)는, 복수의 데이터 신호선(107) 각각에, 화소 회로의 표시 데이터에 따른 표시 제어 전압을, RGB 스위치 회로(106)를 통하여 공급한다. 또한, 기준 전압선 구동 회로(10)는, 복수의 기준 전압선(108)을 통하여, 각 화소 회로에 기준 전압을 공급한다.
도 3은, 해당 실시 형태에 따른 TFT 기판(102)의 등가 회로의 개념도이다. 도 3에 도시하는 TFT 기판(102)에 있어서, 시프트 레지스터 회로(112)에 접속되는 복수의 게이트 신호선(105)이, 서로 등간격을 두고 도면 중 가로 방향으로 연신하고 있다. 여기서, 복수의 게이트 신호선(105)을, 도면의 상측으로부터 순서대로, 각각 1번째, 2번째, 3번째, …의 게이트 신호선으로 한다. 또한，RGB 스위치 회로(106)에 접속되는 복수의 데이터 신호선(107)이 서로 등간격을 두고 도면 중 세로 방향으로 연신하고 있다. 그리고, 이들 게이트 신호선(105) 및 데이터 신호선(107)에 의해 바둑판 형상으로 배열되는 화소 회로가 각각 구획되어 있다. 또한, 기준 전압선 구동 회로(10)에 접속되는 복수의 기준 전압선(108)이, 각 게이트 신호선(105)과 평행하게, 도면 중 가로 방향으로 연장하고 있다. 또한, 여기서, 도면에는 각 화소 회로에 기준 전극(111)과, 복수의 기준 전압선(108)이 따로따로 도시되어 있지만, 후술하는 바와 같이, 복수의 기준 전극(111)은 1개의 기준 전극막으로서 형성되고, 기준 전압선은 1개이어도 된다.
복수의 데이터 신호선(107) 중, 1개의 데이터 신호선(107)에는, 순번대로 1열로 배열되는 복수의 화소 회로가 접속되어 있다. 게이트 신호선(105) 각각은, 순번대로 1열로 배열되는 복수의 화소 회로 중, 인접하는 화소 회로 사이를 연신하고 있고, 모두 일방측에 배치되는 화소 회로와 접속되어 있다. 여기서는, 일방측이란, 도면 중 상측이다. 또한, 순번대로 1열로 배열되는 복수의 화소 회로를, 도면의 상측으로부터 순서대로, 각각 1번째, 2번째, 3번째 …의 화소 회로로 한다.
각 화소 회로에, 스위칭 소자인 TFT(109), 화소 전극(110) 및 기준 전극(111)이 구비되어 있다. TFT(109)는 접속되는 데이터 신호선(107)과 화소 전극(110) 사이에 설치되고, TFT(109)의 게이트에 접속되는 게이트 신호선(105)에 출력되는 게이트 신호에 의해, TFT(109)는 제어된다. 즉, 게이트 신호가 온 전압으로 될 때, TFT(109)는 온 상태로 된다.
시프트 레지스터 회로(112)에, 복수의 게이트 신호선(105) 각각에 대응하여, 기본 회로가 복수 구비되어 있다. 예를 들면, 게이트 신호선(105)이 800개 존재하고 있을 때, 마찬가지로, 기본 회로가 800개, 시프트 레지스터 회로(112)에 구비된다. 게이트 신호선 제어 회로(114)가 출력하는 제어 신호에 의해, 시프트 레지스터 회로(112)에 설치되는 각 기본 회로는, 1프레임 기간 중, 대응하는 게이트 주사 기간(게이트 신호 온 기간)에는 온 전압으로 되고, 그 이외의 기간(게이트 신호 오프 기간)에는 오프 전압으로 되는 게이트 신호를, 대응하는 게이트 신호선(105)에 출력하고 있다. 여기서는, 온 전압을 하이 전압으로 하고, 오프 전압을 로우 전압으로 하고 있다. 그리고, 데이터 신호선 구동 회로(115)는, 1열로 순번대로 배열되는 복수의 화소 회로 중 온 상태의 TFT(109)를 구비하는 화소 회로를 선택하고, 그 표시 데이터에 따른 표시 제어 전압을 데이터 신호선(107)에 공급한다.
이상의 회로 구성에 있어서, 기준 전압선 구동 회로(10)는, 복수의 기준 전압선(108)을 통하여, 각 화소 회로의 기준 전극(111)에 각각의 기준 전압을 공급한다. 게이트 신호선 구동 회로는, 순번대로 배열되는 복수의 게이트 신호선(105) 각각에 게이트 신호를 출력한다. 게이트 신호가 온 전압으로 되어 있는 게이트 신호선(105)에 접속되는 TFT(109)가 온 상태로 되고, 온 상태로 되는 TFT(109)에 전류가 흐르고, 온 상태로 되는 TFT(109)가 구비되는 화소 회로의 표시 데이터에 따른 표시 제어 전압이, 데이터 신호선 구동 회로(115)로부터 데이터 신호선(107)에 공급되고, TFT(109)를 통하여, 데이터 신호선(107)으로부터 상기 화소 회로의 화소 전극(110)에 인가된다. 이에 의해, 화소 전극(110)과 기준 전극(111) 사이에 전위차가 생기고, 액정 분자의 배향 등을 제어하고, 그것에 의해, 백라이트(103)로부터의 광을 차폐의 정도를 제어하여, 화상을 표시하게 된다.
해당 실시 형태에 따른 게이트 신호선 구동 회로는, 전술한 게이트 오버랩 구동을 행하고 있다. 즉, 게이트 신호 온 기간은, 1수평 기간(H)보다 길게 되어 있고, 여기서는, 2수평 기간(2H)으로 되어 있다. 게이트 신호 온 기간은, 접속되는 화소 회로에 표시 데이터의 기입을 행하는 1수평 기간(H)과, 또한 그 전의 1수평 기간(H)을 포함하고 있다.
또한, 해당 실시 형태에 따른 게이트 신호선 구동 회로는, 쌍방향 주사 구동을 행하는 것이 가능하며, 여기서는, 도 2 및 도 3에 도시하는 표시부(120)의 도면 중 상측으로부터 하측을 따라, 순번대로 배열되는 게이트 신호선(105)에 출력되는 게이트 신호가, 시간 경과와 함께, 이 순번과 정순으로 온 전압으로 되는 순방향 주사 구동과, 반대로, 하측으로부터 상측을 따라, 게이트 신호가, 시간 경과와 함께, 이 순번과 역순으로 온 전압으로 되는 역방향 주사 구동 중 어느 하나를 선택해서 구동할 수 있다.
해당 실시 형태에 따른 기준 전압선 구동 회로(10)는, 표시부(120)로 연신하는 복수의 기준 전압선(108)에 대하여，모두, 동일한 기준 전압을 인가하는, 기준 전압 고정 구동을 행한다. 이 경우, 도 3에 도시하는 복수의 기준 전압선(108)은 1개의 기준 전압선이어도 된다. 또한, 후술하는 바와 같이, 기준 전압선 구동 회로(10)가 복수의 기준 전압선(108)에 대하여 인가하는 기준 전압은, 순방향 주사를 하는 경우와 역방향 주사를 하는 경우에서는 상이하다.
해당 실시 형태에 따른 데이터 신호선 구동 회로(115)는, 데이터 신호 반전 구동을 행하고 있다. 데이터 신호선 구동 회로(115)는, 1개의 데이터 신호선(107)에 접속되어 1열로 배열되는 복수의 화소 회로에 대하여, 순서대로 부호가 상이한 표시 제어 전압을, 이 데이터 신호선(107)을 통하여 공급하고 있다. 여기서, 부호란, 화소 전극(110)의 전위가 기준 전극(111)의 전위보다 높아지는 경우의 표시 제어 전압을 플러스의 부호, 화소 전극(110)의 전위가 기준 전극(111)의 전위보다 낮아지는 경우의 표시 제어 전압을 마이너스의 부호를 각각 가리키고 있다.
데이터 신호 반전 구동의 예로서, 표시부(120)에 설치되는 복수의 화소 회로에 공급되는 표시 제어 전압의 부호가, 체스 보드와 같이, 서로 인접하는 화소 회로에 있어서 상이하도록 분포되어 있는 경우에는, 도트 반전 방식이라고 불리고 있다. 1개의 데이터 신호선(107)에 접속되어 1열로 배열되는 복수의 화소 회로 중，n번째의 화소 회로에 공급되는 표시 제어 전압의 부호와, 이 데이터 신호선(107)에 인접하는 데이터 신호선(107)에 접속되어 1열로 배열되는 복수의 화소 회로 중，n번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 상이하다.
데이터 신호 반전 방식의 다른 예로서, 복수의 화소 회로 각각에 공급되는 표시 제어 전압의 부호가, 예를 들면 도 3에 도시하는 세로 방향에 대하여 서로 인접하는 화소 회로에 있어서 상이하고, 가로 방향에 대하여 동일한 경우에는, 라인 반전 방식이라고 불리고 있다. 또한, 복수의 화소 회로 각각에 공급되는 표시 제어 전압의 부호가, 예를 들면 도 3에 도시하는 가로 방향에 대하여, 서로 인접하는 화소 회로에 있어서 상이하고, 세로 방향에 대하여 동일한 경우에는, 컬럼 반전 방식이라고 불리고 있다. 또한, 복수의 화소 회로 각각에 공급되는 표시 제어 전압의 부호가, 모두 동일한 경우에는, 프레임 반전 방식이라고 불리고 있다. 여기서는, 다른 방식을 포함시켜, 어떠한 데이터 신호 반동 구동이어도 된다.
데이터 신호선 구동 회로(115)가 데이터 신호 반전 구동을 행하는 것은, 이하의 이유에 의한다. 각 화소 회로에 있어서, 각 프레임 기간에, 동일한 부호의 표시 제어 전압이 화소 전극(110)에 공급되는 경우, 화소 전극(110)과 기준 전극(111) 사이에 배치되는 액정 분자에는, 동일 방향의 전계가 인가되기 때문에, 액정 분자의 열화가 빨라지게 된다. 액정 분자의 열화를 억제하기 위해서, 인가되는 전계의 방향을 주기적으로 반전시키는 것이 바람직하다. 인가되는 전계의 방향을 주기적으로 반전시키는 구동의 하나로서, 화소 전극(110)에 공급되는 표시 제어 전압의 부호를 반전시키는, 데이터 신호 반전 구동이 있다.
도 3에서는, 간단한 설명을 위해서, 시프트 레지스터 회로(112)는, 좌편측에만 도시되어 있지만, 상술한 바와 같이, 실제로는, 시프트 레지스터 회로(112)의 기본 회로는, 상술한 바와 같이, 표시부(120)의 좌우 양측에 배치되고, 예를 들면, 게이트 신호선(105)이 800개 있는 것으로 하면, 양측에 각각 복수 배치된 시프트 레지스터 회로(112)의 기본 회로에 의해, 예를 들면, 좌측의 기본 회로는 홀수번째의 게이트 신호선(105)에, 우측의 기본 회로는 짝수번째의 게이트 신호선(105)에 각각 게이트 신호를 출력하고 있다.
도 4a는, n번째의 화소 회로 근방의 상면도이며, 해당 실시 형태에 따른 화소 회로는, 기준 전극(111)(공통 전극)이, 화소 전극(110)보다 상방에 배치되는 커먼 톱 구조를 갖고 있다. 도 4b는, 도 4a에 도시하는 4B-4B 단면을 도시하는 단면도이다.
글래스 기판 등의 투명 기판(도시 생략) 상에, 투명 기판으로부터의 불순물의 오염을 방지하는 오염 방지막(도시 생략)이 형성되고, 또한, 도 4a에 도시하는 게이트 전극막(205)이 형성되어 있다. 도 3에는, TFT(109)의 게이트(게이트 전극)과 게이트 신호선(105)은 따로따로 도시되어 있지만, 실제로는, TFT(109)의 게이트와 게이트 신호선(105)은, 1개의 게이트 전극막(205)에 형성되어 있다. 도 4a에는, 도면 중 하측에, n번째의 화소 회로의 TFT(109n)의 게이트와, 이 TFT(109n)가 접속되는 n번째의 게이트 신호선(105n)이, 1개의 게이트 전극막(205)으로서 도시되어 있고, 또한, 도면 중 상측에, n번째의 화소 회로의 상측에 배치되는 n-1번째의 화소 회로의 TFT(109n-1)의 게이트와, 이 TFT(109)가 접속되는 n-1번째의 게이트 신호선(105n-1)이, 1개의 게이트 전극막(205)으로서 도시되어 있다. 즉, 합계 2개의 게이트 전극막(205)이, 도 4a에 도시되어 있다.
게이트 전극막(205)을 피복하도록 게이트 절연막(221)(도 4b 참조)이 형성되어 있음과 함께, 또한 그 위에, 반도체막(220)이 형성되어 있다. 여기서, 반도체막(220)이란, 예를 들면, 비정질(아몰퍼스) 실리콘으로 이루어져 있지만, 다결정 실리콘이나 단결정 실리콘, 또한, 다른 반도체로 이루어져 있어도 된다.
도 4a의 세로 방향을 따라서, 도면의 양측 각각에 데이터 신호선막(207)이, 도면의 중앙에 화소 전극막(210)이 형성되어 있다. 게이트 전극막(205)과 마찬가지로, 도 3에는, TFT(109)의 입력측과 데이터 신호선(107)은, 따로따로 도시되어 있지만, 실제로는, TFT(109)의 입력측과 데이터 신호선(107)은, 1개의 데이터 신호선막(207)에 형성되어 있다. 도 4a에는, n번째의 화소 회로의 TFT(109n)의 입력측과, 세로 방향으로 연신하는 1개의 데이터 신호선(107)을 포함하는 데이터 신호선막(207)이 좌측에, 또 다른 1개의 데이터 신호선(107)을 포함하는 데이터 신호선막(207)이 우측에, 나타내져 있다. 또한, 마찬가지로, TFT(109n)의 출력측과, 화소 전극(110n)은, 1개의 화소 전극막(210)에 형성되어 있다.
데이터 신호선막(207) 및 화소 전극막(210)을 피복하도록 절연막(222)(도 4b 참조)이 형성되어 있음과 함께, 또한 그 위에, 기준 전극막(211)이 형성되어 있다. 도 3에는, 각 화소 회로에 기준 전극(111)과 복수의 기준 전압선(108)이 따로따로 도시되어 있지만, 실제로는, 복수의 기준 전극(111)과 복수의 기준 전압선(108)은, 1개의 기준 전극막(211)에 형성되어 있다. 기준 전극막(211)에는, 각 화소 회로의 화소 전극막(210)의 상방에, 슬릿(간극)이 설치되어 있고, 화소 전극막(210)과 기준 전극막(211) 사이에 발생하는 전위차에 의해, 해당 슬릿의 상방에 인가되는 전계는, 도 4b의 가로 방향에 성분을 갖게 된다. 또한, 기준 전극막(211) 상에 보호 절연막(223)이 형성되고, 액정 분자는, 보호 절연막의 상방에 액정 분자가 봉입된다. 도 4a에 도시하는 기준 전극막(211)은, 도면 중 세로 방향으로 연신하는 4개의 슬릿을 갖고 있고, 해당 슬릿의 하방에, 절연막(222)을 개재하여 화소 전극막(210)이 배치되어 있다.
화소 회로의 커먼 톱 구조란, 게이트 신호선(105)(게이트 전극막(205))에 대하여, 기준 전극(111)(기준 전극막(211))이, 화소 전극(110)(화소 전극막(210))보다 먼 곳(상방)에 형성(적층)되는 구조이다. IPS 액정 표시 장치의 화소 회로는, 커먼 톱 구조 이외에, 화소 전극이 기준 전극보다 상방에 배치되는 소스 톱 구조가 있다. 소스 톱 구조에 있어서, TFT의 출력측(소스 전극)이 소스 전극막에 형성되고, 각각 절연막을 개재하여, TFT 기판의 하측으로부터 순서대로, 소스 전극막(소스 전극)과, 기준 전극막(기준 전극)과, 화소 전극막(화소 전극)이 형성된다. 기준 전극막은 소정의 형상으로 형성되어 있으므로, 기준 전극막이 형성되지 않는 영역에 쓰루홀이 형성되고, 쓰루홀을 통하여, 소스 전극막과 화소 전극막이 전기적으로 접속되고, 또한, 소스 전극막 및 화소 전극막은, 기준 전극막과 전기적으로 차단되어 있다. 또한, 소스 전극과 전기적으로 접속되는 화소 전극이, 기준 전극보다 상방에 형성되므로, 소스 톱 구조라고 불리고 있다. 소스 톱 구조에 있어서, 기준 전극막 중 기준 전극으로 되는 영역은 평면 형상을 이루고 있고, 반대로, 화소 전극막 중 화소 전극으로 되는 영역이, 빗살 무늬 형상을 하고 있다. 또한, 화소 전극막의 빗살 무늬 형상의 치간으로 되는 영역의 상방에 인가되는 전계가, 가로 방향 성분을 갖게 된다.
화소 회로가 커먼 톱 구조를 갖는 경우, 소스 톱 구조와 같이 쓰루홀을 설치할 필요가 없어, 개구율이 향상됨과 함께, 커먼 톱 구조에 있어서는, 소스 전극과 화소 전극이 동일한 화소 전극막에 형성되기 때문에, 제조 공정을 간략화할 수 있다고 하는 이점을 갖고 있다. 그 반면, 소스 톱 구조와 달리, 화소 전극(110)이라고 하는 넓은 영역을 갖는 화소 전극막(210)이, 게이트 전극막(205)의 근방에, 게이트 절연막(221)을 개재하여 형성되어 있다.
도 4b에 도시하는 바와 같이, 게이트 전극막(205)의 단부와, 화소 전극막(210)의 단부 사이의 거리가 짧으므로, 게이트 전극막(205)과 화소 전극막(210) 사이에, 기생 용량이 발생해 있다. 즉, 커먼 톱 구조의 경우, 소스 톱 구조와 비교하여, 게이트 전극막(205)과 화소 전극막(210) 사이에 발생하는 기생 용량이 커지는 것이 특징이다. 여기서, n번째의 화소 회로에 있어서, TFT(109n)는, 도 4a의 하측에 배치되어 있고, n번째의 화소 회로에 있어서, 화소 전극막(210)(화소 전극(110n))과, TFT(109n)의 게이트(게이트 전극)를 포함하는 도면 중 하측의 게이트 전극막(205)(n번째의 게이트 신호선(105n)) 사이에 발생하는 기생 용량을 Cgp1로 한다. 또한，n번째의 화소 회로의 화소 전극막(210)(화소 전극(110n))과, 도면 중 상측의 게이트 전극막(205)(n-1번째의 게이트 신호선(105n-1)) 사이에 발생하는 기생 용량을 Cgp2로 한다.
도 9에 도시하는 바와 같이, 화소 전극(110)과 기준 전극(111) 사이에는, 화소 용량 Cst가 형성되어 있고, 데이터 신호선(107)에 공급되는 표시 제어 전압에 의해, 데이터 기입 시에, 화소 용량 Cst는 충전된다. 그러나, 데이터 기입이 종료할 때에, 게이트 신호선(105)의 전압이 온 전압으로부터 오프 전압으로 변화하고, 게이트 신호선(105)과 화소 전극(110) 사이에 존재하는 기생 용량의 커플링에 의해, 그 화소 회로 또는 인접하는 화소 회로의 화소 전극(110)의 전위는 변화한다.
해당 실시 형태에 따른 n번째의 화소 회로에 있어서는, 화소 전극(110n)과 n번째의 게이트 신호선(105n) 사이에 기생 용량 Cgp1이, 화소 전극(110n)과 n-1번째의 게이트 신호선(105n-1) 사이에 기생 용량 Cgp2가 존재하고 있다. 게이트 신호의 온 전압과 오프 전압의 전위차를 전압 V0으로 하면，n번째의 게이트 신호선(105n)이 온 전압으로부터 오프 전압으로 변화함에 따라, 변화하는 화소 전극(110n)의 전압 V1은, V1=(Cgp1/Cst)·V0으로 나타낼 수 있고, 이 식을 (수학식 1)로 한다. 마찬가지로, n-1번째의 게이트 신호선(105n-1)이 온 전압으로부터 오프 전압으로 변화함에 따라, 변화하는 화소 전극(110)의 전압 V2는, V2=(Cgp2/Cst)·V0으로 나타낼 수 있고, 이 식을 (수학식 2)로 한다.
도 5a 및 도 5b는, 각각 순방향 주사 구동 및 역방향 주사 구동을 행하는 경우에 있어서의, n번째의 화소 회로 및 n+1번째의 화소 회로의 구동을 도시하는 도면이다. 도면 중 상측이 n번째의 화소 회로의 구동을, 도면 중 하측이, n+1번째의 화소 회로의 구동을 각각 나타내고 있다. 도 5a에서는, 도면 중 상측으로부터 하측(순방향(31))으로 순서대로 주사하고 있고, 도 5b에서는, 도면 중 하측으로부터 상측(역방향(32))으로 순서대로 주사하고 있다.
각 화소 회로의 구동에 있어서, 게이트 신호선(105)에 공급되는 전압과, 데이터 신호선(107)에 공급되는 전압과, 화소 전극(110)에 공급되는 전압이, 각각 시간 경과와 함께 도시되어 있다. 여기서, 게이트 신호의 온 전압이 하이 전압이고, 오프 전압이 로우 전압이다.
상술한 바와 같이, 게이트 신호선 구동 회로는, 게이트 신호 온 기간이 약 2수평 기간(2H)으로 되는 게이트 오버드라이브 구동을 행하고 있다. 그 때문에, n번째의 게이트 신호선(105n)의 전압은, 인접하는 n-1번째의 화소 회로에 데이터 기입을 행하는 수평 기간(H)과, n번째의 화소 회로 자체에 데이터 기입을 행하는 수평 기간(H)의 기간에, 하이 전압으로 되어 있다.
우선, 도 5a의 상측에 도시하는 바와 같이, 순방향 주사 구동을 행하는 경우의, n번째의 화소 회로에 있어서의 구동에 대해서 설명한다. n-1번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 마이너스이며, n번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 플러스이다. 그 때문에, 데이터 신호선(107)의 전압은, n번째의 게이트 신호선(105)의 전압이 하이 전압으로 되는 2수평 기간(2H) 중, 전반의 수평 기간(H)은 마이너스와, 후반의 수평 기간(H)은 플러스로 되어 있다. 여기서, 간단히 하기 위해, 도 5a 및 도 5b에는, 1열로 배열되는 화소 회로의 표시 데이터가 동일한 경우에 대해서 도시하고 있다. 즉, 1열로 배열되는 복수의 화소 회로에 공급되는 표시 제어 전압은, 플러스와 마이너스로 부호는 순서대로 상이하지만, 기준 전극(111)에 대한 절대값은 일정하게 되어 있다.
n번째의 게이트 신호선(105n)의 전압이 하이 전압으로 되는 2수평 기간(2H) 중, 전반의 수평 기간(H)이 종료하는 시각에 있어서, n-1번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n-1번째의 게이트 신호선(105n-1)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. n번째의 화소 회로에 있어서, 화소 전극(110n)과 n-1번째의 게이트 신호선(105n-1) 사이에 존재하는 기생 용량 Cgp2에 의해, 전압 V2가 저하한다. 그리고, 이 시각에, 데이터 신호선(107)에 공급되는 표시 제어 전압이, n번째의 화소 회로에 공급되는 표시 제어 전압으로 변화한다. 즉, 데이터 신호선(107)의 전압의 부호가 마이너스로부터 플러스로 변화한다.
2수평 기간(2H) 중, 후반의 수평 기간(H)이 시작되는 시각에 있어서, 상술한 바와 같이, 기생 용량 Cgp2에 의한 전압 V2의 저하가 발생하지만, 후반의 수평 기간(H)에 있어서, 화소 전극(110n)의 전압은, n번째의 화소 회로의 표시 데이터에 따른 표시 제어 전압에 근접하므로, 전압 V2의 저하에 의한 영향은 거의 받고 있지 않다.
그리고, 후반의 수평 기간(H)이 종료하는 시각에 있어서, n번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n번째의 게이트 신호선(105n)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. n번째의 화소 회로에 있어서, 화소 전극(110n)과 n번째의 게이트 신호선(105n) 사이에 존재하는 기생 용량 Cgp1에 의해, 전압 V1이 저하하고, n번째의 화소 전극(110n)의 전압은, 원하는 표시 제어 전압보다 전압 V1이 저하된 전압으로 유지된다.
다음으로, 도 5a의 하측에 도시하는 바와 같이, 순방향 주사 구동을 행하는 경우의, n+1번째의 화소 회로에 있어서의 구동에 대해서 설명한다. n번째의 화소 회로에 있어서의 구동과, n+1번째의 화소 회로에 있어서의 구동의 주된 차이는, 게이트 신호선(105)의 전압이 하이 전압으로 되는 2수평 기간(2H)에 있어서, 데이터 신호선(107)에 공급되는 표시 제어 전압의 부호이다. n번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 플러스이며, n+1번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 마이너스이므로, 상술한 경우와 데이터 신호선(107)의 전압의 부호가 반대이다.
n+1번째의 게이트 신호선(105n+1)의 전압이 하이 전압으로 되는 2수평 기간(2H) 중, 전반의 수평 기간(H)이 종료하는 시각에 있어서, n번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n번째의 게이트 신호선(105n)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. n+1번째의 화소 회로에 있어서, 화소 전극(110n+1)과 n번째의 게이트 신호선(105n) 사이에 존재하는 기생 용량 Cgp2에 의해, n번째의 화소 회로와 마찬가지로, 전압 V2가 저하한다. 그리고, 이 시각에, 데이터 신호선(107)의 전압이, n+1번째의 화소 회로에 공급되는 표시 제어 전압으로 변화한다. 즉, 데이터 신호선(107)의 전압의 부호가 플러스로부터 마이너스로 변화한다.
2수평 기간(2H) 중, 후반의 수평 기간(H)이 시작되는 시각에 있어서, 상술한 바와 같이, 기생 용량 Cgp2에 의한 전압 V2의 저하가 발생하지만, 후반의 수평 기간(H)에 있어서, 화소 전극(110n+1)의 전압은, n+1번째의 화소 회로의 표시 데이터에 대응하는 표시 제어 전압에 근접하므로, 전압 V2의 저하에 의한 영향은 거의 받고 있지 않다.
그리고, 후반의 수평 기간(H)이 종료하는 시각에 있어서, n+1번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n+1번째의 게이트 신호선(105n+1)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. n+1번째의 화소 회로에 있어서, 화소 전극(110n+1)과 n+1번째의 게이트 신호선(105n+1) 사이에 존재하는 기생 용량 Cgp1에 의해, 전압 V1이 저하하고, n+1번째의 화소 전극(110n)의 전압은, 원하는 표시 제어 전압보다 전압 V1이 저하된 전압으로 유지된다.
즉, 데이터 신호선 구동 회로(115)가 데이터 신호 반전 구동을 행하고 있고, 게이트 신호선 구동 회로가 순방향 주사 구동을 행하고 있는 경우, 플러스의 부호로 되는 표시 제어 전압이 공급되는 화소 회로의 화소 전극(110)도, 마이너스의 부호로 되는 표시 제어 전압이 공급되는 화소 전극(110)도, 화소 전극(110)과 인접하는 2개의 게이트 신호선(105)의 기생 용량을 무시할 수 있는 경우와 비교하여，모두 원하는 표시 제어 전압보다 전압 V1 저하된 전압으로 유지되게 된다.
이것에 대하여, 역방향 주사 구동을 행하는 경우의 구동에 대해서 설명한다. 우선, 도 5b의 하측에 도시하는 바와 같이, 역방향 주사 구동을 행하는 경우의, n+1번째의 화소 회로에 있어서의 구동에 대해서 설명한다. n+1번째의 화소 회로에 있어서, n+1번째의 게이트 신호선(105n+1)의 전압이 하이 전압으로 되는 2수평 기간(2H) 중, 전반의 수평 기간(H)이 종료하는 시각에 있어서, n+2번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n+2번째의 게이트 신호선(105n+2)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. 그러나，n+1번째의 화소 회로에 있어서, 화소 전극(110n+1)이, n+2번째의 게이트 신호선(105n+2) 사이에 발생하는 기생 용량은, n+1번째의 게이트 신호선(105n+1) 사이에 발생하는 기생 용량 Cgp1이나, n번째의 게이트 신호선(105n) 사이에 발생하는 기생 용량 Cgp2와 비교하여 작으므로, 이 시각에 있어서의 전압의 변동은 작다. 또는, 해당 기생 용량을 무시할 수 없을 만큼 큰 경우에도, 전술한 바와 같이, 후반의 수평 기간(H)에 있어서, 화소 전극(110n+1)의 전압은, n+1번째의 화소 회로의 표시 데이터에 대응하는 표시 제어 전압에 근접하므로, 전압의 변동에 의한 영향은 거의 받지 않는다.
또한, 이 시각에, 데이터 신호선(107)에 공급되는 표시 제어 전압이, n+1번째의 화소 회로에 공급되는 표시 제어 전압으로 변화한다. 즉, 데이터 신호선(107)의 전압의 부호가 마이너스로부터 플러스로 변화한다. 그리고, 후반의 수평 기간(H)이 종료하는 시각에 있어서, n+1번째의 화소 회로에의 데이터 기입이 종료한다. 이 시각에, n+1번째의 게이트 신호선(105n+1)의 전압이 하이 전압으로부터 로우 전압으로 변화한다. n+1번째의 화소 회로에 있어서, 화소 전극(110n+1)과 n+1번째의 게이트 신호선(105n+1) 사이에 존재하는 기생 용량 Cgp1에 의해, 전압 V1이 저하한다. 이 시각으로부터 1수평 기간(H)보다 뒤에, n번째의 게이트 신호선(105n)의 전압이 하이 전압으로부터 로우 전압으로 변화하므로, 화소 전극(110n+1)과 n번째의 게이트 신호선(105n) 사이에 존재하는 기생 용량 Cgp2에 의해, 전압 V2가 더욱 저하한다. 따라서, n+1번째의 화소 회로의 화소 전극(110n+1)은, 원하는 표시 제어 전압보다, 전압 V1 및 전압 V2의 합계로 되는 전압이 저하된 전압으로 유지된다.
다음으로, 도 5b의 상측에 도시하는 바와 같이, 역방향 주사를 행하는 경우의, n번째의 화소 회로에 있어서의 구동에 대해서 설명한다. n번째의 화소 회로에 있어서의 구동과, n+1번째의 화소 회로에 있어서의 구동의 주된 차이는, 순방향 주사를 행하는 경우와 마찬가지로, 게이트 신호선(105)에 출력되는 게이트 신호가 하이 전압으로 되는 2수평 기간(2H)에 있어서, 데이터 신호선(107)에 공급되는 표시 제어 전압의 부호에 있다. n+1번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 플러스이며, n번째의 화소 회로에 공급되는 표시 제어 전압의 부호는 마이너스이므로, 상술한 경우와 데이터 신호선(107)에 공급되는 표시 제어 전압의 부호가 반대이다.
따라서, n번째의 게이트 신호선(105n)의 게이트 신호가 하이 전압으로 되는 2수평 기간(2H) 중, 전반의 수평 기간(H)이 종료하는 시각에, n+1번째의 게이트 신호선(105n+1)의 게이트 신호가 하이 전압으로부터 로우 전압으로 변화하지만, 전술한 바와 같이, 화소 전극(110n)이, n+1번째의 게이트 신호선(105n+1)과의 사이에 발생하는 기생 용량은 작으므로, 이 시각에 있어서의 전압의 변동은 작다.
또한, 이 시각에, 데이터 신호선(107)에 공급되는 표시 제어 전압이, n번째의 화소 회로에 공급되는 표시 제어 전압으로 변화하고, 표시 제어 전압의 부호가 플러스로부터 마이너스로 변화한다. 그리고, 후반의 수평 기간(H)이 종료하는 시각에 있어서, n번째의 화소 회로에의 데이터 기입이 종료하고, n번째의 게이트 신호선(105n)의 게이트 신호가 하이 전압으로부터 로우 전압으로 변화한다. n번째의 화소 회로에 있어서, 화소 전극(110n)과 n번째의 게이트 신호선(105n) 사이에 존재하는 기생 용량 Cgp1에 의해, 전압 V1이 저하한다. 이 시각으로부터 1수평 기간(H)보다 뒤에, n-1번째의 게이트 신호선(105n-1)의 게이트 신호가 하이 전압으로부터 로우 전압으로 변화하므로, 화소 전극(110n)과 n-1번째의 게이트 신호선(105n-1) 사이에 존재하는 기생 용량 Cgp2에 의해, 전압 V2가 더욱 저하한다. 따라서, n번째의 화소 회로의 화소 전극(110n)은, 원하는 표시 제어 전압보다, 전압 V1 및 전압 V2의 합계로 되는 전압이 저하된 전압으로 유지된다.
즉, 데이터 신호선 구동 회로(115)가, 데이터 신호 반전 구동을 행하고 있고, 게이트 신호선 구동 회로가, 역방향 주사를 행하고 있는 경우, 플러스의 부호로 되는 표시 제어 전압이 공급되는 화소 회로의 화소 전극(110)도, 마이너스의 부호로 되는 표시 제어 전압이 공급되는 화소 전극(110)도, 화소 전극(110)과 인접하는 2개의 게이트 신호선(105)의 기생 용량을 무시할 수 있는 경우와 비교하여，모두 전압 V1 및 전압 V2의 합계로 되는 전압이 원하는 표시 제어 전압보다 저하된 전압으로 유지되게 된다.
이상, 정리하면, 데이터 신호선 구동 회로(115)가 데이터 신호 반전 구동을 행하고 있는 경우, 플러스의 부호로 되는 표시 제어 전압이 공급되는 화소 회로의 화소 전극(110)에 있어서도, 마이너스의 부호로 되는 표시 제어 전압이 공급되는 화소 회로의 화소 전극(110)에 있어서도, 화소 전극(110)과 인접하는 2개의 게이트 신호선(105)의 기생 용량에 의한 전압의 저하는，모두 원하는 표시 제어 전압보다 동일하지만, 순방향 주사 구동을 하는 경우와 역방향 주사 구동을 하는 경우에서, 그 전압의 저하는 상이하다.
도 6은, 해당 실시 형태에 따른 기준 전압선 구동 회로(10)의 블록 개념도이다. 기준 전압선 구동 회로(10)는, 논리 회로(11)와, 기준 전압 생성 회로(16)와, 기억부(15)를 구비하고 있다. 기억부(15)는, 예를 들면, 불휘발성 메모리가 기억되는 기억부이면 된다. 논리 회로(11)는, 메모리 기입 회로(12)와, 제어 레지스터 회로(13)와, 인터페이스 회로(14)를 구비하고 있다. 인터페이스 회로(14)에, 기준 전압선 구동 회로(10)의 외부에 설치되는 외부 시스템(20)으로부터 제어 신호가 입력된다.
종래 기술에 따른 드라이버 IC에 구비되는 기준 전압선 구동 회로에서는, 1개의 기준 전압을 결정하는 전압 정보가 기억되고, 제어 레지스터 회로는, 1개의 기준 전압을 제어하고 있었던 바, 해당 실시 형태에 따른 기준 전압선 구동 회로(10)의 특징은, 기억부(15)에, 순방향 주사 구동용 기준 전압 VcomF(정순용 기준 전압) 및 역방향 주사 구동용 기준 전압 VcomB(역순용 기준 전압)을 결정하는 전압 정보가 기억되고, 제어 레지스터 회로(13)가 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB를 제어하는 점에 있다.
해당 실시 형태에 따른 기준 전압선 구동 회로(10)는, 상술한 바와 같이, 기준 전압 고정 구동을 행하고 있다. 즉, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB는，모두 직류 전압이다.
제어 레지스터 회로(13)로부터의 제어에 의해, 메모리 기입 회로(12)는, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB 각각의 값을, 기억부(15)에 기억시킨다. 즉, 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 2값으로 하는 것이 바람직하다. 또한, 표시 장치의 구동 시에는, 드라이버 IC(134)에 전원이 들어간 후에, 제어 레지스터 회로(13)는, 기억부(15)에 기억되어 있는 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB 각각의 값을 읽어내고, 제어 레지스터 회로(13)는 각각의 값을 내부의 레지스터에 저장한다.
주사 구동의 주사 방향이 변경될 때에, 외부 시스템(20)으로부터 인터페이스 회로(14)에 제어 신호가 입력된다. 제어 레지스터 회로(13)는, 이 제어 신호에 따라서, 또한, 기억부(15)에 기억되어 있던 전압 정보로부터, 출력할 기준 전압을 산출하고, 기준 전압 생성 회로(16)를 제어한다. 그것에 의해, 기준 전압 생성 회로(16)는, 순방향 주사 구동 시에는, 순방향 주사 구동용 기준 전압 VcomF를, 역방향 주사 구동 시에는, 역방향 주사 구동용 기준 전압 VcomB를, 기준 전압으로 해서 기준 전압선(108)에 공급한다. 기준 전압선(108)을 통하여, 표시부(120)의 각 화소 회로의 기준 전극(111)에 기준 전압이 공급된다.
기억부(15)에 기억되는 2값의 전압 정보에 기초하여, 기준 전압선 구동 회로(10)가, 순방향 주사 구동 시에는, 순방향 주사 구동용 기준 전압 VcomF를, 역방향 주사 구동 시에는, 역방향 주사 구동용 기준 전압 VcomB를, 각 화소 회로의 기준 전극(111)에 공급함으로써, 순방향 주사 구동하는 경우와 역방향 주사 구동하는 경우에 발생하는 표시 제어 전압의 차이를 억제할 수 있고, 또한, 기생 용량에 의한 변동을 억제할 수 있다. 그것에 의해, 표시 품질을 향상할 수 있다.
또한, 상술한 바와 같이, 원하는 표시 제어 전압이 동일한 것으로 하면, 순방향 주사 구동을 하는 경우에 화소 전극(110)에 유지되는 전압은, 역방향 주사 구동을 하는 경우에 화소 전극(110)에 유지되는 전압보다, 전압 V2 높게 되어 있다. 그것에 따라서, 순방향 주사 구동용 기준 전압 VcomF가, 역방향 주사 구동용 기준 전압 VcomB보다, 기생 용량 Cgp2에 기인하는 전압 V2 높게 되어 있는 것이 바람직하다. 또한, 순방향 주사 구동하는 경우에 화소 전극(110)에 유지되는 전압은, 화소 전극(110)과 게이트 신호선(105) 사이에 발생하는 기생 용량을 무시할 수 있는 경우와 비교하여, 전압 V1 낮게 되어 있다. 그것에 따라서, 순방향 주사 구동용 기준 전압 VcomF가, 기생 용량을 무시할 수 있는 경우와 비교하여, 전압 V1 낮게 되어 있는 것이 바람직하다.
또한, 여기서는, 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB 각각의 값으로 했지만, 기억부(15)에 기억되는 정보에 기초하여, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB를 생성할 수 있는 것이면, 다른 전압 정보이어도 된다. 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB 각각의 값으로부터, 소정의 값을 가감한 값 등이어도 된다.
도 7은, 해당 실시 형태에 따른 액정 표시 장치의 화상 표시 구동을 도시하는 도면이다. 순방향 주사 구동으로부터 역방향 주사 구동으로 변경하는 타이밍에 대해서 도시하고 있다. 1화면(프레임)의 표시 데이터의 기입을 행하는 기간이, 1프레임 기간 TF이며, 수직 동기 신호 VSYNC는, 1프레임 기간을 주기로 하는 신호이고, 수직 동기 신호 VSYNC에 의해, 1화면의 표시 데이터의 기입의 타이밍을 예측할 수 있다. 수평 동기 신호 HSYNC는, 전술한 1수평 기간(H)을 주기로 하는 신호이며, 수평 동기 신호 HSYNC에 의해, 1개의 화소 회로의 표시 데이터의 기입의 타이밍을 예측할 수 있다. 여기서, 신호 PCLK는 클럭 신호이다.
1프레임 기간 TF에 있어서, 귀선 기간 TB에, 데이터 기입 기간 TD가 계속되고, 데이터 기입 기간 TD에 있어서, 복수의 화소 회로에 표시 데이터의 기입 구동을 행한다. 그것에 따라서, 게이트 신호가 순서대로 하이 전압으로 되지만, 도면에는, 1번째의 게이트 신호 VG1로부터 800번째의 게이트 신호 VG800으로 순서대로 하이 전압으로 되는, 순방향 주사 구동이 도시되어 있다. 또한, 상술한 바와 같이, 게이트 신호선 구동 회로는, 게이트 오버랩 구동을 행하고 있고, 인접하는 게이트 신호의 하이 전압으로 되는 게이트 신호 온 기간은 겹침이 있다.
전술한 바와 같이, 데이터 신호선(107)에는, 기입 구동을 행하는 화소 회로의 표시 데이터에 따른 표시 제어 전압이 공급되고 있고, 도면에는, 데이터 기입 기간 TD에 각각 공급되는, 1번째의 화소 회로로부터 800번째의 화소 회로의 표시 데이터에 따른 표시 제어 전압이 도시되어 있다. 기준 전압선(108)에는, 순방향 주사 구동을 행할 때에 공급되는 순방향 주사 구동용 기준 전압 VcomF가 공급되고 있다.
이 1프레임 기간 TF에서는, 순방향 주사 구동을 행하고 있지만, 다음의 프레임 기간 TF에 있어서는, 역방향 주사 구동으로 변경된다. 그것에 따라서, 데이터 기입 기간 TD에 계속되는, 귀선 기간 TB에, 기준 전압선(108)에 공급되는 기준 전압이, 순방향 주사 구동용 기준 전압 VcomF로부터, 역방향 주사 구동용 기준 전압 VcomB로 변화하고 있다. 그러나, 기준 전압을 변경하는 타이밍은, 마지막에 표시 데이터의 기입 구동을 행하는 화소 회로에 대한, 게이트 신호가 하이 전압으로부터 로우 전압으로 변화한 직후가 바람직하다. 또한, 도면에 도시하는 오프셋 기간 VOFS는, 최종의 게이트 신호가 로우 전압으로 충분히 변화하기 위해서 설정하는 오프셋 기간이며, 최후의 화소 회로에 표시 데이터의 기입 구동을 행하고 있을 때에, 기준 전압이 변동하는 것을 방지하기 위해서 설정되어 있다.
또한, 여기서는, 데이터 신호선 구동 회로(115)가 1개의 데이터 신호선(107)에 공급하는 표시 제어 전압의 부호가, 수평 기간(H)마다 교대로 변화하는 경우에 대해 설명했지만, 이것에 한정되는 것은 없다. 1프레임 기간에 있어서는, 1개의 데이터 신호선(107)에 공급하는 표시 제어 전압의 부호가 모두 동일하고, 1프레임 기간마다 또는 소정수의 프레임 기간마다 이 부호가 교대로 변화하는 구동이어도 된다. 데이터 신호선 구동 회로(115)에 접속되는 복수의 데이터 신호선(107)에 공급되는 표시 제어 전압의 부호가, 1프레임 기간에 있어서, 모두 동일한 프레임 반전 방식이어도, 인접하는 데이터 신호선(107)에서, 표시 제어 전압의 부호가 상이한 컬럼 반전 방식이어도 된다.
[제2 실시 형태]
본 발명의 제2 실시 형태에 따른 표시 장치의 기본적인 구성은, 제1 실시 형태에 따른 표시 장치와 동일하다. 제1 실시 형태에 따른 기준 전압선 구동 회로(10)가 기준 전압 고정 구동을 행하고 있는 것에 대해서, 해당 실시 형태에 따른 기준 전압선 구동 회로(10)는, 기준 전압 교류 구동을 행하고 있는 점이 주로 상이하다.
여기서, 기준 전압 교류 구동이란, 이하와 같은 것을 말한다. 상술한 바와 같이, 데이터 신호선 구동 회로(115)가, 예를 들면 라인 반전, 또는 프레임 반전 등의 데이터 신호 반전 구동을 행하고 있고, 화소 회로의 화소 전극(110)에 공급되는 표시 제어 전압은, 플러스 또는 마이너스의 부호를 갖고 있다. 화소 회로의 화소 전극(110)에 플러스의 부호의 표시 제어 전압이 공급될 때에는, 상기 화소 회로의 기준 전극(111)에는, 마이너스의 부호의 기준 전압(로우 전압)이 공급되고, 화소 회로의 화소 전극(110)에 마이너스의 부호의 표시 제어 전압이 공급될 때에는, 상기 화소 회로의 기준 전극(111)에는, 플러스의 부호의 기준 전압(하이 전압)이 공급된다. 즉, 기준 전압은, 소정의 주기로, 로우 전압과 하이 전압을 교대로 반복하는 교류 전압으로 되어 있다. 여기서, 플러스의 부호의 기준 전압(하이 전압)과 마이너스의 부호의 기준 전압(로우 전압)의 차를, 진폭값으로 한다.
화상 표시는, 기준 전극(111)에 대한 화소 전극(110)의 전압에 의해, 화상 표시가 제어되고 있고, 이러한 기준 전압 교류 구동을 행함으로써, 데이터 신호 반전 구동을 행할 때에, 플러스의 부호의 표시 제어 전압과, 마이너스의 부호의 표시 제어 전압의 차를 작게 할 수 있어, 소비 전력을 억제할 수 있다.
상술한 바와 같이, 데이터 신호선 구동 회로(115)는, 데이터 신호 반전 구동을 행하고 있다. 구동이 라인 반전 방식인 경우에는, 도 3에 도시하는 세로 방향으로 배열되는 복수의 기준 전압선(108)에, 교대로 플러스의 부호의 기준 전압과, 마이너스의 부호의 기준 전압이, 1프레임 기간 동안 공급되고 있다. 즉, 예를 들면, 도면의 상측으로부터 세어, 홀수행째의 기준 전압선(108)에 플러스의 부호의 기준 전압이 공급되고 있는 경우, 짝수행째의 기준 전압선(108)에 마이너스의 부호의 기준 전압이 공급된다. 또한, 복수의 기준 전극(111)이, 1개의 기준 전극막으로서 형성되고, 기준 전압선(108)이 1개인 경우에는, 플러스의 부호와 마이너스의 부호의 기준 전압이, 표시 제어 전압의 부호에 동기한 주기로 공급되고 있다.
기준 전압 교류 구동을 행하는 경우에, 종래 기술에 따른 드라이버 IC에 구비되는 기준 전압선 구동 회로에서는, 1개의 기준 전압을 결정하는 전압 정보가 기억되고, 제어 레지스터 회로는, 1개의 기준 전압을 제어하고 있던 바, 해당 실시 형태에 따른 기준 전압선 구동 회로(10)의 특징은, 기억부(15)에, 순방향 주사 구동용 기준 전압 VcomF(정순용 기준 전압) 및 역방향 주사 구동용 기준 전압 VcomB(역순용 기준 전압)을 결정하는 전압 정보가 기억되고, 제어 레지스터 회로(13)가 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB를 제어하는 점에 있다. 여기서, 종래 기술에 있어서의 1개의 기준 전압을 결정하는 전압 정보란, 기준 전압의 기준값과 진폭값의 2값이다. 기준 전압의 기준값이란, 예를 들면, 플러스의 부호의 기준값(하이 전압) 또는 마이너스의 부호의 기준값(로우 전압) 중 어느 하나이다.
순방향 주사 구동을 행하는 경우와 역방향 주사 구동을 행하는 경우에, 기준값의 진폭값은 준하지 않고 동일하므로, 해당 실시 형태에 따른 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF의 기준값, 역방향 주사 구동용 기준 전압 VcomB의 기준값, 및 양쪽 기준 전압의 진폭값의 3값으로 하는 것이 바람직하다.
기억부(15)에 기억되는 이러한 3값의 전압 정보에 기초하여, 기준 전압선 구동 회로(10)가, 순방향 주사 구동 시에는, 순방향 주사 구동용 기준 전압 VcomF를, 역방향 주사 구동 시에는, 역방향 주사 구동용 기준 전압 VcomB를, 각 화소 회로의 기준 전극(111)에 공급함으로써, 기준 전압 교류 구동을 행하는 경우에도, 순방향 주사 구동하는 경우와 역방향 주사 구동하는 경우에 발생하는, 표시 제어 전압의 차이를 억제할 수 있고, 또한, 기생 용량에 의한 변동을 억제할 수 있다. 그것에 의해, 표시 품질을 향상할 수 있다.
또한, 여기서는, 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF의 기준값, 역방향 주사 구동용 기준 전압 VcomB의 기준값, 및 양쪽 기준 전압의 진폭값의 3값으로 했지만, 기억부(15)에 기억되는 전압 정보에 기초하여, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB를 생성할 수 있는 것이면, 다른 전압 정보이어도 된다. 예를 들면, 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF의 중심값, 역방향 주사 구동용 기준 전압 VcomB의 중심값, 및 진폭값의 반값의 3값이어도 된다. 여기서, 중심값이란, 플러스의 부호의 기준 전압(하이 전압)과 마이너스의 부호의 기준 전압(로우 전압)의 평균값이다. 이 경우, 각 기준 전압은, 중심값에, 진폭값의 반값을 가감함으로써, 플러스의 부호의 기준 전압(하이 전압)과 마이너스의 부호의 기준 전압(로우 전압)을 생성할 수 있다. 또한, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 기준값은, 하이 전압 또는 로우 전압 중 어느 하나로부터, 소정의 값을 가감한 값 등이어도 된다.
[제3 실시 형태]
본 발명의 제3 실시 형태에 따른 표시 장치의 기본적인 구성은, 제1 및 제2 실시 형태에 따른 표시 장치와 동일하다. 해당 실시 형태에 따른 기준 전압선 구동 회로(10)의 기억부(15)에 기억되는 전압 정보와, 기억부(15)에 기억되는 전압 정보에 기초하여, 기준 전압을 생성하는 제어 방법이 제1 및 제2 실시 형태와 주로 상이하다.
우선, 제1 실시 형태와 마찬가지로, 기준 전압선 구동 회로(10)가, 기준 전압 고정 구동을 행하는 경우에 대해서 설명한다. 제1 실시 형태에 따른 기억부(15)에 기억되는 전압 정보란, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 2값인 바, 해당 실시 형태에 따른 기억부(15)에 기억되는 전압 정보는, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 하나의 값과, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 차분값 ΔV(=VcomF-VcomB)의 2값이다.
주사 구동의 주사 방향이 변경될 때에, 제어 레지스터 회로(13)는, 출력할 기준 전압을, 변경 전의 기준 전압으로부터 기억부(15)에 기억되어 있는 차분값 ΔV를 시프트시켜서, 변경 후의 기준 전압으로 해서, 기준 전압 생성 회로(16)를 제어한다. 그것에 의해, 기준 전압 생성 회로(16)는, 순방향 주사 구동 시에는, 순방향 주사 구동용 기준 전압 VcomF를, 역방향 주사 구동 시에는, 역방향 주사 구동용 기준 전압 VcomB를, 기준 전압으로 해서, 기준 전압선(108)에 공급한다.
제1 실시 형태에 따른 기준 전압선 구동 회로(10)는, 기억부(15)에, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 2값의 전압 정보를 기억시키고 있었던 바, 해당 실시 형태에 따른 기준 전압선 구동 회로(10)는, 기억부(15)에, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 하나의 값과, 그 차분값 ΔV의 2값의 전압 정보를 기억시키고 있다. 차분값 ΔV의 전압 설정 범위는, 기준 전압 그 자체의 전압 설정 범위보다 좁게 하는 것이 가능하므로, 기억부(15)에 기억시키는 전압 정보의 정보량(bit수)을 경감할 수 있다. 그 결과, 기억부(15)에 필요로 하는 영역이나, 제어 레지스터 회로(13)에 설치되는 레지스터 영역을 경감할 수 있고, 드라이버 IC(134)의 제조 코스트를 경감할 수 있다. 예를 들면, 기준 전압의 전압 설정 범위를 3V, 차분값 ΔV의 전압 설정 범위를 300㎷로 하는 경우, 각각 10㎷마다의 전압 설정을 행하기 위해 필요한 전압 정보의 정보량은, 기준 전압에서는 9bit, 차분값 ΔV에서는 5bit이다.
또한, 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF와 역방향 주사 구동용 기준 전압 VcomB의 평균값과, 순방향 주사 구동용 기준 전압 VcomF와 역방향 주사 구동용 기준 전압 VcomB의 차분값 ΔV의 반값이어도 된다. 이 경우, 이 평균값에, 차분값 ΔV를 가감함으로써, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 하나를 선택해서 생성할 수 있다.
다음으로, 제2 실시 형태와 마찬가지로, 기준 전압선 구동 회로(10)가, 기준 전압 교류 구동을 행하는 경우에 대해서 설명한다. 제2 실시 형태에 따른 기억부(15)에 기억되는 전압 정보란, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF의 기준값, 역방향 주사 구동용 기준 전압 VcomB의 기준값, 및 양쪽 기준 전압의 진폭값의 3값인 바, 해당 실시 형태에 따른 기억부(15)에 기억되는 전압 정보는, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 하나의 기준값, 진폭값, 및, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 차분값 ΔV(=VcomF-VcomB)의 3값이다. 여기서, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB는 모두, 소정의 주기로 반복하고 있고, 그 차분값 ΔV는, 직류 성분만의 값이다. 제2 실시 형태와 비교하여, 기준 전압의 기준값을, 차분값 ΔV로 함으로써, 기억부(15)에 기억되는 전압 정보의 정보량을 경감할 수 있다.
또한, 해당 실시 형태에 따른 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF의 중심값과 역방향 주사 구동용 기준 전압 VcomB의 중심값의 평균값, 진폭값의 반값, 및, 순방향 주사 구동용 기준 전압 VcomF 및 역방향 주사 구동용 기준 전압 VcomB의 차분값 ΔV(=VcomF-VcomB)의 반값의 3값이어도 된다. 이 경우, 이 평균값에, 차분값 ΔV의 반값을 가감하고, 또한, 진폭값의 반값을 가감함으로써, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 하나를 선택하여, 그 플러스의 부호의 기준 전압(하이 전압) 및 마이너스의 부호의 기준 전압(로우 전압)을 생성할 수 있다.
해당 실시 형태에 따른 기억부(15)에 기억되는 전압 정보는, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB의 한쪽을 결정할 수 있는 대표값 정보와, 이 대표값 정보를 이용해서 다른 쪽을 결정할 수 있는 차분 정보를 포함하고 있으면 된다. 여기서, 대표값 정보란, 예를 들면, 순방향 주사 구동용 기준 전압 VcomF 또는 역방향 주사 구동용 기준 전압 VcomB 중 어느 한쪽의 기준값 및 진폭값이며, 차분 정보란, 순방향 주사 구동용 기준 전압 VcomF와 역방향 주사 구동용 기준 전압 VcomB의 차분값 ΔV이어도 되고, 다른 전압 정보이어도 된다.
이상, 본 발명의 실시 형태에 따른 표시 장치에 대해서, IPS 액정 표시 장치에 있어서, 화소 회로가 커먼 톱 구조를 갖는 경우에 대해서 설명했다. 상술한 바와 같이, 화소 회로가 커먼 톱 구조를 갖는 경우에는, 화소 회로의 화소 전극과, 인접하는 게이트 신호선 사이의 기생 용량에 기인하는 화소 전극의 전압 변화의 영향을, 본 발명에 의해 억제할 수 있어, 표시 품질이 향상된다. 그러나，IPS 액정 표시 장치로서, 화소 회로가 다른 구조를 갖는 경우에도, 화소 회로의 화소 전극과, 인접하는 게이트 신호선 사이의 기생 용량에 기인하여 화소 전극에 전압 변화가 생기는 경우에, 본 발명을 적용할 수 있다.
IPS 액정 표시 장치 이외의 구동에 의한 액정 표시 장치, 예를 들면, VA(Vertically Aligned) 액정 표시 장치나 TN(Twisted Nematic) 액정 표시 장치 등의 액정 표시 장치나 다른 표시 장치이어도, 마찬가지로, 화소 회로의 화소 전극과 인접하는 게이트 신호선 사이의 기생 용량에 기인하여 화소 전극에 전압 변화가 생기는 경우에, 본 발명을 적용할 수 있다. 기생 용량에 기인하는 경우에 한정하지 않고, 순방향 주사 구동을 행하는 경우와 역방향 주사 구동을 행하는 경우에서, 화소 전극에 계통적인 전압 변화가 생기는 경우에, 본 발명을 적용할 수 있다. 도 8은, VA 액정 표시 장치 및 TN 액정 표시 장치에 구비되는 TFT 기판(102)의 등가 회로의 개념도이다. VA 액정 표시 장치 및 TN 액정 표시 장치의 경우에는, 기준 전극(111)이 TFT 기판(102)과 대향하는 필터 기판(101)에 설치되어 있다.
현재 본 발명의 특정한 실시예들로 간주되는 것이 설명되었지만, 이에 대한 다양한 변경들이 행해질 수 있고 첨부된 청구 범위는 본 발명의 사상과 범주 내에 있는 모든 그러한 변경들을 포함하도록 의도된다는 것이 이해될 것이다.
10 : 기준 전압선 구동 회로
11 : 논리 회로
12 : 메모리 기입 회로
13 : 제어 레지스터 회로
14 : 인터페이스 회로
15 : 기억부
16 : 기준 전압 생성 회로
20 : 외부 시스템
31 : 순방향
32 : 역방향
101 : 필터 기판
102 : TFT 기판
103 : 백라이트
105 : 게이트 신호선
106 : RGB 스위치 회로
107 : 데이터 신호선
108 : 기준 전압선
109 : TFT
110 : 화소 전극
111 : 기준 전극
112 : 시프트 레지스터 회로
114 : 게이트 신호선 제어 회로
115 : 데이터 신호선 구동 회로
120 : 표시부
134 : 드라이버 IC
205 : 게이트 전극막
207 : 데이터 신호선막
210 : 화소 전극막
211 : 기준 전극막
220 : 반도체막
221 : 게이트 절연막
222 : 절연막
223 : 보호막
Cgp1, Cgp2 : 기생 용량
CST : 화소 용량.

Claims (12)

  1. 데이터 신호선과,
    상기 데이터 신호선에 접속됨과 함께, 순번대로 배열되는 복수의 화소 회로와,
    인접하는 화소 회로 사이를 각각 연신함과 함께, 모두 일방측에 배치되는 상기 화소 회로와 접속되는, 상기 순번대로 배열되는 복수의 게이트 신호선과,
    시간 경과와 함께 상기 순번과 정순 또는 역순 중 어느 하나를 선택하고, 그 순서대로 각각 온 전압으로 되는 복수의 게이트 신호를, 상기 순번대로 배열되는 상기 복수의 게이트 신호선에 각각 출력하는 게이트 신호선 구동 회로와,
    상기 복수의 화소 회로 중 1개의 화소 회로를 선택하고, 그 표시 데이터에 따른 표시 제어 전압을 상기 데이터 신호선에 공급하는 데이터 신호선 구동 회로와,
    각 상기 화소 회로에 따른 기준 전압을 상기 화소 회로 각각에 공급하는 기준 전압선 구동 회로를 구비하는 표시 장치로서,
    각 상기 게이트 신호선에 출력되는 게이트 신호는, 상기 데이터 신호선 구동 회로가, 이 게이트 신호선에 접속되는 화소 회로의 표시 데이터에 따른 표시 제어 전압을 상기 데이터 신호선에 공급하는 기간과, 또한 그 전의 소정의 기간에, 온 전압으로 되고,
    상기 각 화소 회로는,
    화소 전극과, 이 화소 회로에 따른 기준 전압이 공급되는 기준 전극과, 상기 데이터 신호선과 상기 화소 전극 사이에 설치됨과 함께 상기 게이트 신호에 의해 제어되는 스위칭 소자를 구비하고,
    상기 기준 전압선 구동 회로는, 상기 게이트 신호선 구동 회로가 상기 순번과 정순 또는 역순 중 어느 하나의 순서대로 상기 게이트 신호를 출력하는 것에 따라, 각 화소 회로의 상기 기준 전극에, 정순용 기준 전압 또는 역순용 기준 전압을 선택하여 공급하고,
    상기 기준 전압선 구동 회로는, 상기 정순용 기준 전압 및 상기 역순용 기준 전압을 결정하는 전압 정보를 기억하는 기억부와, 상기 전압 정보에 기초해서 각 상기 화소 회로에 따른 기준 전압을 생성하는 생성 회로를 구비하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이며,
    상기 전압 정보는, 상기 정순용 기준 전압 및 상기 역순용 기준 전압의 값인 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이며,
    상기 전압 정보는, 상기 정순용 기준 전압 또는 상기 역순용 기준 전압 중 어느 하나의 값과, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 차분값인 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 직류 전압이며,
    상기 전압 정보는, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 평균값과, 상기 정순용 기준 전압과 상기 역순용 기준 전압의 차분값의 반값인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값만큼 높은 하이 전압을 교대로 반복하는 교류 전압이며,
    상기 전압 정보는, 상기 정순용 기준 전압의 기준값과, 상기 역순용 기준 전압의 기준값과, 상기 소정의 진폭값인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값만큼 높은 하이 전압을 교대로 반복하는 교류 전압이며,
    상기 전압 정보는, 상기 정순용 기준 전압의 기준값 또는 상기 역순용 기준 전압의 기준값 중 어느 하나와, 상기 정순용 기준 전압의 기준값과 상기 역순용 기준 전압의 기준값의 차분값과, 상기 소정의 진폭값인 것을 특징으로 하는 표시 장치.
  7. 제5항에 있어서,
    상기한 기준값은, 상기 교류 전압의 로우 전압 또는 하이 전압 중 어느 하나인 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서,
    상기한 기준값은, 상기 교류 전압의 로우 전압 또는 하이 전압 중 어느 하나인 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 정순용 기준 전압 및 상기 역순용 기준 전압은，모두 소정의 주기로, 로우 전압과 이 로우 전압보다 소정의 진폭값만큼 높은 하이 전압을 교대로 반복하는 교류 전압이며,
    상기 교류 전압의 로우 전압과 하이 전압의 평균값이 중심값이며,
    상기 전압 정보는, 상기 정순용 기준 전압의 중심값과 상기 역순용 기준 전압의 중심값의 평균값과, 상기 정순용 기준 전압의 중심값과 상기 역순용 기준 전압의 중심값의 차분값의 반값과, 상기 소정의 진폭값의 반값인 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 전압 정보는, 상기 정순용 기준 전압 또는 상기 역순용 기준 전압 중 어느 한쪽을 결정하는 대표값 정보와, 이 대표값 정보를 이용해서 다른 쪽을 결정하는 차분 정보를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기준 전압선 구동 회로와 접속되는 1개 또는 복수의 기준 전압선을 더 구비함과 함께,
    각 상기 화소 회로의 기준 전극은, 상기 1개 또는 복수의 기준 전압선 중 어느 하나와 접속되고,
    상기 기준 전압선 구동 회로는, 상기 1개 또는 복수의 기준 전압선 각각에, 대응하는 각 화소 회로에 따른 기준 전압을 공급하는 것을 특징으로 하는 표시 장치.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 표시 장치는, IPS 액정 표시 장치이며,
    각 상기 화소 회로는, 게이트 신호선에 대하여, 상기 기준 전극이 상기 화소 전극보다 먼 쪽에 형성되는 구조를 갖는 것을 특징으로 하는 표시 장치.

KR1020110109860A 2010-10-29 2011-10-26 표시 장치 KR101290838B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-244423 2010-10-29
JP2010244423A JP5679172B2 (ja) 2010-10-29 2010-10-29 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20120046036A KR20120046036A (ko) 2012-05-09
KR101290838B1 true KR101290838B1 (ko) 2013-08-07

Family

ID=45218216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109860A KR101290838B1 (ko) 2010-10-29 2011-10-26 표시 장치

Country Status (6)

Country Link
US (2) US9001090B2 (ko)
EP (1) EP2447937A1 (ko)
JP (1) JP5679172B2 (ko)
KR (1) KR101290838B1 (ko)
CN (1) CN102467894B (ko)
TW (1) TWI460707B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
WO2014041965A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2014112166A (ja) * 2012-12-05 2014-06-19 Japan Display Inc 表示装置
TWI533271B (zh) * 2014-05-23 2016-05-11 友達光電股份有限公司 顯示面板驅動方法
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US20160078802A1 (en) * 2014-09-15 2016-03-17 Xi'an Novastar Tech Co., Ltd. Led display control method and control card, led display screen system
US10796650B2 (en) 2016-03-16 2020-10-06 Sharp Kabushiki Kaisha Liquid crystal display device and driving method therefor
TWI599830B (zh) * 2016-05-09 2017-09-21 友達光電股份有限公司 畫素陣列及顯示裝置
KR102554967B1 (ko) * 2016-10-31 2023-07-13 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
CN112419993B (zh) * 2020-11-28 2023-05-30 广东志慧芯屏科技有限公司 一种利用分时驱动的低功耗低频驱动方法及系统
CN113223437A (zh) * 2021-04-30 2021-08-06 惠科股份有限公司 显示屏、驱动方法和显示装置
US20230153977A1 (en) * 2021-11-17 2023-05-18 Orbotech Ltd. Panel design to improve accurate defect location report
JP2023169749A (ja) 2022-05-17 2023-11-30 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202761A (ja) * 2000-12-28 2002-07-19 Advanced Display Inc 液晶表示装置
KR20080091963A (ko) * 2007-04-10 2008-10-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325311B2 (ja) 1992-11-26 2002-09-17 京セラ株式会社 液晶表示装置の駆動方法
JPH10313418A (ja) * 1997-03-12 1998-11-24 Seiko Epson Corp デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JP3704976B2 (ja) * 1998-11-13 2005-10-12 株式会社日立製作所 液晶表示装置及び電圧補正回路
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
TW495729B (en) * 1999-12-01 2002-07-21 Chi Mei Electronics Corp Liquid crystal display module and scanning circuit board thereof
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP4585088B2 (ja) * 2000-06-12 2010-11-24 パナソニック株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
JP3884229B2 (ja) * 2000-12-04 2007-02-21 株式会社 日立ディスプレイズ 液晶表示装置
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP2003280600A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
JP4628650B2 (ja) * 2003-03-17 2011-02-09 株式会社日立製作所 表示装置およびその駆動方法
JP4016201B2 (ja) * 2003-04-08 2007-12-05 ソニー株式会社 表示装置
JP2005004120A (ja) * 2003-06-16 2005-01-06 Advanced Display Inc 表示装置及び表示制御回路
TWI279760B (en) * 2003-07-11 2007-04-21 Toshiba Matsushita Display Tec Liquid crystal display
JP4168270B2 (ja) * 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
TWI278824B (en) * 2004-03-30 2007-04-11 Au Optronics Corp Method and apparatus for gamma correction and flat-panel display using the same
JP2006030529A (ja) * 2004-07-15 2006-02-02 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器
US7728807B2 (en) * 2005-02-25 2010-06-01 Chor Yin Chia Reference voltage generator for use in display applications
CN101253545B (zh) * 2005-09-01 2010-09-29 夏普株式会社 显示装置及其驱动电路和驱动方法
US8421716B2 (en) * 2006-08-30 2013-04-16 Sharp Kabushiki Kaisha Display device
KR20080026824A (ko) * 2006-09-21 2008-03-26 삼성전자주식회사 액정 표시 장치
KR101318367B1 (ko) * 2006-09-26 2013-10-16 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
JP2008083399A (ja) * 2006-09-27 2008-04-10 Lg Philips Lcd Co Ltd 液晶表示装置用基準電圧回路
TWI351666B (en) * 2006-10-05 2011-11-01 Au Optronics Corp Liquid crystal display and driving method thereof
US7932884B2 (en) 2007-01-15 2011-04-26 Lg Display Co., Ltd. Liquid crystal display and driving method thereof
US8456583B2 (en) * 2007-03-15 2013-06-04 Sharp Kabushiki Kaisha Liquid crystal display device
JP4943505B2 (ja) * 2007-04-26 2012-05-30 シャープ株式会社 液晶表示装置
TWI339378B (en) * 2007-05-11 2011-03-21 Chimei Innolux Corp Liquid crystal display device and method for driving the same
US20080303769A1 (en) * 2007-06-07 2008-12-11 Mitsubishi Electric Corporation Image display device and drive circuit
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
TWI378435B (en) * 2007-09-11 2012-12-01 Au Optronics Corp Liquid crystal display device
KR101599351B1 (ko) * 2007-09-28 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101529288B1 (ko) * 2008-04-17 2015-06-17 삼성디스플레이 주식회사 표시장치
WO2010150562A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 液晶表示装置及びその駆動方法
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202761A (ja) * 2000-12-28 2002-07-19 Advanced Display Inc 液晶表示装置
KR20080091963A (ko) * 2007-04-10 2008-10-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20120046036A (ko) 2012-05-09
US20150170614A1 (en) 2015-06-18
US9001090B2 (en) 2015-04-07
JP5679172B2 (ja) 2015-03-04
CN102467894B (zh) 2015-04-15
US20120105425A1 (en) 2012-05-03
EP2447937A1 (en) 2012-05-02
TWI460707B (zh) 2014-11-11
CN102467894A (zh) 2012-05-23
JP2012098400A (ja) 2012-05-24
US9378710B2 (en) 2016-06-28
TW201232520A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
KR101290838B1 (ko) 표시 장치
US9548031B2 (en) Display device capable of driving at low speed
US9530368B2 (en) Display device
KR101264719B1 (ko) 액정 표시장치
US8368626B2 (en) Liquid crystal display device
TWI428899B (zh) 液晶顯示器及其驅動方法
JP2010102189A (ja) 液晶表示装置及びその駆動方法
KR20150093668A (ko) 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
US20120127142A1 (en) Liquid crystal display and inversion driving method
JP5323608B2 (ja) 液晶表示装置
JP2006071891A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
KR20110102703A (ko) 표시 패널의 구동 방법 이를 수행하기 위한 표시 장치
CN108630161B (zh) 电压提供电路与控制电路
KR100825424B1 (ko) Ｄｓｄ ｌｃｄ 구동방법 및 그 구동기기
JP4270442B2 (ja) 表示装置およびその駆動方法
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR100909048B1 (ko) 액정표시장치 및 그 구동방법
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
JP2011232697A (ja) 液晶表示装置
JP2011232443A (ja) 液晶表示装置
KR101578219B1 (ko) 액정표시장치
KR20140080250A (ko) 액정표시장치와 그 데이터 인에이블 신호 생성 방법
KR20080009797A (ko) 표시 장치
JP2009025504A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6