JP2002202761A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002202761A JP2002202761A JP2000401329A JP2000401329A JP2002202761A JP 2002202761 A JP2002202761 A JP 2002202761A JP 2000401329 A JP2000401329 A JP 2000401329A JP 2000401329 A JP2000401329 A JP 2000401329A JP 2002202761 A JP2002202761 A JP 2002202761A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scanning
- liquid crystal
- vcom
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 順方向走査と逆方向走査とを切り替え可能な
液晶表示装置において、液晶へのＤＣ電圧の印加を防止
し、ヤキツキやフリッカなどの表示不良を抑制する。 【解決手段】 順方向走査時と逆方向走査時とで異なる
電圧を生成して対向電極に印加する対向電極電圧生成回
路を備え、さらに該対向電極電圧生成回路が、順方向走
査時に対向電極に印加する電圧および逆方向走査時に対
向電極に印加する電圧の調整機能を備え、該調整済みの
電圧のいずれか一つを選択して対向電極に印加する。
液晶表示装置において、液晶へのＤＣ電圧の印加を防止
し、ヤキツキやフリッカなどの表示不良を抑制する。 【解決手段】 順方向走査時と逆方向走査時とで異なる
電圧を生成して対向電極に印加する対向電極電圧生成回
路を備え、さらに該対向電極電圧生成回路が、順方向走
査時に対向電極に印加する電圧および逆方向走査時に対
向電極に印加する電圧の調整機能を備え、該調整済みの
電圧のいずれか一つを選択して対向電極に印加する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関する。
ス型の液晶表示装置に関する。
【０００２】
【従来の技術】図４にアクティブマトリクス型の液晶表
示装置について、その一画素の等価回路を示す。
示装置について、その一画素の等価回路を示す。
【０００３】アクティブマトリクス型液晶表示装置は、
一対の基板間に液晶を挟持してなり、基板上には複数の
ゲート配線Ｇおよび複数のソース配線Ｓが設けられてい
る。さらに、ゲート配線Ｇとソース配線Ｓとの交点に
は、スイッチング素子としてＴＦＴ（薄膜トランジス
タ）７が設けられている。ＴＦＴ７のゲート電極はゲー
ト配線Ｇに接続され、ソース電極はソース配線Ｓに接続
されている。ゲート配線Ｇに印加される電圧（以下、ゲ
ート電圧という）が、“Ｈ”（高）レベルであるときＴ
ＦＴ７は“オン”となり、ソース配線Ｓの電圧がＴＦＴ
７のドレイン電極へと印加される。
一対の基板間に液晶を挟持してなり、基板上には複数の
ゲート配線Ｇおよび複数のソース配線Ｓが設けられてい
る。さらに、ゲート配線Ｇとソース配線Ｓとの交点に
は、スイッチング素子としてＴＦＴ（薄膜トランジス
タ）７が設けられている。ＴＦＴ７のゲート電極はゲー
ト配線Ｇに接続され、ソース電極はソース配線Ｓに接続
されている。ゲート配線Ｇに印加される電圧（以下、ゲ
ート電圧という）が、“Ｈ”（高）レベルであるときＴ
ＦＴ７は“オン”となり、ソース配線Ｓの電圧がＴＦＴ
７のドレイン電極へと印加される。
【０００４】別途設ける対向電極８には対向電極電圧Ｖ
ＣＯＭが印加されており、ドレイン電極の電圧（以下、
ドレイン電圧ＶＤという）と対向電極電圧ＶＣＯＭとの
差によって、両電極間の液晶が駆動され、表示がおこな
われる。
ＣＯＭが印加されており、ドレイン電極の電圧（以下、
ドレイン電圧ＶＤという）と対向電極電圧ＶＣＯＭとの
差によって、両電極間の液晶が駆動され、表示がおこな
われる。
【０００５】複数あるゲート配線Ｇに順次“Ｈ”レベル
のゲート電圧を印加していき、これに同期して各ソース
配線Ｓに所望の電圧を与えることにより、すべての画素
のドレイン電極にそれぞれ所望の電圧を印加し、一画面
の表示を得ることができる。なお、ゲート配線に“Ｈ”
レベルのゲート電圧を入力することを、ゲート配線を選
択するという。また、隣り合うゲート配線を順番に選択
していく方式を、順次走査方式という。
のゲート電圧を印加していき、これに同期して各ソース
配線Ｓに所望の電圧を与えることにより、すべての画素
のドレイン電極にそれぞれ所望の電圧を印加し、一画面
の表示を得ることができる。なお、ゲート配線に“Ｈ”
レベルのゲート電圧を入力することを、ゲート配線を選
択するという。また、隣り合うゲート配線を順番に選択
していく方式を、順次走査方式という。
【０００６】“Ｈ”レベルのゲート電圧印加後、つぎに
再度“Ｈ”レベルのゲート電圧が印加されるまでの間、
ドレイン電極の電圧は、対向電極８とドレイン電極の間
の液晶により形成される液晶容量ＣＬＣ、およびドレイ
ン電極とゲート配線とのあいだに設ける蓄積容量ＣＳに
よって保持される。なお、ドレイン電極とゲート配線と
の間に蓄積容量ＣＳを形成する構造を、ＣＳオンゲート
構造という。
再度“Ｈ”レベルのゲート電圧が印加されるまでの間、
ドレイン電極の電圧は、対向電極８とドレイン電極の間
の液晶により形成される液晶容量ＣＬＣ、およびドレイ
ン電極とゲート配線とのあいだに設ける蓄積容量ＣＳに
よって保持される。なお、ドレイン電極とゲート配線と
の間に蓄積容量ＣＳを形成する構造を、ＣＳオンゲート
構造という。
【０００７】図４に示したＣＳオンゲート構造の液晶表
示装置について、各部の電圧波形を図５に示す。
示装置について、各部の電圧波形を図５に示す。
【０００８】図５において、ＶＧn、ＶＧn+1はそれぞれ
ｎ番目のゲート配線Ｇnおよびｎ＋１番目のゲート配線
Ｇn+1に入力されるゲート電圧であり、ゲート電圧が
“Ｈ”レベル（ＶＧＨ）にあるときＴＦＴは“オン”さ
れ、“Ｌ”レベル（ＶＧＬ）のときＴＦＴは“オフ”さ
れる。
ｎ番目のゲート配線Ｇnおよびｎ＋１番目のゲート配線
Ｇn+1に入力されるゲート電圧であり、ゲート電圧が
“Ｈ”レベル（ＶＧＨ）にあるときＴＦＴは“オン”さ
れ、“Ｌ”レベル（ＶＧＬ）のときＴＦＴは“オフ”さ
れる。
【０００９】ＶＳmは、ｍ番目のソース配線に印加され
る電圧（以下、ソース電圧という）であり、液晶に印加
される電圧の極性が交互に反転するように、中心値ＶＳ
Ｏを中心とした交番状電圧とされている。
る電圧（以下、ソース電圧という）であり、液晶に印加
される電圧の極性が交互に反転するように、中心値ＶＳ
Ｏを中心とした交番状電圧とされている。
【００１０】ソース電圧ＶＳmが対向電極の電圧ＶＣＯ
Ｍより電位が高い正極性の場合、ゲート電圧ＶＧn+1が
“Ｈ”レベルに変化すると、ＴＦＴが“オン”され、ド
レイン電極の電圧ＶＤはソース電圧ＶＳmと同じ電位ま
で上昇する。
Ｍより電位が高い正極性の場合、ゲート電圧ＶＧn+1が
“Ｈ”レベルに変化すると、ＴＦＴが“オン”され、ド
レイン電極の電圧ＶＤはソース電圧ＶＳmと同じ電位ま
で上昇する。
【００１１】その後、ゲート電圧ＶＧn+1が“Ｌ”レベ
ル（ＶＧＬ）へと変化しＴＦＴが“オフ”する瞬間に、
ドレイン電圧ＶＤは、ゲート電極とドレイン電極との間
の容量カップリングの影響を受けてΔＶＧＤ１だけ減少
する。ΔＶＧＤ１はフィードスルー電圧と呼ばれ、次の
（式１）で表わされる。
ル（ＶＧＬ）へと変化しＴＦＴが“オフ”する瞬間に、
ドレイン電圧ＶＤは、ゲート電極とドレイン電極との間
の容量カップリングの影響を受けてΔＶＧＤ１だけ減少
する。ΔＶＧＤ１はフィードスルー電圧と呼ばれ、次の
（式１）で表わされる。
【００１２】 ΔＶＧＤ１＝ＣＧＤ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn+1 （式１） ここで、ＣＧＤはＴＦＴのゲート・ドレイン間の寄生容
量であり、ΔＶＧn+1はゲート電圧ＶＧn+1の変化量、す
なわちΔＶＧn+1＝ＶＧＨ−ＶＧＬである。
量であり、ΔＶＧn+1はゲート電圧ＶＧn+1の変化量、す
なわちΔＶＧn+1＝ＶＧＨ−ＶＧＬである。
【００１３】また、ゲート電圧ＶＧn+1は実際には液晶
表示装置内部の容量や抵抗の影響を受け、破線で示した
理想的な波形から遅延して、実線で示した波形となる。
したがって、ゲート電圧ＶＧn+1がＶＧＨからＶＧＬに
変化し始めても、ＴＦＴは瞬時に完全に“オフ”となる
わけではない。したがって、ＴＦＴが完全に“オフ”す
るまでのわずかの期間、ドレイン電極は再充電されドレ
イン電極の電圧ＶＤはΔＶＲＣ１だけ増加する。
表示装置内部の容量や抵抗の影響を受け、破線で示した
理想的な波形から遅延して、実線で示した波形となる。
したがって、ゲート電圧ＶＧn+1がＶＧＨからＶＧＬに
変化し始めても、ＴＦＴは瞬時に完全に“オフ”となる
わけではない。したがって、ＴＦＴが完全に“オフ”す
るまでのわずかの期間、ドレイン電極は再充電されドレ
イン電極の電圧ＶＤはΔＶＲＣ１だけ増加する。
【００１４】結果として、ドレイン電圧ＶＤはソース電
圧ＶＳmよりΔＶＤＣ１（＝ΔＶＧＤ１−ΔＶＲＣ１）
だけ低い電位となり、つぎにゲート電圧ＶＧn+1が
“Ｈ”レベルとなるまでの間、この電圧を保持すること
になる。
圧ＶＳmよりΔＶＤＣ１（＝ΔＶＧＤ１−ΔＶＲＣ１）
だけ低い電位となり、つぎにゲート電圧ＶＧn+1が
“Ｈ”レベルとなるまでの間、この電圧を保持すること
になる。
【００１５】ソース電圧ＶＳmが対向電極の電圧ＶＣＯ
Ｍより電位が低い負極性の場合も、同様に、フィードス
ルー電圧ΔＶＧＤ１、およびＴＦＴが完全に“オフ”す
るまでの間の再充電ΔＶＲＣ１により、ドレイン電圧Ｖ
Ｄは、やはりソース電圧ＶＳ mよりΔＶＤＣ１（＝ΔＶ
ＧＤ１−ΔＶＲＣ１）だけ低い電位となる。
Ｍより電位が低い負極性の場合も、同様に、フィードス
ルー電圧ΔＶＧＤ１、およびＴＦＴが完全に“オフ”す
るまでの間の再充電ΔＶＲＣ１により、ドレイン電圧Ｖ
Ｄは、やはりソース電圧ＶＳ mよりΔＶＤＣ１（＝ΔＶ
ＧＤ１−ΔＶＲＣ１）だけ低い電位となる。
【００１６】したがって、対向電極の電圧ＶＣＯＭをソ
ース電圧ＶＳmの中心値ＶＳＯに設定すると、正極性と
逆極性で液晶に印加される電圧が異なってしまい、液晶
へＤＣ電圧が印可され、ヤキツキやフリッカなどの表示
不良を引き起こすという問題があった。
ース電圧ＶＳmの中心値ＶＳＯに設定すると、正極性と
逆極性で液晶に印加される電圧が異なってしまい、液晶
へＤＣ電圧が印可され、ヤキツキやフリッカなどの表示
不良を引き起こすという問題があった。
【００１７】そこで、従来は、このＴＦＴ“オフ”時の
電圧低下および再充電を補償するために、対向電極電圧
ＶＣＯＭを、ソース電圧ＶＳmの中心値ＶＳＯよりΔＶ
ＤＣ１だけ低い電圧に設定していた。
電圧低下および再充電を補償するために、対向電極電圧
ＶＣＯＭを、ソース電圧ＶＳmの中心値ＶＳＯよりΔＶ
ＤＣ１だけ低い電圧に設定していた。
【００１８】
【発明が解決しようとする課題】ところで、液晶表示装
置には、ゲート配線の選択順序の切り替えをおこなうも
のがある。すなわち、通常はｎ番目のゲート配線Ｇn、
ｎ＋１番目のゲート配線Ｇn+1の順序でゲート配線の選
択をおこない（順方向走査）、切り替え時には、ｎ＋１
番目のゲート配線Ｇn+1、ｎ番目のゲート配線Ｇnの順序
でゲート配線Ｇの選択をおこなう（逆方向走査）。
置には、ゲート配線の選択順序の切り替えをおこなうも
のがある。すなわち、通常はｎ番目のゲート配線Ｇn、
ｎ＋１番目のゲート配線Ｇn+1の順序でゲート配線の選
択をおこない（順方向走査）、切り替え時には、ｎ＋１
番目のゲート配線Ｇn+1、ｎ番目のゲート配線Ｇnの順序
でゲート配線Ｇの選択をおこなう（逆方向走査）。
【００１９】図４に示した液晶表示装置について、逆方
向走査を行なった場合の各部の電圧波形を図６に示す。
向走査を行なった場合の各部の電圧波形を図６に示す。
【００２０】逆方向走査をおこなった場合も、図５で説
明した順方向走査の場合と同様、ゲート配線Ｇn+1のゲ
ート電圧ＶＧn+1がＶＧＨからＶＧＬに変化する際に、
ドレイン電圧ＶＤに、電圧低下（フィードスルー電圧）
が生じる。
明した順方向走査の場合と同様、ゲート配線Ｇn+1のゲ
ート電圧ＶＧn+1がＶＧＨからＶＧＬに変化する際に、
ドレイン電圧ＶＤに、電圧低下（フィードスルー電圧）
が生じる。
【００２１】さらに、このときほぼ同時に、となりのゲ
ート配線Ｇnのゲート電圧ＶＧnがＶＧＬからＶＧＨに変
化し、ゲート配線Ｇnとドレイン電極との間に設けた蓄
積容量ＣＳの影響によりドレイン電圧ＶＤに変化が生じ
る。
ート配線Ｇnのゲート電圧ＶＧnがＶＧＬからＶＧＨに変
化し、ゲート配線Ｇnとドレイン電極との間に設けた蓄
積容量ＣＳの影響によりドレイン電圧ＶＤに変化が生じ
る。
【００２２】これらにより、ドレイン電圧ＶＤは、次の
（式２）で表わされるΔＶＧＤ２だけ変動する。 ΔＶＧＤ２＝ＣＧＤ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn+1 −ＣＳ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn （式２） ここで、ΔＶＧn+1＝ΔＶＧn＝ＶＧＨ−ＶＧＬである。
一般に、ゲート・ドレイン間の寄生容量ＣＧＤよりも蓄
積容量ＣＳの方が大きい、すなわちＣＧＤ＜ＣＳである
ので、ドレイン電圧ＶＤはソース電圧ＶＳmより上の電
位へと変動する。
（式２）で表わされるΔＶＧＤ２だけ変動する。 ΔＶＧＤ２＝ＣＧＤ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn+1 −ＣＳ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn （式２） ここで、ΔＶＧn+1＝ΔＶＧn＝ＶＧＨ−ＶＧＬである。
一般に、ゲート・ドレイン間の寄生容量ＣＧＤよりも蓄
積容量ＣＳの方が大きい、すなわちＣＧＤ＜ＣＳである
ので、ドレイン電圧ＶＤはソース電圧ＶＳmより上の電
位へと変動する。
【００２３】したがって、その後のＴＦＴが完全に“オ
フ”までの間の再充電期間において、ドレイン電圧ＶＤ
はΔＶＲＣ２だけ減少する。さらに、その後、ドレイン
電圧ＶＤはゲート配線Ｇnのゲート電圧ＶＧnがＶＧＨか
らＶＧＬへと変動する瞬間に、蓄積容量ＣＳの影響を受
けて、ＣＳ／（ＣＧＤ＋ＣＬＳ＋ＣＳ）・ΔＶＧnだけ
減少する。
フ”までの間の再充電期間において、ドレイン電圧ＶＤ
はΔＶＲＣ２だけ減少する。さらに、その後、ドレイン
電圧ＶＤはゲート配線Ｇnのゲート電圧ＶＧnがＶＧＨか
らＶＧＬへと変動する瞬間に、蓄積容量ＣＳの影響を受
けて、ＣＳ／（ＣＧＤ＋ＣＬＳ＋ＣＳ）・ΔＶＧnだけ
減少する。
【００２４】このため最終的には、ドレイン電圧ＶＤは
ソース電圧ＶＳmよりΔＶＤＣ２だけ低い電位を保持す
ることになる。ここでΔＶＤＣ２は、次の（式３）によ
りあらわすことができる。 ΔＶＤＣ２＝ΔＶＧＤ２＋ΔＶＲＣ２ ＋ＣＳ／（ＣＧＤ＋ＣＬＳ＋ＣＳ）・ΔＶＧn ＝ＣＧＤ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn+1＋ΔＶＲＣ２ ＝ΔＶＧＤ１＋ΔＶＲＣ２ （式３）
ソース電圧ＶＳmよりΔＶＤＣ２だけ低い電位を保持す
ることになる。ここでΔＶＤＣ２は、次の（式３）によ
りあらわすことができる。 ΔＶＤＣ２＝ΔＶＧＤ２＋ΔＶＲＣ２ ＋ＣＳ／（ＣＧＤ＋ＣＬＳ＋ＣＳ）・ΔＶＧn ＝ＣＧＤ／（ＣＧＤ＋ＣＬＣ＋ＣＳ）・ΔＶＧn+1＋ΔＶＲＣ２ ＝ΔＶＧＤ１＋ΔＶＲＣ２ （式３）
【００２５】すでに述べたように、順方向走査時に対向
電極電圧ＶＣＯＭが最適電圧となるように設定した場
合、ＶＣＯＭ＝ＶＳＯ−ΔＶＤＣ１となる。一方、逆方
向走査時には、最適ＶＣＯＭ値はＶＣＯＭ＝ＶＳＯ−Δ
ＶＤＣ２である。
電極電圧ＶＣＯＭが最適電圧となるように設定した場
合、ＶＣＯＭ＝ＶＳＯ−ΔＶＤＣ１となる。一方、逆方
向走査時には、最適ＶＣＯＭ値はＶＣＯＭ＝ＶＳＯ−Δ
ＶＤＣ２である。
【００２６】したがって、順方向走査時にあわせてＶＣ
ＯＭを設定した場合、逆方向走査時にはＶＣＯＭが最適
値からΔＶＤＣ２−ΔＶＤＣ１だけずれることになり、
液晶にＤＣ電圧が印可される。このようなＤＣ電圧の印
加は、ヤキツキやフリッカなどの表示不良の原因とな
る。
ＯＭを設定した場合、逆方向走査時にはＶＣＯＭが最適
値からΔＶＤＣ２−ΔＶＤＣ１だけずれることになり、
液晶にＤＣ電圧が印可される。このようなＤＣ電圧の印
加は、ヤキツキやフリッカなどの表示不良の原因とな
る。
【００２７】なお、このような不具合は、ＣＳオンゲー
ト構造の液晶表示装置に特有のものではなく、蓄積容量
ＣＳが対向電極と同電位の共通配線とドレイン電極との
あいだに形成される共通ＣＳ構造においても、ドレイン
電極の一部がゲート配線と絶縁層を介して対向している
構造などでも同様に生じる。
ト構造の液晶表示装置に特有のものではなく、蓄積容量
ＣＳが対向電極と同電位の共通配線とドレイン電極との
あいだに形成される共通ＣＳ構造においても、ドレイン
電極の一部がゲート配線と絶縁層を介して対向している
構造などでも同様に生じる。
【００２８】
【課題を解決するための手段】本発明は前記課題を解決
するものであり、順次走査方式の液晶表示装置におい
て、順方向走査時と逆方向走査時とで対向電極電圧ＶＣ
ＯＭが異なることを特徴とする。
するものであり、順次走査方式の液晶表示装置におい
て、順方向走査時と逆方向走査時とで対向電極電圧ＶＣ
ＯＭが異なることを特徴とする。
【００２９】また、本発明による液晶表示装置は、順方
向走査時と逆方向走査時とで異なる電圧を生成して対向
電極に印加する対向電極電圧生成回路を備えることを特
徴とする。
向走査時と逆方向走査時とで異なる電圧を生成して対向
電極に印加する対向電極電圧生成回路を備えることを特
徴とする。
【００３０】さらに、対向電極電圧生成回路が、順方向
走査時に対向電極に印加する電圧および逆方向走査時に
対向電極に印加する電圧の調整機能を備え、調整済みの
電圧のいずれか一つを選択して対向電極に印加すること
を特徴とする。
走査時に対向電極に印加する電圧および逆方向走査時に
対向電極に印加する電圧の調整機能を備え、調整済みの
電圧のいずれか一つを選択して対向電極に印加すること
を特徴とする。
【００３１】
【発明の実施の形態】実施の形態１ 図１に、本実施の形態におけるＶＣＯＭ生成回路（対向
電極電圧生成回路）を示す。
電極電圧生成回路）を示す。
【００３２】図１において、ＳＣＭＤ信号は走査方向情
報をもった信号であり、通常、液晶表示装置が取り付け
られるパソコン、液晶モニター装置などの信号源から供
給される。ここでは一例として、ＳＣＭＤ信号は０
〔Ｖ〕、３．３〔Ｖ〕レベルのロジック信号であると
し、ＳＣＭＤ＝Ｌ（０〔Ｖ〕）のとき順方向走査がおこ
なわれ、ＳＣＭＤ＝Ｈ（３．３〔Ｖ〕）のとき逆方向走
査がおこなわれるものとする。
報をもった信号であり、通常、液晶表示装置が取り付け
られるパソコン、液晶モニター装置などの信号源から供
給される。ここでは一例として、ＳＣＭＤ信号は０
〔Ｖ〕、３．３〔Ｖ〕レベルのロジック信号であると
し、ＳＣＭＤ＝Ｌ（０〔Ｖ〕）のとき順方向走査がおこ
なわれ、ＳＣＭＤ＝Ｈ（３．３〔Ｖ〕）のとき逆方向走
査がおこなわれるものとする。
【００３３】ＶＣＯＭ生成回路に供給されたＳＣＭＤ信
号は、ＶＣＣ（＝９〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）を
電源とした非反転バッファ３を介し、信号ＳＣＭＤ2と
してＰチャンネルＭＯＳ ＦＥＴ１のゲートに入力され
る。したがって、信号ＳＣＭＤ2は、順方向走査時には
０〔Ｖ〕、逆方向走査時には９〔Ｖ〕である。
号は、ＶＣＣ（＝９〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）を
電源とした非反転バッファ３を介し、信号ＳＣＭＤ2と
してＰチャンネルＭＯＳ ＦＥＴ１のゲートに入力され
る。したがって、信号ＳＣＭＤ2は、順方向走査時には
０〔Ｖ〕、逆方向走査時には９〔Ｖ〕である。
【００３４】さらに、信号ＳＣＭＤ2は、ＶＣＣ（＝９
〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）を電源とした反転バッ
ファ４を介し、信号ＳＣＭＤ3としてＮチャンネルＭＯ
ＳＦＥＴ２のゲートに入力される。したがって、信号Ｓ
ＣＭＤ3は順方向走査時には９〔Ｖ〕、逆方向走査時に
は０〔Ｖ〕であり、信号ＳＣＭＤ2と信号ＳＣＭＤ3は反
転の関係である。
〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）を電源とした反転バッ
ファ４を介し、信号ＳＣＭＤ3としてＮチャンネルＭＯ
ＳＦＥＴ２のゲートに入力される。したがって、信号Ｓ
ＣＭＤ3は順方向走査時には９〔Ｖ〕、逆方向走査時に
は０〔Ｖ〕であり、信号ＳＣＭＤ2と信号ＳＣＭＤ3は反
転の関係である。
【００３５】ＰチャンネルＭＯＳ ＦＥＴ１はゲート入
力ＳＣＭＤ2＝０〔Ｖ〕のとき“オン”され、Ｎチャン
ネルＭＯＳ ＦＥＴ２はゲート入力ＳＣＭＤ3＝９
〔Ｖ〕のとき“オン”される。前述のとおり、順方向走
査時にはＳＣＭＤ＝Ｌであるため、ＳＣＭＤ2＝０
〔Ｖ〕、ＳＣＭＤ3＝９〔Ｖ〕となり、したがって、Ｐ
チャンネルＭＯＳ ＦＥＴ１およびＮチャンネルＭＯＳ
ＦＥＴ２はともに“オン”される。一方、逆方向走査
時にはＳＣＭＤ＝Ｈであるため、ＳＣＭＤ2＝９
〔Ｖ〕、ＳＣＭＤ3＝０〔Ｖ〕となり、ＰチャンネルＭ
ＯＳ ＦＥＴ１およびＮチャンネルＭＯＳ ＦＥＴ２は
ともに“オフ”される。
力ＳＣＭＤ2＝０〔Ｖ〕のとき“オン”され、Ｎチャン
ネルＭＯＳ ＦＥＴ２はゲート入力ＳＣＭＤ3＝９
〔Ｖ〕のとき“オン”される。前述のとおり、順方向走
査時にはＳＣＭＤ＝Ｌであるため、ＳＣＭＤ2＝０
〔Ｖ〕、ＳＣＭＤ3＝９〔Ｖ〕となり、したがって、Ｐ
チャンネルＭＯＳ ＦＥＴ１およびＮチャンネルＭＯＳ
ＦＥＴ２はともに“オン”される。一方、逆方向走査
時にはＳＣＭＤ＝Ｈであるため、ＳＣＭＤ2＝９
〔Ｖ〕、ＳＣＭＤ3＝０〔Ｖ〕となり、ＰチャンネルＭ
ＯＳ ＦＥＴ１およびＮチャンネルＭＯＳ ＦＥＴ２は
ともに“オフ”される。
【００３６】このとき、ＭＯＳ ＦＥＴ１、２が“オ
ン”されたときにはＶＲ２が無視できる程度に、“オ
フ”されたときはＭＯＳ ＦＥＴ１、２のオフ抵抗が無
視できるように、ＶＲ２は数〔ｋΩ〕から数十〔ｋΩ〕
程度に設定する。
ン”されたときにはＶＲ２が無視できる程度に、“オ
フ”されたときはＭＯＳ ＦＥＴ１、２のオフ抵抗が無
視できるように、ＶＲ２は数〔ｋΩ〕から数十〔ｋΩ〕
程度に設定する。
【００３７】これらの条件の下、まずＳＣＭＤ＝Ｌと設
定し、順方向走査を行ない、３端子の可変抵抗ＶＲ１に
て、前述のΔＶＤＣ１を補償するようにＶＣＯＭを調整
する。このときのＶＣＯＭ値は、Ｒ１、Ｒ２、ＭＯＳ
ＦＥＴ１、２のオン抵抗およびＶＲ１の調整値の比で与
えられる。つぎにＳＣＭＤ＝Ｈと設定し、逆方向走査を
行ない、３端子の可変抵抗ＶＲ２にて前述のΔＶＤＣ２
を補償するようにＶＣＯＭを調整する。このときのＶＣ
ＯＭ値はＲ１、Ｒ２、およびＶＲ１、ＶＲ２の調整値の
比で表わされる。
定し、順方向走査を行ない、３端子の可変抵抗ＶＲ１に
て、前述のΔＶＤＣ１を補償するようにＶＣＯＭを調整
する。このときのＶＣＯＭ値は、Ｒ１、Ｒ２、ＭＯＳ
ＦＥＴ１、２のオン抵抗およびＶＲ１の調整値の比で与
えられる。つぎにＳＣＭＤ＝Ｈと設定し、逆方向走査を
行ない、３端子の可変抵抗ＶＲ２にて前述のΔＶＤＣ２
を補償するようにＶＣＯＭを調整する。このときのＶＣ
ＯＭ値はＲ１、Ｒ２、およびＶＲ１、ＶＲ２の調整値の
比で表わされる。
【００３８】以下、ＶＲ１およびＶＲ２の調整につい
て、さらに詳細に説明する。
て、さらに詳細に説明する。
【００３９】ここでは一例として、ＶＳＯ＝４．５
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図１に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝２０〔ｋ
Ω〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝２０〔ｋΩ〕で
あるとする。ここでは簡単のため、ＭＯＳ ＦＥＴ１、
２のオン抵抗は０〔Ω〕であると仮定する。
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図１に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝２０〔ｋ
Ω〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝２０〔ｋΩ〕で
あるとする。ここでは簡単のため、ＭＯＳ ＦＥＴ１、
２のオン抵抗は０〔Ω〕であると仮定する。
【００４０】順方向走査に対してはＭＯＳ ＦＥＴ１、
２がオンとなり、ＶＲ２がバイパスされているので、Ｖ
ＣＣ（＝９〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で
分割してＶＣＯＭが４．０〔Ｖ〕となるように、３端子
の可変抵抗器ＶＲ１を調整する。この場合は、電源側
（ＶＣＣ側）が３０〔ｋΩ〕、接地側が２０〔ｋΩ〕と
なるようにＶＲ１を調整すれば、ＶＣＯＭ＝４．０
〔Ｖ〕となる。
２がオンとなり、ＶＲ２がバイパスされているので、Ｖ
ＣＣ（＝９〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で
分割してＶＣＯＭが４．０〔Ｖ〕となるように、３端子
の可変抵抗器ＶＲ１を調整する。この場合は、電源側
（ＶＣＣ側）が３０〔ｋΩ〕、接地側が２０〔ｋΩ〕と
なるようにＶＲ１を調整すれば、ＶＣＯＭ＝４．０
〔Ｖ〕となる。
【００４１】この状態で逆方向走査を行なうと、ＶＣＯ
ＭはＲ１、Ｒ２、ＶＲ１、ＶＲ２の抵抗比率で決定され
る。ここで、３端子の可変抵抗器ＶＲ２を電源側（ＶＣ
Ｃ側）が１２．９〔ｋΩ〕となるように調整すれば、Ｖ
ＣＯＭ＝３．５〔Ｖ〕とすることができる。
ＭはＲ１、Ｒ２、ＶＲ１、ＶＲ２の抵抗比率で決定され
る。ここで、３端子の可変抵抗器ＶＲ２を電源側（ＶＣ
Ｃ側）が１２．９〔ｋΩ〕となるように調整すれば、Ｖ
ＣＯＭ＝３．５〔Ｖ〕とすることができる。
【００４２】このようにＶＲ１、ＶＲ２を調整しておけ
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印加を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印加を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
【００４３】なお、実際のＭＯＳ ＦＥＴにおいてはオ
ン抵抗は０〔Ω〕でなく、ＶＲ２の調整によりゲート・
ソース間電圧ＶＧＳは変化するため、本実施の形態のよ
うに充分なＶＧＳが得られない場合は、ＭＯＳ ＦＥＴ
の伝達特性（ドレイン電流ＩＤ−ゲート・ソース間電圧
ＶＧＳ特性）の非線型領域における相互コンダクタンス
ｇｍの変化からわかるように、オン抵抗が変化してしま
う。
ン抵抗は０〔Ω〕でなく、ＶＲ２の調整によりゲート・
ソース間電圧ＶＧＳは変化するため、本実施の形態のよ
うに充分なＶＧＳが得られない場合は、ＭＯＳ ＦＥＴ
の伝達特性（ドレイン電流ＩＤ−ゲート・ソース間電圧
ＶＧＳ特性）の非線型領域における相互コンダクタンス
ｇｍの変化からわかるように、オン抵抗が変化してしま
う。
【００４４】このような状況では、順方向走査時の最適
ＶＣＯＭをＶＲ１にて調整したのち、逆方向走査時の最
適ＶＣＯＭをＶＲ２を変化させて調整した場合、逆方向
走査時のＶＲ２による調整の前後でＭＯＳ ＦＥＴのオ
ン抵抗が変化してしまい、再度順方向走査時のＶＣＯＭ
をＶＲ１で調整し、その後逆方向走査時のＶＣＯＭをＶ
Ｒ２で調整し、さらにまた順方向走査時のＶＣＯＭをＶ
Ｒ１で調整するというように、調整を何度も繰り返して
微調整を行なうことが必要となる。
ＶＣＯＭをＶＲ１にて調整したのち、逆方向走査時の最
適ＶＣＯＭをＶＲ２を変化させて調整した場合、逆方向
走査時のＶＲ２による調整の前後でＭＯＳ ＦＥＴのオ
ン抵抗が変化してしまい、再度順方向走査時のＶＣＯＭ
をＶＲ１で調整し、その後逆方向走査時のＶＣＯＭをＶ
Ｒ２で調整し、さらにまた順方向走査時のＶＣＯＭをＶ
Ｒ１で調整するというように、調整を何度も繰り返して
微調整を行なうことが必要となる。
【００４５】したがって、ここでは、伝達特性が対称な
ＰチャンネルおよびＮチャンネルＭＯＳ ＦＥＴを並列
に使用することが望ましい。これによりＶＲ２の値に関
係なく実効的なオン抵抗（ｇｍ）を一定にすることが可
能となる。
ＰチャンネルおよびＮチャンネルＭＯＳ ＦＥＴを並列
に使用することが望ましい。これによりＶＲ２の値に関
係なく実効的なオン抵抗（ｇｍ）を一定にすることが可
能となる。
【００４６】なお、本実施の形態では、ＶＣＯＭの出力
段としてオペアンプ５を使用しているが、ＶＣＯＭ負荷
が大きく、大きなラッシュ電流が要求される場合はオペ
アンプ５の出力に大容量のコンデンサやプッシュプル回
路を付加してもよい。
段としてオペアンプ５を使用しているが、ＶＣＯＭ負荷
が大きく、大きなラッシュ電流が要求される場合はオペ
アンプ５の出力に大容量のコンデンサやプッシュプル回
路を付加してもよい。
【００４７】実施の形態２ 図２に、本実施の形態におけるＶＣＯＭ生成回路（対向
電極電圧生成回路）を示す。
電極電圧生成回路）を示す。
【００４８】図２において、ＳＣＭＤ信号は走査方向の
情報をもった信号であり、通常、液晶表示装置が取り付
けられるパソコン、液晶モニター装置などの信号源から
供給される。ここでは一例として、ＳＣＭＤ信号は０
〔Ｖ〕、３．３〔Ｖ〕レベルのロジック信号であると
し、ＳＣＭＤ＝Ｌ（０〔Ｖ〕）のとき順方向走査がおこ
なわれ、ＳＣＭＤ＝Ｈ（３．３〔Ｖ〕）のとき逆方向走
査がおこなわれるものとする。
情報をもった信号であり、通常、液晶表示装置が取り付
けられるパソコン、液晶モニター装置などの信号源から
供給される。ここでは一例として、ＳＣＭＤ信号は０
〔Ｖ〕、３．３〔Ｖ〕レベルのロジック信号であると
し、ＳＣＭＤ＝Ｌ（０〔Ｖ〕）のとき順方向走査がおこ
なわれ、ＳＣＭＤ＝Ｈ（３．３〔Ｖ〕）のとき逆方向走
査がおこなわれるものとする。
【００４９】ＶＣＯＭ生成回路に供給されたＳＣＭＤ信
号は、ＶＤＤ（＝２０〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）
を電源とした反転バッファ１２を介し、信号ＳＣＭＤ2
としてＮチャンネルＭＯＳ ＦＥＴ１１のゲートに入力
される。したがって、信号ＳＣＭＤ2は、順方向走査時
には２０〔Ｖ〕、逆方向走査時には０〔Ｖ〕である。
号は、ＶＤＤ（＝２０〔Ｖ〕）とＧＮＤ（＝０〔Ｖ〕）
を電源とした反転バッファ１２を介し、信号ＳＣＭＤ2
としてＮチャンネルＭＯＳ ＦＥＴ１１のゲートに入力
される。したがって、信号ＳＣＭＤ2は、順方向走査時
には２０〔Ｖ〕、逆方向走査時には０〔Ｖ〕である。
【００５０】ＮチャンネルＭＯＳ ＦＥＴ１１はゲート
入力ＳＣＭＤ2＝２０〔Ｖ〕のとき“オン”される。前
述のとおり、順方向走査時にはＳＣＭＤ＝Ｌであるた
め、ＳＣＭＤ2＝２０〔Ｖ〕となり、したがって、Ｎチ
ャンネルＭＯＳ ＦＥＴ１１は“オン”される。一方、
逆方向走査時にはＳＣＭＤ＝Ｈであるため、ＳＣＭＤ2
＝０〔Ｖ〕となり、ＮチャンネルＭＯＳ ＦＥＴ１１は
“オフ”される。
入力ＳＣＭＤ2＝２０〔Ｖ〕のとき“オン”される。前
述のとおり、順方向走査時にはＳＣＭＤ＝Ｌであるた
め、ＳＣＭＤ2＝２０〔Ｖ〕となり、したがって、Ｎチ
ャンネルＭＯＳ ＦＥＴ１１は“オン”される。一方、
逆方向走査時にはＳＣＭＤ＝Ｈであるため、ＳＣＭＤ2
＝０〔Ｖ〕となり、ＮチャンネルＭＯＳ ＦＥＴ１１は
“オフ”される。
【００５１】このとき、ＭＯＳ ＦＥＴが“オン”され
たときにはＶＲ２が無視できる程度に、“オフ”された
ときはＭＯＳ ＦＥＴのオフ抵抗が無視できるように、
ＶＲ２は数〔ｋΩ〕から数十〔ｋΩ〕程度に設定する。
たときにはＶＲ２が無視できる程度に、“オフ”された
ときはＭＯＳ ＦＥＴのオフ抵抗が無視できるように、
ＶＲ２は数〔ｋΩ〕から数十〔ｋΩ〕程度に設定する。
【００５２】これらの条件の下、まずＳＣＭＤ＝Ｌと設
定し、順方向走査を行ない、３端子の可変抵抗ＶＲ１に
て、前述のΔＶＤＣ１を補償するようにＶＣＯＭを調整
する。このときのＶＣＯＭ値は、Ｒ１、Ｒ２、ＭＯＳ
ＦＥＴのオン抵抗およびＶＲ１の調整値の比で与えられ
る。つぎにＳＣＭＤ＝Ｈと設定し、逆方向走査を行な
い、３端子の可変抵抗ＶＲ２にて前述のΔＶＤＣ２を補
償するようにＶＣＯＭを調整する。このときのＶＣＯＭ
値はＲ１、Ｒ２、およびＶＲ１、ＶＲ２の調整値の比で
表わされる。
定し、順方向走査を行ない、３端子の可変抵抗ＶＲ１に
て、前述のΔＶＤＣ１を補償するようにＶＣＯＭを調整
する。このときのＶＣＯＭ値は、Ｒ１、Ｒ２、ＭＯＳ
ＦＥＴのオン抵抗およびＶＲ１の調整値の比で与えられ
る。つぎにＳＣＭＤ＝Ｈと設定し、逆方向走査を行な
い、３端子の可変抵抗ＶＲ２にて前述のΔＶＤＣ２を補
償するようにＶＣＯＭを調整する。このときのＶＣＯＭ
値はＲ１、Ｒ２、およびＶＲ１、ＶＲ２の調整値の比で
表わされる。
【００５３】以下、ＶＲ１およびＶＲ２の調整につい
て、さらに詳細に説明する。
て、さらに詳細に説明する。
【００５４】ここでは一例として、ＶＳＯ＝４．５
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図２に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝２０〔ｋ
Ω〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝２０〔ｋΩ〕で
あるとする。ここでは簡単のため、ＭＯＳ ＦＥＴのオ
ン抵抗は０〔Ω〕であると仮定する。
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図２に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝２０〔ｋ
Ω〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝２０〔ｋΩ〕で
あるとする。ここでは簡単のため、ＭＯＳ ＦＥＴのオ
ン抵抗は０〔Ω〕であると仮定する。
【００５５】順方向走査に対してはＭＯＳ ＦＥＴ１１
がオンとなり、ＶＲ２がバイパスされているので、ＶＣ
Ｃ（＝９〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で分
割してＶＣＯＭが４．０〔Ｖ〕となるように、３端子の
可変抵抗器ＶＲ１を調整する。この場合は、電源側（Ｖ
ＣＣ側）が３０〔ｋΩ〕、接地側が２０〔ｋΩ〕となる
ようにＶＲ１を調整すれば、ＶＣＯＭ＝４．０〔Ｖ〕と
なる。
がオンとなり、ＶＲ２がバイパスされているので、ＶＣ
Ｃ（＝９〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で分
割してＶＣＯＭが４．０〔Ｖ〕となるように、３端子の
可変抵抗器ＶＲ１を調整する。この場合は、電源側（Ｖ
ＣＣ側）が３０〔ｋΩ〕、接地側が２０〔ｋΩ〕となる
ようにＶＲ１を調整すれば、ＶＣＯＭ＝４．０〔Ｖ〕と
なる。
【００５６】この状態で逆方向走査を行なうと、ＶＣＯ
ＭはＲ１、Ｒ２、ＶＲ１、ＶＲ２の抵抗比率で決定され
る。ここで、３端子の可変抵抗器ＶＲ２を電源側（ＶＣ
Ｃ側）が１２．９〔ｋΩ〕となるように調整すれば、Ｖ
ＣＯＭ＝３．５〔Ｖ〕とすることができる。
ＭはＲ１、Ｒ２、ＶＲ１、ＶＲ２の抵抗比率で決定され
る。ここで、３端子の可変抵抗器ＶＲ２を電源側（ＶＣ
Ｃ側）が１２．９〔ｋΩ〕となるように調整すれば、Ｖ
ＣＯＭ＝３．５〔Ｖ〕とすることができる。
【００５７】このようにＶＲ１、ＶＲ２を調整しておけ
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印可を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印可を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
【００５８】なお、ここで使用するＮチャンネルＭＯＳ
ＦＥＴの“オン”時のゲート電圧は２０〔Ｖ〕であ
り、ＶＣＯＭ生成回路の電源電圧９〔Ｖ〕に対して充分
大きく、伝達特性における線形領域での使用が可能とな
り、ＶＲ２の設定に依存したオン抵抗（ｇｍ）の変化は
ほとんど発生しない。
ＦＥＴの“オン”時のゲート電圧は２０〔Ｖ〕であ
り、ＶＣＯＭ生成回路の電源電圧９〔Ｖ〕に対して充分
大きく、伝達特性における線形領域での使用が可能とな
り、ＶＲ２の設定に依存したオン抵抗（ｇｍ）の変化は
ほとんど発生しない。
【００５９】また、本実施の形態では、ＶＣＯＭの出力
段としてオペアンプ１３を使用しているが、ＶＣＯＭ負
荷が大きく、大きなラッシュ電流が要求される場合はオ
ペアンプ１３の出力に大容量のコンデンサやプッシュプ
ル回路を付加してもよい。
段としてオペアンプ１３を使用しているが、ＶＣＯＭ負
荷が大きく、大きなラッシュ電流が要求される場合はオ
ペアンプ１３の出力に大容量のコンデンサやプッシュプ
ル回路を付加してもよい。
【００６０】実施の形態３ 図３に、本実施の形態におけるＶＣＯＭ生成回路（対向
電極電圧生成回路）を示す。
電極電圧生成回路）を示す。
【００６１】図３において、ＳＣＭＤ信号は走査方向の
情報をもった信号であり、ここでは順方向走査時に
“Ｌ”レベル、逆方向走査時に“Ｈ”レベルであるとす
る。ＳＣＭＤ信号はアナログスイッチ２１のコントロー
ル信号として作用し、ＳＣＭＤ＝Ｌ（順方向走査）の場
合、アナログスイッチ２１はＶＲ１を選択し、ＳＣＭＤ
＝Ｌ（逆方向走査）の場合には、ＶＲ２を選択する。
情報をもった信号であり、ここでは順方向走査時に
“Ｌ”レベル、逆方向走査時に“Ｈ”レベルであるとす
る。ＳＣＭＤ信号はアナログスイッチ２１のコントロー
ル信号として作用し、ＳＣＭＤ＝Ｌ（順方向走査）の場
合、アナログスイッチ２１はＶＲ１を選択し、ＳＣＭＤ
＝Ｌ（逆方向走査）の場合には、ＶＲ２を選択する。
【００６２】このような条件の下で、まず順方向走査を
行ない、３端子の可変抵抗ＶＲ１にて前述のΔＶＤＣ１
を補償するようＶＣＯＭを調整する。このときのＶＣＯ
Ｍ値はＲ１、Ｒ２およびＶＲ１の調整値の比で与えられ
る。つぎに逆方向走査を行ない、３端子の可変抵抗ＶＲ
２にて前述のΔＶＤＣ２を補償するようにＶＣＯＭを調
整する。このときのＶＣＯＭ値はＲ３、Ｒ４、およびＶ
Ｒ２の調整値の比で表わされる。
行ない、３端子の可変抵抗ＶＲ１にて前述のΔＶＤＣ１
を補償するようＶＣＯＭを調整する。このときのＶＣＯ
Ｍ値はＲ１、Ｒ２およびＶＲ１の調整値の比で与えられ
る。つぎに逆方向走査を行ない、３端子の可変抵抗ＶＲ
２にて前述のΔＶＤＣ２を補償するようにＶＣＯＭを調
整する。このときのＶＣＯＭ値はＲ３、Ｒ４、およびＶ
Ｒ２の調整値の比で表わされる。
【００６３】以下、ＶＲ１およびＶＲ２の調整につい
て、さらに詳細に説明する。
て、さらに詳細に説明する。
【００６４】ここでは一例として、ＶＳＯ＝４．５
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図３に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝
２０〔ｋΩ〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝５０
〔ｋΩ〕であるとする。
〔Ｖ〕、ΔＶＤＣ１＝０．５〔Ｖ〕、ΔＶＤＣ２＝１．
０〔Ｖ〕である液晶表示装置を考える。この液晶表示装
置において、順方向走査時の最適ＶＣＯＭ値は４．０
〔Ｖ〕となり、逆方向走査時の最適ＶＣＯＭ値は３．５
〔Ｖ〕となる。さらに、図３に示すＶＣＯＭ生成回路に
おいて、ＶＣＣ＝９〔Ｖ〕、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝
２０〔ｋΩ〕、ＶＲ１＝５０〔ｋΩ〕、ＶＲ２＝５０
〔ｋΩ〕であるとする。
【００６５】順方向走査に対してはＶＣＣ（＝９
〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で分割してＶ
ＣＯＭが４．０〔Ｖ〕となるように３端子の可変抵抗Ｖ
Ｒ１を調整する。この場合は、電源側（ＶＣＣ側）が３
０〔ｋΩ〕、接地側が２０〔ｋΩ〕となるようにＶＲ１
を調整すれば、ＶＣＯＭ＝４．０〔Ｖ〕となる。つぎに
逆方向走査を行なうと、ＶＣＯＭはＲ３、Ｒ４、ＶＲ２
の抵抗比率で決定される。ここで、３端子の可変抵抗Ｖ
Ｒ２を電源側（ＶＣＣ側）が３５〔ｋΩ〕、接地側が１
５〔ｋΩ〕となるように調整して、ＶＣＯＭ＝３．５
〔Ｖ〕とする。
〔Ｖ〕）をＲ１、Ｒ２、ＶＲ１の抵抗比率で分割してＶ
ＣＯＭが４．０〔Ｖ〕となるように３端子の可変抵抗Ｖ
Ｒ１を調整する。この場合は、電源側（ＶＣＣ側）が３
０〔ｋΩ〕、接地側が２０〔ｋΩ〕となるようにＶＲ１
を調整すれば、ＶＣＯＭ＝４．０〔Ｖ〕となる。つぎに
逆方向走査を行なうと、ＶＣＯＭはＲ３、Ｒ４、ＶＲ２
の抵抗比率で決定される。ここで、３端子の可変抵抗Ｖ
Ｒ２を電源側（ＶＣＣ側）が３５〔ｋΩ〕、接地側が１
５〔ｋΩ〕となるように調整して、ＶＣＯＭ＝３．５
〔Ｖ〕とする。
【００６６】このようにＶＲ１、ＶＲ２を調整しておけ
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印可を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
ば、ＳＣＭＤ信号の状態によって順方向走査、逆方向走
査の双方でＶＣＯＭが最適化されるため、走査方向に関
係なく液晶へのＤＣ電圧の印可を低減できるため、ヤキ
ツキやフリッカなどの表示不良を低減できる。
【００６７】なお、本実施の形態では、ＶＣＯＭの出力
段としてオペアンプ２２を使用しているが、ＶＣＯＭ負
荷が大きく、大きなラッシュ電流が要求される場合はオ
ペアンプ２２の出力に大容量のコンデンサやプッシュプ
ル回路を付加してもよい。
段としてオペアンプ２２を使用しているが、ＶＣＯＭ負
荷が大きく、大きなラッシュ電流が要求される場合はオ
ペアンプ２２の出力に大容量のコンデンサやプッシュプ
ル回路を付加してもよい。
【００６８】
【発明の効果】本発明によれば、対向電極電圧ＶＣＯＭ
の生成回路に走査方向情報をもった信号を入力し、それ
ぞれ順方向および逆方向の走査方向に対応した最適な電
圧ＶＣＯＭを液晶表示装置の対向電極へと供給するよう
にしたため、走査方向に関係なく液晶へのＤＣ電圧の印
可を低減でき、ヤキツキやフリッカなどの表示不良を低
減することができる。
の生成回路に走査方向情報をもった信号を入力し、それ
ぞれ順方向および逆方向の走査方向に対応した最適な電
圧ＶＣＯＭを液晶表示装置の対向電極へと供給するよう
にしたため、走査方向に関係なく液晶へのＤＣ電圧の印
可を低減でき、ヤキツキやフリッカなどの表示不良を低
減することができる。
【図１】本発明の実施の形態１におけるＶＣＯＭ生成回
路を示す図である。
路を示す図である。
【図２】本発明の実施の形態２におけるＶＣＯＭ生成回
路を示す図である。
路を示す図である。
【図３】本発明の実施の形態３におけるＶＣＯＭ生成回
路を示す図である。
路を示す図である。
【図４】ＣＳオンゲート構造の液晶表示装置における一
画素の等価回路図である。
画素の等価回路図である。
【図５】図４の液晶表示装置を順方向に走査した場合
の、各部の電圧波形である。
の、各部の電圧波形である。
【図６】図４の液晶表示装置を逆方向に走査した場合
の、各部の電圧波形である。
の、各部の電圧波形である。
１ ＰチャンネルＭＯＳ ＦＥＴ ２ ＮチャンネルＭＯＳ ＦＥＴ ３ 非反転バッファ ４ 反転バッファ ５ オペアンプ ７ ＴＦＴ（薄膜トランジスタ） ８ 対向電極 １１ ＮチャンネルＭＯＳ ＦＥＴ １２ 反転バッファ １３ オペアンプ ２１ アナログスイッチ ２２ オペアンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 権藤 賢二 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 (72)発明者 岩永 博文 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Ｆターム(参考） 2H093 NA36 NA44 NB11 NC02 ND10 ND12 ND35 5C006 AA16 AC11 AF42 BB16 BC03 BC06 FA36 5C080 AA10 BB05 DD01 DD10 EE28 FF11 JJ03 JJ04
Claims (3)
- 【請求項１】 順次走査方式の液晶表示装置であって、
順方向走査時と逆方向走査時とで対向電極電圧が異なる
ことを特徴とする液晶表示装置。 - 【請求項２】 順次走査方式の液晶表示装置であって、
順方向走査時と逆方向走査時とで異なる電圧を生成して
対向電極に印加する対向電極電圧生成回路を備えること
を特徴とする液晶表示装置。 - 【請求項３】 前記対向電極電圧生成回路が、前記順方
向走査時に対向電極に印加する電圧および前記逆方向走
査時に対向電極に印加する電圧の調整機能を備え、該調
整済みの電圧のいずれか一つを選択して対向電極に印加
することを特徴とする請求項２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401329A JP4606577B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401329A JP4606577B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002202761A true JP2002202761A (ja) | 2002-07-19 |
| JP4606577B2 JP4606577B2 (ja) | 2011-01-05 |
Family
ID=18865779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000401329A Expired - Fee Related JP4606577B2 (ja) | 2000-12-28 | 2000-12-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4606577B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679592B2 (en) | 2005-01-21 | 2010-03-16 | Funai Electric Co., Ltd. | Liquid crystal display device operated by remote control |
| WO2010150562A1 (ja) * | 2009-06-22 | 2010-12-29 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| EP2447937A1 (en) * | 2010-10-29 | 2012-05-02 | Hitachi Displays, Ltd. | Display device |
| WO2013121957A1 (ja) * | 2012-02-14 | 2013-08-22 | シャープ株式会社 | 表示パネルの駆動装置、それを備える表示装置、および表示パネルの駆動方法 |
| KR101352168B1 (ko) | 2006-12-28 | 2014-01-16 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 구동방법 |
| WO2014041965A1 (ja) * | 2012-09-11 | 2014-03-20 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161390A (ja) * | 1992-11-26 | 1994-06-07 | Kyocera Corp | 液晶表示装置の駆動方法 |
| JP2002503358A (ja) * | 1998-04-04 | 2002-01-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶表示装置 |
-
2000
- 2000-12-28 JP JP2000401329A patent/JP4606577B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161390A (ja) * | 1992-11-26 | 1994-06-07 | Kyocera Corp | 液晶表示装置の駆動方法 |
| JP2002503358A (ja) * | 1998-04-04 | 2002-01-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶表示装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679592B2 (en) | 2005-01-21 | 2010-03-16 | Funai Electric Co., Ltd. | Liquid crystal display device operated by remote control |
| KR101352168B1 (ko) | 2006-12-28 | 2014-01-16 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 구동방법 |
| CN102804252A (zh) * | 2009-06-22 | 2012-11-28 | 夏普株式会社 | 液晶显示装置及其驱动方法 |
| WO2010150562A1 (ja) * | 2009-06-22 | 2010-12-29 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| US9001090B2 (en) | 2010-10-29 | 2015-04-07 | Japan Display Inc. | Display device |
| KR101290838B1 (ko) * | 2010-10-29 | 2013-08-07 | 파나소닉 액정 디스플레이 주식회사 | 표시 장치 |
| JP2012098400A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Displays Ltd | 表示装置 |
| TWI460707B (zh) * | 2010-10-29 | 2014-11-11 | Japan Display Inc | 顯示裝置 |
| EP2447937A1 (en) * | 2010-10-29 | 2012-05-02 | Hitachi Displays, Ltd. | Display device |
| US9378710B2 (en) | 2010-10-29 | 2016-06-28 | Japan Display Inc. | Display device |
| WO2013121957A1 (ja) * | 2012-02-14 | 2013-08-22 | シャープ株式会社 | 表示パネルの駆動装置、それを備える表示装置、および表示パネルの駆動方法 |
| CN104106110A (zh) * | 2012-02-14 | 2014-10-15 | 夏普株式会社 | 显示面板的驱动装置、具备它的显示装置以及显示面板的驱动方法 |
| US20150015620A1 (en) * | 2012-02-14 | 2015-01-15 | Sharp Kabushiki Kaisha | Drive device of display panel, display device including the same, and drive method of display panel |
| CN104106110B (zh) * | 2012-02-14 | 2017-05-03 | 夏普株式会社 | 显示面板的驱动装置、具备它的显示装置以及显示面板的驱动方法 |
| US9659516B2 (en) | 2012-02-14 | 2017-05-23 | Sharp Kabushiki Kaisha | Drive device of display panel, display device including the same, and drive method of display panel |
| WO2014041965A1 (ja) * | 2012-09-11 | 2014-03-20 | シャープ株式会社 | 表示装置ならびにその駆動回路および駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4606577B2 (ja) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2626451B2 (ja) | 液晶表示装置の駆動方法 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US8797246B2 (en) | Driving circuit and voltage generating circuit and display unit using the same | |
| US20080036717A1 (en) | Liquid crystal display apparatus | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| JPH08263025A (ja) | ビデオ表示装置 | |
| US7498841B2 (en) | Level shifter and display device including the same | |
| KR100391728B1 (ko) | 비디오디스플레이장치 | |
| JP4025657B2 (ja) | 表示装置の駆動回路 | |
| JPH09222591A (ja) | オフ電圧発生回路 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| JP2002202761A (ja) | 液晶表示装置 | |
| JP2006078588A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2001343945A (ja) | 平面表示装置 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| JP2001272959A (ja) | 液晶表示装置 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JPH10161084A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH05134628A (ja) | 液晶表示体駆動装置 | |
| JP2001125545A (ja) | 負荷駆動回路および液晶表示装置 | |
| JP3361265B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4606577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |