TWI460707B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI460707B
TWI460707B TW100138520A TW100138520A TWI460707B TW I460707 B TWI460707 B TW I460707B TW 100138520 A TW100138520 A TW 100138520A TW 100138520 A TW100138520 A TW 100138520A TW I460707 B TWI460707 B TW I460707B
Authority
TW
Taiwan
Prior art keywords
voltage
reference voltage
signal line
circuit
gate signal
Prior art date
Application number
TW100138520A
Other languages
English (en)
Other versions
TW201232520A (en
Inventor
Keita Sasanuma
Yoshinori Aoki
Original Assignee
Japan Display Inc
Panasonic Liquid Crystal Displ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc, Panasonic Liquid Crystal Displ filed Critical Japan Display Inc
Publication of TW201232520A publication Critical patent/TW201232520A/zh
Application granted granted Critical
Publication of TWI460707B publication Critical patent/TWI460707B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置
本發明係關於一種顯示裝置。特別是關於可實施雙向掃描驅動之顯示裝置之顯示品質之提高。
在顯示裝置中，相對於設置於顯示部之複數之像素電路，由閘極信號線驅動電路與資料信號線驅動電路等進行控制。一般於各像素電路具備開關元件，例如，顯示裝置為液晶顯示裝置之情形等，一般於各像素電路具備像素電極。開關元件係設置在自資料信號線驅動電路延伸之資料信號線與例如像素電極之間，且為進行開關元件之開關，連接有自閘極信號線驅動電路延伸之閘極信號線，藉由施加至閘極信號線之電壓而控制開關元件。
閘極信號線驅動電路，係相對依序排列之複數之閘極信號線，依序輸出在閘極信號接通期間為接通電壓而在閘極信號斷開期間為斷開電壓之閘極信號。若輸出至某閘極信號線之閘極信號為接通電壓，則連接於該閘極信號線之開關元件為接通狀態。資料信號線驅動電路，將對應於具備接通狀態之開關元件之像素電路之顯示資料之顯示控制電壓供給至資料信號線。因此，經由為接通狀態之開關元件，於該像素電路之像素電極施加有施加於資料信號線之顯示控制電壓。於像素電極與基準電壓之間形成有電容，藉由保持於像素電極與基準電壓之間之保持電壓，控制像素電路之顯示。此處，將資料信號線驅動電路於1個像素電路進行顯示資料之寫入驅動之資料寫入期間，即，將對應於1個像素電路之顯示資料之顯示控制電壓供給至資料信號線之期間，設為1水平期間(H)。
基於近年來之高精細化之要求，難以於1水平期間(H)確保充分之時間，與其相對應，使用設閘極信號之閘極信號接通期間較1水平期間(H)更長之閘極重疊驅動。即，閘極信號之閘極信號接通期間包含對應之1水平期間(H)、進而包含此前特定之期間。
又，為實現各種之圖像顯示，期望輸出至依序排列之複數之閘極信號線之閘極信號可一起進行與該順序為正順序時為接通電壓之順向掃描驅動、及與該順序為逆順序時為斷開電壓之逆向掃描驅動之可雙向掃描驅動之閘極信號線驅動電路。
圖9係一般顯示裝置之像素電路之電路圖。圖中顯示有自上側向下側依序排列之複數之像素電路中第n個像素電路與第n+1個像素電路。第n個像素電路具備像素電極110n 與開關元件與基準電極(未圖示)。此處，開關元件為例如薄膜電晶體(Thin Film Transistor：以下，記為TFT)。圖中，開關元件顯示為TFT109n 。
如上所述，TFT109n 係設置於連接之資料信號線107與像素電極110n 之間，且於TFT109n 之閘極上連接有依序排列之複數之閘極信號線105中第n個閘極信號線105n 。基準電極係連接於基準電壓線108，且藉由像素電極110n 與基準電極，形成像素電容Cst 。
第n個像素電路之像素電極110n ，於圖中上側與下側，分別鄰接於第n-1個閘極信號線105n-1 、與第n個閘極信號線105n 而配置，且於像素電極110n 與第n個閘極信號線105n 之間產生寄生電容Cgp1 ，於像素電極110n 與第n-1個閘極信號線105n-1 之間產生寄生電容Cgp2 。
閘極信號線驅動電路，相對複數之閘極信號線，進行閘極重疊驅動，且選擇進行順向掃描驅動或逆向掃描驅動之任一者。此處，順向31為與依序排列之閘極信號線105之順序為正順序之方向，逆向32為與依序排列之閘極信號線105之順序為逆順序之方向。
輸出至與像素電極110之兩側分別鄰接之閘極信號線105之閘極信號，隨著自接通電壓變化成斷開電壓，藉由與產生於與像素電極110之間之寄生電容之耦合，使保持於像素電容Cst 之保持電壓變動。即，在供給至基準電壓線108之基準電壓相等之情形下，相對基準電極之像素電極110之電壓變動。此處，將因寄生電容Cgp1 而變化之電壓設為電壓V1 ，將因寄生電容Cgp2 而變化之電壓設為電壓V2 。
於順向31之方向進行順向掃描驅動之情形時，在第n個閘極信號之閘極信號接通期間結束時，第n個像素電路之像素電極110n 之電壓，會向對應於顯示資料之顯示控制電壓收束。其後，以自閘極信號接通期間向閘極信號斷開期間轉變之時序，第n個閘極信號自接通電壓變化成斷開電壓，藉由寄生電容Cgp1 ，在閘極信號斷開期間之開端，像素電極110n 之電壓，較所期望之顯示控制電壓，電壓V1 變化，隨後得以維持。另，在第n個閘極信號之閘極信號接通期間之中途，第n-1個閘極信號會自接通電壓變化成斷開電壓，藉由寄生電容Cgp2 ，像素電極110n 之電壓，電壓V2 雖變化，但，其後由於像素電極110n 之電壓會變化成顯示控制電壓，因此電壓V2 之影響被抑制。
另一方面，於逆向32之方向進行逆向掃描驅動之情形時，在第n個閘極信號之閘極信號斷開期間結束時，第n個像素電路之像素電極110n 之電壓，會向對應於顯示資料之顯示控制電壓收束，其後，第n個閘極信號自接通電壓變化成斷開電壓，與進行順向掃描驅動之情形相同，像素電極110n 之電壓，較所期望之顯示控制電壓，電壓V1 變化。再者，其後，第n-1個閘極信號會自接通電壓變化成斷開電壓，藉由寄生電容Cgp2 ，像素電極110n 之電壓，電壓V2 進而變化。即，其後，維持之像素電極110n 之電壓，有所期望之顯示控制電壓、與作為電壓V1 與電壓V2 之合計之電壓之差。
如以上說明，當供給至基準電壓線108之基準電壓相等時，在進行順向掃描驅動之情形與進行逆向掃描驅動之情形下，會於相對基準電極之像素電極110之電壓產生差異，從而招致顯示品質之下降。
本發明係鑒於如此之問題而完成者，目的在於提供一種可抑制在實施順向掃描驅動之情形與逆向掃描驅動之情形時產生之像素電路之保持電壓的差異之影響，並提高顯示品質之顯示裝置。
(1)為解決上述問題，本發明之顯示裝置其特徵為包含：資料信號線；複數之像素電路，其連接於上述資料信號線且依序排列；依上述順序排列之複數之閘極信號線，其分別在鄰接之像素電路之間延伸，且共同與配置於一方側之上述像素電路連接；閘極信號線驅動電路，其隨著時間經過而選擇與上述順序正順序或逆順序之任一者，並依序將作為各接通電壓之複數之閘極信號分別輸出至依上述順序排列之上述複數之閘極信號線；資料信號線驅動電路，其選擇上述複數之像素電路中之1個像素電路，並將對應於其顯示資料之顯示控制電壓供給至上述資料信號線；及基準電壓線驅動電路，其將對應於各上述像素電路之基準電壓供給至該像素電路各者；且輸出至各上述閘極信號線之閘極信號，在上述資料信號線驅動電路將對應於連接於該閘極信號線之像素電路之顯示資料之顯示控制電壓供給至上述資料信號線之期間，及進而其前之特定之期間，成為接通電壓；上述各像素電路包含：像素電極；供給對應於該像素電路之基準電壓之基準電極；及設置於上述資料信號線與該像素電極之間，且由上述閘極信號予以控制之開關元件；上述基準電壓線驅動電路根據上述閘極信號線驅動電路以上述順序之正順序或逆順序之任一順序輸出上述閘極信號，而選擇正順序用基準電壓或逆順序用基準電壓並供給至各像素電路之上述基準電極。
(2)作為上述(1)所記載之顯示裝置，可行的是，上述基準電壓線驅動電路包含：記憶決定上述正順序用基準電壓及上述逆順序用基準電壓之電壓資訊之記憶部、及基於上述電壓資訊生成對應於各上述像素電路之基準電壓之生成電路。
(3)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為直流電壓；上述電壓資訊為上述正順序用基準電壓及上述逆順序用基準電壓之值。
(4)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為直流電壓；上述電壓資訊為上述正順序用基準電壓或上述逆順序用基準電壓之任一者之值、及上述正順序用基準電壓與上述逆順序用基準電壓之差分值。
(5)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為直流電壓；上述電壓資訊為上述正順序用基準電壓與上述逆順序用基準電壓之平均值、及上述正順序用基準電壓與上述逆順序用基準電壓之差分值之半值。
(6)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為以特定之週期交互地反復低電壓與高於該低電壓特定之振幅值之高電壓之交流電壓；上述電壓資訊為上述正順序用基準電壓之基準值、上述逆順序用基準電壓之基準值、及上述特定之振幅值。
(7)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為以特定之週期交互地反復低電壓與高於該低電壓特定之振幅值之高電壓之交流電壓；上述電壓資訊為上述正順序用基準電壓之基準值或上述逆順序用基準電壓之基準值之任一者、上述正順序用基準電壓之基準值與上述逆順序用基準電壓之基準值之差分值、及上述特定之振幅值。
(8)作為上述(6)或(7)所記載之顯示裝置，可行的是，上述之基準值為上述交流電壓之低電壓或高電壓之任一者。
(9)作為上述(2)所記載之顯示裝置，可行的是，上述正順序用基準電壓及上述逆順序用基準電壓均為以特定之週期交互地反復低電壓與高於該低電壓特定之振幅值之高電壓之交流電壓；上述交流電壓之低電壓與高電壓之平均值為中心值；上述電壓資訊為上述正順序用基準電壓之中心值與上述逆順序用基準電壓之中心值之平均值、上述正順序用基準電壓之中心值與上述逆順序用基準電壓之中心值之差分值之半值、及上述特定之振幅值之半值。
(10)作為上述(2)所記載之顯示裝置，可行的是，上述電壓資訊包含決定上述正順序用基準電壓或上述逆順序用基準電壓之任一者之代表值資訊、及使用該代表值資訊決定另一者之差分資訊。
(11)作為上述(1)所記載之顯示裝置，可行的是，進而具備與上述基準電壓線驅動電路連接之1條或複數條基準電壓線，且各上述像素電路之基準電極與上述1條或複數條基準電壓線之任一者連接；上述基準電壓線驅動電路對上述1條或複數條基準電壓線各者供給與對應之各像素電路相應之基準電壓。
(12)作為上述(1)所記載之顯示裝置，可行的是，其為IPS液晶顯示裝置，且各上述像素電路具有相對於閘極信號線使上述基準電極形成於較上述像素電極更遠處之構造。
根據本發明，提供一種可抑制在實施順向掃描驅動之情形與逆向掃描驅動之情形時產生之像素電路之保持電壓的差異之影響，並提高顯示品質之顯示裝置。
[第1實施形態]
本發明第1實施形態之顯示裝置為例如IPS(In-Plane Switching：共平面開關)液晶顯示裝置，如圖1所示之液晶顯示裝置之整體立體圖，其包含：TFT(Thin Film Transistor：薄膜電晶體)基板102、對向於該TFT基板102並設置有彩色濾光器之濾光器基板101、密封於包夾於該兩基板之區域之液晶材料、及於TFT基板102之濾光器基板101側之相反側相接而置之背光103。此處，如下所述，於TFT基板102中配置有閘極信號線105、資料信號線107、基準電壓線108、像素電極110、基準電極111、及TFT109等(參照圖3)。
圖2係顯示該實施形態之液晶顯示裝置之構成之方塊構成圖。於TFT基板102具備顯示部120、驅動器IC134、RGB開關電路106、及移位暫存器電路112。另，此處可無RGB開關電路106。再者，於驅動器IC134具備閘極信號線控制電路114、資料信號線驅動電路115、及基準電壓線驅動電路10。另，此處，雖於驅動器IC134具備閘極信號線控制電路114、資料信號線驅動電路115、及基準電壓線驅動電路10，但亦可單獨設置，或將一部分設置於1個驅動器IC。
閘極信號線控制電路114，相對分別配置於顯示部120之兩側之移位暫存器電路112輸出控制信號，且移位暫存器電路112基於控制信號，將閘極信號分別輸出至複數之閘極信號線105。此處，包含閘極信號線控制電路114與移位暫存器電路112而構成閘極信號線驅動電路。資料信號線驅動電路115經由RGB開關電路106將對應於像素電路之顯示資料之顯示控制電壓分別供給至複數之資料信號線107。再者，基準電壓線驅動電路10經由複數之基準電壓線108將基準電壓供給至各像素電路。
圖3係該實施形態之TFT基板102之等價電路之概念圖。在圖3所示之TFT基板102中，連接於移位暫存器電路112之複數之閘極信號線105係互相以等間隔於圖中橫向延伸。此處，係設複數之閘極信號線105，自圖之上側依序分別為第1、第2、第3、...之閘極信號線。又，連接於RGB開關電路106之複數之資料信號線107係互相以等間隔於圖中縱向延伸。且，藉由該等閘極信號線105及資料信號線107，將排列成棋盤狀之像素電路各自劃分。再者，連接於基準電壓線驅動電路10之複數之基準電壓線108與各閘極信號線105平行地於圖中橫向延伸。另，此處，圖中雖於各像素電路分別顯示有基準電極111與複數之基準電壓線108，但如下所述，複數之基準電極111亦可作為1個基準電極膜形成，且基準電壓線為1根。
複數之資料信號線107中，於1根資料信號線107連接有依序排列成1行之複數之像素電路。閘極信號線105各者係在依序排列成1行之複數之像素電路中鄰接之像素電路之間延伸，並與共同配置於一方側之像素電路連接。此處，一方側為圖中上側。另，設依序排列成1行之複數之像素電路，自圖之上側依序分別為第1、第2、第3、...之像素電路。
於各像素電路具備作為開關元件之TFT109、像素電極110、及基準電極111。TFT109設置於連接之資料信號線107與像素電極110之間，藉由輸出至連接於TFT109之閘極之閘極信號線105之閘極信號，來控制TFT109。即，閘極信號為接通電壓時，TFT109為接通狀態。
於移位暫存器電路112，具備複數個與複數之閘極信號線105分別對應之基本電路。例如，當存在800根閘極信號線105時，同樣，於移位暫存器電路112具備800個基本電路。藉由閘極信號線控制電路114輸出之控制信號，設置於移位暫存器電路112之各基本電路，將在1圖框期間中對應之閘極掃描期間(閘極信號接通期間)為接通電壓且在其以外之期間(閘極信號斷開期間)為斷開電壓之閘極信號輸出至對應之閘極信號線105。此處，設接通電壓為高電壓，斷開電壓為低電壓。且，資料信號線驅動電路115選擇依序配列成1行之複數之像素電路中具備接通狀態之TFT109之像素電路，並將對應於其顯示資料之顯示控制電壓供給至資料信號線107。
在以上之電路構成中，基準電壓線驅動電路10經由複數之基準電壓線108於各像素電路之基準電極111供給各自之基準電壓。閘極信號線驅動電路將閘極信號分別輸出至依序排列之複數之閘極信號線105。連接於閘極信號為接通電壓之閘極信號線105之TFT109成為接通狀態，並於為接通狀態之TFT109電流流通，且對應於為接通狀態之TFT109具備之像素電路之顯示資料之顯示控制電壓藉由資料信號線驅動電路115供給至資料信號線107，並經由TFT109藉由資料信號線107施加至該像素電路之像素電極110。藉此，於像素電極110與基準電極111之間產生電位差，控制液晶分子之定向等，藉此，控制遮蔽來自背光103之光之程度，並顯示圖像。
該實施形態之閘極信號線驅動電路進行上述之閘極重疊驅動。即，閘極信號接通期間較1水平期間(H)更長，且此處為2水平期間(2H)。閘極信號接通期間包含於連接之像素電路進行顯示資料之寫入之1水平期間(H)，與此前之1水平期間(H)。
又，該實施形態之閘極信號線驅動電路可進行雙向掃描驅動，此處，可選擇自圖2及圖3所示之顯示部120之圖中上側沿著下側，輸出至依序排列之閘極信號線105之閘極信號，隨著時間經過而與該順序為正順序時為接通電壓之順向掃描驅動，與相反地自下側沿著上側，閘極信號隨著時間經過而與該順序為逆順序時為接通電壓之逆向掃描驅動之任一者進行驅動。
該實施形態之基準電壓線驅動電路10對於延伸至顯示部120之複數之基準電壓線108共同進行施加相同基準電壓之基準電壓固定驅動。在該情形下，圖3所示之複數之基準電壓線108可為1根基準電壓線。再者，如下所述，基準電壓線驅動電路10對於複數之基準電壓線108施加之基準電壓，在進行順向掃描之情形與進行逆向掃描之情形下不同。
該實施形態之資料信號線驅動電路115進行資料信號反轉驅動。資料信號線驅動電路115對於連接於1根資料信號線107且排列成1行之複數之像素電路，經由該資料信號線107依序供給符號不同之顯示控制電壓。此處，符號分別是指像素電極110之電位高於基準電極111之電位之情形之顯示控制電壓為正的符號、與像素電極110之電位低於基準電極111之電位之情形之顯示控制電壓為負的符號。
作為資料信號反轉驅動之例，供給至設置於顯示部120之複數之像素電路之顯示控制電壓之符號如棋檯般以於互相鄰接之像素電路不同之方式分佈之情形，稱為點反轉方式。供給至連接於1根資料信號線107並排列成1行之複數之像素電路中第n個像素電路之顯示控制電壓之符號、與供給至連接於鄰接於該資料信號線107之資料信號線107並排列成1行之複數之像素電路中第n個像素電路之顯示控制電壓之符號不同。
作為資料信號反轉方式之另一例，供給至複數之像素電路各者之顯示控制電壓之符號相對例如圖3所示之縱向，於互相鄰接之像素電路有所不同，相對橫向相同之情形稱為列反轉方式。又，供給至複數之像素電路各者之顯示控制電壓之符號相對例如圖3所示之橫向，於互相鄰接之像素電路有所不同，相對縱向相同之情形稱為行反轉方式。又，供給至複數之像素電路各者之顯示控制電壓之符號全部相同之情形，稱為圖框反轉方式。此處，包含其他之方式，並可為任一者之資料信號反轉驅動。
資料信號線驅動電路115進行資料信號反轉驅動係基於以下之理由。各像素電路中，於各圖框期間供給相同符號之顯示控制電壓至像素電極110之情形，由於對配置於像素電極110與基準電極111之間之液晶分子施加有同向之電場，因此使液晶分子之劣化提前。為抑制液晶分子之劣化，較佳為使施加之電場之方向週期性地反轉。作為使施加之電場之方向週期性地反轉之驅動之一，有使供給至像素電極110之顯示控制電壓之符號反轉之資料信號反轉驅動。
在圖3中，雖為簡單之說明移位暫存器電路112僅於左一側圖示，但如上所述，實際上，移位暫存器電路112之基板電路如上所述般配置於顯示部120之左右兩側，例如，若設閘極信號線105有800根，則藉由於兩側分別複數配置之移位暫存器電路112之基本電路，例如，左側之基本電路於奇數序號之閘極信號線105，右側之基本電路於偶數序號之閘極信號線，分別輸出閘極信號。
圖4A係第n個像素電路附近之上表面圖，該實施形態之像素電路具有將基準電極111(共用電極)配置於較像素電極110更上方之共用電極上方構造。圖4B係顯示圖4A所示之4B-4B剖面之剖面圖。
於玻璃基板等之透明基板(未圖示)上形成有防止來自透明基板之雜質之污染的污染防止膜(未圖示)，進而形成有圖4A所示之閘極電極膜205。圖3中，TFT109之閘極(閘極電極)與閘極信號線105雖分別顯示，但實際上，TFT109之閘極與閘極信號線105係形成於1個閘極電極膜205。圖4A中，在圖中下側，有第n個像素電路之TFT109n 之閘極、與連接該TFT109n 之第n個閘極信號線105n 作為1個閘極電極膜205顯示，又，在圖中上側，有配置於第n個像素電路之上側之第n-1個像素電路之TFT109n-1 之閘極、與連接該TFT109之第n-1個閘極信號線105n-1 作為1個閘極電極膜205顯示。即，圖4A係顯示合計2個閘極電極膜205。
以被覆閘極電極膜205之方式形成有閘極絕緣膜221(參照圖4B)，且進而於其上形成有半導體膜220。此處，半導體膜220雖包含例如非晶矽，但亦可包含多晶矽或單晶矽、或其他之半導體。
沿圖4A之縱向，於圖之兩側分別形成有資料信號線膜207，於圖之中央形成有像素電極膜210。與閘極電極膜205相同，圖3中雖分別顯示TFT109之輸入側與資料信號線107，但實際上，TFT109之輸入側與資料信號線107係形成於1個資料信號線膜207。在圖4A中，於左側顯示有包含第n個像素電路之TFT109n 之輸入側、與於縱向延伸之1根資料信號線107之資料信號線膜207，且於右側顯示有包含另1根資料信號線107之資料信號線膜207。又，同樣地，TFT109n 之輸出側與像素電極110n 係形成於1個像素電極膜210。
以被覆資料信號線膜207及像素電極膜210之方式形成有絕緣膜222(參照圖4B)，且進而於其上形成有基準電極膜211。圖3中，在各像素電路中，雖個別顯示基準電極111與複數之基準電壓線108，但實際上，複數之基準電極111與複數之基準電壓線108係形成於1個基準電極膜211中。在基準電極膜211中，於各像素電路之像素電極膜210之上方設置有縫隙(間隙)，且藉由像素電極膜210與基準電極膜211之間產生之電位差，施加至該縫隙之上方之電場於圖4B之橫向具有成分。另，於基準電極膜211之上形成保護絕緣膜223，液晶分子於保護絕緣膜之上方封入液晶分子。圖4A所示之基準電極膜211具有於圖中縱向延伸之4根縫隙，於該縫隙之下方，介隔絕緣膜222而配置有像素電極膜210。
像素電路之共用電極上方構造是指相對於閘極信號線105(閘極電極膜205)，使基準電極111(基準電極膜211)形成(疊層)於較像素電極110(像素電極210)更遠方(上方)之構造。IPS液晶顯示裝置之像素電路除了共用電極上方構造之外，具有使像素電極配置於較基準電極更上方之源極電極上方構造。在源極電極上方構造中，TFT之輸出側(源極電極)形成於源極電極膜，且分別介隔絕緣膜，自TFT基板之下側依序形成源極電極膜(源極電極)、基準電極膜(基準電極)、及像素電極膜(像素電極)。由於基準電極膜形成為特定之形狀，因此於未形成基準電極膜之區域形成通孔，且經由通孔使源極電極膜與像素電極膜電性連接，或源極電極膜及像素電極膜與基準電極膜電性遮斷。另，由於與源極電極電性連接之像素電極形成於較基準電極更上方，因此被稱為源極電極上方構造。在源極電極上方構造中，基準電極膜中成為基準電極之區域為平面形狀，相反的，像素電極膜中成為像素電極之區域為梳齒形狀。另，施加至作為像素電極膜之梳齒形狀之齒間的區域之上方之電場具有橫向成分。
如為像素電路具有共用電極上方構造之情形，無需如源極電極上方構造般設置通孔故開口率提高，且在共用電極上方構造中，由於源極電極與像素電極形成於同一像素電極膜，因此具有製造步驟可簡略化之優點。另一方面，與源極電極上方構造不同，於閘極電極膜205之附近，介隔閘極絕緣膜221形成具有像素電極110之較廣區域之像素電極膜210。
如圖4B所示，由於閘極電極膜205之端與像素電極膜210之端之間的距離較短，因此於閘極電極膜205與像素電極膜210之間產生寄生電容。即，共用電極上方構造之情形，與源極電極上方構造比較，其特徵為於閘極電極膜205與像素電極膜210之間產生的寄生電容較大。此處，在第n個像素電路中，TFT109n 係配置於圖4A之下側，且將在第n個像素電路中，產生於像素電極膜210(像素電極110n )、與包含TFT109n 之閘極(閘極電極)之圖中下側之閘極電極膜205(第n個閘極信號線105n )之間的寄生電容設為Cgp1 。又，將產生於第n個像素電路之像素電極膜210(像素電極110n )、與圖中上側之閘極電極膜205(第n-1個閘極信號線105n-1 )之間的寄生電容設為Cgp2 。
如圖9所示，於像素電極110與基準電極111之間形成有像素電容Cst ，且藉由供給至資料信號線107之顯示控制電壓，在資料寫入時像素電容Cst 被充電。但，當資料寫入完成時，資料信號線105之電壓會自接通電壓變化成斷開電壓，且藉由與存在於閘極信號線105與像素電極110之間的寄生電容之耦合，使該像素電路或鄰接之像素電路之像素電極110之電位變化。
在該實施形態之第n個像素電路中，於像素電極110n 與第n個閘極信號線105n 之間存在寄生電容Cgp1 ，於像素電極110n 與第n-1個閘極信號線105n-1 之間存在寄生電容Cgp2 。若設閘極信號之接通電壓與斷開電壓之電位差為電壓V0 ，則隨著第n個閘極信號線105n 自接通電壓變化成斷開電壓，變化之像素電極110n 之電壓V1 可以V1 =(Cgp1 /Cst )‧V0 表示，並設該式為(數式1)。同樣，隨著第n-1個閘極信號線105n-1 自接通電壓變化成斷開電壓，變化之像素電極110之電壓V2 可以V2 =(Cgp2 /Cst )‧V0 表示，並設該式為(數式2)。
圖5A及圖5B係分別顯示進行順向掃描驅動及逆向掃描驅動之情形時之第n個像素電路及第n+1個像素電路之驅動之圖。圖中上側、圖中下側分別顯示第n個像素電路之驅動、第n+1個像素電路之驅動。在圖5A中，自圖中上側至下側(順向31)依序掃描，在圖5B中，自圖中下側至上側(逆向32)依序掃描。
在各像素電路之驅動中，供給至閘極信號線105之電壓、供給至資料信號線107之電壓、及供給至像素電極110之電壓，分別會隨著時間經過而顯示。此處，閘極信號之接通電壓為高電壓，斷開電壓為低電壓。
如上所述，閘極信號線驅動電路，閘極信號接通期間進行大約2水平期間(2H)之閘極重疊驅動。因此，第n個閘極信號線105n 之電壓，在於鄰接之第n-1個像素電路進行資料寫入之水平期間(H)、與於第n個像素電路本身進行資料寫入之水平期間(H)之期間為高電壓。
首先，如圖5A之上側所示，就進行順向掃描驅動之情形之第n個像素電路之驅動進行說明。供給至第n-1個像素電路之顯示控制電壓之符號為負，供給至第n個像素電路之顯示控制電壓之符號為正。因此，資料信號線107之電壓在第n個閘極信號線105之電壓為高電壓之2水平期間(2H)之中，前半之水平期間(H)為負，後半之水平期間(H)為正。此處，為簡便，圖5A及圖5B係顯示排列成1行之像素電路之顯示資料相同之情形。即，供給至排列成1行之複數之像素電路之顯示控制電壓雖或正或負，符號依序而不同，但相對基準電極111之絕對值一定。
第n個閘極信號線105n 之電壓為高電壓之2水平期間(2H)之中，在前半之水平期間(H)結束之時刻，向第n-1個像素電路之資料寫入結束。在該時刻，第n-1個閘極信號線105n-1 之電壓自高電壓變化成低電壓。在第n個像素電路，根據存在於像素電極110n 與第n-1個閘極信號線105n-1 之間之寄生電容Cgp2 ，電壓V2 降低。且，在該時刻，供給至資料信號線107之顯示控制電壓向供給至第n個像素電路之顯示控制電壓變化。即，資料信號線107之電壓之符號自負向正變化。
2水平期間(2H)之中，在後半之水平期間(H)開始之時刻，如上所述，雖發生由寄生電容Cgp2 引起之電壓V2 降低，但在後半之水平期間(H)，由於像素電極110n 之電壓接近對應於第n個像素電路之顯示資料之顯示控制電壓，因此基本不會遭受由電壓V2 之降低所致之影響。
且，在後半之水平期間(H)結束之時刻，向第n個像素電路之資料寫入結束。在該時刻，第n個閘極信號線105n 之電壓自高電壓變化成低電壓。在第n個像素電路，根據存在於像素電極110n 與第n個閘極信號線105n 之間之寄生電容Cgp1 ，電壓V1 降低，且第n個像素電極110n 之電壓，較所期望之顯示控制電壓，維持在電壓V1 降低之電壓。
接著，如圖5A之下側所示，就進行順向掃描驅動之情形之第n+1個像素電路之驅動進行說明。第n個像素電路之驅動與第n+1個像素電路之驅動之主要差異為，在閘極信號線105之電壓為高電壓之2水平期間(2H)供給至資料信號線107之顯示控制電壓之符號。由於供給至第n個像素電路之顯示控制電壓之符號為正，供給至第n+1個像素電路之顯示控制電壓之符號為負，因此資料信號線107之電壓之符號與上述之情形相反。
第n+1個閘極信號線105n+1 之電壓為高電壓之2水平期間(2H)之中，在前半之水平期間(H)結束之時刻，向第n個像素電路之資料寫入結束。在該時刻，第n個閘極信號線105n 之電壓自高電壓變化成低電壓。在第n+1個像素電路，藉由存在於像素電極110n+1 與第n個閘極信號線105n 之間之寄生電容Cgp2 ，與第n個像素電路相同，電壓V2 降低。且，在該時刻，資料信號線107之電壓變成供給至第n+1個像素電路之顯示控制電壓。即，資料信號線107之電壓之符號自正變成負。
2水平期間(2H)之中，在後半之水平期間(H)開始之時刻，如上所述，雖發生由寄生電容Cgp2 引起之電壓V2 降低，但在後半之水平期間(H)，由於像素電極110n+1 之電壓接近對應於第n+1個像素電路之顯示資料之顯示控制電壓，因此基本不會遭受由電壓V2 之降低所致之影響。
且，在後半之水平期間(H)結束之時刻，向第n+1個像素電路之資料寫入結束。在該時刻，第n+1個閘極信號線105n+1 之電壓自高電壓變化成低電壓。在第n+1個像素電路中，根據存在於像素電極110n+1 與第n+1個閘極信號線105n+1 之間之寄生電容Cgp1 ，電壓V1 降低，且第n+1個像素電極110n+1 之電壓，較所期望之顯示控制電壓，維持在電壓V1 降低之電壓。
即，資料信號線驅動電路115進行資料信號反轉驅動，且閘極信號線驅動電路進行順向掃描驅動之情形，供給作為正的符號之顯示控制電壓之像素電路之像素電極110、與供給作為負的符號之顯示控制電壓之像素電極110，與可忽視像素電極110與鄰接之2根閘極信號線105之寄生電容之情形相比較，皆維持在電壓V1 較所期望之顯示控制電壓降低之電壓。
與此相對，就進行逆向掃描驅動之情形之驅動進行說明。首先，如圖5B之下側所示，就進行逆向掃描驅動之情形之第n+1個像素電路之驅動進行說明。於第n+1個像素電路中，第n+1個閘極信號線105n+1 之電壓為高電壓之2水平期間(2H)之中，在前半之水平期間(H)結束之時刻，向第n+2個像素電路之資料寫入結束。在該時刻，第n+2個閘極信號線105n+2 之電壓自高電壓變化成低電壓。但，在第n+1個像素電路中，於像素電極110n+1 與第n+2個閘極信號線105n+2 之間產生的寄生電容，小於與第n+1個閘極信號線105n+1 之間產生的寄生電容Cgp1 、或與第n個閘極信號線105n 之間產生的寄生電容Cgp2 ，因此該時刻之電壓之變動小。又，即使該寄生電容大到不容忽視之情形下，如上所述，在後半之水平期間(H)，由於像素電極110n+1 之電壓接近對應於第n+1個像素電路之顯示資料之顯示控制電壓，因此幾乎不受電壓之變動所致之影響。
再者，在該時刻，供給至資料信號線107之顯示控制電壓變成供給至第n+1個像素電路之顯示控制電壓。即，資料信號線107之電壓之符號自負變成正。且，在後半之水平期間(H)結束之時刻，向第n+1個像素電路之資料寫入結束。在該時刻，第n+1個閘極信號線105n+1 之電壓自高電壓變化成低電壓。在第n+1個像素電路，藉由存在於像素電極110n+1 與第n+1個閘極信號線105n+1 之間之寄生電容Cgp1 ，電壓V1 降低。自該時刻經1水平期間(H)之後，由於第n個閘極信號線105n 之電壓自高電壓變化成低電壓，因此藉由存在於像素電極110n+1 與第n個閘極信號線105n 之間之寄生電容Cgp2 ，電壓V2 進一步降低。藉此，第n+1個像素電路之像素電極110n+1 較所期望之顯示控制電壓，維持在電壓V1 及電壓V2 之合計之電壓降低後之電壓。
接著，如圖5B之上側所示，就進行逆向掃描驅動之情形之第n個像素電路之驅動進行說明。第n個像素電路之驅動與第n+1個像素電路之驅動之主要差異與進行順向掃描之情形相同，在於輸出至閘極信號線105之閘極信號為高電壓之2水平期間(2H)供給至資料信號線107之顯示控制電壓之符號。由於供給至第n+1個像素電路之顯示控制電壓之符號為正，供給至第n個像素電路之顯示控制電壓之符號為負，因此供給至資料信號線107之顯示控制電壓之符號與上述之情形相反。
藉此，第n個閘極信號線105n 之閘極信號為高電壓之2水平期間(2H)之中，在前半之水平期間(H)結束之時刻，雖第n+1個閘極信號線105n+1 之閘極信號自高電壓變化成低電壓。但如上所述，由於產生於像素電極110n 與第n+1個閘極信號線105n+1 之間的寄生電容較小，因此該時刻電壓之變動較小。
再者，在該時刻，供給至資料信號線107之顯示控制電壓向供給至第n個像素電路之顯示控制電壓變化，顯示控制電壓之符號自正向負變化。且，在後半之水平期間(H)結束之時刻，向第n個像素電路之資料寫入結束，第n個閘極信號線105n 之閘極信號自高電壓變化成低電壓。在第n個像素電路中，根據存在於像素電極110n 與第n個閘極信號線105n 之間之寄生電容Cgp1 ，電壓V1 降低。自該時刻較1水平期間(H)更後，由於第n-1個閘極信號線105n-1 之閘極信號自高電壓變化成低電壓，因此根據存在於像素電極110n 與第n-1個閘極信號線105n-1 之間之寄生電容Cgp2 ，電壓V2 進一步降低。藉此，第n個像素電路之像素電極110n ，較所期望之顯示控制電壓，會維持在作為電壓V1 及電壓V2 之合計之電壓降低之電壓。
即，在資料信號線驅動電路115進行資料信號反轉驅動，且閘極信號線驅動電路進行逆向掃描驅動時，供給作為正的符號之顯示控制電壓之像素電路之像素電極110、與供給作為負的符號之顯示控制電壓之像素電極110，相較於與可忽視像素電極110與鄰接之2根閘極信號線105之寄生電容之情形，皆維持在作為電壓V1 及電壓V2 之合計之電壓較所期望之顯示控制電壓降低之電壓。
總結上述，資料信號線驅動電路115進行資料信號反轉驅動之情形，在供給作為正的符號之顯示控制電壓之像素電路之像素電極110、及供給作為負的符號之顯示控制電壓之像素電路之像素電極110，由像素電極110與鄰接之2根閘極信號線105之寄生電容所致之電壓之降低，雖共同較所期望之顯示控制電壓相等，但在進行順向掃描驅動之情形與進行逆向掃描驅動之情形下，其電壓之降低不同。
圖6係該實施形態之基準電壓線驅動電路10之方塊概念圖。基準電壓線驅動電路10具備邏輯電路11、基準電壓生成電路16、及記憶部15。記憶部15可為例如記憶不揮發性記憶體之記憶部。邏輯電路11具備記憶體寫入電路12、控制暫存器電路13、及介面電路14。藉由設置於基準電壓線驅動電路10的外部之外部系統20，於介面電路14輸入控制信號。
在先前技術之驅動器IC所具備之基準電壓線驅動電路中，記憶決定1個基準電壓之電壓資訊，且控制暫存器電路控制1個基準電壓，然而，該實施形態之基準電壓線驅動電路10之特徵在於，於記憶部15記憶決定順向掃描驅動用基準電壓VcomF (正順序用基準電壓)及逆向掃描驅動用基準電壓VcomB (逆順序用基準電壓)之電壓資訊，且控制暫存器電路13控制順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 。
該實施形態之基準電壓線驅動電路10如上所述進行基準電壓固定驅動。即，順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 共為直流電壓。
藉由自控制暫存器電路13之控制，記憶體寫入電路12使順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 各自之值記憶於記憶部15。即，記憶於記憶部15之電壓資訊宜設為順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之2值。又，當顯示裝置之驅動時，在於驅動器IC134裝入電源後，控制暫存器電路13讀取記憶於記憶部15之順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 各自之值，且控制暫存器電路13將各自之值存儲於內部之暫存器。
當掃描驅動之掃描方向變更時，自外部系統20於介面電路14輸入控制信號。控制暫存器電路13依據該控制信號，進而藉由記憶於記憶部15之電壓資訊，算出應輸出之基準電壓，並控制基準電壓生成電路16。藉此，基準電壓生成電路16，當順向掃描驅動時以順向掃描驅動用基準電壓VcomF 為基準電壓，當逆向掃描驅動時以逆向掃描驅動用基準電壓VcomB 為基準電壓，供給至基準電壓線108。經由基準電壓線108，基準電壓供給至顯示部120之各像素電路之基準電極111。
基於記憶於記憶部15之2值之電壓資訊，基準電壓線驅動電路10在順向掃描驅動時將順向掃描驅動用基準電壓VcomF 供給至各像素電路之基準電極111，在逆向掃描驅動時供給逆向掃描驅動用基準電壓VcomB ，藉此，可抑制在順向掃描驅動之情形與逆向掃描驅動之情形時產生之顯示控制電壓之差異，且可抑制由寄生電容所致之變動。藉此，可提高顯示品質。
另，如上所述，若設所期望之顯示控制電壓相等，則進行順向掃描驅動時，於像素電極110維持之電壓，相較於進行逆向掃描驅動時於像素電極110維持之電壓，電壓V2 較高。據此，較佳的是，順向掃描驅動用基準電壓VcomF 相較於逆向掃描驅動用基準電壓VcomB ，由寄生電容Cgp2 引起之電壓V2 較高。再者，進行順向掃描驅動之情形時於像素電極110維持之電壓，與可忽視產生於像素電極110與閘極信號線105之間的寄生電容之情形相比較，電壓V1 較低。據此，較佳的是，順向掃描驅動用基準電壓VcomF 相較於可忽視寄生電容之情形，電壓V1 較低。
又，此處，雖設記憶於記憶部15之電壓資訊為順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 各自之值，但只要可基於記憶於記憶部15之資訊而生成順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB ，亦可為其他電壓資訊。例如，可為自順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 各自之值加減特定之值的值等。
圖7係顯示該實施形態之液晶顯示裝置之圖像顯示驅動之圖。其係顯示自順向掃描驅動變更至逆向掃描驅動之時序。進行1畫面(圖框)之顯示資料之寫入期間為1圖框期間TF ，垂直同步信號VSYNC 為設1圖框期間為週期之信號，藉由垂直同步信號VSYNC ，可計量1個像素電路之顯示資料之寫入之時序。水平同步信號HSYNC 為設上述之1水平期間(H)為週期之信號，藉由水平同步信號HSYNC ，可計量1個像素電路之顯示資料之寫入之時序。此處，信號PCLK 為時脈信號。
在1圖框期間TF 中，於返馳期間TB ，資料寫入期間TD 繼續，在資料寫入期間TD 中，於複數之像素電路進行顯示資料之寫入驅動。據此，閘極信號依序變為高電壓，圖中係顯示自第1個閘極信號VG1 向第800個閘極信號VG800 依序變為高電壓之順向掃描驅動。再者，如上所述，閘極信號線驅動電路進行閘極重疊驅動，且成為鄰接之閘極信號之高電壓之閘極信號接通期間有重疊。
如上所述，於資料信號線107供給對應於進行寫入驅動之像素電路之顯示資料之顯示控制電壓，圖中係顯示於資料寫入期間TD 分別供給之對應於第1個像素電路至第800個像素電路之顯示資料之顯示控制電壓。於基準電壓線108，供給有進行順向掃描驅動時供給之順向掃描驅動用基準電壓VcomF 。
在該1圖框期間TF ，雖進行順向掃描驅動，但在其後之圖框期間TF ，向逆向掃描驅動變更。與此相對應，持續至資料寫入期間TD 之於返馳期間TB 供給至基準電壓線108之基準電壓，自順向掃描驅動用基準電壓VcomF 變化成逆向掃描驅動用基準電壓VcomB 。但，變更基準電壓之時序，宜為相對最後進行顯示資料之寫入驅動之像素電路，閘極信號自高電壓向低電壓變化之後。另，圖中所示之偏移期間VOFS 係為使最終之閘極信號向低電壓充分變化而設置之偏移期間，係為於最後之像素電路進行顯示資料之寫入驅動之時防止基準電壓變動而設置。
另，此處雖說明資料信號線驅動電路115供給至1根資料信號線107之顯示控制電壓之符號於各水平期間(H)交互變化之情形，但並非限定於此。在1圖框期間，供給至1根資料信號線107之顯示控制電壓之符號完全相同，亦可為於每1圖框期間或各特定數之圖框期間，該符號交互變化之驅動。可為供給至連接於資料信號線驅動電路115之複數之資料信號線107之顯示控制電壓之符號在1圖框期間完全相等之圖框反轉方式，可為顯示控制電壓之符號在鄰接之資料信號線107不同之行反轉方式。
[第2實施形態]
本發明第2實施形態之顯示裝置之基本構成與第1實施形態之顯示裝置相同。相對於第1實施形態之基準電壓線驅動電路10進行基準電壓固定驅動，該實施形態之基準電壓線驅動電路10進行基準電壓交流驅動，此點為主要差異。
此處，基準電壓交流驅動如下所述。如上所述，資料信號線驅動電路115進行例如列反轉、或圖框反轉等之資料信號反轉驅動，供給至像素電路之像素電極110之顯示控制電壓具有正或負的符號。當於像素電路之像素電極110供給正的符號之顯示控制電壓時，於該像素電路之基準電極111供給負的符號之基準電壓(低電壓)，當於像素電路之像素電極110供給負的符號之顯示控制電壓時，於該像素電路之基準電極111供給正的符號之基準電壓(高電壓)。即，基準電壓為以特定之週期交互反復為低電壓與高電壓之交流電壓。此處，正的符號之基準電壓(高電壓)與負的符號之基準電壓(低電壓)之差設為振幅值。
圖像顯示，藉由相對基準電極111之像素電極110之電壓控制圖像顯示，並進行上述基準電壓交流驅動，藉此，當進行資料信號反轉驅動時，可縮小正的符號之顯示控制電壓、與負的符號之顯示控制電壓之差，從而可抑制消耗電力。
如上所述，資料信號線驅動電路115進行資料信號反轉驅動。驅動為列反轉方式之情形，於以圖3所示之縱向排列之複數之基準電壓線108，1圖框期間中交互供給正的符號之基準電壓、與負的符號之基準電壓。即，例如自圖之上側數起，於奇數列之基準電壓線108供給正的符號之基準電壓之情形，於偶數列之基準電壓線108供給負的符號之基準電壓。又，複數之基準電極111作為1個基準電極膜形成，且基準電壓線108為1根之情形時，以與顯示控制電壓之符號同步之週期供給正的符號與負的符號之基準電壓。
在進行基準電壓交流驅動之情形下，在先前技術之驅動器IC所具備之基準電壓線驅動電路中，記憶決定1個基準電壓之電壓資訊，且控制暫存器電路控制1個基準電壓，然而，該實施形態之基準電壓線驅動電路10之特徵在於，於記憶部15記憶決定順向掃描驅動用基準電壓VcomF (正順序用基準電壓)及逆向掃描驅動用基準電壓VcomB (逆順序用基準電壓)之電壓資訊，且控制暫存器電路13控制順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 。此處，決定先前技術之1個基準電壓之電壓資訊為基準電壓之基準值與振幅值之2值。基準電壓之基準值為例如正的符號之基準值(高電壓)或負的符號之基準值(低電壓)之任一者。
由於進行順向掃描驅動之情形與進行逆向掃描驅動之情形時，基準值之振幅值相同，因此較佳為設記憶於該實施形態之記憶部15之電壓資訊為順向掃描驅動用基準電壓VcomF 之基準值、逆向掃描驅動用基準電壓VcomB 之基準值、及兩基準電壓之振幅值之3值。
基於記憶於記憶部15之3值之電壓資訊，基準電壓線驅動電路10在順向掃描驅動時將順向掃描驅動用基準電壓VcomF 供給至各像素電路之基準電極111，在逆向掃描驅動時供給逆向掃描驅動用基準電壓VcomB ，藉此，即使為進行基準電壓交流驅動之情形，仍可抑制在順向掃描驅動之情形與逆向掃描驅動之情形時產生之顯示控制電壓之差異，且可抑制由寄生電容所致之變動。藉此，可提高顯示品質。
另，此處，記憶於記憶部15之電壓資訊雖設為順向掃描驅動用基準電壓VcomF 之基準值、逆向掃描驅動用基準電壓VcomB 之基準值、及兩基準電壓之振幅值之3值，但只要基於記憶於記憶部15之電壓資訊可生成順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB ，亦可為其他電壓資訊。例如，記憶於記憶部15之電壓資訊可為順向掃描驅動用基準電壓VcomF 之中心值、逆向掃描驅動用基準電壓VcomB 之中心值，及振幅值之半值之3值。此處，中心值為正的符號之基準電壓(高電壓)與負的符號之基準電壓(低電壓)之平均值。在該情形下，各基準電壓，藉由於中心值加減振幅值之半值，可生成正的符號之基準電壓(高電壓)與負的符號之基準電壓(低電壓)。又，順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之基準值，可為自高電壓或低電壓之任一者加減特定值之值等。
[第3實施形態]
本發明第3實施形態之顯示裝置之基本構成與第1及第2實施形態之顯示裝置相同。基於記憶於該實施形態之基準電壓線驅動電路10之記憶部15之電壓資訊、與記憶於記憶部15之電壓資訊而生成基準電壓之控制方法與第1及第2實施形態有主要不同。
首先，與第1實施形態同樣就基準電壓線驅動電路10進行基準電壓固定驅動之情形進行說明。記憶於第1實施形態之記憶部15之電壓資訊為例如順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之2值，而記憶於該實施形態之記憶部15中之電壓資訊為例如順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一者之值、與順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之差分值ΔV(=VcomF -VcomB )之2值。
當掃描驅動之掃描方向變更時，控制暫存器電路13使應輸出之基準電壓自變更前之基準電壓轉化成記憶於記憶部15中之差分值ΔV，並作為變更後之基準電壓控制基準電壓生成電路16。藉此，基準電壓生成電路16，當順向掃描驅動時以順向掃描驅動用基準電壓VcomF 為基準電壓，逆向掃描驅動時以逆向掃描驅動用基準電壓VcomB 為基準電壓，供給至基準電壓線108。
第1實施形態之基準電壓線驅動電路10係於記憶部15記憶例如順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之2值之電壓資訊，而該實施形態之基準電壓線驅動電路10係於記憶部15記憶順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一者之值、與其差分值ΔV之2值之電壓資訊。由於差分值ΔV之電壓設定範圍可小於基準電壓本身之電壓設定範圍，因此可減少記憶於記憶部15中之電壓資訊之資訊量(bit數)。其結果，可減少記憶部15所需之區域、或設置於控制暫存器電路13中之暫存器區域，從而可減少驅動器IC134之製造成本。例如，設基準電壓之電壓設定範圍為3 V，差分值ΔV之電壓設定範圍為300 mV之情形下，各自進行每10 mV之電壓設定所需之電壓資訊之資訊量，在基準電壓下為9 bit，在差分值ΔV下為5 bit。
又，記憶於記憶部15之電壓資訊，可為順向掃描驅動用基準電壓VcomF 與逆向掃描驅動用基準電壓VcomB 之平均值，及順向掃描驅動用基準電壓VcomF 與逆向掃描驅動用基準電壓VcomB 之差分值ΔV之半值。在該情形下，藉由於該平均值加減差分值ΔV，可選擇生成順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一者。
接著，與第2實施形態同樣就基準電壓線驅動電路10進行基準電壓交流驅動之情形進行說明。記憶於第2實施形態之記憶部15之電壓資訊為順向掃描驅動用基準電壓VcomF 之基準值、逆向掃描驅動用基準電壓VcomB 之基準值、及兩基準電壓之振幅值之3值，而記憶於該實施形態之記憶部15之電壓資訊為例如順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一者之基準值、振幅值、及順向掃描驅動用基準電壓VcomF 與逆向掃描驅動用基準電壓VcomB 之差分值ΔV(=VcomF -VcomB )之3值。此處，順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 皆以特定之週期反復，其差分值ΔV為僅直流成分之值。與第2實施形態比較，藉由設基準電壓之基準值為差分值ΔV，可減少記憶於記憶部15之電壓資訊之資訊量。
又，記憶於該實施形態之記憶部15之電壓資訊，可為順向掃描驅動用基準電壓VcomF 之中心值與逆向掃描驅動用基準電壓VcomB 之中心值的平均值、振幅值之半值、及順向掃描驅動用基準電壓VcomF 及逆向掃描驅動用基準電壓VcomB 之差分值ΔV(=VcomF -VcomB )之半值之3值。在該情形下，藉由對該平均值加減差分值ΔV之半值，進而加減振幅值之半值，選擇順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一者，可生成其正的符號之基準電壓(高電壓)及負的符號之基準電壓(低電壓)。
記憶於該實施形態之記憶部15之電壓資訊，可包含可決定順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之一方之代表值資訊、與可利用該代表值資訊決定另一方之差分資訊。此處，代表值資訊為例如順向掃描驅動用基準電壓VcomF 或逆向掃描驅動用基準電壓VcomB 之任一方之基準值、及振幅值，差分資訊可為順向掃描驅動用基準電壓VcomF 與逆向掃描驅動用基準電壓VcomB 之差分值ΔV，亦可為其他電壓資訊。
以上，關於本發明之實施形態之顯示裝置，作為IPS液晶顯示裝置，就像素電路具有共用電極上方構造之情形進行說明。如上所述，像素電路具有共用電極上方構造之情形，由像素電路之像素電極與鄰接之閘極信號線之間的寄生電容引起之像素電極之電壓變化的影響，可藉由本發明抑制，從而提高顯示品質。但，作為IPS液晶顯示裝置，即使像素電路具有其他構造之情形，由像素電路之像素電極與鄰接之閘極信號線之間的寄生電容引起，而於像素電極發生電壓變化之情形，仍可適用本發明。
為藉由IPS液晶顯示裝置以外之驅動之液晶顯示裝置，例如VA(Vertically Aligned：垂直排列型)液晶顯示裝置或TN(Twisted Nematic：扭轉向列型)液晶顯示裝置等之液晶顯示裝置或其他顯示裝置，由像素電路之像素電極與鄰接之閘極信號線之間的寄生電容引起，而於像素電極發生電壓變化之情形，同樣可適用本發明。不限定於由寄生電容引起之情形，在進行順向掃描驅動之情形與進行逆向掃描驅動之情形下，於像素電極發生系統性的電壓變化之情形時，可適用本發明。圖8係於VA液晶顯示裝置及TN液晶顯示裝置所具備之TFT基板102之等價電路之概念圖。VA液晶顯示裝置及TN液晶顯示裝置之情形時，基準電極111設置於與TFT基板102對向之濾光器基板101。
雖已描述本發明之特定實施例，但其可作出各种修改，且意欲涵蓋所有此等修改，如同此等修改落在本發明之範疇及精神內一般。
10．．．基準電壓線驅動電路
11．．．邏輯電路
12．．．記憶體寫入電路
13．．．控制暫存器電路
14．．．介面電路
15．．．記憶部
16．．．基準電壓生成電路
20．．．外部系統
31．．．順向
32．．．逆向
101．．．濾光器基板
102．．．TFT基板
103．．．背光
105．．．閘極信號線
106．．．RGB開關電路
107．．．資料信號線
108．．．基準電壓線
109．．．TFT
110．．．像素電極
111．．．基準電極
112．．．移位暫存器電路
114．．．閘極信號線控制電路
115．．．資料信號線驅動電路
120．．．顯示部
134．．．驅動器IC
205．．．閘極電極膜
207．．．資料信號線膜
210．．．像素電極膜
211．．．基準電極膜
220．．．半導體膜
221．．．閘極絕緣膜
222．．．絕緣膜
223．．．保護膜
Cgp1 ．．．寄生電容
Cgp2 ．．．寄生電容
CST ．．．像素電容
圖1係本發明之實施形態之液晶顯示裝置之整體立體圖。
圖2係顯示本發明之實施形態之液晶顯示裝置之構成之方塊構成圖。
圖3係本發明之實施形態之TFT基板之等價電路之概念圖。
圖4A係本發明之實施形態之第n個像素電路附近之上表面圖。
圖4B係顯示圖4A所示之4B-4B剖面之剖面圖。
圖5A係進行順向掃描驅動之情形時之本發明之實施形態之第n個像素電路及第n+1個像素電路之驅動之圖。
圖5B係進行逆向掃描驅動之情形時之本發明之實施形態之第n個像素電路及第n+1個像素電路之驅動之圖。
圖6係本發明之實施形態之基準電壓線驅動電路之方塊概念圖。
圖7係顯示本發明第1實施形態之液晶顯示裝置之圖像顯示驅動之圖。
圖8係本發明實施形態之另一液晶顯示裝置所具備之TFT基板之等價電路之概念圖。
圖9係一般顯示裝置之像素電路之電路圖。
10．．．基準電壓線驅動電路
11．．．邏輯電路
12．．．記憶體寫入電路
13．．．控制暫存器電路
14．．．介面電路
15．．．記憶部
16．．．基準電壓生成電路
20．．．外部系統
108．．．基準電壓線
120．．．顯示部

Claims (3)

  1. 一種顯示裝置，其特徵為包含：資料信號線；複數之像素電路，其連接於上述資料信號線，且依序排列；依上述順序排列之複數之閘極信號線，其分別在鄰接之像素電路之間延伸，且共同與配置於一方側之上述像素電路連接；閘極信號線驅動電路，其隨著時間經過而選擇與上述順序正順序或逆順序之任一者，並依序將作為各接通電壓之複數之閘極信號分別輸出至依上述順序排列之上述複數之閘極信號線；資料信號線驅動電路，其選擇上述複數之像素電路中之1個像素電路，並將對應於其顯示資料之顯示控制電壓供給至上述資料信號線；及基準電壓線驅動電路，其將對應於各上述像素電路之基準電壓供給至該像素電路各者；且輸出至各上述閘極信號線之閘極信號，在上述資料信號線驅動電路將對應於連接於該閘極信號線之像素電路之顯示資料之顯示控制電壓供給至上述資料信號線之期間，及進而其前之特定之期間，成為接通電壓；上述各像素電路包含：像素電極；供給對應於該像素電路之基準電壓之基準電極；及設置於上述資料信號線與該像素電極之間，且由上述閘極信號予以控制之開關 元件；且寫入至上述像素電極之上述顯示控制電壓，在以正順序選擇閘極信號線之情況，使電壓降低第1降低電壓，在以逆順序選擇閘極信號線之情況，使電壓降低第1降低電壓與第2降低電壓之合計電壓；上述基準電壓線驅動電路包含：記憶決定上述正順序用基準電壓及上述逆順序用基準電壓之電壓資訊之記憶部、及基於上述電壓資訊生成對應於各上述像素電路之基準電壓之生成電路；且根據上述閘極信號線驅動電路以上述順序之正順序或逆順序之任一順序輸出上述閘極信號，而選擇正順序用基準電壓或逆順序用基準電壓並供給至各像素電路之上述基準電極；上述正順序用基準電壓與上述逆順序用基準電壓之切換係於返馳期間進行。
  2. 如請求項1之顯示裝置，其中上述正順序用基準電壓及上述逆順序用基準電壓均為以特定之週期交互地反復低電壓與高於該低電壓特定之振幅值之高電壓之交流電壓；上述電壓資訊為上述正順序用基準電壓之基準值、上述逆順序用基準電壓之基準值、及上述特定之振幅值。
  3. 如請求項1之顯示裝置，其中上述正順序用基準電壓及上述逆順序用基準電壓均為以特定之週期交互地反復低電壓與高於該低電壓特定之 振幅值之高電壓之交流電壓；上述電壓資訊為上述正順序用基準電壓之基準值或上述逆順序用基準電壓之基準值之任一者、上述正順序用基準電壓之基準值與上述逆順序用基準電壓之基準值之差分值、及上述特定之振幅值。
TW100138520A 2010-10-29 2011-10-24 顯示裝置 TWI460707B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010244423A JP5679172B2 (ja) 2010-10-29 2010-10-29 液晶表示装置

Publications (2)

Publication Number Publication Date
TW201232520A TW201232520A (en) 2012-08-01
TWI460707B true TWI460707B (zh) 2014-11-11

Family

ID=45218216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100138520A TWI460707B (zh) 2010-10-29 2011-10-24 顯示裝置

Country Status (6)

Country Link
US (2) US9001090B2 (zh)
EP (1) EP2447937A1 (zh)
JP (1) JP5679172B2 (zh)
KR (1) KR101290838B1 (zh)
CN (1) CN102467894B (zh)
TW (1) TWI460707B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
WO2014041965A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2014112166A (ja) * 2012-12-05 2014-06-19 Japan Display Inc 表示装置
TWI533271B (zh) * 2014-05-23 2016-05-11 友達光電股份有限公司 顯示面板驅動方法
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US20160078802A1 (en) * 2014-09-15 2016-03-17 Xi'an Novastar Tech Co., Ltd. Led display control method and control card, led display screen system
WO2017159664A1 (ja) * 2016-03-16 2017-09-21 シャープ株式会社 液晶表示装置およびその駆動方法
TWI599830B (zh) * 2016-05-09 2017-09-21 友達光電股份有限公司 畫素陣列及顯示裝置
KR102554967B1 (ko) * 2016-10-31 2023-07-13 삼성디스플레이 주식회사 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
CN112419993B (zh) * 2020-11-28 2023-05-30 广东志慧芯屏科技有限公司 一种利用分时驱动的低功耗低频驱动方法及系统
CN113223437A (zh) * 2021-04-30 2021-08-06 惠科股份有限公司 显示屏、驱动方法和显示装置
US20230153977A1 (en) * 2021-11-17 2023-05-18 Orbotech Ltd. Panel design to improve accurate defect location report
JP2023169749A (ja) 2022-05-17 2023-11-30 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202761A (ja) * 2000-12-28 2002-07-19 Advanced Display Inc 液晶表示装置
TW200402673A (en) * 2002-03-20 2004-02-16 Hitachi Ltd Display device and representation device
TW200425038A (en) * 2003-03-17 2004-11-16 Hitachi Ltd Display device and driving method for a display device
TW200501041A (en) * 2003-06-16 2005-01-01 Mitsubishi Electric Corp Display device and display control circuit
TW200511190A (en) * 2003-04-08 2005-03-16 Sony Corp Display device
TW200513721A (en) * 2003-08-11 2005-04-16 Sony Corp Display and method for driving the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325311B2 (ja) 1992-11-26 2002-09-17 京セラ株式会社 液晶表示装置の駆動方法
JPH10313418A (ja) * 1997-03-12 1998-11-24 Seiko Epson Corp デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器
JP3704976B2 (ja) * 1998-11-13 2005-10-12 株式会社日立製作所 液晶表示装置及び電圧補正回路
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
TW495729B (en) * 1999-12-01 2002-07-21 Chi Mei Electronics Corp Liquid crystal display module and scanning circuit board thereof
JP3536006B2 (ja) * 2000-03-15 2004-06-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP4585088B2 (ja) * 2000-06-12 2010-11-24 パナソニック株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
JP3884229B2 (ja) * 2000-12-04 2007-02-21 株式会社 日立ディスプレイズ 液晶表示装置
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
US7187421B2 (en) * 2003-07-11 2007-03-06 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display having a source driver and scanning line drive circuit that is shutdown
TWI278824B (en) * 2004-03-30 2007-04-11 Au Optronics Corp Method and apparatus for gamma correction and flat-panel display using the same
JP2006030529A (ja) * 2004-07-15 2006-02-02 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器
US7728807B2 (en) * 2005-02-25 2010-06-01 Chor Yin Chia Reference voltage generator for use in display applications
WO2007029381A1 (ja) * 2005-09-01 2007-03-15 Sharp Kabushiki Kaisha 表示装置ならびにその駆動回路および駆動方法
WO2008026350A1 (fr) * 2006-08-30 2008-03-06 Sharp Kabushiki Kaisha Dispositif d'affichage
KR20080026824A (ko) * 2006-09-21 2008-03-26 삼성전자주식회사 액정 표시 장치
KR101318367B1 (ko) * 2006-09-26 2013-10-16 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
JP2008083399A (ja) * 2006-09-27 2008-04-10 Lg Philips Lcd Co Ltd 液晶表示装置用基準電圧回路
TWI351666B (en) * 2006-10-05 2011-11-01 Au Optronics Corp Liquid crystal display and driving method thereof
JP5348884B2 (ja) 2007-01-15 2013-11-20 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
KR100870510B1 (ko) 2007-04-10 2008-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
EP2136247B1 (en) * 2007-03-15 2014-07-02 Sharp Kabushiki Kaisha Liquid crystal display device
US9196206B2 (en) * 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
TWI339378B (en) * 2007-05-11 2011-03-21 Chimei Innolux Corp Liquid crystal display device and method for driving the same
US20080303769A1 (en) * 2007-06-07 2008-12-11 Mitsubishi Electric Corporation Image display device and drive circuit
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
TWI378435B (en) * 2007-09-11 2012-12-01 Au Optronics Corp Liquid crystal display device
KR101599351B1 (ko) * 2007-09-28 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101529288B1 (ko) * 2008-04-17 2015-06-17 삼성디스플레이 주식회사 표시장치
US20120120044A1 (en) * 2009-06-22 2012-05-17 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202761A (ja) * 2000-12-28 2002-07-19 Advanced Display Inc 液晶表示装置
TW200402673A (en) * 2002-03-20 2004-02-16 Hitachi Ltd Display device and representation device
TW200425038A (en) * 2003-03-17 2004-11-16 Hitachi Ltd Display device and driving method for a display device
TW200511190A (en) * 2003-04-08 2005-03-16 Sony Corp Display device
TW200501041A (en) * 2003-06-16 2005-01-01 Mitsubishi Electric Corp Display device and display control circuit
TW200513721A (en) * 2003-08-11 2005-04-16 Sony Corp Display and method for driving the same

Also Published As

Publication number Publication date
EP2447937A1 (en) 2012-05-02
CN102467894B (zh) 2015-04-15
US9001090B2 (en) 2015-04-07
US9378710B2 (en) 2016-06-28
US20120105425A1 (en) 2012-05-03
CN102467894A (zh) 2012-05-23
JP2012098400A (ja) 2012-05-24
TW201232520A (en) 2012-08-01
KR20120046036A (ko) 2012-05-09
KR101290838B1 (ko) 2013-08-07
US20150170614A1 (en) 2015-06-18
JP5679172B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
TWI460707B (zh) 顯示裝置
US9548031B2 (en) Display device capable of driving at low speed
US6707441B1 (en) Active matrix type liquid crystal display device, and substrate for the same
US20100110114A1 (en) Liquid crystal display device and method of driving thereof
US20040183768A1 (en) Liquid crystal display device and method for driving the same
US20050264508A1 (en) Liquid crystal display device and driving method thereof
KR101274054B1 (ko) 액정 표시장치 및 그의 구동방법
KR20060093955A (ko) 도트 반전을 수행하는 액정 표시 장치 및 액정 표시 장치의구동 방법
KR20120061554A (ko) 표시 장치 및 그것의 구동 방법
US9542897B2 (en) Gate signal line drive circuit and display device
KR20120056110A (ko) 액정 표시 장치 및 그 반전 구동 방법
KR101264724B1 (ko) 액정 표시장치 및 그의 구동방법
KR20200030227A (ko) 표시 장치
KR102301158B1 (ko) 액정 표시 장치
TWI657430B (zh) 電壓提供電路與控制電路
JP4270442B2 (ja) 表示装置およびその駆動方法
KR20150025104A (ko) 액정표시장치 및 그 구동방법
JP2014077907A (ja) 液晶表示装置
JP5418388B2 (ja) 液晶表示装置
WO2013035623A1 (ja) 液晶表示装置およびその駆動方法
JP5381637B2 (ja) 液晶表示装置、電子機器、及び駆動方法
WO2015075845A1 (ja) 表示装置
JPH08136892A (ja) 液晶表示装置
JP2007178811A (ja) 液晶表示装置およびその制御方法
JP5337856B2 (ja) 液晶表示装置およびその制御方法