JPH08263025A - ビデオ表示装置 - Google Patents
ビデオ表示装置Info
- Publication number
- JPH08263025A JPH08263025A JP8073065A JP7306596A JPH08263025A JP H08263025 A JPH08263025 A JP H08263025A JP 8073065 A JP8073065 A JP 8073065A JP 7306596 A JP7306596 A JP 7306596A JP H08263025 A JPH08263025 A JP H08263025A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data line
- transistor
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 データ・ライン駆動回路の出力電圧がストレ
スにより変動する傾向を補償する。 【解決手段】 電圧ＶＣ１は単位利得非反転増幅器３０
１を介して反転増幅器３０２に結合される。抵抗Ｒ３は
演算増幅器３０２の反転入力端子３０５に増幅器３０１
を結合させる。増幅器３０２の出力端子３０３は帰還抵
抗Ｒ４を介して端子３０５に結合される。基準電圧ＲＥ
Ｆは、抵抗Ｒ１と抵抗Ｒ２で形成される分圧器を介し
て、増幅器３０２の非反転入力端子３０６に結合され
る。従って、端子３０６で発生される電圧ＶＲＥＦは、
増幅器３０２の出力端子３０３における電圧Ｖａのレベ
ルを設定する。
スにより変動する傾向を補償する。 【解決手段】 電圧ＶＣ１は単位利得非反転増幅器３０
１を介して反転増幅器３０２に結合される。抵抗Ｒ３は
演算増幅器３０２の反転入力端子３０５に増幅器３０１
を結合させる。増幅器３０２の出力端子３０３は帰還抵
抗Ｒ４を介して端子３０５に結合される。基準電圧ＲＥ
Ｆは、抵抗Ｒ１と抵抗Ｒ２で形成される分圧器を介し
て、増幅器３０２の非反転入力端子３０６に結合され
る。従って、端子３０６で発生される電圧ＶＲＥＦは、
増幅器３０２の出力端子３０３における電圧Ｖａのレベ
ルを設定する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、表示装置の
駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）の
ような表示装置の画素に輝度信号を供給するシステムに
関する。
駆動回路に関し、特に、液晶ディスプレイ（ＬＣＤ）の
ような表示装置の画素に輝度信号を供給するシステムに
関する。
【０００２】
【従来の技術】液晶ディスプレイのような表示装置はマ
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
トリクス、すなわち横方向の行と縦方向の列に並べられ
た画素のアレイで構成されている。表示されるビデオ情
報は輝度（グレイ・スケール）信号として、画素の各列
と個別に関連するデータ・ラインに供給される。画素の
行は順次に走査され、励起された行の画素の静電容量
は、個々の列に供給される輝度信号のレベルに従って種
々の輝度レベルに充電される。
【０００３】アクティブ・マトリクス表示装置では各画
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
素は、ビデオ信号をその画素に供給するスイッチ装置を
含んでいる。このスイッチ装置は典型的には、薄膜トラ
ンジスタ（ＴＦＴ）であり、固体回路から輝度情報を受
け取る。ＴＦＴおよびその回路は固体装置で構成される
ので、非晶質シリコンまたは多結晶シリコン技術のいず
れかを利用して、ＴＦＴおよび駆動回路を同時に形成す
るのが好ましい。
【０００４】液晶ディスプレイは、２枚の基板の間には
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
さまれた液晶材料で構成されている。基板のうち少なく
とも１枚（典型的には２枚とも）は光を透過し、液晶材
料に隣接する基板の面は、個々の画素を形成するパター
ンに配列された透明導電電極を支持している。駆動回路
を、ＴＦＴと共に、基板上にそしてディスプレイの周辺
に形成するのが望ましい。
【０００５】非晶質シリコンは、低温で製造することが
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。
できるので、液晶ディスプレイを組み立てるのに好まし
い材料である。製造温度が低いと、標準的で入手が容易
なそして安価な基板材料を使用することができるので、
製造温度の低いことは重要である。しかしながら、周辺
集積画素駆動回路に非晶質シリコン薄膜トランジスタ
（ａ−Ｓｉ ＴＦＴ）を使用すると、移動度が低く、閾
値電圧がドリフトし、そしてＮ−ＭＯＳエンハンスメン
ト型トランジスタしか使用できないので、ａ−Ｓｉ Ｔ
ＦＴの使用は制限されている。
【０００６】プラス（Ｐｌｕｓ）他名儀の、“表示装置
およびその比較器に輝度信号を供給するシステム”とい
う名称の米国特許第５，１７０，１５５号は、ＬＣＤの
データ・ライン（または列）駆動回路について述べてい
る。プラス他のデータ・ライン駆動回路は、チョップ
（ｃｈｏｐｐｅｄ）・ランプ波増幅器として動作し、Ｔ
ＦＴを使用する。データ・ライン駆動回路は、画像情報
を含む信号に応答し、特定の列のデータ・ラインに画素
電圧を発生する。
およびその比較器に輝度信号を供給するシステム”とい
う名称の米国特許第５，１７０，１５５号は、ＬＣＤの
データ・ライン（または列）駆動回路について述べてい
る。プラス他のデータ・ライン駆動回路は、チョップ
（ｃｈｏｐｐｅｄ）・ランプ波増幅器として動作し、Ｔ
ＦＴを使用する。データ・ライン駆動回路は、画像情報
を含む信号に応答し、特定の列のデータ・ラインに画素
電圧を発生する。
【０００７】あいにく、このようなデータ・ライン駆動
回路の出力電圧は、一定レベルの入力電圧に対し、デー
タ・ライン駆動回路の動作時間に応じて変動する。その
理由は、例えば、データ・ライン駆動回路の出力トラン
ジスタのゲート・ソース間電圧がこのようなＴＦＴにス
トレスを起こすからである。ＴＦＴにおけるこのストレ
スは、データ・ライン駆動回路のＴＦＴに閾値電圧のド
リフトおよび移動度の低下を起こす。データ・ライン駆
動回路の出力電圧がストレスにより変動する傾向を補償
することが望ましい。
回路の出力電圧は、一定レベルの入力電圧に対し、デー
タ・ライン駆動回路の動作時間に応じて変動する。その
理由は、例えば、データ・ライン駆動回路の出力トラン
ジスタのゲート・ソース間電圧がこのようなＴＦＴにス
トレスを起こすからである。ＴＦＴにおけるこのストレ
スは、データ・ライン駆動回路のＴＦＴに閾値電圧のド
リフトおよび移動度の低下を起こす。データ・ライン駆
動回路の出力電圧がストレスにより変動する傾向を補償
することが望ましい。
【０００８】
【発明が解決しようとする課題】発明的特徴によれば、
データ・ライン駆動回路の、ストレスに関連する出力電
圧の変動を表示する信号が発生される。ストレスに関連
する出力電圧を表示する信号はデータ・ライン駆動回路
に結合され、ストレスに関連する出力電圧を表示する信
号に従って、各データ・ライン駆動回路の出力電圧の変
動を減少させるように出力電圧を変動させる。
データ・ライン駆動回路の、ストレスに関連する出力電
圧の変動を表示する信号が発生される。ストレスに関連
する出力電圧を表示する信号はデータ・ライン駆動回路
に結合され、ストレスに関連する出力電圧を表示する信
号に従って、各データ・ライン駆動回路の出力電圧の変
動を減少させるように出力電圧を変動させる。
【０００９】
【課題を解決するための手段】表示装置に配列された画
素内に、画像情報を含む信号を発生するための、本発明
を具体化するビデオ装置は、ビデオ信号源を備えてい
る。複数のデータ・ライン駆動回路はビデオ信号に応答
し、ビデオ信号を画素に供給する。複数のデータ・ライ
ン駆動回路のうちの特定のデータ・ライン駆動回路はそ
れに対応するデータ・ラインに結合され、データ・ライ
ンはそれに対応する列の画素と関連し、対応するビデオ
信号の部分により定められる大きさの出力信号をそのデ
ータ・ラインに発生する。擬似データ・ライン駆動回路
を使用して、複数のデータ・ライン駆動回路の各々に結
合される制御信号を発生し、複数のデータ・ライン駆動
回路の各々の出力信号を制御する。ある一定の大きさの
ビデオ信号に対し、特定のデータ・ライン駆動回路の出
力信号がその動作期間にわたり変動する傾向は、各デー
タ・ライン駆動回路の出力信号の変動を減少させるよう
に制御信号によって補償される。
素内に、画像情報を含む信号を発生するための、本発明
を具体化するビデオ装置は、ビデオ信号源を備えてい
る。複数のデータ・ライン駆動回路はビデオ信号に応答
し、ビデオ信号を画素に供給する。複数のデータ・ライ
ン駆動回路のうちの特定のデータ・ライン駆動回路はそ
れに対応するデータ・ラインに結合され、データ・ライ
ンはそれに対応する列の画素と関連し、対応するビデオ
信号の部分により定められる大きさの出力信号をそのデ
ータ・ラインに発生する。擬似データ・ライン駆動回路
を使用して、複数のデータ・ライン駆動回路の各々に結
合される制御信号を発生し、複数のデータ・ライン駆動
回路の各々の出力信号を制御する。ある一定の大きさの
ビデオ信号に対し、特定のデータ・ライン駆動回路の出
力信号がその動作期間にわたり変動する傾向は、各デー
タ・ライン駆動回路の出力信号の変動を減少させるよう
に制御信号によって補償される。
【００１０】
【発明の実施の形態】デマルチプレクサ／データ・ライ
ン駆動回路１００を含む図１において、アナログ回路１
１は、表示される画像情報を表わすビデオ信号を、例え
ば、アンテナ１２から受け取る。アナログ回路１１はビ
デオ信号をライン１３によりアナログ／ディジタル（Ａ
／Ｄ）変換器１４に入力信号として供給する。
ン駆動回路１００を含む図１において、アナログ回路１
１は、表示される画像情報を表わすビデオ信号を、例え
ば、アンテナ１２から受け取る。アナログ回路１１はビ
デオ信号をライン１３によりアナログ／ディジタル（Ａ
／Ｄ）変換器１４に入力信号として供給する。
【００１１】アナログ回路１１からのテレビジョン信号
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
は液晶アレイ１６に表示される。液晶アレイ１６は、横
にｍ＝５６０行、縦にｎ＝９６０列に並べられた多数の
画素（例えば、液晶セル１６ａ）で構成されている。液
晶アレイ１６は、ｎ＝９６０列のデータ・ライン１７
を、液晶セル１６ａの縦の各列につき１つ、ｍ＝５６０
のセレクト・ライン１８を液晶セル１６ａの横の各行に
つき１つ、備えている。
【００１２】Ａ／Ｄ変換器１４は出力母線１９を備え、
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
輝度レベル（グレースケール・コード）を、４０グルー
プの出力ライン２２を有するメモリ２１に供給する。メ
モリ２１の出力ライン２２の各グループは、貯えられた
ディジタル情報を、対応するディジタル／アナログ（Ｄ
／Ａ）変換器２３に供給する。４０グループの出力ライ
ン２２にそれぞれ対応して、４０個のＤ／Ａ変換器２３
がある。ある１個のＤ／Ａ変換器２３の出力信号ＩＮ
は、対応するライン３１を介して、対応するデマルチプ
レクサ／データ・ライン駆動回路１００に結合され、駆
動回路１００は対応するデータ・ライン１７を駆動す
る。セレクト・ライン・スキャナー６０は、セレクト・
ライン１８に行セレクト信号を発生し、従来の方法で、
アレイ１６の特定の行を選択する。９６０本のデータ・
ライン１７に発生される電圧は、３２マイクロ秒のライ
ン時間の間に、選択された行の画素１６ａに加えられ
る。
【００１３】ある１つのデマルチプレクサ／データ・ラ
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
イン駆動回路１００は、低い入力容量（例えば、１ｐｆ
より小さい）を有するチョップ・ライン波増幅器（図１
には詳細に図示せず）を使用し、対応する信号ＩＮを貯
え、貯えられた入力信号を対応するデータ・ライン１７
に移送する。各データ・ライン１７は、容量負荷（例え
ば、２０ｐｆ）を形成する５６０行の画素セル１６ａに
接続される。
【００１４】図２は、ある１つのデマルチプレクサ／デ
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
ータ・ライン駆動回路１００を詳細に示す。図３のａ〜
図３のｈは、図２の回路の動作を説明するのに役立つ波
形を示す。図１，図２、および図３のａ〜図３のｈにお
いて、類似した記号および番号は類似した品目まは機能
を示す。図２のデマルチプレクサ／データ・ライン駆動
回路１００のトランジスタはすべて、Ｎ−ＭＯＳ型のＴ
ＦＴである。従って、都合のよいことに、これらのトラ
ンジスタは、図１のアレイと一緒に、１つの集積回路と
して形成することができる。
【００１５】図２の信号ライン３１のビデオ信号をサン
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
プリングする前に、コンデンサＣ４３の端子Ｄで発生さ
れる電圧が初期設定される。コンデンサＣ４３の電圧を
初期設定するために、Ｄ／Ａ変換器２３はライン３１に
所定の電圧（例えば、ビデオ信号ＩＮの最大電圧、すな
わち、フルスケール電圧）を発生する。図３のａの制御
パルスＰＲＥ−ＤＣＴＲＬがトランジスタＭＮ１のゲー
トに発生されると、トランジスタＭＮ１はライン３１で
コンデンサＣ４３に初期設定電圧を供給する。このよう
にして、コンデンサＣ４３の電圧は、各画素の更新サイ
クルに先立って、同じである。ＰＲＥ−ＤＣＴＲＬパル
スのあとで、ビデオ信号ＩＮは変化して、現在の画素の
更新サイクルに使用されるビデオ情報を含むようにな
る。
【００１６】図２のデマルチプレクサ３２のトランジス
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
タＭＮ１は、ビデオ情報を含んでいる信号ライン３１で
発生されたアナログ信号ＩＮをサンプリングする。サン
プリングされた信号はデマルチプレクサ３２のサンプリ
ング・コンデンサＣ４３に貯えられる。ライン３１で発
生された１グループ４０個の信号ＩＮ（図１）のサンプ
リングは、対応するパルス信号ＤＣＴＲＬ（ｉ）の制御
下で同時に行われる。図３のａに示すように、２４個の
パルス信号ＤＣＴＲＬ（ｉ）は、ｔ５ａ〜ｔ２０のあと
に続く期間中に、連続的に発生する。図２の各パルス信
号ＤＣＴＲＬ（ｉ）は、対応する１グループ内の４０個
のデマルチプレクサ３２のデマルチプレクス動作を制御
する。９６０個の画素のデマルチプレクス動作はすべ
て、図３のａの期間ｔ５ａ〜ｔ２０に生じる。
【００１７】能率的な時間利用を行うために、２段階の
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
パイプライン・サイクルが使用される。前に説明したよ
うに、ｔ５ａ〜ｔ２０の期間中に、ＩＮ信号はデマルチ
プレクスされ図２の９６０個のコンデンサＣ４３に貯え
られる。図３のｄのｔ３〜ｔ４の期間中に、図３のａの
パルスＰＲＥ−ＤＣＴＲＬおよび２４個のパルス信号Ｄ
ＣＴＲＬの発生する前に、図３のｄのパルス信号ＤＸＦ
ＥＲが生じると図２の各コンデンサＣ４３はトランジス
タＭＮ７を介してコンデンサＣ２に結合される。従っ
て、コンデンサＣ４３に貯えられるＩＮ信号の一部分
は、図２のコンデンサＣ２に移送されて電圧ＶＣ２を発
生する。ｔ５ａ〜ｔ２０の期間中に、図３ａのパルス信
号ＤＣＴＲＬが生じると、コンデンサＣ２の電圧ＶＣ２
は、以下に説明するように、対応するデータ・ライン１
７を介してアレイ１６に加えられる。従って、ＩＮ信号
はこの２段階パイプラインを介してアレイ１６に加えら
れる。
【００１８】基準ランプ波発生器３３は、出力導体２７
に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
に基準ランプ波信号ＲＥＦ＿ＲＡＭＰを発生する。導体
２７は、各デマルチプレクサ／データ・ライン駆動回路
１００の各コンデンサＣ２の端子Ｅ（図２）に共通に結
合される。コンデンサＣ２の端子Ａは比較器２４の入力
端子を形成する。図１のデータ・ランプ波発生器３４
は、出力ライン２８を介して、データ・ランプ波電圧Ｄ
ＡＴＡ＿ＲＡＭＰを供給する。図２のデマルチプレクサ
／データ・ライン駆動回路１００において、トランジス
タＭＮ６はデータ・ライン１７に電圧ＤＡＴＡ＿ＲＡＭ
Ｐを加えて、電圧ＶＣＯＬＵＭＮを発生する。電圧ＶＣ
ＯＬＵＭＮが加えられる行は、行セレクト・ライン１８
に発生される行セレクト信号に従って決定される。ライ
ン１８に生じるようなセレクト信号を発生するためにシ
フトレジスタを使用する表示装置は、例えば、米国特許
第４，７６６，４３０号および４，７４２，３４６号で
述べられている。トランジスタＭＮ６はＴＦＴであり、
ゲート電極は導体２９により比較器２４の出力端子Ｃに
結合されている。比較器２４からの出力電圧ＶＣはトラ
ンジスタＭＮ６の導通期間を制御する。
【００１９】各画素更新期間中に、トランジスタＭＮ６
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
の導通期間を制御するために比較器２４の電圧ＶＣをト
ランジスタＭＮ６に加えるのに先立ち、比較器２４は自
動的に較正すなわち調節される。時刻ｔ０（図３のｂ）
で、トランジスタＭＮ１０は信号ＰＲＥ＿ＡＵＴＯＺに
よって導通するように調整され、電圧ＶＰＲＡＺがトラ
ンジスタＭＮ５のドレイン電極およびトランジスタＭＮ
６のゲート電極にかけられる。この電圧ＶＣは、例え
ば、トランジスタＭＮ６のソース・ゲート間容量Ｃ２４
（破線で示す）のような漂遊容量に貯えられ、トランジ
スタＭＮ６を導通させる。トランジスタＭＮ１０が容量
Ｃ２４を予め充電していると、トランジスタＭＮ５は非
導通となる。
【００２０】図３のｂの時刻ｔ１で、パルス信号ＰＲＥ
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
＿ＡＵＴＯＺは終了し、トランジスタＭＮ１０はオフに
なる。時刻ｔ１で、トランジスタＭＮ５のゲート・ドレ
イン端子間に結合されているトランジスタＭＮ３のゲー
ト電極にパルス信号ＡＵＴＯＺＥＲＯが供給され、トラ
ンジスタＭＮ３をオンにする。これと同時に、図３のｇ
のパルス信号ＡＺがトランジスタＭＮ２のゲート電極に
供給され、トランジスタＭＮ２をオンにする。トランジ
スタＭＮ２がオンになると、電圧ＶａがトランジスタＭ
Ｎ２を介して結合コンデンサＣ１の端子Ａに結合され
る。トランジスタＭＮ２は、電圧Ｖａのレベルの電圧Ｖ
ＡＡを端子Ａに発生し、端子Ａに比較器２４のトリガ・
レベルを確立する。比較器２４のトリガ・レベルは電圧
Ｖａに等しい。コンデンサＣ１の第２の端子Ｂはトラン
ジスタＭＮ３と、トランジスタＭＮ５のゲートに結合さ
れる。
【００２１】導通するトランジスタＭＮ３は、トランジ
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
スタＭＮ５のゲート電極とドレイン電極との間で、端子
Ｃにおける電荷を平衡状態に保ち、端子Ｂにおいてトラ
ンジスタＭＮ５のゲート電極のゲート電圧ＶＧを発生す
る。最初、電圧ＶＧはトランジスタＭＮ５の閾値レベル
ＶＴＨを超え、トランジスタＭＮ５を導通させる。トラ
ンジスタＭＮ５が導通すると、端子ＢとＣにおける各電
圧は、信号ＡＵＴＯＺＥＲＯのパルスの間、各電圧がト
ランジスタＭＮ５の閾値レベルＶＴＨに等しくなるま
で、減少する。端子Ａにおける電圧ＶＡＡが電圧Ｖａに
等しい時、端子ＢにおけるトランジスタＭＮ５のゲート
電極電圧ＶＧはその閾値レベルＶＴＨにある。図３のｃ
および３のｆの時刻ｔ２で、図２のトランジスタＭＮ３
とＭＮ２はオフになり、比較器２４は較正または調節さ
れる。従って、入力端子Ａに関する図２の比較器２４の
トリガ・レベルは電圧Ｖａに等しい。
【００２２】上述したように、パルス信号ＤＸＦＥＲ
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
は、トランジスタＭＮ７のゲートで発生され、時刻ｔ３
で始まり、デマルチプレクサ３２のコンデンサＣ４３を
端子Ａを介してコンデンサＣ２に結合させる。その結
果、コンデンサＣ２に発生される電圧ＶＣ２はコンデン
サＣ４３におけるサンプル信号ＩＮのレベルに比例す
る。信号ＩＮの大きさは、パルス信号ＤＸＦＥＲの期間
に、端子Ａで発生される電圧ＶＡＡが比較器２４のトリ
ガ・レベルＶａよりも小さくなるような大きさである。
従って、時刻ｔ３の直後に、比較器トランジスタＭＮ５
は非導通状態のままである。電圧ＶＡＡと、電圧Ｖａに
等しい比較器２４のトリガ・レベルとの電圧差は信号Ｉ
Ｎの大きさにより定められる。
【００２３】端子Ａにおける電圧ＶＡＡが電圧Ｖａを超
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
えると、トランジスタＭＮ５は導通状態になる。端子Ａ
における電圧ＶＡＡが電圧Ｖａを超えなければ、トラン
ジスタＭＮ５は非導通状態にある。比較器２４の自動較
正ましたは自動調節は、例えば、トランジスタＭＮ５に
おける閾値電圧のドリフトを補償する。
【００２４】図２のパルスＲＥＳＥＴの波形とタイミン
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防がれる。
グは、図３のｃのパルス信号ＡＵＴＯＺＥＲＯと同様で
ある。パルス電圧ＲＥＳＥＴは、トランジスタＭＮ６と
並列に結合されているトランジスタＭＮ９のゲート電極
に結合され、トランジスタＭＮ９をオンにする。トラン
ジスタＭＮ９が導通している時、ライン１７および選択
された行の画素セル１６ａ（図１）に、電圧ＶＣＯＬＵ
ＭＮの所定の初期状態が確立される。有利なことに、画
素セル１６ａにおいて初期状態が確立されると、画素セ
ル１６ａの静電容量内に貯えられた以前の画像情報が現
在の更新期間（図３のｂ〜図３のｇ）中に画素電圧ＶＣ
ＯＬＵＭＮに影響を及ぼすのが防がれる。
【００２５】時刻ｔ６に先立ち、トランジスタＭＮ９
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
は、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベルＶＩＡＤに
電圧ＶＣＯＬＵＭＮを設定する。トランジスタＭＮ１０
がオンになった直後、ｔ０〜ｔ１の期間中に、データ・
ライン１７と関連する静電容量Ｃ４は、信号ＤＡＴＡ＿
ＲＡＭＰの非動作レベルＶＩＡＤの方へ向かって部分的
に充電／放電している。パルス信号ＡＵＴＯＺＥＲＯの
期間に、トランジスタＭＮ６のゲート電圧ＶＣはトラン
ジスタＭＮ５の閾値電圧にまで減少する。従って、トラ
ンジスタＭＮ６は実質的にオフになる。コンデンサＣ４
の充電／放電は、トランジスタＭＮ９がオンになってい
る時、ｔ１〜ｔ２の期間中に主として行われる。有利な
ことに、電圧ＶＣＯＬＵＭＮの初期状態を確立するため
にトランジスタＭＮ９とトランジスタＭＮ６を利用する
ことにより、トランジスタＭＮ６の閾値電圧ドリフトが
減少される。トランジスタＭＮ６の閾値電圧ドリフトが
減少される理由は、トランジスタＭＮ６が、単独で電圧
ＶＣＯＬＵＭＮの初期状態を確立しなければならない場
合よりも短かい期間駆動されるからである。
【００２６】トランジスタＭＮ６は、トランジスタＭＮ
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
５と同じ様なパラメータとストレス、従って同じ様な閾
値電圧ドリフトを有するように設計される。従って、有
利なことに、トランジスタＭＮ６の閾値電圧ドリフトは
トランジスタＭＮ５の閾値電圧ドリフトの跡を追う。
【００２７】以下に述べる２つの動作モードの１つにお
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追縦の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
いて、トランジスタＭＮ５のソース電圧ＶＳＳは０Ｖに
等しい。また、信号ＤＡＴＡ＿ＲＡＭＰの非動作レベル
ＶＩＡＤに等しい電圧ＶＣＯＬＵＭＮは、ｔ２〜ｔ４の
期間中、１Ｖに等しい。時刻ｔ５に先立ち、端子Ｃにお
けるトランジスタＭＮ５のドレイン電圧ＶＣはトランジ
スタＭＮ５の閾値電圧ＶＴＨに等しい。上述した追縦の
ゆえに、トランジスタＭＮ５の閾値電圧ＶＴＨの変動に
より、トランジスタＭＮ６のゲート・ソース間電圧はト
ランジスタＭＮ６の閾値電圧よりも１Ｖ低いレベルに維
持される。この１Ｖの相違が生じるのは、トランジスタ
ＭＮ５とＭＮ６のソース電極間に１ボルトの電位差があ
るからである。
【００２８】有利なことに、図３のｈのパルス電圧Ｃ＿
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
ＢＯＯＴは、トランジスタＭＮ６のゲートにおいて、コ
ンデンサＣ５（図２）を介して端子Ｃに容量的に結合さ
れる。コンデンサＣ５と静電容量Ｃ２４は分圧器を形成
する。パルスＡＵＴＯＺＥＲＯの間、トランジスタＭＮ
６を導通状態に維持するのに十分な所定の少量だけゲー
ト電圧ＶＣが増加するように電圧Ｃ＿ＢＯＯＴの大きさ
が選ばれる。前に説明したように、図３のｄの時刻ｔ３
のあとでトランジスタＭＮ５は非導通状態である。従っ
て、電圧ＶＣの所定の増加（約５Ｖ）は、端子Ｃにおい
て電圧Ｃ＿ＢＯＯＴに関して形成される静電容量分圧器
により定められる。電圧ＶＣの増加は閾値電圧ＶＴＨに
依存しない。従って、動作寿命期間のトランジスタＭＮ
５またはＭＮ６の閾値電圧ドリフトは電圧Ｃ＿ＢＯＯＴ
により電圧ＶＣの増加に影響を及ぼさない。従って、電
圧ＶＴＨが著しく増加する動作寿命期間中、図３のｆの
時刻ｔ６に先立ち、トランジスタＭＮ６は小さい駆動で
導通状態に保たれる。
【００２９】トランジスタＭＮ５の閾値電圧（ＶＴＨ）
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追縦するものと仮定する。従っ
て、電圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧
ドリフトを補償する必要はない。従って、トランジスタ
ＭＮ５およびＭＮ６の閾値電圧ドリフトにかかわりな
く、トランジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオ
ンにされる。従って、トランジスタＭＮ５の閾値電圧の
変動はトランジスタＭＮ６の閾値電圧の変動を補償す
る。
がドリフトすると、端子Ｃにおいて電圧ＶＣに同じ変化
を起こす。トランジスタＭＮ６の閾値電圧がトランジス
タＭＮ５の閾値電圧に追縦するものと仮定する。従っ
て、電圧Ｃ＿ＢＯＯＴはトランジスタＭＮ６の閾値電圧
ドリフトを補償する必要はない。従って、トランジスタ
ＭＮ５およびＭＮ６の閾値電圧ドリフトにかかわりな
く、トランジスタＭＮ６は電圧Ｃ＿ＢＯＯＴによってオ
ンにされる。従って、トランジスタＭＮ５の閾値電圧の
変動はトランジスタＭＮ６の閾値電圧の変動を補償す
る。
【００３０】電圧Ｃ＿ＢＯＯＴの静電容量結合により、
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
トランジスタＭＮ６のゲート電圧ＶＣを、トランジスタ
ＭＮ６の閾値電圧よりもほんのわずか（例えば５Ｖだ
け）高いレベルで、端子Ｃにおいて使用することができ
る。従って、トランジスタＭＮ６には著しくストレスが
かからない。有利なことに、トランジスタＭＮ６のゲー
ト電極に著しい駆動電圧がかかるのを避けることによ
り、トランジスタＭＮ６の動作寿命期間に起こり得るそ
の閾値電圧ドリフトは、トランジスタＭＮ６が大きな駆
動電圧で駆動される場合よりも相当に少なくなる。
【００３１】電圧Ｃ＿ＢＯＯＴは、図３のｈのｔ５〜ｔ
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
７の期間中、ランプ波状に発生される。電圧Ｃ＿ＢＯＯ
Ｔの立上り時間が割合に遅いので、トランジスタＭＮ６
にかかるストレスを減らす助けとなる。トランジスタＭ
Ｎ６のゲート電圧をゆっくりと増加させることにより、
トランジスタＭＮ６のソースを、ゲート・ソース間の電
位差がより長い期間にわたりより小さいままであるよう
に、充電させることができる。ｔ５〜ｔ７の期間の長さ
は４マイクロ秒である。期間ｔ５〜ｔ７の長さを２マイ
クロ秒（図３のｆの信号ＤＡＴＡ＿ＲＡＭＰの期間ｔ６
〜ｔ８の長さの約２０％）よりも長く保つことにより、
有利なことに、トランジスタＭＮ６のゲート・ソース間
の電圧の差は相当長い期間にわたり減少する。従って、
ＴＦＴＭＮ６におけるストレスは減少する。
【００３２】図３のｅの時刻ｔ４で、基準ランプ波信号
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
ＲＥＦ＿ＲＡＭＰが上昇し始める。信号ＲＥＦ＿ＲＡＭ
Ｐは、比較器２４の入力端子Ａから遠く離れているコン
デンサＣ２の端子Ｅ（図２）に結合される。その結果、
比較器２４の入力端子Ａにおける電圧ＶＡＡは、ランプ
波信号ＲＥＦ＿ＲＡＭＰとコンデンサＣ２に発生される
電圧ＶＣ２との和に等しくなる。
【００３３】時刻ｔ６のあとで、トランジスタＭＮ６の
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
ドレイン電極に結合されたデータ・ランプ波電圧ＤＡＴ
Ａ＿ＲＡＭＰは上昇し始める。トランジスタＭＮ６のゲ
ート・ソース間およびゲート・ドレイン間の漂遊静電容
量から端子Ｃに至る帰還結合により、端子Ｃにおける電
圧は、データ・ランプ波信号ＤＡＴＡ＿ＲＡＭＰのすべ
ての値に対し導通するようにトランジスタＭＮ６を調整
するのに十分となる。時刻ｔ４のあとで、端子Ａにおけ
るランプ波電圧ＶＡＡが、比較器２４の電圧Ｖａに等し
いトリガ・レベルにまだ達していない間、トランジスタ
ＭＮ５は非導通状態のままであり、トランジスタＭＮ６
は導通状態のままである。トランジスタＭＮ６が導通し
ている間、上昇しているランプ波電圧ＤＡＴＡ＿ＲＡＭ
ＰはトランジスタＭＮ６を介して列データ・ライン１７
に結合され、データ・ライン１７の電圧ＶＣＯＬＵＭＮ
を増大させ、従って、選択された行の画素静電容量に加
えられる電圧を増大させる。例えば、静電容量２４を介
する、ランプ波電圧ＶＣＯＬＵＭＮの容量性帰還は、ト
ランジスタＭＮ５が、前に示したように、端子Ｃにおい
て高いインピーダンスを呈している間、トランジスタＭ
Ｎ６を導通状態に保つ。
【００３４】図３のｅのランプ波信号ＲＥＦ＿ＲＡＭＰ
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
の上昇部分５００の間、端子Ａにおける和の電圧ＶＡＡ
は比較器２４のトリガ・レベルＶａを超え、トランジス
タＭＮ５は導通状態になる。上昇部分５００の間、トラ
ンジスタＭＮ５が導通状態になる瞬時は、信号ＩＮの大
きさに応じて変化する。
【００３５】トランジスタＭＮ５が導通状態になると、
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
トランジスタＭＮ６のゲート電圧ＶＣは減少してトラン
ジスタＭＮ６をオフにする。その結果、トランジスタＭ
Ｎ６がオフになる前に生じた電圧ＤＡＴＡ＿ＲＡＭＰの
最後の値は、次の更新サイクルまで、変わらずに保持さ
れるかまたは画素静電容量ＣＰＩＸＥＬに貯えられる。
このようにして、現在の更新サイクルが完了する。
【００３６】図１の液晶アレイ１６の分極を防ぐため
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベルを有する。
に、いわゆる、アレイのバックプレーン（ｂａｃｋｐｌ
ａｎｅ）またはコモンプレーン（ｃｏｍｍｏｎ ｐｌａ
ｎｅ）は一定の電圧ＶＢＡＣＫＰＬＡＮＥに保たれる。
マルチプレクサ／データ・ライン駆動回路１００は、更
新サイクルが代わるたびに、電圧ＶＢＡＣＫＰＬＡＮＥ
に関して極性が反対で大きさが同じ電圧ＶＣＯＬＵＭＮ
を発生する。極性を交互に変えるために、１つの更新サ
イクルにおいて電圧ＤＡＴＡ＿ＲＡＭＰは１Ｖ〜８．８
Ｖの範囲で発生され、次の更新サイクルにおいて９Ｖ〜
１６．８Ｖの範囲で発生される。一方、電圧ＶＢＡＣＫ
ＰＬＡＮＥはこの２つの範囲の中間のレベルに設定され
る。電圧ＤＡＴＡ＿ＲＡＭＰを２つの異なる電圧範囲で
発生する必要があるので、信号または電圧ＡＵＴＯＺＥ
ＲＯ、ＰＲＥ＿ＡＵＴＯＺ，ＶＳＳおよびＲＥＳＥＴ
は、設定された電圧ＤＡＴＡ＿ＲＡＭＰの範囲に従って
変化する２つの異なる最大レベルを有する。
【００３７】図４は、本発明の特徴を具体化する、出力
電圧補償回路を示す。図１，図２，図３のａ〜図３のｈ
および図４において、類似した符号および番号は類似し
た品目または機能を示す。図４の回路３００は、図１お
よび図２のデマルチプレクサ／データ・ライン駆動回路
１００と類似した、調節用のまたは類似のデマルチプレ
クサ／データ・ライン駆動回路１００′を含んでおり、
以下にその相違を述べる。図４の回路３００は、例え
ば、ストレスに関連する、図１の電圧ＶＣＯＬＵＭＮの
変動を補償する。電圧ＶＣＯＬＵＭＮの変動は、例え
ば、トランジスタＭＮ６の閾値電圧の変動から生じる。
電圧補償回路を示す。図１，図２，図３のａ〜図３のｈ
および図４において、類似した符号および番号は類似し
た品目または機能を示す。図４の回路３００は、図１お
よび図２のデマルチプレクサ／データ・ライン駆動回路
１００と類似した、調節用のまたは類似のデマルチプレ
クサ／データ・ライン駆動回路１００′を含んでおり、
以下にその相違を述べる。図４の回路３００は、例え
ば、ストレスに関連する、図１の電圧ＶＣＯＬＵＭＮの
変動を補償する。電圧ＶＣＯＬＵＭＮの変動は、例え
ば、トランジスタＭＮ６の閾値電圧の変動から生じる。
【００３８】図４の擬似デマルチプレクサ／データ・ラ
イン駆動回路は、図１のアレイ１６における擬似データ
・ライン１７′を駆動する。データ・ライン１７′は出
力電圧を補償する目的で備えられており、表示の目的で
備えられているのではない。従って、データ・ライン１
７′で制御される、アレイ１６の画素１６ａ（図示せ
ず）は、使用者（ユーザー）の目に見える画像を発生す
る必要はない。
イン駆動回路は、図１のアレイ１６における擬似データ
・ライン１７′を駆動する。データ・ライン１７′は出
力電圧を補償する目的で備えられており、表示の目的で
備えられているのではない。従って、データ・ライン１
７′で制御される、アレイ１６の画素１６ａ（図示せ
ず）は、使用者（ユーザー）の目に見える画像を発生す
る必要はない。
【００３９】デマルチプレクサ／データ・ライン駆動回
路１００のビデオ信号ＩＮの電圧は０Ｖ〜１０Ｖの範囲
にある。図１および図４のデマルチプレクサ／データ・
ライン駆動回路１００′の入力信号ＩＮ′は、図１のビ
デオ信号ＩＮのほぼ中間範囲にある、一定の直流レベル
（例えば５Ｖ）に選ばれる。その結果、図４の擬似デマ
ルチプレクサ／データ・ライン駆動回路１００′の出力
電圧ＶＣＯＬＵＭＮ′は、図１の電圧ＶＣＯＬＵＭＮの
ほぼ中間範囲にある。
路１００のビデオ信号ＩＮの電圧は０Ｖ〜１０Ｖの範囲
にある。図１および図４のデマルチプレクサ／データ・
ライン駆動回路１００′の入力信号ＩＮ′は、図１のビ
デオ信号ＩＮのほぼ中間範囲にある、一定の直流レベル
（例えば５Ｖ）に選ばれる。その結果、図４の擬似デマ
ルチプレクサ／データ・ライン駆動回路１００′の出力
電圧ＶＣＯＬＵＭＮ′は、図１の電圧ＶＣＯＬＵＭＮの
ほぼ中間範囲にある。
【００４０】図４のデマルチプレクサ／データ・ライン
駆動回路１００′の電圧ＶＣＯＬＵＭＮ′は、１対のト
ランジスタＭＮとＭＰで形成される従来の伝送ゲートを
介して、サンプリング・コンデンサＣ１に結合される。
トランジスタＭＮとＭＰのゲート端子は、図３のｆの時
刻ｔ１０で生じる相補信号ＳＡＭＰとＳＡＭＰ′によっ
て、それぞれ制御される。従って、図４のコンデンサＣ
１におけるサンプル電圧ＶＣ１は、信号ＩＮの中間範囲
にある、図１の各デマルチプレクサ／データ・ライン駆
動回路１００の電圧ＶＣＯＬＵＭＮの大きさを示してい
る。ストレスに関連する電圧ＶＣＯＬＵＭＮの変動は、
図４の電圧ＶＣＯＬＵＭＮ′の変動とほぼ同じであると
仮定する。
駆動回路１００′の電圧ＶＣＯＬＵＭＮ′は、１対のト
ランジスタＭＮとＭＰで形成される従来の伝送ゲートを
介して、サンプリング・コンデンサＣ１に結合される。
トランジスタＭＮとＭＰのゲート端子は、図３のｆの時
刻ｔ１０で生じる相補信号ＳＡＭＰとＳＡＭＰ′によっ
て、それぞれ制御される。従って、図４のコンデンサＣ
１におけるサンプル電圧ＶＣ１は、信号ＩＮの中間範囲
にある、図１の各デマルチプレクサ／データ・ライン駆
動回路１００の電圧ＶＣＯＬＵＭＮの大きさを示してい
る。ストレスに関連する電圧ＶＣＯＬＵＭＮの変動は、
図４の電圧ＶＣＯＬＵＭＮ′の変動とほぼ同じであると
仮定する。
【００４１】電圧ＶＣ１は単位利得非反転増幅器３０１
を介して反転増幅器３０２に結合される。抵抗Ｒ３は演
算増幅器３０２の反転入力端子３０５に増幅器３０１を
結合させる。増幅器３０２は、ほぼ単位利得を有する反
転、閉ループ増幅器３０４の中に含まれる。増幅器３０
２の出力端子３０３は帰還抵抗Ｒ４を介して端子３０５
に結合される。基準電圧ＲＥＦは、抵抗Ｒ１と抵抗Ｒ２
で形成される分圧器を介して、増幅器３０２の非反転入
力端子３０６に結合される。従って、端子３０６で発生
される電圧ＶＲＥＦは、増幅器３０２の出力端子３０３
における電圧Ｖａのレベルを設定する。
を介して反転増幅器３０２に結合される。抵抗Ｒ３は演
算増幅器３０２の反転入力端子３０５に増幅器３０１を
結合させる。増幅器３０２は、ほぼ単位利得を有する反
転、閉ループ増幅器３０４の中に含まれる。増幅器３０
２の出力端子３０３は帰還抵抗Ｒ４を介して端子３０５
に結合される。基準電圧ＲＥＦは、抵抗Ｒ１と抵抗Ｒ２
で形成される分圧器を介して、増幅器３０２の非反転入
力端子３０６に結合される。従って、端子３０６で発生
される電圧ＶＲＥＦは、増幅器３０２の出力端子３０３
における電圧Ｖａのレベルを設定する。
【００４２】増幅器３０２は反転増幅器として動作す
る。増幅器３０２は電圧Ｖａを発生し、電圧Ｖａは図１
の各デマルチプレクサ／データ・ライン駆動回路１００
の比較器２４に結合される。一方、トリガ・レベルを制
御する、デマルチプレクサ／データ・ライン駆動回路１
００′の電圧Ｖａ′は、電圧ＶＣＯＬＵＭＮ′が変動し
ても、変動しない。従って電圧Ｖａは、各デマルチプレ
クサ／データ・ライン駆動回路１００の比較器２４のト
リガ・レベルを設定するが、デマルチプレクサ／データ
・ライン駆動回路１００′のトリガ・レベルに影響を及
ぼさない。
る。増幅器３０２は電圧Ｖａを発生し、電圧Ｖａは図１
の各デマルチプレクサ／データ・ライン駆動回路１００
の比較器２４に結合される。一方、トリガ・レベルを制
御する、デマルチプレクサ／データ・ライン駆動回路１
００′の電圧Ｖａ′は、電圧ＶＣＯＬＵＭＮ′が変動し
ても、変動しない。従って電圧Ｖａは、各デマルチプレ
クサ／データ・ライン駆動回路１００の比較器２４のト
リガ・レベルを設定するが、デマルチプレクサ／データ
・ライン駆動回路１００′のトリガ・レベルに影響を及
ぼさない。
【００４３】電圧ＶＲＥＦは、図１のデマルチプレクサ
／データ・ライン駆動回路１００および１００′の動作
寿命期間の始まりにおいて所定の大きさの電圧Ｖａを発
生する。動作寿命期間の始まりにおいて、デマルチプレ
クサ／データ・ライン駆動回路１００は、ある一定の大
きさの信号ＩＮに対して対応する大きさの電圧ＶＣＯＬ
ＵＭＮを発生する。例えば、ストレスのために、デマル
チプレクサ／データ・ライン駆動回路１００の動作寿命
のある期間が過ぎた後に、劣化が生じることがある。こ
の劣化は、例えばトランジスタＭＮ６（図２）におい
て、デマルチプレクサ／データ・ライン駆動回路１００
および１００′（図１）のＴＦＴに生じ得る。
／データ・ライン駆動回路１００および１００′の動作
寿命期間の始まりにおいて所定の大きさの電圧Ｖａを発
生する。動作寿命期間の始まりにおいて、デマルチプレ
クサ／データ・ライン駆動回路１００は、ある一定の大
きさの信号ＩＮに対して対応する大きさの電圧ＶＣＯＬ
ＵＭＮを発生する。例えば、ストレスのために、デマル
チプレクサ／データ・ライン駆動回路１００の動作寿命
のある期間が過ぎた後に、劣化が生じることがある。こ
の劣化は、例えばトランジスタＭＮ６（図２）におい
て、デマルチプレクサ／データ・ライン駆動回路１００
および１００′（図１）のＴＦＴに生じ得る。
【００４４】このような劣化は、動作寿命の開始時に発
生される電圧ＶＣＯＬＵＭＮ′の大きさに対する電圧Ｖ
ＣＯＬＵＭＮ′（図４）の変化ΔＶを生じる傾向がある
と仮定する。従って電圧Ｖａは、電圧変化ΔＶと同じ量
だけ変化するが、反対方向に変化する。
生される電圧ＶＣＯＬＵＭＮ′の大きさに対する電圧Ｖ
ＣＯＬＵＭＮ′（図４）の変化ΔＶを生じる傾向がある
と仮定する。従って電圧Ｖａは、電圧変化ΔＶと同じ量
だけ変化するが、反対方向に変化する。
【００４５】発明的特徴によれば、電圧Ｖａの変化ΔＶ
は、図１の各デマルチプレクサ／データ・ライン駆動回
路１００の電圧ＶＣＯＬＵＭＮに、ほぼ同じ補償電圧変
化ΔＶを反対方向に生じる。この電圧Ｖａの変化はトラ
ンジスタＭＮ６の閾値電圧の変化を補償するので、各電
圧ＶＣＯＬＵＭＮは、長期にわたる動作寿命の間、トラ
ンジスタＭＮ６の閾値電圧の変化の影響を実質的に受け
ない。このようにして、トランジスタＭＮ６の閾値電圧
の変化にもかかわらず、画素の輝度と色彩は劣化しな
い。従って、有利なことに、動作寿命の間、手動調節は
必要とされない。
は、図１の各デマルチプレクサ／データ・ライン駆動回
路１００の電圧ＶＣＯＬＵＭＮに、ほぼ同じ補償電圧変
化ΔＶを反対方向に生じる。この電圧Ｖａの変化はトラ
ンジスタＭＮ６の閾値電圧の変化を補償するので、各電
圧ＶＣＯＬＵＭＮは、長期にわたる動作寿命の間、トラ
ンジスタＭＮ６の閾値電圧の変化の影響を実質的に受け
ない。このようにして、トランジスタＭＮ６の閾値電圧
の変化にもかかわらず、画素の輝度と色彩は劣化しな
い。従って、有利なことに、動作寿命の間、手動調節は
必要とされない。
【００４６】信号ＩＮが図２の信号ＩＮの中間範囲にあ
る時、この電圧Ｖａの変化は理想に近い補償を与える。
信号ＩＮの他のすべてのレベルにおいても、図４の回路
３００は、中間範囲におけるのとほぼ同じ電圧変化ΔＶ
を電圧Ｖａに生じる。従って図４の回路３００は、比較
器２４（図２）の補償電圧変化を起こす。この同じ補償
電圧変化を起こす理由は、トランジスタＭＮ６の閾値が
変化すると、信号ＩＮのいかなるレベルに対しても同じ
変化を電圧ＶＣＯＬＵＭＮに起こす傾向があるからであ
る。従って、電圧Ｖａに同じ大きさの電圧変化ΔＶを反
対方向に加えることにより、電圧ＶＣＯＬＵＭＮは動作
寿命の全期間にわたり一定に保たれる。
る時、この電圧Ｖａの変化は理想に近い補償を与える。
信号ＩＮの他のすべてのレベルにおいても、図４の回路
３００は、中間範囲におけるのとほぼ同じ電圧変化ΔＶ
を電圧Ｖａに生じる。従って図４の回路３００は、比較
器２４（図２）の補償電圧変化を起こす。この同じ補償
電圧変化を起こす理由は、トランジスタＭＮ６の閾値が
変化すると、信号ＩＮのいかなるレベルに対しても同じ
変化を電圧ＶＣＯＬＵＭＮに起こす傾向があるからであ
る。従って、電圧Ｖａに同じ大きさの電圧変化ΔＶを反
対方向に加えることにより、電圧ＶＣＯＬＵＭＮは動作
寿命の全期間にわたり一定に保たれる。
【００４７】図４の回路３００のうち、トランジスタＭ
ＰとＭＮおよび増幅器３０１と３０２を含む部分はＬＣ
Ｄのガラスの外側に形成してもよい。従って、この部分
は、閾値電圧ドリフトやストレスの影響を受けない従来
のトランジスタを使用して製作することもできる。一
方、デマルチプレクサ／データ・ライン駆動回路１０
０′はＬＣＤのガラス上に形成してもよい。
ＰとＭＮおよび増幅器３０１と３０２を含む部分はＬＣ
Ｄのガラスの外側に形成してもよい。従って、この部分
は、閾値電圧ドリフトやストレスの影響を受けない従来
のトランジスタを使用して製作することもできる。一
方、デマルチプレクサ／データ・ライン駆動回路１０
０′はＬＣＤのガラス上に形成してもよい。
【００４８】
【発明の効果】各データ・ライン駆動回路の出力電圧の
変動を減少させるように出力電圧を変動させることがで
きる。
変動を減少させるように出力電圧を変動させることがで
きる。
【図１】本発明の特徴を具体化する、デマルチプレクサ
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
／データ・ライン駆動回路を含む液晶ディスプレイ装置
のブロック図である。
【図２】図１のデマルチプレクサ／データ・ライン駆動
回路を詳細に示す図である。
回路を詳細に示す図である。
【図３】図２の回路の動作を説明するのに役立つ波形を
示す図である。
示す図である。
【図４】図１の各デマルチプレクサ／データ・ライン駆
動回路の利得を制御するための、発明的特徴を具体化す
る、利得補償回路を示す図である。
動回路の利得を制御するための、発明的特徴を具体化す
る、利得補償回路を示す図である。
１１ アナログ回路 １２ アンテナ １３ ライン １４ Ａ／Ｄ変換器 １６ 液晶アレイ １６ａ 液晶セル １７ データ・ライン １８ セレクト・ライン １９ 出力母線 ２１ メモリ ２２ 出力ライン ２３ Ｄ／Ａ変換器 ２４ 比較器 ２７ 出力導体 ２８ 出力ライン ２９ 導体 ３１ 信号ライン ３２ デマルチプレクサ ３３ 基準ランプ波発生器 ３４ データ・ランプ波発生器 ６０ セレクト・ライン・スキャナ １００ デマルチプレクサ／データ・ライン駆動回路 １００′ 擬似デマルチプレクサ／データ・ライン駆
動回路 ３０１ 単位利得非反転増幅器 ３０２ 演算増幅器 ３０３ 増幅器３０２の出力端子 ３０５ 増幅器３０２の反転入力端子 ＩＮ ビデオ信号 ＭＮ トランジスタ ＭＰ トランジスタ
動回路 ３０１ 単位利得非反転増幅器 ３０２ 演算増幅器 ３０３ 増幅器３０２の出力端子 ３０５ 増幅器３０２の反転入力端子 ＩＮ ビデオ信号 ＭＮ トランジスタ ＭＰ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シヤーマン ワイスブロツド アメリカ合衆国 ニユージヤージ州 スキ ルマン シカモア・レーン 80
Claims (6)
- 【請求項１】 表示装置に配列された画素の列に、画像
情報を含む信号を発生するビデオ装置であって、 ビデオ信号の信号源と、 上記ビデオ信号に応答して上記画素に上記ビデオ信号を
供給する複数データ・ライン駆動回路のうち特定のデー
タ・ライン駆動回路はそれに対応するデータ・ラインに
結合され、該データ・ラインはそれに対応する上記画素
の列と関連し、上記ビデオ信号の対応する部分によって
定められる大きさの出力信号を上記データ・ラインに発
生するための上記複数のデータ・ライン駆動回路と、 上記複数の各データ・ライン駆動回路に結合される制御
信号を発生して各データ・ライン駆動回路を制御し、一
定の大きさの上記ビデオ信号の部分について、上記特定
のデータ・ライン駆動回路の上記出力信号が動作寿命期
間に変動する傾向を上記制御信号によって補償して、上
記各データ・ライン駆動回路の上記出力信号の上記変動
を減少させるための擬似データ・ライン駆動回路とから
成る、上記ビデオ表示装置。 - 【請求項２】 上記擬似データ・ライン駆動回路が一定
の基準レベルにある入力信号に応答する、請求項２に記
載のビデオ表示装置。 - 【請求項３】 上記基準レベルが上記ビデオ信号のほぼ
中間範囲にあるように選ばれる、請求項２に記載のビデ
オ表示装置。 - 【請求項４】 上記複数の各データ・ライン駆動回路が
比較器を含んでおり、上記制御信号が上記比較器のトリ
ガ・レベルを変化させる、請求項１に記載のビデオ表示
装置。 - 【請求項５】 上記擬似データ・ライン駆動回路が、上
記制御信号に影響されないトリガ・レベルを有する比較
器を含んでいる、請求項４に記載のビデオ表示装置。 - 【請求項６】 上記比較器の上記トリガ・レベルが、上
記ビデオ信号と関係なしに、同じ量だけ変化する、請求
項１に記載のビデオ表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/398,822 US5600345A (en) | 1995-03-06 | 1995-03-06 | Amplifier with pixel voltage compensation for a display |
| US398822 | 1995-03-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08263025A true JPH08263025A (ja) | 1996-10-11 |
| JP4001948B2 JP4001948B2 (ja) | 2007-10-31 |
Family
ID=23576927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07306596A Expired - Fee Related JP4001948B2 (ja) | 1995-03-06 | 1996-03-05 | ビデオ表示装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5600345A (ja) |
| EP (1) | EP0731443B1 (ja) |
| JP (1) | JP4001948B2 (ja) |
| KR (1) | KR100432599B1 (ja) |
| CN (1) | CN1108600C (ja) |
| AU (1) | AU709232B2 (ja) |
| CA (1) | CA2170066C (ja) |
| DE (1) | DE69630157T2 (ja) |
| MY (1) | MY112203A (ja) |
| SG (1) | SG49803A1 (ja) |
| TW (1) | TW289816B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734366A (en) * | 1993-12-09 | 1998-03-31 | Sharp Kabushiki Kaisha | Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device |
| US5767829A (en) * | 1994-08-23 | 1998-06-16 | U.S. Philips Corporation | Liquid crystal display device including drive circuit for predetermining polarization state |
| JPH10510066A (ja) * | 1995-09-25 | 1998-09-29 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 表示装置 |
| US6011535A (en) * | 1995-11-06 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and scanning circuit |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| KR100483383B1 (ko) * | 1997-08-13 | 2005-09-02 | 삼성전자주식회사 | 계단파형의데이터구동전압을갖는액정표시장치및그구동방법 |
| US6147664A (en) * | 1997-08-29 | 2000-11-14 | Candescent Technologies Corporation | Controlling the brightness of an FED device using PWM on the row side and AM on the column side |
| US6525709B1 (en) * | 1997-10-17 | 2003-02-25 | Displaytech, Inc. | Miniature display apparatus and method |
| US5910792A (en) * | 1997-11-12 | 1999-06-08 | Candescent Technologies, Corp. | Method and apparatus for brightness control in a field emission display |
| EP0998790B1 (en) * | 1998-04-15 | 2006-04-12 | Koninklijke Philips Electronics N.V. | A multi-output digital to analog converter |
| JPH11305743A (ja) * | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US6348906B1 (en) | 1998-09-03 | 2002-02-19 | Sarnoff Corporation | Line scanning circuit for a dual-mode display |
| US7119772B2 (en) * | 1999-04-30 | 2006-10-10 | E Ink Corporation | Methods for driving bistable electro-optic displays, and apparatus for use therein |
| JP4161484B2 (ja) * | 1999-10-15 | 2008-10-08 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| FR2805650B1 (fr) * | 2000-02-25 | 2005-08-05 | Thomson Lcd | Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels |
| US6714179B1 (en) * | 2000-10-09 | 2004-03-30 | Three-Five Systems, Inc. | System and method for actuating a liquid crystal display |
| TWI292146B (en) * | 2003-08-13 | 2008-01-01 | Via Tech Inc | Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor |
| JP4111521B2 (ja) * | 2004-10-26 | 2008-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気光学装置 |
| KR101201127B1 (ko) * | 2005-06-28 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR101157251B1 (ko) * | 2005-06-28 | 2012-06-15 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR100618050B1 (ko) * | 2005-08-01 | 2006-08-29 | 삼성전자주식회사 | 액정 디스플레이 장치의 드라이버 및 그 구동 방법 |
| JP2007108457A (ja) * | 2005-10-14 | 2007-04-26 | Nec Electronics Corp | 表示装置、データドライバｉｃ、ゲートドライバｉｃ、及び走査線駆動回路 |
| EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| CN110232896A (zh) * | 2019-05-21 | 2019-09-13 | 武汉华星光电技术有限公司 | 薄膜电晶体液晶显示器阵列基板结构 |
| CN113936586B (zh) * | 2019-08-30 | 2022-11-22 | 成都辰显光电有限公司 | 一种像素驱动电路和显示面板 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
| GB2042238B (en) * | 1979-02-14 | 1982-12-08 | Matsushita Electric Ind Co Ltd | Drive circuit for a liquid crystal display panel |
| JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
| DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
| JPS58186796A (ja) * | 1982-04-26 | 1983-10-31 | 社団法人日本電子工業振興協会 | 液晶表示装置およびその駆動方法 |
| JPS58220176A (ja) * | 1982-06-17 | 1983-12-21 | シャープ株式会社 | 液晶表示装置 |
| US4729030A (en) * | 1983-12-05 | 1988-03-01 | New York Institute Of Technology | Noise reduction in video display apparatus |
| US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
| US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| JP2830004B2 (ja) * | 1989-02-02 | 1998-12-02 | ソニー株式会社 | 液晶ディスプレイ装置 |
| US5029982A (en) * | 1989-09-11 | 1991-07-09 | Tandy Corporation | LCD contrast adjustment system |
| JP2955680B2 (ja) * | 1990-05-22 | 1999-10-04 | 富士通株式会社 | 液晶パネルの駆動方法 |
| JPH04109218A (ja) * | 1990-08-30 | 1992-04-10 | Sharp Corp | アクティブマトリックス駆動方式の液晶表示素子 |
| US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
| JPH04104624U (ja) * | 1991-02-20 | 1992-09-09 | 旭光学工業株式会社 | 液晶表示装置の制御装置 |
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| JP3204690B2 (ja) * | 1991-09-03 | 2001-09-04 | 株式会社東芝 | マルチモード入力回路 |
| DE69221434T2 (de) * | 1991-11-15 | 1997-12-11 | Asahi Glass Co Ltd | Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung |
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JPH0611685A (ja) * | 1992-06-29 | 1994-01-21 | Fujitsu Ltd | 液晶表示装置 |
| US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
| JPH06347753A (ja) * | 1993-04-30 | 1994-12-22 | Prime View Hk Ltd | アモルファス・シリコン薄膜トランジスタ装置の閾値電圧を回復するための方法と装置 |
| JP3703857B2 (ja) * | 1993-06-29 | 2005-10-05 | 三菱電機株式会社 | 液晶表示装置 |
-
1995
- 1995-03-06 US US08/398,822 patent/US5600345A/en not_active Expired - Lifetime
-
1996
- 1996-02-15 TW TW085101906A patent/TW289816B/zh active
- 1996-02-22 CA CA002170066A patent/CA2170066C/en not_active Expired - Fee Related
- 1996-02-26 EP EP96400402A patent/EP0731443B1/en not_active Expired - Lifetime
- 1996-02-26 DE DE69630157T patent/DE69630157T2/de not_active Expired - Fee Related
- 1996-03-04 MY MYPI96000786A patent/MY112203A/en unknown
- 1996-03-05 CN CN96102948A patent/CN1108600C/zh not_active Expired - Fee Related
- 1996-03-05 JP JP07306596A patent/JP4001948B2/ja not_active Expired - Fee Related
- 1996-03-05 AU AU45880/96A patent/AU709232B2/en not_active Ceased
- 1996-03-05 SG SG1996006394A patent/SG49803A1/en unknown
- 1996-03-06 KR KR1019960005746A patent/KR100432599B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2170066C (en) | 2007-06-12 |
| KR960035414A (ko) | 1996-10-24 |
| DE69630157D1 (de) | 2003-11-06 |
| MY112203A (en) | 2001-04-30 |
| KR100432599B1 (ko) | 2004-08-12 |
| CA2170066A1 (en) | 1996-09-07 |
| AU709232B2 (en) | 1999-08-26 |
| DE69630157T2 (de) | 2004-04-22 |
| CN1108600C (zh) | 2003-05-14 |
| EP0731443A1 (en) | 1996-09-11 |
| JP4001948B2 (ja) | 2007-10-31 |
| US5600345A (en) | 1997-02-04 |
| AU4588096A (en) | 1996-09-19 |
| TW289816B (ja) | 1996-11-01 |
| EP0731443B1 (en) | 2003-10-01 |
| SG49803A1 (en) | 1998-06-15 |
| CN1135626A (zh) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4001948B2 (ja) | ビデオ表示装置 | |
| AU696718B2 (en) | Data line drivers with column initialization transistor | |
| JP3863214B2 (ja) | ビデオ信号供給装置 | |
| KR100323117B1 (ko) | 액정표시장치의구동회로및액정표시장치 | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| JP3135810B2 (ja) | 画像表示装置 | |
| US20030016201A1 (en) | Active matrix display devices | |
| WO2009051361A2 (en) | Output voltage amplifier and driving device of liquid crystal display using the same | |
| EP0731442B1 (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
| JP3866788B2 (ja) | データ・ライン駆動回路 | |
| US7483022B2 (en) | Active matrix displays and drive control methods | |
| KR100495798B1 (ko) | 액정표시장치및킥백전압보상회로 | |
| KR100973819B1 (ko) | 평판 표시 장치용 아날로그 증폭기 | |
| JP2002333869A (ja) | 電気光学装置 | |
| KR20070013576A (ko) | 액정 표시 장치의 구동 장치 | |
| JPH10161082A (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |