KR100535693B1 - 다중 출력 디지털-아날로그 변환기 - Google Patents

다중 출력 디지털-아날로그 변환기 Download PDF

Info

Publication number
KR100535693B1
KR100535693B1 KR10-1999-7011794A KR19997011794A KR100535693B1 KR 100535693 B1 KR100535693 B1 KR 100535693B1 KR 19997011794 A KR19997011794 A KR 19997011794A KR 100535693 B1 KR100535693 B1 KR 100535693B1
Authority
KR
South Korea
Prior art keywords
output
dummy
ldi
waveform signal
loads
Prior art date
Application number
KR10-1999-7011794A
Other languages
English (en)
Other versions
KR20010013777A (ko
Inventor
엠. 보스프랜시스쿠스피.
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010013777A publication Critical patent/KR20010013777A/ko
Application granted granted Critical
Publication of KR100535693B1 publication Critical patent/KR100535693B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

다중 출력 디지털-아날로그 변환기에서, 디지털 입력 데이터(Dd)는 관련된 로드들(Li) 양단의 복수의 아날로그 출력 전압들(Voi)로 변환된다. 타이밍 발생기(TG)는 디지털 입력 데이터(Dd)에 따라 시간 기간들(Ti1)을 발생한다. 버퍼(B1)는 파형(Wf1)을 결합 회로(S1i)를 통해 로드들(Li)에 공급하는 출력(O1)을 가진다. 결합 회로(S1i)는 관련된 시간 기간(Ti1)동안 임의의 로드(Li)를 버퍼 출력(B1)에 결합한다. 임의의 로드(Li) 양단의 출력 전압(Voi)은 결합 회로가 버퍼 출력(O1)으로부터 로드(Li)를 분리할 때 관련된 시간 기간(Ti1)의 끝에서 파형(Wf1)의 값과 관련된다. 다중 출력 디지털-아날로그 변환기는 더미 로드들(Ldi) 중 각각의 더미 로드가 로드들(Li) 중 대응하는 로드에 관련되는 복수의 더미 로드들(Ldi)을 더 구비한다. 더미 로드들(Ldi)은 대응하는 로드(Ldi)가 버퍼 출력(O1)으로부터 분리될 때 버퍼 출력(O1)에 결합된다. 미리 설정된 회로(B2, S2i)는 더미 로드들(Ldi) 양단의 전압들(Vdi)을 발생하여, 결합 회로(S1i)가 출력 버퍼(B1)로부터 로드(Li)를 분리할 때 발생하는 관련된 로드들(Li) 양단의 출력 전압들(Voi)에 실질적으로 같게 된다.

Description

다중 출력 디지털-아날로그 변환기{A multi-output digital to analog converter}
본 발명은 청구항 제 1 항의 전제부에서 정의된 다중 출력 디지털-아날로그 변환기에 관한 것이다. 또한, 본 발명은 디지털 데이터를 청구항 제 8 항의 전제부에서 정의된 복수의 아날로그 출력 전압들로 변환하는 방법에 관한 것이다. 또한, 본 발명은 청구항 제 9 항의 전제부에서 정의된 것과 같은 변환기를 갖는 매트릭스 디스플레이에 관한 것이다.
그러한 다중 출력 디지털-아날로그 변환기는 화소(picture element)들의 매트릭스로 액정 디스플레이하기 위한 구동 회로를 개시하는 종래 기술 US 4,766,430 호로부터 공지되어 있다. 행(row) 선택 라인들은 한 행씩 화소들을 선택하고, 구동 회로는 열(column) 데이터 라인들을 통해 구동 전압들을 공급함으로써 병렬로 선택된 행의 화소들을 구동한다. 구동 회로는 디스플레이될 데이터를 나타내는 입력 정보 신호를 수신하여, 디지털 밝기 카운트들을 카운터들에 공급하여 각각의 화소에 대한 밝기 레벨들을 개별적으로 나타내고, 그에 의해 디스플레이의 각각의 열에 대해 하나의 카운터가 존재한다. 각각의 카운터는 밝기 카운트로 우선 로드되고, 그후, 카운팅 다운을 시작한다. 카운터는 그것의 카운트가 제로가 되는 순간에 전이 게이트를 턴 오프한다. 전이 게이트가 온되는 동안, 관련된 화소는 아날로그 파형 발생기에 의해 발생되는 램핑 전압(ramping voltage)을 수신한다. 카운트가 제로에 도달하는 순간, 전이 게이트는 파형 발생기로부터 화소를 접속 해제하고, 화소 양단의 전압은 동결된다(frozen). 이러한 방식으로, 화소의 밝기는 밝기 카운트가 카운터로 로드됨에 의해 제어되고, 카운트가 제로에 도달하는 순간 램핑 전압의 값에 의해 결정된다.
디지털 밝기 카운트들을 화소들 양단의 아날로그 전압들로 변환하는 다중 출력 디지털-아날로그 변환기 또는 구동 회로의 약점은 램핑 전압이 전이 게이트가 화소를 접속 해제하는 순간을 교란한다는 점이다. 많은 화소들이 동일한 밝기를 디스플레이해야 하는 경우에 특히, 교란은 커진다. 램핑 전압의 교란은 짧은 시간 이후에서만 접속 해제하는 화소들에 대한 보이기 쉬운 밝기 오류를 야기한다.
도 1은 본 발명에 따른 다중 출력 디지털-아날로그 변환기의 블록도.
도 2는 도 1에 따라 다중 출력 디지털-아날로그 변환기에 대해 발생하는 전압 파형을 도시한 도면.
도 3은 본 발명에 따른 다중 출력 디지털-아날로그 변환기로 매트릭스 디스플레이의 블록도.
본 발명의 목적은 램핑 파형의 감소된 교란의 다중 출력 디지털-아날로그 변환기를 제공하는 것이다.
이러한 목적을 위해서, 본 발명의 제 1 양태는 청구항 제 1 항에 정의된 다중 출력 디지털-아날로그 변환기를 제공한다. 본 발명의 제 2 양태는 디지털 데이터를, 청구항 제 8 항에 정의된 복수의 아날로그 출력 전압들로 변환하는 방법을 제공한다. 본 발명의 제 3 양태는 청구항 제 9 항에 정의된 다중 출력 디지털-아날로그 변환기를 갖는 매트릭스 디스플레이를 제공한다. 본 발명의 유리한 실시예들은 종속항들에서 정의된다.
본 발명에 따른 다중 출력 디지털-아날로그 변환기에서, 디지털 입력 데이터는 관련된 로드들 양단의 복수의 아날로그 출력 전압들로 변환된다. 버퍼는 결합 회로를 통해 로드들에 파형을 공급하는 출력을 가진다. 파형은 램프 발생기에 의해 발생될 수 있다. 타이밍 발생기는 디지털 데이터에 따라 시간 기간들을 발생한다. 결합 회로는 관련된 시간 기간 동안 특정 로드를 버퍼에 결합한다. 특정 로드 양단의 출력 전압은 결합 회로가 버퍼 출력으로부터 로드를 분리할 때 관련된 시간 기간의 끝에서의 파형의 값과 관련된다. 결합 회로는 각각이 버퍼의 출력과 로드들 중 하나 사이에 결합된 복수의 스위칭 소자들을 구비할 수 있다. 이러한 경우에, 타이밍 발생기는 디지털 입력 데이터를, 대응하는 스위칭 소자들이 닫히는 동안의 시간 기간들을 결정하는 복수의 제어 신호들로 변환한다. 로드들 중 한 로드 양단의 출력 전압들은 관련된 스위칭 소자가 열릴 때까지 파형에 따라 변한다.
본 발명에 따른 다중 출력 디지털-아날로그 변환기는 적어도 하나의 더미 로드를 더 구비한다. 복수의 더미 로드들이 인가될 때, 더미 로드들 중 각각의 더미 로드는 로드들 중 대응하는 로드와 관련된다. 더미 로드는 대응하는 로드가 버퍼 출력으로부터 분리될 때 버퍼 출력에 결합된다. 미리 설정된 회로는, 결합 회로가 출력 버퍼로부터 로드를 분리하는 순간에 발생하는 관련된 로드 양단의 출력 전압과 실질적으로 같도록 더미 로드 양단에 전압을 발생한다. 이러한 방식으로, 버퍼 출력상의 로드는 실질적으로 일정하고, 파형은 로드가 버퍼 출력으로부터 분리된다면 로드 변화들에 의해 교란되지 않을 것이다. 로드마다 더미 코드를 부가할 필요는 없다. 버퍼 출력에서의 파형의 교란은 동일한 순간에 분리되는 로드들의 수의 일부만이 동일한 순간에 버퍼 출력에 결합되는 대응하는 더미 로드와 관련되는 경우 이미 감소한다.
청구항 제 3 항에서 청구된 바와 같이 본 발명의 실시예에서, 더미 로드들의 수는 로드들의 수와 동일하여, 버퍼 출력상의 로드는 실질적으로 일정하다.
본 발명의 이들 및 다른 양태들이 첨부하는 도면들을 참조하여 명확해지고, 명백해질 것이다.
도 1은 본 발명에 따른 다중 출력 디지털-아날로그 변환기의 블록도를 도시한다. 파형 발생기(WG)는 제 1 버퍼(B1)를 통해 제 1 출력(O1)에서 제 1 파형(Wf1)과, 제 2 버퍼(B2)를 통해 제 2 출력(O2)에서 제 2 파형(Wf2)을 공급하는 램프 발생기(RG)를 구비한다. 복수의 로드들(L1, ..., Ln)은 각각의 관련된 스위치(S11, ..., S1n)를 통해 제 1 출력(O1)에 접속된다. 타이밍 발생기(TG)는 관련된 제어 신호(Cs11, ..., Cs1n)로 각각의 스위치들(S11, ..., S1n)을 제어한다. 복수의 더미 로드들(Ld1, ..., Ldn)은 각각의 관련된 스위치(S21, ..., S2n)를 통해 제 2 출력(O2)에 접속된다. 타이밍 발생기(TG)는 관련된 제어 신호(Cs21, ..., Cs2n)로 각각의 스위치들(S21, ..., S2n)을 제어한다. 복수의 더미 로드들(Ld1, ..., Ldn)은 각각의 관련된 스위치(S31, ..., S3n)를 통해 제 1 출력(Q1)에 접속된다. 타이밍 발생기(TG)는 관련된 제어 신호(Cs31, ..., Cs3n)로 각각의 스위치들(S31, ..., S3n)을 제어한다. 타이밍 발생기(TG)는 각각 로드들(L1, ..., Ln) 양단에 발생되는 출력 전압들(Vo1, ..., Von)을 나타내는 디지털 입력 데이터(Dd)와 타이밍 입력 신호(Ts)에 따라 제어 신호들(Csij)을 결정한다. 더미 로드들(Ld1, ..., Ldn) 양단의 전압들은 각각 Vd1, ..., Vdn에 의해 표시된다.
다중 출력 디지털-아날로그 변환기의 동작은 도 2를 참조하여 설명된다.
도 2는 도 1에 따른 다중 출력 디지털-아날로그 변환기에 대해 발생하는 전압 파형을 도시한다. 도 2a는 타이밍 입력 신호(Ts)를 도시한다. 도 2b는 제 1 및 제 2 파형 신호들(Wf1 및 Wf2)을 도시한다. 도 2c, 도 2d, 도 2e는 각각 제어 신호(Cs1i, Cs2i, Cs3i)를 도시한다. 하이 레벨은 닫힌 스위치(Sji)를 나타내고, 로우 레벨은 열린 스위치(Sji)를 나타낸다. 도 2f는 로드(Li) 양단의 아날로그 출력 전압(Voi)을 나타내고, 도 2g는 더미 로드(Ldi) 양단의 전압(Vdi)을 나타낸다.
타이밍 입력 신호(Ts)는 변환 기간들(Tci)에서 제어 신호들(Csji)의 타이밍을 결정한다. 도 2는 각각의 변환 기간(Tci)동안 아날로그 출력 전압들(Voi)이 디지털 입력 데이터(Dd)에 따라 로드들(Li) 양단에 발생되는 상황을 나타낸다. 로드들이 매트릭스 디스플레이의 선택된 행(Rj)의 디스플레이 소자들(Dji)인 본 발명에 따른 실시예(도 3을 참조)에서, 디지털 데이터(Dd)는 디스플레이 소자들(Dji)의 모든 선택된 행(Rj)에 대해 대응하는 아날로그 출력 전압들(Voji)로 변환된다. 어떤 행의 디스플레이 소자들(Dji) 양단에 발생되는 아날로그 전압들(Voji)은, 모든 행들이 연속적으로 선택된 필드 기간 이후에 어떤 행이 다시 선택될 때까지 그들의 값을 일정하게 유지한다.
다음 설명에서 도 1의 i번째 섹션(IS)의 로드(Li) 양단의 출력 전압(Voi)이 어떻게 Tci에 의해 표시된 변환 기간 동안 발생되는지가 주어진다. 본 발명에 따른 다중 출력 램핑 디지털-아날로그 변환기에서, 복수의 출력 전압들(Voi)이 하나의 변환 기간(Tci)동안 발생됨을 주지한다. 변환 기간(Tci)은 순간(t0)에서 시작된다. 타이밍 입력 신호(Ts)의 로우 레벨 동안, 두 파형들(Wf1 및 Wf2)이 그들의 시작값으로 설정된다. 순간(t1)에서, 스위치들(S1i 및 S2i)이 닫히고, 스위치(S3i)는 열리고, 파형들(Wf1 및 Wf2)이 램핑을 시작한다. 도 2b에 도시된 바와 같이, 파형(Wf1 및 Wf2)은 동일하고 전압들을 나타낸다. 변환 기간(Tci)에 관련된 디지털 입력 데이터(Dd)는 스위치(S1i)가 닫히는 동안 시간(Ti1)에서 기간을 결정한다. 순간(t3)에서, 스위치(S1i)는 열리고 출력 전압(Voi)은 도 2f에 도시된 바와 같이 파형(Wf1)을 램핑함에 따라 변화를 중지한다. 출력 전압(Voi)의 안정 값(Vois)은 다중 출력 디지털-아날로그 변환기에 의해 발생되는 다중 출력 전압들(Voi) 중 하나이다. 안정 값(Vois)은 i번째 섹션에 대한 다음 디지털-아날로그 변환이 발생될 때까지 사용 가능하다. 양호한 실시예에서, 모든 출력 전압들(Voi)은 변환 기간(Tci)에서 발생되고, i번째 섹션에 대한 다음 디지털-아날로그 변환은 연속하는 변환 기간(Tci+1)에서 발생한다. 타이밍 입력 신호(Ts)의 로우 레벨 동안 스위치(S1i)가 닫히는 순간은 필수적이 아니다. 순간(t1) 이후에 스위치(S1i)를 닫는 것도 가능하다. 스위치(S1i)는 순간(t3)이 레벨(Vois)에 도달할 수 있게 하기 전에 충분히 길게 발생하는 순간에 닫혀야 한다.
도 2에서, 더미 로드(Ldi)와 직렬인 스위치(S2i)는 스위치(S1i)가 닫히는 동안의 시간 기간(Ti2) 동안 닫힌다. 결론적으로, 더미 로드(Ldi) 양단의 전압은 순간(t1)에서 순간(t3)까지 파형(Wf2)에 따라 변한다. 순간(t3)에서, 스위치(S2i)는 열리고 스위치(S3i)는 닫히며, 더미 로드(Ldi)는 시간 기간(Ti3) 동안 제 1 출력(O1)에 접속된다. 결론적으로, 더미 로드(Ldi) 양단의 전압(Vdi)은 순간(t0')에서 변환 기간(Tci)의 끝까지 파형(Wf1)에 따라 변한다. 다음 변환 기간(Tci+1)은 t0'에서 시작한다. 제 1 출력(O1)은 일정한 로드를 가진다; 로드(Li)가 제 1 출력(O1)으로부터 접속 해제되는 순간(t3)에서 더미 로드(Ldi)가 제 1 출력(O1)에 접속되기 때문이다. 순간(t3)에서 더미 로드(Ldi) 양단의 전압(Vdi)이 로드(Li) 양단의 출력 전압(Voi)과 실질적으로 같기 때문에, 파형(Wf1)은 실질적으로 교란되지 않는다. 따라서, 변환 기간(Tci)에서 많은 스위치들(S1i)이 동일한 순간에 열릴지라도, 파형(Wf1)은 실질적으로 교란되지 않으며, 복수의 스위치들(S1i)이 열리는 순간 후의 매우 짧은 순간에서 대응하는 스위치(S1i)가 열리는 로드(Ldi) 양단의 출력 전압(Voi)은 정확한 값을 갖는다.
더미 로더(Ldi) 양단의 전압(Vdi)이 스위칭 순간(t3)에서 관련된 로드(Li) 양단의 출력 전압(Voi)과 같은 경우 교란이 최적으로 억제되더라도, 더미 로드(Ldi) 양단의 전압(Vdi)이 출력 전압(Voi)에 가까운 경우 교란은 높은 정도로 억제될 것이다. 기간(t1 내지 t3)에서 임의의 순간에 스위치(S2i)를 닫는 것이 가능하다. 이것은 그 순간에 제 1 출력(O1)에 접속되어야 하는 더미 로드(Ldi) 양단의 전압에 영향을 미칠 수 있는 파형(Wf2)의 교란을 야기한다. 그러나, 여전히, 더미 로드(Ldi) 양단의 전압이 로드(Li) 양단의 전압에 정확하게 같지 않더라도, 출력(O1)상의 교란은 보다 작아질 것이다. 스위치(S2i)는 순간(t3)에 정확하게 열릴 필요가 없다. 스위치(S2i)가 순간(t3)에서보다 다소 빨리 열린다면, 더미 로드(Ldi) 양단의 전압은 약간 더 낮을 것이다.
전류들로서 파형들(Wf1 및 Wf2)을 발생하는 것이 가능하다. 출력(O2)에 의해 공급되는 전류가 출력(O1)에 의해 공급되는 전류보다 크다면, 양쪽 파형은 동일한 형상이지만 서로 다른 진폭들을 가진다. 더미 로드(Ldi) 양단의 전압은, 로드(Li)와 더미 로드(Ldi)의 임피던스들이 정확한 비로 선택되는 경우, 로드(Li) 양단의 전압(Vdi)과 실질적으로 같다. 반면에, 더미 로드(Ldi)와 로드(Li)의 값들 사이의 차는 너무 크게 선택되지 않아야 하고, 그렇지 않으면, 그후, 제 1 출력(O1)상의 로드는 스위칭 순간(t3)에서 많이 변한다.
양호한 실시예에서, 제어 신호들(Cs1i 및 Cs2i)은 동일하고, 제어 신호(Cs3)는 역 제어 신호(Cs1)이다.
도 3은 본 발명에 따른 다중 출력 디지털-아날로그 변환기로 매트릭스 디스플레이의 블록도를 도시한다. 매트릭스 디스플레이는 데이터 라인들(Di)과 선택 라인들(Rj)의 교차들과 관련된 복수의 디스플레이 소자들(Dji)을 구비한다. 각각의 디스플레이 소자(Dji)는 선택 스위치(Spji)를 통해 관련된 데이터 라인(Di)으로 접속된다. 선택 스위치(Spji)는 관련된 선택 라인(Rj)에 의해 제어된다. 선택 구동기(SD)는 선택 신호들을 선택 라인들(Rj)에 공급하여, 선택 라인들(Rj)을 하나씩 선택한다. 데이터 라인들(Di)은 선택된 선택 라인(Rj)과 관련된 대응하는 디스플레이 소자들(Dji)에 접속된다(선택된 선택 라인(Rj)과 관련된 모든 선택 스위치들(Spji)이 닫힌다). 점선(P)내에 회로의 부분은 도 1에 도시된 회로와 동일하지만 로드들(Li)은 없다. 동일한 소자들이 동일한 참조 번호들에 의해 표시된다. 로드들(Li)은 선택된 선택 라인(Rj)과 관련된 디스플레이 소자들(Dji)이다. 모든 선택된 선택 라인(Rj)에 대해, 도 3의 회로의 동작은 도 1의 회로의 동작과 동일하다. 타이밍 발생기(TG)는 디지털 데이터(Dd)를, 연속적으로 선택된 선택 라인들(Rj)에서 디스플레이 소자들의 밝기에 따르는 복수의 제어 신호들(Csji)로 연속적으로 변환하도록 적응되어야 한다.
매트릭스 디스플레이가 액정 디스플레이라면, 디스플레이 소자들(Dji)은 용량성 거동(capacitive behavior)을 가지고, 더미 로드들(Ldi)은 캐패시터들이다. 본 발명의 이러한 실시예에 따라, 파형(Wf1)상에 제 1 출력(O1)으로부터 디스플레이 소자들(Dji)을 접속 해제하는 영향은 실질적으로 무시할 수 있다. 결론적으로, 디스플레이 소자들(Dji) 양단의 전압과 따라서 디스플레이되는 밝기는 실질적으로 데이터-독립적(data-independent)이다. 이것은, 하나 이상의 다른 디스플레이 소자들(Dji)보다 더 나중의 짧은 순간에 제 1 출력으로부터 접속 해제되는 디스플레이 소자(Dji)에 대해 디스플레이되는 밝기가 실질적으로 영향을 미치지 못한다는 것을 의미한다.
본 발명이 양호한 실시예와 연결되어 설명되는 한, 위에서 약술한 원리들 내에서 그것들의 변경이 분 분야의 당업자들에게 명백해지고 따라서 본 발명이 양호한 실시예들에 한정되지 않고 그러한 변경을 포함하도록 의도되는 것이 가능하다.
파형(Wf1 및 Wf2)이 톱니-형상으로 도시되지만, 임의의 다른 형상이 적합할 수 있고, 단조 상승 또는 하강 기능이 양호하다. 실시예들에서 도시된 기능들은 이산 회로들 또는 적절하게 프로그램된 컴퓨터에 의해 실현될 수 있다. 예를 들어, 파형 발생기는 직렬의 디지털 워드들을 아날로그 파형들(Wf1, Wf2)로 변환하기 위한 디지털-아날로그 변환기를 구비할 수 있다.
청구 범위에서, 괄호 사이의 임의의 참조 표시들은 청구범위의 범위를 한정하도록 해석되지 말아야 한다.
요약해서, 본 발명의 양호한 실시예에서, 다중 출력 디지털-아날로그 변환기는 제 1 파형(Wf1)을 복수의 스위칭 소자들(Si)을 통해 복수의 로드들(Li)로 공급하기 위해 제 1 출력(O1)을 갖는 파형 발생기(WG)를 구비할 수 있고, 각각의 스위칭 소자(Si)는 관련된 로드(Li)에 결합된다. 타이밍 발생기(TG)는 디지털 입력 데이터(Dd)를 대응하는 스위칭 소자들(Si)이 닫히는 동안의 시간 기간(T1i)을 결정하는 복수의 제어 신호들(Csi)로 변환한다. 관련된 로드(Li) 양단의 출력 전압들(Voi)은 관련된 스위칭 소자(Si)가 디지털 입력 데이터(Dd)에 따라 열릴 때까지 제 1 파형(Wf1)에 따라 변한다. 파형 발생기(WG)는 제 1 파형(Wf1)과 같은 실질적으로 동일한 형상의 제 2 파형(Wf2)을 공급하기 위한 제 2 출력(O2)을 구비한다. 다중 출력 디지털-아날로그 변환기는 복수의 더미 로드들(Ldi)을 더 구비하고, 더미 로드들(Ldi)의 각각은 로드들(Li) 중 하나와 관련되어 있다. 더미 로드들(Ldi)은, 대응하는 스위칭 소자들(Si)이 닫히는 동안의 시간 기간들(Ti2) 동안 제 2 출력(O2)에 결합된다. 이러한 방법으로, 더미 로드들(Ldi) 양단의 공급 전압들(Vdi)이 관련된 로드들(Li) 양단의 출력 전압들(Voi)과 실질적으로 같다. 더미 로드들(Ldi)은 대응하는 스위칭 소자들(Si)이 열릴 때 제 1 출력(O1)에 결합된다. 이러한 방법으로, 제 1 출력(O1)상의 로드는 실질적으로 일정하다.

Claims (11)

  1. 디지털 입력 데이터(Dd)를 관련된 로드들(Li) 양단의 복수의 아날로그 출력 전압들(Voi)로 변환하는 다중 출력 디지털-아날로그 변환기로서,
    상기 디지털 입력 데이터(Dd)에 따라 시간 기간들(Ti1)을 발생하는 타이밍 발생기(TG)와,
    파형 신호(Wf1)를 공급하는 수단(B1)과,
    관련된 시간 기간들(Ti1)의 끝에서 복수의 출력 전압들(Voi)을 얻기 위해 상기 시간 기간들(Ti1) 중 각각 관련된 시간 기간 동안 로드들(Li)을 상기 파형 신호(Wf1)에 결합하는 수단(S1i)을 포함하는 상기 다중 출력 디지털-아날로그 변환기에 있어서,
    상기 로드들(Li) 중 대응하는 로드와 관련된 적어도 하나의 더미 로드(Ldi),
    상기 결합 수단(S1i)이 상기 파형 신호(Wf1)로부터 로드들(Li) 중 대응하는 로드를 분리할 때 상기 파형 신호(Wf1)에 적어도 하나의 더미 로드(Ldi)를 결합하는 수단(S3i), 및
    상기 적어도 하나의 더미 로드(Ldi) 양단에 더미 전압(Vdi)을 발생하는 수단(B2, S2i)으로서, 상기 더미 전압(Vdi)은 상기 결합 수단(S1i)이 상기 로드들(Li) 중 대응하는 로드를 분리하는 순간에 상기 로드들(Li) 중 대응하는 로드 양단의 출력 전압(Voi)과 실질적으로 같은, 상기 발생 수단(B2, S2i)을 더 포함하는 것을 특징으로 하는 다중 출력 디지털-아날로그 변환기.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 더미 로드(Ldi) 양단에 전압(Vdi)을 발생하는 수단(B2, S2i)은,
    상기 언급된 파형 신호(Wf1)와 실질적으로 동일한 형상을 갖는 다른 파형 신호(Wf2)를 공급하는 수단(B2), 및
    상기 로드들(Li) 중 관련된 로드가 상기 파형 신호(Wf1)에 결합되는 동안의 시간 기간(Ti1)의 적어도 일부 동안 상기 적어도 하나의 더미 로드(Ldi)를 상기 다른 파형 신호(Wf2)에 결합하는 수단(S2i)을 포함하는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  3. 제 1 항에 있어서,
    더미 로드(Ldi)가 상기 로드들(Li) 중 각각의 로드와 관련되는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  4. 제 2 항에 있어서,
    상기 파형 신호(Wf1)를 공급하는 수단(B1)과 상기 다른 파형 신호(Wf2)를 공급하는 수단(B2) 모두에 램프 신호를 공급하는 램프 발생기(RG)를 더 포함하는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  5. 제 1 항에 있어서,
    상기 파형 신호(Wf1)를 공급하는 수단(B1)은 출력(O1)에 상기 파형 신호(Wf1)를 공급하도록 적응되고,
    상기 로드들(Li)을 상기 파형 신호(Wf1)에 결합하는 수단(S1i)은 스위칭 소자들(S1i)을 구비하고, 상기 스위칭 소자들(Si) 중 각각의 스위칭 소자는 상기 출력(O1)과 상기 로드들(Li) 중 관련된 로드 사이에 결합되고, 및
    상기 타이밍 발생기(TG)는 상기 디지털 입력 데이터(Dd)를, 상기 스위칭 소자들(S1i) 중 대응하는 스위칭 소자들이 닫히는 동안의 시간 기간들(Ti1)을 결정하는 복수의 제어 신호들(Cs1i)로 변환하도록 적응되는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  6. 제 1 항에 있어서,
    상기 파형 신호(Wf1)를 공급하는 수단(B1)은 출력(O1)에 상기 파형 신호(Wf1)를 공급하도록 적응되고,
    상기 적어도 하나의 더미 로드(Ldi)를 상기 파형 신호(Wf1)에 결합하는 수단(S3i)은 상기 출력(O1)과 상기 적어도 하나의 더미 로드(Ldi) 사이에 결합되는 적어도 하나의 스위칭 소자(S3i)를 구비하고, 및
    상기 타이밍 발생기(TG)는 상기 디지털 입력 데이터(Dd)를, 상기 스위칭 소자(S3i)가 닫히는 동안의 다른 시간 기간(Ti3)을 결정하는 제어 신호(Cs3i)로 변환하도록 적응되는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  7. 제 2 항에 있어서,
    상기 다른 파형 신호(Wf2)를 공급하는 수단(B2)은 상기 출력(O2)에 상기 다른 파형 신호(Wf2)를 공급하도록 적응되고,
    상기 적어도 하나의 더미 로드(Ldi)를 상기 다른 파형 신호(Wf2)에 결합하는 수단(S2i)은 상기 출력(O2)과 상기 적어도 하나의 더미 로드(Ldi) 사이에 결합되는 적어도 하나의 스위칭 소자(S2i)를 구비하고,
    상기 타이밍 발생기(TG)는 상기 디지털 입력 데이터(Dd)를, 스위칭 소자(S2i)가 닫히는 동안의 다른 시간 기간(Ti2)을 결정하는 제어 신호(Cs2i)로 변환하도록 적응되는 것을 특징으로 하는, 다중 출력 디지털-아날로그 변환기.
  8. 디지털 입력 데이터(Dd)를 관련된 로드들(Li) 양단의 복수의 아날로그 출력 전압들(Voi)로 변환하는 방법으로서,
    상기 디지털 입력 데이터(Dd)에 의존하여 시간 기간들(Ti1)을 발생하는 단계(TG)와,
    파형 신호(Wf1)를 공급하는 단계(B1)와,
    상기 관련된 시간 기간들(Ti1)의 끝에서 복수의 출력 전압들(Voi)을 얻기 위해 상기 시간 기간들(Ti1) 중 각각 관련된 시간 기간 동안 로드들(Li)을 상기 파형 신호(Wf1)에 결합하는 단계(S1i)를 포함하는 상기 디지털 입력 데이터(Dd) 변환 방법에 있어서,
    상기 결합 단계(S1i)가 상기 파형 신호(Wf1)로부터 상기 로드들(Li) 중 대응하는 로드를 분리할 때 적어도 하나의 더미 로드(Ldi)를 상기 파형 신호(Wf1)에 결합하는 단계(S2i),
    상기 결합 단계(S1i)가 상기 로드들(Li) 중 대응하는 로드를 분리하는 순간에, 상기 로드들(Li) 중 대응하는 로드 양단의 출력 전압(Voi)과 실질적으로 같은 전압(Vdi)을 적어도 하나의 더미 로드(Ldi) 양단에 발생하는 단계(B2, S2i)를 더 포함하는 것을 특징으로 하는 디지털 입력 데이터(Dd) 변환 방법.
  9. 선택 라인들(Rj)과 데이터 라인들(Di)의 교차점들(intersections)과 관련된 복수의 디스플레이 소자들(Dji)과, 디지털 입력 데이터(Dd)를, 선택된 선택 라인(Rj)에 대응하는 관련된 선택된 디스플레이 소자들(Dji) 양단의 복수의 출력 전압들(Voi)로 변환하는 다중 출력 디지털-아날로그 변환기를 갖는 매트릭스 디스플레이로서, 상기 변환기는,
    상기 디지털 입력 데이터(Dd)에 의존하여 시간 기간들(Ti1)을 발생하는 타이밍 발생기(TG)와,
    파형 신호(Wf1)를 공급하는 수단(B1)과,
    상기 관련된 시간 기간들(Ti1)의 끝에서 상기 복수의 출력 전압들(Voi)을 얻기 위해, 상기 시간 기간들(Ti1) 중 각각 관련된 기간 동안 상기 선택된 디스플레이 소자들(Dji)을 상기 파형 신호(Wf1)에 결합하는 수단(S1i)을 포함하고,
    복수의 더미 로드들(Ldi)로서, 상기 더미 로드들(Ldi) 중 각각의 더미 로드는 상기 선택된 디스플레이 소자들(Dji) 중 대응하는 디스플레이 소자와 관련되는 상기 복수의 더미 로드들(Ldi),
    상기 결합하는 수단(S1i)이 상기 파형 신호(Wf1)로부터 상기 선택된 디스플레이 소자들(Dji) 중 대응하는 디스플레이 소자를 분리할 때 상기 복수의 더미 로드들(Ldi) 중 각각의 더미 로드를 상기 파형 신호(Wf1)에 결합하는 수단(S3i), 및
    상기 더미 로드들(Ldi) 양단의 더미 전압들(Vdi)을 발생하는 수단(B2, S2i)으로서, 상기 더미 전압들(Vdi) 각각은 상기 결합 수단(S1i)이 상기 선택된 디스플레이 소자들(Dji) 중 대응하는 디스플레이 소자를 분리하는 순간에 상기 대응하는 선택된 디스플레이 소자(Dji) 양단의 출력 전압(Voi)과 실질적으로 같은, 상기 발생 수단(B2, S2i)을 더 포함하는 것을 특징으로 하는, 매트릭스 디스플레이.
  10. 제 9 항에 있어서,
    하나의 더미 로드(Ldi)가 상기 선택된 디스플레이 소자들(Dji) 중 각각의 디스플레이 소자와 관련되는 것을 특징으로 하는, 매트릭스 디스플레이.
  11. 제 9 항에 있어서,
    상기 디스플레이 소자들(Dji)은 용량성 거동(capacitive behaviour)을 가지고, 상기 더미 로드들(Ldi)은 캐패시터인 것을 특징으로 하는, 매트릭스 디스플레이.
KR10-1999-7011794A 1998-04-15 1999-04-01 다중 출력 디지털-아날로그 변환기 KR100535693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98201197.5 1998-04-15
EP98201197 1998-04-15
PCT/IB1999/000576 WO1999053619A2 (en) 1998-04-15 1999-04-01 A multi-output digital to analog converter

Publications (2)

Publication Number Publication Date
KR20010013777A KR20010013777A (ko) 2001-02-26
KR100535693B1 true KR100535693B1 (ko) 2005-12-12

Family

ID=8233596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7011794A KR100535693B1 (ko) 1998-04-15 1999-04-01 다중 출력 디지털-아날로그 변환기

Country Status (6)

Country Link
US (1) US6252567B1 (ko)
EP (1) EP0998790B1 (ko)
JP (1) JP3854314B2 (ko)
KR (1) KR100535693B1 (ko)
DE (1) DE69930812T2 (ko)
WO (1) WO1999053619A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
US7196658B2 (en) * 2002-08-26 2007-03-27 Mitsubishi Denki Kabushiki Kaisha Waveform generation method, waveform generation program, waveform generation circuit and radar device
US7123829B2 (en) * 2003-08-29 2006-10-17 Ricoh Company, Ltd. Digital camera and power supply apparatus used therefor
JP4762538B2 (ja) * 2004-12-27 2011-08-31 京セラ株式会社 携帯端末
WO2007021863A1 (en) * 2005-08-12 2007-02-22 The Board Of Regents, The University Of Texas System Current-steering type digital-to-analog converter
KR100769448B1 (ko) 2006-01-20 2007-10-22 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치
KR100805587B1 (ko) 2006-02-09 2008-02-20 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치
KR100776488B1 (ko) 2006-02-09 2007-11-16 삼성에스디아이 주식회사 데이터 구동회로 및 이를 구비한 평판 표시장치
JP4878249B2 (ja) * 2006-09-08 2012-02-15 ルネサスエレクトロニクス株式会社 デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US5400028A (en) * 1992-10-30 1995-03-21 International Business Machines Corporation Charge summing digital to analog converter
US5352937A (en) * 1992-11-16 1994-10-04 Rca Thomson Licensing Corporation Differential comparator circuit
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
EP0731440B1 (en) * 1995-03-06 2002-08-28 THOMSON multimedia Data line drivers with common reference ramp for a display device
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US5889485A (en) * 1997-09-02 1999-03-30 International Business Machines Corporation Charge-summing digital-to-analog converter

Also Published As

Publication number Publication date
EP0998790B1 (en) 2006-04-12
KR20010013777A (ko) 2001-02-26
DE69930812D1 (de) 2006-05-24
DE69930812T2 (de) 2006-11-16
WO1999053619A2 (en) 1999-10-21
US6252567B1 (en) 2001-06-26
EP0998790A2 (en) 2000-05-10
JP2002505828A (ja) 2002-02-19
WO1999053619A3 (en) 2000-01-06
JP3854314B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
EP0310941B1 (en) Gray scale display
US5635950A (en) Drive circuit for a display apparatus
US6677923B2 (en) Liquid crystal driver and liquid crystal display incorporating the same
KR100986040B1 (ko) 디스플레이 구동회로
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
CN101075398B (zh) 显示设备及显示设备所用的驱动装置和驱动方法
US11081034B2 (en) Driving circuit for gamma voltage generator and gamma voltage generator using the same
KR100535693B1 (ko) 다중 출력 디지털-아날로그 변환기
US6756959B2 (en) Display driving apparatus and display apparatus module
JPH0535200A (ja) 表示装置とその駆動方法
US11069276B2 (en) Display apparatus and method of driving display panel using the same
JPH0776866B2 (ja) 液晶表示装置における駆動回路
JPH0822263A (ja) Ｌｅｄ点灯回路
US8248351B2 (en) Display apparatus and driver
CN110021255B (zh) 显示装置
US20220293063A1 (en) Display driver suppressing color unevenness of liquid crystal display
JP3691034B2 (ja) 信号出力装置及びこれを用いた液晶表示装置
JP3255261B2 (ja) 表示駆動装置
US5526042A (en) Apparatus and method for displaying different time-scale waveforms of a signal
KR100438659B1 (ko) 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법
EP0599622B1 (en) A driving circuit for driving a display apparatus and a method for the same
JP2003140614A (ja) データ線駆動回路
EP0447919A2 (en) Drive circuit for dot matrix display
JPH06186925A (ja) 表示装置の駆動回路
EP0431628B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee