JPH0776866B2 - 液晶表示装置における駆動回路 - Google Patents
液晶表示装置における駆動回路Info
- Publication number
- JPH0776866B2 JPH0776866B2 JP61067083A JP6708386A JPH0776866B2 JP H0776866 B2 JPH0776866 B2 JP H0776866B2 JP 61067083 A JP61067083 A JP 61067083A JP 6708386 A JP6708386 A JP 6708386A JP H0776866 B2 JPH0776866 B2 JP H0776866B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- switch means
- signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は液相表示装置における駆動回路に関し，液晶テ
レビジョン受像機等に用いて好適なものである。
レビジョン受像機等に用いて好適なものである。
（従来の技術） 従来，複数の行および列をもってマトリクス状に配置し
た液晶素子に対し，走査電極と信号電極を設け，それら
電極を走査電極駆動回路および信号電極駆動回路を用い
て駆動することで情報に基ずく画像を表示するようにし
たものがある。
た液晶素子に対し，走査電極と信号電極を設け，それら
電極を走査電極駆動回路および信号電極駆動回路を用い
て駆動することで情報に基ずく画像を表示するようにし
たものがある。
このような液晶表示装置の一例を第４図を参照して説明
する。
する。
第４図は液晶テレビジョン受像機の一例を示したもの
で，アンテナ１に受けた信号をチューナ２に供給し，選
局回路３にて選局した所定のチャンネルの信号を次段の
IFアンプおよびビデオ信号検波用回路４に供給するよう
にしている。この回路４の出力は次段の映像信号処理回
路５および同期信号分離回路６に供給され，この同期信
号分離回路６では複合映像信号から垂直，水平の同期信
号を分離して取出し，同期制御回路７に供給するように
している。
で，アンテナ１に受けた信号をチューナ２に供給し，選
局回路３にて選局した所定のチャンネルの信号を次段の
IFアンプおよびビデオ信号検波用回路４に供給するよう
にしている。この回路４の出力は次段の映像信号処理回
路５および同期信号分離回路６に供給され，この同期信
号分離回路６では複合映像信号から垂直，水平の同期信
号を分離して取出し，同期制御回路７に供給するように
している。
この同期制御回路７は，位相比較回路71,電圧制御発振
器72,分周回路73等によって構成されるPLLを含み，上記
分周回路73から信号電極駆動回路８および走査電極駆動
回路９へそれぞれクロックおよびデータパルスを供給す
るようにしている。上記信号電極駆動回路８はＸドライ
ブ回路とも呼ばれるもので，例えばシフトレジスタ81を
有して構成され，上記クロックおよびデータパルス以外
に水平同期信号Ｈ（15.75KHZ）が供給されている。また
走査電極駆動回路９はＹドライブ回路とも呼ばれるもの
で，例えばシフトレジスタで構成され，クロックおよび
データパルス以外に垂直同期信号Ｖ（60HZ）が供給され
ている。
器72,分周回路73等によって構成されるPLLを含み，上記
分周回路73から信号電極駆動回路８および走査電極駆動
回路９へそれぞれクロックおよびデータパルスを供給す
るようにしている。上記信号電極駆動回路８はＸドライ
ブ回路とも呼ばれるもので，例えばシフトレジスタ81を
有して構成され，上記クロックおよびデータパルス以外
に水平同期信号Ｈ（15.75KHZ）が供給されている。また
走査電極駆動回路９はＹドライブ回路とも呼ばれるもの
で，例えばシフトレジスタで構成され，クロックおよび
データパルス以外に垂直同期信号Ｖ（60HZ）が供給され
ている。
液晶表示部10は複数の液晶素子をマトリクス状に配置し
て成り，各液晶素子に対してそれぞれ信号電極X1,X2…
…Xnならびに走査電極Y1,Y2……Ymが設けられている。
信号電極X1および走査電極Y1につながる液晶素子の一例
を説明すると，信号電極X1に薄膜トランジスタTFTのド
レインが接続され，走査電極Y1にそのTFTのゲートが接
続され,TFTのソースが信号蓄積キャパシターC1を介して
アースされ，かつ液晶素子L1の一端に接続されている。
尚，液晶素子L1の他端は共通電極に接続されている。
て成り，各液晶素子に対してそれぞれ信号電極X1,X2…
…Xnならびに走査電極Y1,Y2……Ymが設けられている。
信号電極X1および走査電極Y1につながる液晶素子の一例
を説明すると，信号電極X1に薄膜トランジスタTFTのド
レインが接続され，走査電極Y1にそのTFTのゲートが接
続され,TFTのソースが信号蓄積キャパシターC1を介して
アースされ，かつ液晶素子L1の一端に接続されている。
尚，液晶素子L1の他端は共通電極に接続されている。
前記映像信号処理回路５では入力された映像信号から正
負両極性の映像信号を得，かつトランスミッションゲー
トによって１フィールド毎に映像信号の極性を切換えて
出力するようにし，この映像信号処理回路５の出力をバ
ッファアンプ11を介して信号電極駆動回路８のスイッチ
回路82に供給するようにしている。このスイッチ回路82
は複数のスイッチ手段S1,S2,……Snを有し，それら入力
端に前記バッファアンプ11からの映像信号が加えられる
とともに，出力端がそれぞれ前記信号電極X1,X2,……Xn
に接続され，これらスイッチ手段S1,S2,……Snのオン，
オフを前記シフトレジスター81によって制御するように
している。
負両極性の映像信号を得，かつトランスミッションゲー
トによって１フィールド毎に映像信号の極性を切換えて
出力するようにし，この映像信号処理回路５の出力をバ
ッファアンプ11を介して信号電極駆動回路８のスイッチ
回路82に供給するようにしている。このスイッチ回路82
は複数のスイッチ手段S1,S2,……Snを有し，それら入力
端に前記バッファアンプ11からの映像信号が加えられる
とともに，出力端がそれぞれ前記信号電極X1,X2,……Xn
に接続され，これらスイッチ手段S1,S2,……Snのオン，
オフを前記シフトレジスター81によって制御するように
している。
このように構成された液晶表示装置は，液晶表示部10の
各走査電極Y1〜Ymが映像信号の１水平走査期間（1H）に
同期して順次ドライブされ，この間に信号電極X1〜Xnに
つながるスイッチ手段S1〜Snがオンされることで各信号
蓄積キャパシターC1,……に信号が供給され，供給され
た信号は次のフレームの走査時まで液晶素子L1,……を
励起するようにしている。
各走査電極Y1〜Ymが映像信号の１水平走査期間（1H）に
同期して順次ドライブされ，この間に信号電極X1〜Xnに
つながるスイッチ手段S1〜Snがオンされることで各信号
蓄積キャパシターC1,……に信号が供給され，供給され
た信号は次のフレームの走査時まで液晶素子L1,……を
励起するようにしている。
（発明が解決しようとする問題点） このような液晶表示装置において，液晶表示部10のＸ方
向（横方向）の画素数をＮとすればスイッチ手段S1〜Sn
もＮ個必要とする。
向（横方向）の画素数をＮとすればスイッチ手段S1〜Sn
もＮ個必要とする。
上記スイッチ手段S1〜Snは通常Ｃ−MOSのアナログスイ
ッチが用いられており，その１つのスイッチの回路例を
第５図に示している。この第５図においてINは入力端,O
UTは出力端,CONTは制御端を表わし,VDDは電圧源,VSSは
アースを表わしている。
ッチが用いられており，その１つのスイッチの回路例を
第５図に示している。この第５図においてINは入力端,O
UTは出力端,CONTは制御端を表わし,VDDは電圧源,VSSは
アースを表わしている。
ところで，上記の如きスイッチ手段はそれぞれ入力容量
を有しているため，スイッチ回路82の入力容量Ｃは，各
スイッチ手段S1〜Snの入力容量をC0とすると， Ｃ＝Ｎ・C0 となる。したがって液晶素子による画素数が増加するに
伴ってスイッチ回路82の入力容量が増大し，これに対処
するため，バッファ回路11が設けられている。
を有しているため，スイッチ回路82の入力容量Ｃは，各
スイッチ手段S1〜Snの入力容量をC0とすると， Ｃ＝Ｎ・C0 となる。したがって液晶素子による画素数が増加するに
伴ってスイッチ回路82の入力容量が増大し，これに対処
するため，バッファ回路11が設けられている。
このバッファ回路11の一例として第６図のような回路が
用いられている。第６図において，トランジスタQ1が設
けられ，そのベースに映像信号処理回路５からの映像信
号が供給され，エミッタが定電流源I1を介してアースさ
れ，コレクタが電圧源Vccに接続され，エミッタがスイ
ッチ回路82に接続されるようにしている。
用いられている。第６図において，トランジスタQ1が設
けられ，そのベースに映像信号処理回路５からの映像信
号が供給され，エミッタが定電流源I1を介してアースさ
れ，コレクタが電圧源Vccに接続され，エミッタがスイ
ッチ回路82に接続されるようにしている。
このバッファ回路11は容量Ｃを有する負荷をドライブす
るために，ある値以上の電流を定電流源I1に流す必要が
あり，その電流量をI1とすると， I1＞２πCV となる。ただしは信号の最大周波数,Vは信号の最大振
幅である。
るために，ある値以上の電流を定電流源I1に流す必要が
あり，その電流量をI1とすると， I1＞２πCV となる。ただしは信号の最大周波数,Vは信号の最大振
幅である。
したがってバッファ回路11の消費電力Ｐは， Ｐ＞VccI1 を必要とし，特に小型，携帯を目的とした液晶表示装置
ではバッテリー駆動となる為，上記容量Ｃの増加（電力
消費の増大）が致命的欠点となっていた。
ではバッテリー駆動となる為，上記容量Ｃの増加（電力
消費の増大）が致命的欠点となっていた。
本発明は，スイッチ回路82での入力容量を大幅に減少
し，画素数が増大しても消費電力の増加を伴わない液晶
表示装置の駆動回路を提供することを目的とする。
し，画素数が増大しても消費電力の増加を伴わない液晶
表示装置の駆動回路を提供することを目的とする。
（問題点を解決するための手段） 本発明は，液晶表示部の信号電極X1〜Xnを駆動せしめる
スイッチ回路を，複数段の縦列接続されたスイッチ群で
構成し，各段はそれぞれ複数のスイッチ手段を有し，次
段に行くに従ってスイッチ手段の数が増加するように
し，かつ初段の各スイッチ手段の入力端にはそれぞれ情
報信号が供給され，前段に位置するスイッチ手段の出力
端はそれぞれ分岐して次段のスイッチ手段のいずれか１
つの入力端へと順次接続され，終段の各スイッチ手段の
出力端がそれぞれ前記信号電極に接続されるようにし， 上記各段のスイッチ手段の導通・非導通状態をドライブ
回路によって時分割的に制御するようにした液晶表示装
置の駆動回路である。
スイッチ回路を，複数段の縦列接続されたスイッチ群で
構成し，各段はそれぞれ複数のスイッチ手段を有し，次
段に行くに従ってスイッチ手段の数が増加するように
し，かつ初段の各スイッチ手段の入力端にはそれぞれ情
報信号が供給され，前段に位置するスイッチ手段の出力
端はそれぞれ分岐して次段のスイッチ手段のいずれか１
つの入力端へと順次接続され，終段の各スイッチ手段の
出力端がそれぞれ前記信号電極に接続されるようにし， 上記各段のスイッチ手段の導通・非導通状態をドライブ
回路によって時分割的に制御するようにした液晶表示装
置の駆動回路である。
（作用） 上記回路によれば，初段のスイッチ手段に対して次段以
降のスイッチ手段が縦列接続されたものとなり，各スイ
ッチ手段は従来の単純な並列接続に比べて直・並列の組
合せとして形成され，各段毎のスイッチ手段はいずれか
１つだけが順次導通状態となり，信号電極のいずれか１
つを順次駆動することになる。またスイッチ回路全体の
入力容量を格段に減少することができる。
降のスイッチ手段が縦列接続されたものとなり，各スイ
ッチ手段は従来の単純な並列接続に比べて直・並列の組
合せとして形成され，各段毎のスイッチ手段はいずれか
１つだけが順次導通状態となり，信号電極のいずれか１
つを順次駆動することになる。またスイッチ回路全体の
入力容量を格段に減少することができる。
（実施例） 第１図は本発明の一実施例の要部を示すもので液晶表示
部10を駆動する回路を示している。上記液晶表示部10は
第４図と同様に信号電極X1〜Xn,走査電極Y1〜Ymを有し
ており，かつ走査電極駆動回路９が設けられている。
部10を駆動する回路を示している。上記液晶表示部10は
第４図と同様に信号電極X1〜Xn,走査電極Y1〜Ymを有し
ており，かつ走査電極駆動回路９が設けられている。
信号電極駆動回路21は第４図の信号電極駆動回路８と同
様に信号電極X1〜Xnを駆動させるためのもので，ドライ
ブ回路211とスイッチ回路212を有しているが，ドライブ
回路211によるスイッチ回路212の制御のし方が第４図の
ものとは異なる。
様に信号電極X1〜Xnを駆動させるためのもので，ドライ
ブ回路211とスイッチ回路212を有しているが，ドライブ
回路211によるスイッチ回路212の制御のし方が第４図の
ものとは異なる。
そして本発明はスイッチ回路212の構成に特徴がある。
即ち，このスイッチ回路212は多段（図では２段）のス
イッチ群を縦列接続して成り，液晶表示部10の信号電極
X1〜Xnの総数をＮとしたとき，初段のスイッチ群による
スイッチ手段S11,S12……S1Mの数をＭ（Ｍ＜Ｎ）とし，
それらＭ個のスイッチ手段S11〜S1Mの各入力端に端子20
からの映像信号を供給するようにしている。
即ち，このスイッチ回路212は多段（図では２段）のス
イッチ群を縦列接続して成り，液晶表示部10の信号電極
X1〜Xnの総数をＮとしたとき，初段のスイッチ群による
スイッチ手段S11,S12……S1Mの数をＭ（Ｍ＜Ｎ）とし，
それらＭ個のスイッチ手段S11〜S1Mの各入力端に端子20
からの映像信号を供給するようにしている。
そして初段の各スイッチ手段S11〜S1Mの出力端はそれぞ
れ複数に分岐されて，次段スイッチ群の各スイッチ手段
S21,S22,……S2Nの入力端に接続されている。こうして
終段スイッチ群の各スイッチ手段の出力端が信号電極X1
〜Xnに接続される訳であり，終段（第１図では２段目）
のスイッチ群のスイッチ手段S21〜S2Nの総数はＮ個とな
っている。
れ複数に分岐されて，次段スイッチ群の各スイッチ手段
S21,S22,……S2Nの入力端に接続されている。こうして
終段スイッチ群の各スイッチ手段の出力端が信号電極X1
〜Xnに接続される訳であり，終段（第１図では２段目）
のスイッチ群のスイッチ手段S21〜S2Nの総数はＮ個とな
っている。
尚，スイッチ回路212のスイッチ群は２段に限らず３段,
4段等の多段で構成することもでき，要は，初段の映像
信号供給端子20に接続されるスイッチ手段S11〜S1Mの数
Ｍを，信号電極X1〜Xnの総数Ｎより小さい数（できれば
ＭはＮの約数）とし，終段のスイッチ手段の総数をＮと
一致させるよう，初段から次段，終段へと順次分岐した
構成であれば良い。尚，スイッチ手段としては，例えば
第５図のような回路を用いれば良い。
4段等の多段で構成することもでき，要は，初段の映像
信号供給端子20に接続されるスイッチ手段S11〜S1Mの数
Ｍを，信号電極X1〜Xnの総数Ｎより小さい数（できれば
ＭはＮの約数）とし，終段のスイッチ手段の総数をＮと
一致させるよう，初段から次段，終段へと順次分岐した
構成であれば良い。尚，スイッチ手段としては，例えば
第５図のような回路を用いれば良い。
第２図は上記各スイッチ手段S11〜S2Nをオン，オフ制御
するための，ドライブ回路211の出力信号を示してい
る。
するための，ドライブ回路211の出力信号を示してい
る。
第２図において信号P11,P12,……P1Mはそれぞれ初段の
各スイッチ手段S11,S12,……S1Mをオンせしめるパルス
を示しており，各スイッチ手段S11〜S1Mは順次，時分割
的にオンされる。また信号P21,P22,……P2Nは次段（図
では終段）のスイッチ手段S21,S22,……S2Nをオンせし
めるパルスを示しており，各スイッチ手段S21〜S2Nも順
次，時分割的にオンされる。
各スイッチ手段S11,S12,……S1Mをオンせしめるパルス
を示しており，各スイッチ手段S11〜S1Mは順次，時分割
的にオンされる。また信号P21,P22,……P2Nは次段（図
では終段）のスイッチ手段S21,S22,……S2Nをオンせし
めるパルスを示しており，各スイッチ手段S21〜S2Nも順
次，時分割的にオンされる。
例えば，パルスP11とパルスP21の両者が発生したときは
信号電極X1が駆動され，パルスP11とパルスP22の両者が
発生したときは信号電極X2が駆動され，パルスP1Mとパ
ルスP2Nの両者が発生したときは信号電極Xnが駆動され
ることになる。
信号電極X1が駆動され，パルスP11とパルスP22の両者が
発生したときは信号電極X2が駆動され，パルスP1Mとパ
ルスP2Nの両者が発生したときは信号電極Xnが駆動され
ることになる。
尚，上記の如きパルス信号を発生するドライブ回路211
は，シフトレジスターや論理回路等をもって容易に形成
することができる。
は，シフトレジスターや論理回路等をもって容易に形成
することができる。
本発明の駆動回路は多段構成のスイッチ回路212を用い
ているため，映像信号供給端子20の負荷容量C10は，ス
イッチ手段（アナログスイッチ）の１個当りの入力容量
をC0とすれば， で表わすことができる。
ているため，映像信号供給端子20の負荷容量C10は，ス
イッチ手段（アナログスイッチ）の１個当りの入力容量
をC0とすれば， で表わすことができる。
これはスイッチ手段S11〜S1Mは常にいずれか１つだけが
オンすることによるものであり,Mの値を選定することに
より，負荷容量C1の値を極少値にすることができる。
オンすることによるものであり,Mの値を選定することに
より，負荷容量C1の値を極少値にすることができる。
例えばスイッチ群を２段とし，初段のスイッチ群の数Ｍ
を１からＮの範囲内で変えたときの容量C10の値の変化
を示すと第３図の如く表わせる。第３図にあって横軸は
初段でのスイッチ群の数M,縦軸は負荷容量C10の値を示
している。また従来回路での負荷容量をＣで示してい
る。
を１からＮの範囲内で変えたときの容量C10の値の変化
を示すと第３図の如く表わせる。第３図にあって横軸は
初段でのスイッチ群の数M,縦軸は負荷容量C10の値を示
している。また従来回路での負荷容量をＣで示してい
る。
この第３図から分るように,M＝１の場合はＣ＋C0,M＝Ｎ
（これは従来例と同じ）の場合はＣとなって，負荷容量
C10は非常に大きくなるが， となって最少値を示すことが分る。したがって初段スイ
ッチ群でのスイッチ手段の数は に近いほど良好となる。
（これは従来例と同じ）の場合はＣとなって，負荷容量
C10は非常に大きくなるが， となって最少値を示すことが分る。したがって初段スイ
ッチ群でのスイッチ手段の数は に近いほど良好となる。
例えばＮ＝400,M＝20,スイッチ手段１個当りの容量C0を
1pFとすれば， となる。
1pFとすれば， となる。
これが，従来の場合では400pFであるから10分の１にす
ることができ，当然消費電力も10分の１となる。
ることができ，当然消費電力も10分の１となる。
尚，本発明の回路をカラーテレビジョン受像機に適用す
る場合は，映像信号源として,R（赤）,G（緑）,B（青）
の３つの原色信号が供給され，かつ液晶素子もそれに対
応してR,G,Bをモザイク状に配置したものが必要とな
る。またテレビジョン受像機以外に他の情報表示装置と
して利用することができることは言うまでもない。
る場合は，映像信号源として,R（赤）,G（緑）,B（青）
の３つの原色信号が供給され，かつ液晶素子もそれに対
応してR,G,Bをモザイク状に配置したものが必要とな
る。またテレビジョン受像機以外に他の情報表示装置と
して利用することができることは言うまでもない。
以上述べたように，本発明は画素数が増加してもスイッ
チ回路の入力容量を非常に小さくすることができ，消費
電力の少ない液晶表示装置を提供することができる。特
にバッテリー動作用として好適である。
チ回路の入力容量を非常に小さくすることができ，消費
電力の少ない液晶表示装置を提供することができる。特
にバッテリー動作用として好適である。
第１図は本発明の液晶表示装置の駆動回路の一実施例を
示す回路図，第２図は第１図の回路で用いられるスイッ
チ回路の制御用信号の一例を示すパルス波形図，第３図
は上記スイッチ回路での入力容量の値を示す特性図，第
４図は従来の液晶表示装置の一例を示す回路図，第５図
は第４図あるいは第１図の回路で用いられるスイッチ手
段を示す回路図，第６図は第４図の回路で用いられるバ
ッファ回路の一例を示す回路図である。 10……液晶表示部， ９……走査電極駆動回路， 21……信号電極駆動回路， 211……ドライブ回路， 212……スイッチ回路， S11〜S2N……スイッチ手段， X1〜Xn……信号電極， Y1〜Ym……走査電極。
示す回路図，第２図は第１図の回路で用いられるスイッ
チ回路の制御用信号の一例を示すパルス波形図，第３図
は上記スイッチ回路での入力容量の値を示す特性図，第
４図は従来の液晶表示装置の一例を示す回路図，第５図
は第４図あるいは第１図の回路で用いられるスイッチ手
段を示す回路図，第６図は第４図の回路で用いられるバ
ッファ回路の一例を示す回路図である。 10……液晶表示部， ９……走査電極駆動回路， 21……信号電極駆動回路， 211……ドライブ回路， 212……スイッチ回路， S11〜S2N……スイッチ手段， X1〜Xn……信号電極， Y1〜Ym……走査電極。
Claims (1)
- 【請求項１】複数の液晶素子に対しそれぞれ走査電極と
信号電極を配置して構成した各画素が、全体としてマト
リクス状を成す液晶表示部を備え、さらに前記信号電極
に情報信号を与えるための信号電極駆動回路，および前
記走査電極を駆動するための回路を有する液晶表示装置
において、 前記信号電極駆動回路は、 各段が複数のスイッチ手段で構成されたスイッチ群を複
数段縦列接続し、かつ次段に行くに従ってスイッチ手段
の数が増加するようにし、初段のスイッチ手段の入力端
にはそれぞれ情報信号が供給され、前段に位置するスイ
ッチ手段の出力端はそれぞれ分岐して次段のスイッチ手
段のいずれか１つの入力端へ順次接続され、終段の各ス
イッチ手段の出力端がそれぞれ前記信号電極に接続さ
れ、前記信号電極の数をＮ（Ｎは正の整数）としたと
き、前記初段のスイッチ手段の数を に近似した値とし、終段のスイッチ手段の数をＮとした
スイッチ回路と、 上記スイッチ回路の各段のスイッチ手段の導通・非導通
状態をそれぞれ時分割的に制御するためのドライブ回路
とを有して成る液晶表示装置における駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067083A JPH0776866B2 (ja) | 1986-03-27 | 1986-03-27 | 液晶表示装置における駆動回路 |
| GB8706979A GB2188473B (en) | 1986-03-27 | 1987-03-24 | Drive circuit for liquid crystal display device |
| US07/030,070 US4748510A (en) | 1986-03-27 | 1987-03-25 | Drive circuit for liquid crystal display device |
| DE19873710211 DE3710211A1 (de) | 1986-03-27 | 1987-03-27 | Treiberschaltung fuer fluessigkristall-bildwiedergabevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067083A JPH0776866B2 (ja) | 1986-03-27 | 1986-03-27 | 液晶表示装置における駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62226192A JPS62226192A (ja) | 1987-10-05 |
| JPH0776866B2 true JPH0776866B2 (ja) | 1995-08-16 |
Family
ID=13334625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067083A Expired - Lifetime JPH0776866B2 (ja) | 1986-03-27 | 1986-03-27 | 液晶表示装置における駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4748510A (ja) |
| JP (1) | JPH0776866B2 (ja) |
| DE (1) | DE3710211A1 (ja) |
| GB (1) | GB2188473B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US5233446A (en) * | 1987-03-31 | 1993-08-03 | Canon Kabushiki Kaisha | Display device |
| US5300942A (en) * | 1987-12-31 | 1994-04-05 | Projectavision Incorporated | High efficiency light valve projection system with decreased perception of spaces between pixels and/or hines |
| US5012274A (en) * | 1987-12-31 | 1991-04-30 | Eugene Dolgoff | Active matrix LCD image projection system |
| JP2892009B2 (ja) * | 1988-05-28 | 1999-05-17 | 株式会社東芝 | 表示制御方式 |
| JP2555420B2 (ja) * | 1988-08-29 | 1996-11-20 | 株式会社日立製作所 | 液晶マトリックス・パネルの中間調表示駆動回路 |
| US5070409A (en) * | 1989-06-13 | 1991-12-03 | Asahi Kogaku Kogyo Kabushiki Kaisha | Liquid crystal display device with display holding device |
| US5170158A (en) * | 1989-06-30 | 1992-12-08 | Kabushiki Kaisha Toshiba | Display apparatus |
| US5105187A (en) * | 1990-04-18 | 1992-04-14 | General Electric Company | Shift register for active matrix display devices |
| JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| KR960013313B1 (ko) * | 1991-07-12 | 1996-10-02 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기광학 표시장치 |
| JP3302202B2 (ja) * | 1994-11-10 | 2002-07-15 | キヤノン株式会社 | 表示制御装置 |
| US5612713A (en) * | 1995-01-06 | 1997-03-18 | Texas Instruments Incorporated | Digital micro-mirror device with block data loading |
| US5610667A (en) * | 1995-08-24 | 1997-03-11 | Micron Display Technology, Inc. | Apparatus and method for maintaining synchronism between a picture signal and a matrix scanned array |
| US5635988A (en) * | 1995-08-24 | 1997-06-03 | Micron Display Technology, Inc. | Apparatus and method for maintaining synchronism between a picture signal and a matrix scanned array |
| US5854615A (en) * | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
| US6124840A (en) * | 1997-04-07 | 2000-09-26 | Hyundai Electronics Industries Co., Ltd. | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique |
| KR100218375B1 (ko) * | 1997-05-31 | 1999-09-01 | 구본준 | 전하 재활용을 이용한 티에프티-엘씨디의 저전력 게이트드라이버회로 |
| KR100234720B1 (ko) * | 1997-04-07 | 1999-12-15 | 김영환 | Tft-lcd의 구동회로 |
| JP3751251B2 (ja) * | 2002-01-11 | 2006-03-01 | Ｎｅｃディスプレイソリューションズ株式会社 | 映像信号処理装置及び方法 |
| US7167148B2 (en) * | 2003-08-25 | 2007-01-23 | Texas Instruments Incorporated | Data processing methods and apparatus in digital display systems |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3754230A (en) * | 1970-12-21 | 1973-08-21 | Raytheon Co | Plasma display system |
| JPS54159817A (en) * | 1978-06-07 | 1979-12-18 | Sharp Corp | High-voltage-driven mosic |
| DE2917322A1 (de) * | 1979-04-28 | 1980-11-13 | Bbc Brown Boveri & Cie | Schaltungsanordnung zur ansteuerung einer informationsanzeigeplatte |
| FR2496309B1 (fr) * | 1980-12-15 | 1986-01-31 | Thomson Csf | Dispositif de commande d'un ecran de visualisation, et ecran de visualisation commande par ce dispositif |
| US4427978A (en) * | 1981-08-31 | 1984-01-24 | Marshall Williams | Multiplexed liquid crystal display having a gray scale image |
| JPS5929295A (ja) * | 1982-08-12 | 1984-02-16 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
| JPS5983198A (ja) * | 1982-11-04 | 1984-05-14 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
| JPS59113420A (ja) * | 1982-12-21 | 1984-06-30 | Citizen Watch Co Ltd | マトリクス表示装置の駆動方法 |
| JPS59176985A (ja) * | 1983-03-26 | 1984-10-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
-
1986
- 1986-03-27 JP JP61067083A patent/JPH0776866B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-24 GB GB8706979A patent/GB2188473B/en not_active Expired
- 1987-03-25 US US07/030,070 patent/US4748510A/en not_active Expired - Lifetime
- 1987-03-27 DE DE19873710211 patent/DE3710211A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62226192A (ja) | 1987-10-05 |
| GB2188473B (en) | 1989-12-28 |
| GB8706979D0 (en) | 1987-04-29 |
| US4748510A (en) | 1988-05-31 |
| GB2188473A (en) | 1987-09-30 |
| DE3710211C2 (ja) | 1990-12-13 |
| DE3710211A1 (de) | 1987-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0776866B2 (ja) | 液晶表示装置における駆動回路 | |
| US5222082A (en) | Shift register useful as a select line scanner for liquid crystal display | |
| US10121429B2 (en) | Active matrix substrate, display panel, and display device including the same | |
| US20080056430A1 (en) | Shift register with low stress | |
| EP0200402A2 (en) | Sample and hold circuit | |
| JPH05165431A (ja) | 液晶表示装置の駆動方法 | |
| CN108806581B (zh) | 扫描驱动电路和显示面板 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPS60156095A (ja) | 液晶デイスプレイ装置 | |
| CN107452349B (zh) | 一种驱动电路及液晶显示装置 | |
| US5448385A (en) | Active matrix liquid crystal display device with interdigitated counter electrodes | |
| JPH06337657A (ja) | 液晶表示装置 | |
| US8305329B2 (en) | Integrated gate driver circuit and driving method therefor | |
| JPH02143781A (ja) | マトリクス表示パネル駆動装置 | |
| EP0449508B1 (en) | Drive circuit for a liquid crystal display | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JPH09311667A (ja) | 液晶表示装置 | |
| JPS61294416A (ja) | 液晶表示式受像装置の駆動方式 | |
| JPH02312466A (ja) | 液晶ディスプレイ装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH0219456B2 (ja) | ||
| JPH0313787B2 (ja) | ||
| JPS59107328A (ja) | 液晶表示式受像装置の駆動方式 | |
| JPH06186925A (ja) | 表示装置の駆動回路 |