JPH0313787B2 - - Google Patents
Info
- Publication number
- JPH0313787B2 JPH0313787B2 JP1234897A JP23489789A JPH0313787B2 JP H0313787 B2 JPH0313787 B2 JP H0313787B2 JP 1234897 A JP1234897 A JP 1234897A JP 23489789 A JP23489789 A JP 23489789A JP H0313787 B2 JPH0313787 B2 JP H0313787B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000012769 display material Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマトリクス型の画像表示装置において
テレビジヨン放送等の画像表示をする場合の、マ
トリクス表示画素に画像信号を供給する際の表示
駆動回路に関する。
テレビジヨン放送等の画像表示をする場合の、マ
トリクス表示画素に画像信号を供給する際の表示
駆動回路に関する。
〔従来の技術〕
ここで述べるマトリクス型画像表示装置とは、
画面全体が例えばXY方向にそれぞれ細分化され
た画素で構成され各画素は選択回路によつて該画
素に対応した画像信号が分配印加される事により
画像表示を行なわせるものである。
画面全体が例えばXY方向にそれぞれ細分化され
た画素で構成され各画素は選択回路によつて該画
素に対応した画像信号が分配印加される事により
画像表示を行なわせるものである。
第１図にマトリクス型画像表示装置によるテレ
ビジヨン受像装置の全体図の一例を示す。図中１
はアンテナより入力される電波信号より所定のチ
ヤンネルの周波数を選択するチユーナー部であ
る。２は中間周波増幅器から映像検波までの回
路、４は音声側の中間周波、検波、出力回路、３
は映像増幅回路である。５は映像検波出力から水
平、垂直の各同期信号を分離する回路で６，７に
それぞれ水平、垂直の各同期信号を出力する。
８，９は本発明に関する処のデータサンプル回路
であり後に詳しく説明する。１０はマトリクス表
示部１１の縦方向走査タイミング信号発生回路で
データサンプル回路９の出力をマトリクス表示部
の各画素に分配する。マトリクス表示部１１の具
体的な回路の一例を第２図に示す。
ビジヨン受像装置の全体図の一例を示す。図中１
はアンテナより入力される電波信号より所定のチ
ヤンネルの周波数を選択するチユーナー部であ
る。２は中間周波増幅器から映像検波までの回
路、４は音声側の中間周波、検波、出力回路、３
は映像増幅回路である。５は映像検波出力から水
平、垂直の各同期信号を分離する回路で６，７に
それぞれ水平、垂直の各同期信号を出力する。
８，９は本発明に関する処のデータサンプル回路
であり後に詳しく説明する。１０はマトリクス表
示部１１の縦方向走査タイミング信号発生回路で
データサンプル回路９の出力をマトリクス表示部
の各画素に分配する。マトリクス表示部１１の具
体的な回路の一例を第２図に示す。
第２図は液晶表示材料を用いた場合の回路の一
例を示すもので図中１２は各画素の液晶を示す。
１４はマトリクスの各画素毎に配置された画素選
択用のトランジスタである。１３は画素容量補助
の為に挿入したキヤパシターである。
例を示すもので図中１２は各画素の液晶を示す。
１４はマトリクスの各画素毎に配置された画素選
択用のトランジスタである。１３は画素容量補助
の為に挿入したキヤパシターである。
第３図にブロツク８並びに９によつて従来行な
われていたデータサンプルの方式に係るタイミン
グ波形を示す。図中１５は映像信号増幅回路３の
出力となる映像信号波形であつて一般的には時間
的にシリアルなアナログ画像信号である。１６は
映像信号１５を各データライン毎にサンプルする
データサンプルパルス列である。信号波形１５の
上に各データサンプル点をａ、ｂ、ｃ、ｄ、ｅで
示してある。但し第３図は模擬的な図であつてパ
ルス数、幅等は簡略化してある。因にT2はテレ
ビ映像信号の場合の水平周期、T1は水平帰線期
間を示す。
われていたデータサンプルの方式に係るタイミン
グ波形を示す。図中１５は映像信号増幅回路３の
出力となる映像信号波形であつて一般的には時間
的にシリアルなアナログ画像信号である。１６は
映像信号１５を各データライン毎にサンプルする
データサンプルパルス列である。信号波形１５の
上に各データサンプル点をａ、ｂ、ｃ、ｄ、ｅで
示してある。但し第３図は模擬的な図であつてパ
ルス数、幅等は簡略化してある。因にT2はテレ
ビ映像信号の場合の水平周期、T1は水平帰線期
間を示す。
第４図はデータサンプル回路８，９の従来の具
体的回路の一例と波形を示す。回路はシフトレジ
スターで構成され１７は転送クロツク、１８はレ
ジスタ入力タイミングデータを入力する端子で、
１９はデイレイフリツプフロツプである。各デー
タラインのサンプル回路をスイツチングさせるゲ
ート制御信号の一部が１６である。
体的回路の一例と波形を示す。回路はシフトレジ
スターで構成され１７は転送クロツク、１８はレ
ジスタ入力タイミングデータを入力する端子で、
１９はデイレイフリツプフロツプである。各デー
タラインのサンプル回路をスイツチングさせるゲ
ート制御信号の一部が１６である。
今、第４図の端子２０に第３図１５に示す映像
波形を入力し、端子１８にゲート回路群の１を選
択するためのタイミングデータ波形２３をまた転
送クロツク端子１７に２２の波形を入力すれば、
第３図１６に示すような波形が各フリツプフロツ
プ１９の出力２４，２５，２６には第３図１６に
示すような波形を生じる。この波形はスイツチ素
子２８，２９，３０，３１の制御端子に接続され
順次、スイツチ素子をオン、オフする。液晶マト
リクス表示部の画素毎に構けられたコンデンサ１
３はスイツチ素子がオフする寸前の画像信号波形
１５の値すなわちａ、ｂ、ｃ……点の電圧を順次
保持する。
波形を入力し、端子１８にゲート回路群の１を選
択するためのタイミングデータ波形２３をまた転
送クロツク端子１７に２２の波形を入力すれば、
第３図１６に示すような波形が各フリツプフロツ
プ１９の出力２４，２５，２６には第３図１６に
示すような波形を生じる。この波形はスイツチ素
子２８，２９，３０，３１の制御端子に接続され
順次、スイツチ素子をオン、オフする。液晶マト
リクス表示部の画素毎に構けられたコンデンサ１
３はスイツチ素子がオフする寸前の画像信号波形
１５の値すなわちａ、ｂ、ｃ……点の電圧を順次
保持する。
従来のマトリクス型画像表示の駆動回路はすべ
てこのような方式に従つている。
てこのような方式に従つている。
この従来の駆動回路の欠点は消費電力の大きい
点にある。一般に消費電力は使用する素子の性質
によるところが大きいが低消費電力性の相補−
MOS集積回路を用いても膨大となりポータブル
テレビジヨン等を実現する上で電源の全体重量に
占める割合が大きくなりまたじゆうぶんな電池寿
命を保証できない。例えばテレビジヨン表示を行
なう場合、、画素数は500×500程度必要で、従つ
てシフトレジスタの段数は約500段必要である。
一方、テレビジヨン信号の１水平走査時間は帰線
時間を除いて約52μsecである。従つてシフトレジ
スタ８の転送クロツク−２２の周波数は ｆ＝１×500／52×10-6≒106Hz となる。相補MOS集積回路の消費電力Ｐはゲー
ト容量及びドレイン負荷容量Ｃと電源電圧Ｖ、使
用周波数によつて計算されることが知られてい
る。
点にある。一般に消費電力は使用する素子の性質
によるところが大きいが低消費電力性の相補−
MOS集積回路を用いても膨大となりポータブル
テレビジヨン等を実現する上で電源の全体重量に
占める割合が大きくなりまたじゆうぶんな電池寿
命を保証できない。例えばテレビジヨン表示を行
なう場合、、画素数は500×500程度必要で、従つ
てシフトレジスタの段数は約500段必要である。
一方、テレビジヨン信号の１水平走査時間は帰線
時間を除いて約52μsecである。従つてシフトレジ
スタ８の転送クロツク−２２の周波数は ｆ＝１×500／52×10-6≒106Hz となる。相補MOS集積回路の消費電力Ｐはゲー
ト容量及びドレイン負荷容量Ｃと電源電圧Ｖ、使
用周波数によつて計算されることが知られてい
る。
Ｐ＝fCV2
Ｖ＝15V、シフトレジスタ１段あたりのゲート及
びドレイン負荷容量を0.5PFとすると、Ｐ＝106×
0.5×10-12×500×152≒56×10-3Wとなる。
びドレイン負荷容量を0.5PFとすると、Ｐ＝106×
0.5×10-12×500×152≒56×10-3Wとなる。
本発明は従来のかかる欠点を除去しシフトレジ
スタ部での駆動電力を10分の１以下に減少させる
ことを目的とする。
スタ部での駆動電力を10分の１以下に減少させる
ことを目的とする。
第５図は本発明による画像駆動回路の実施例を
示す図である。図中、３７はシフトレジスタ−を
構成するためのフリツプフロツプで各段に図に示
すようにF1、F2、F3、……Fn、と番号を付して
呼ぶことにする。シフトレジスタ−の各出力は画
像信号端子−３４に加えられた画像信号をスイツ
チングするためのゲート回路−３８の制御端子に
接続され、順次画像信号をスイツチングする。端
子−３３はレジスタ入力タイミングデータを入力
する端子で第３図２３に示すような波形を入力す
る。３２は転送クロツクの入力端子でANDゲー
ト３６により論理積をとりフリツプフロツプ３７
に加えられる。ANDゲート３６はＫ個のANDゲ
ートよりなり、図に示すようにG1，G2，……Gk
と名前を付す。ANDゲート３６はシフトレジス
タ−３７に与えるクロツクパルスを選択的に止め
る。第３図に示すようにゲート回路−３８は常に
どれか１つだけオンしていればよい（同時に２つ
以上オンすることはない。）から第５図に示すよ
うにシフトレジスタ−３７をＫブロツクにわけ、
ゲート回路−３８がオンしている近傍のフリツプ
フロツプのみに転送クロツクパルスが供給されて
いればよく、シフトレジスタ−３７を構成するす
べてのフリツプフロツプに常時供給される必要は
ない。３９は分周比１／ｎの分周回路である。さ
らに、分周回路３９からの出力は、カウンタ−４
０に供給される。
示す図である。図中、３７はシフトレジスタ−を
構成するためのフリツプフロツプで各段に図に示
すようにF1、F2、F3、……Fn、と番号を付して
呼ぶことにする。シフトレジスタ−の各出力は画
像信号端子−３４に加えられた画像信号をスイツ
チングするためのゲート回路−３８の制御端子に
接続され、順次画像信号をスイツチングする。端
子−３３はレジスタ入力タイミングデータを入力
する端子で第３図２３に示すような波形を入力す
る。３２は転送クロツクの入力端子でANDゲー
ト３６により論理積をとりフリツプフロツプ３７
に加えられる。ANDゲート３６はＫ個のANDゲ
ートよりなり、図に示すようにG1，G2，……Gk
と名前を付す。ANDゲート３６はシフトレジス
タ−３７に与えるクロツクパルスを選択的に止め
る。第３図に示すようにゲート回路−３８は常に
どれか１つだけオンしていればよい（同時に２つ
以上オンすることはない。）から第５図に示すよ
うにシフトレジスタ−３７をＫブロツクにわけ、
ゲート回路−３８がオンしている近傍のフリツプ
フロツプのみに転送クロツクパルスが供給されて
いればよく、シフトレジスタ−３７を構成するす
べてのフリツプフロツプに常時供給される必要は
ない。３９は分周比１／ｎの分周回路である。さ
らに、分周回路３９からの出力は、カウンタ−４
０に供給される。
ここで、カウンタ４０とデコーダマルチプレク
サー４１によりゲート回路G1〜Gkの１つを選択
し選択されたシフトレジスタ−３７の各ブロツク
にクロツクを供給する。この場合、カウンタ−４
０、及び分周器−３９にバイナリカウンタを使用
する。シフトレジスタ−３７の段数をｍとし、ｎ
個づつＫブロツクにわけた場合の消費電力を計算
してみる。ｆを端子３２に与える周波数、Ｃをフ
リツプフロツプ１段あたりのゲート容量、負荷容
量の合計とすると前述のごとく従来回路では消費
電力Ｐは Ｐ＝fCmV2 本発明による回路では、シフトレジスタ−３７に
より消費される電力P1は P1＝fCnV2 一方、カウンタ４０、分周器３９、デコーダ４
１により消費される電力P2は、シフトレジスタ
３７を構成するフリツプフロツプ２個弱ぶんの電
力となる。
サー４１によりゲート回路G1〜Gkの１つを選択
し選択されたシフトレジスタ−３７の各ブロツク
にクロツクを供給する。この場合、カウンタ−４
０、及び分周器−３９にバイナリカウンタを使用
する。シフトレジスタ−３７の段数をｍとし、ｎ
個づつＫブロツクにわけた場合の消費電力を計算
してみる。ｆを端子３２に与える周波数、Ｃをフ
リツプフロツプ１段あたりのゲート容量、負荷容
量の合計とすると前述のごとく従来回路では消費
電力Ｐは Ｐ＝fCmV2 本発明による回路では、シフトレジスタ−３７に
より消費される電力P1は P1＝fCnV2 一方、カウンタ４０、分周器３９、デコーダ４
１により消費される電力P2は、シフトレジスタ
３７を構成するフリツプフロツプ２個弱ぶんの電
力となる。
即ち、分周器３９の消費電力P′は
P′＝fCV2＋ｆ／２CV2＋…＋ｆ／ｎCV2
で表わされ、カウンタ４０の消費電力P″は
P″＝ｆ／ｎCV2＋ｆ／2nCV2＋
…＋ｆ／Ｋ・ｎCV2
（ｍ＝Ｋ・ｎ）
で表され、デコーダ４１の消費電力Ｐは無視で
きるほど小さいので、 P2＝P′＋P″＋Ｐ≒2fCV2となる。
きるほど小さいので、 P2＝P′＋P″＋Ｐ≒2fCV2となる。
また、デコーダ４１部分の消費電力はＫが大き
くなるほど大きくなるのでＫ＝10〜20に選ぶのが
よい。また、ｎ＝１、Ｋ＝ｍとしたときはシフト
レジスタ−３７は省略できる（デコーダ−４１の
出力を直接、ゲート回路−３８の制御端子に加え
る。）が、カウンタ−４０のタイミングのずれ等
の問題を生じやすい。
くなるほど大きくなるのでＫ＝10〜20に選ぶのが
よい。また、ｎ＝１、Ｋ＝ｍとしたときはシフト
レジスタ−３７は省略できる（デコーダ−４１の
出力を直接、ゲート回路−３８の制御端子に加え
る。）が、カウンタ−４０のタイミングのずれ等
の問題を生じやすい。
上述の如く本発明は液晶が封入された一対の基
板上にマトリクス状に配列された複数の画素、画
像信号をサンプリング信号によりサンプルし該複
数の画素列に供給してなる複数のスイツチ手段、
転送クロツク信号により該サンプリング信号を発
生し該スイツチ手段に供給してなる複数のシフト
レジスタを有してなる液晶表示装置において、該
複数のシフトレジスタは複数の群に分割され、一
定の時間巾毎に該複数の群のうちの一の群に該転
送クロツク信号を供給してなる複数のゲート手
段、該転送クロツク信号を分周する分周手段、該
分周された転送信号を計数するカウンタ手段、該
カウンタ手段からのデータを読み取り、該複数の
ゲート回路のうちの任意の一つを選択するデータ
マルチプレクサを有してなるようにしたから、液
晶装置の駆動回路の消費電力を従来の１割以下に
減らすことが可能であり、液晶等の低消費電力性
能を生したシステムの完成が実現できる効果を有
する。
板上にマトリクス状に配列された複数の画素、画
像信号をサンプリング信号によりサンプルし該複
数の画素列に供給してなる複数のスイツチ手段、
転送クロツク信号により該サンプリング信号を発
生し該スイツチ手段に供給してなる複数のシフト
レジスタを有してなる液晶表示装置において、該
複数のシフトレジスタは複数の群に分割され、一
定の時間巾毎に該複数の群のうちの一の群に該転
送クロツク信号を供給してなる複数のゲート手
段、該転送クロツク信号を分周する分周手段、該
分周された転送信号を計数するカウンタ手段、該
カウンタ手段からのデータを読み取り、該複数の
ゲート回路のうちの任意の一つを選択するデータ
マルチプレクサを有してなるようにしたから、液
晶装置の駆動回路の消費電力を従来の１割以下に
減らすことが可能であり、液晶等の低消費電力性
能を生したシステムの完成が実現できる効果を有
する。
第１図はマトリクス型画像表示装置によるテレ
ビジヨン受像装置を示す図。第２図は従来の駆動
回路図。第３図は従来のタイミング波形図。第４
図は従来のデータサンプル回路図。第５図は本発
明による表示駆動回路図。 １１…マトリクス型表示体、２２…転送クロツ
ク波形、２３…タイミングデータ波形、３６…ゲ
ート回路、３７…シフトレジスタ、３８…ゲート
回路（アナログ）、４０…カウンタ、４１…デコ
ーダ。
ビジヨン受像装置を示す図。第２図は従来の駆動
回路図。第３図は従来のタイミング波形図。第４
図は従来のデータサンプル回路図。第５図は本発
明による表示駆動回路図。 １１…マトリクス型表示体、２２…転送クロツ
ク波形、２３…タイミングデータ波形、３６…ゲ
ート回路、３７…シフトレジスタ、３８…ゲート
回路（アナログ）、４０…カウンタ、４１…デコ
ーダ。
Claims (1)
- １ 液晶が封入された一対の基板上にマトリクス
状に配置された複数の画素、画像信号をサンプリ
ング信号によりサンプルし該複数の画素列に供給
してなる複数のスイツチ手段、転送クロツク信号
により該サンプリング信号を発生し該スイツチ手
段に供給してなる複数のシフトレジスタを有して
なる液晶表示装置において、該複数のシフトレジ
スタは複数の群に分割され、一定の時間巾毎に該
複数の群のうちの一の群に該転送クロツク信号を
供給してなる複数のゲート手段、該転送クロツク
信号を分周する分周手段、該分周された転送信号
を計数するカウンタ手段、該カウンタ手段からの
データを読み取り、該複数のゲート回路のうちの
任意の一つを選択するデータマルチプレクサを有
してなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234897A JPH02146878A (ja) | 1989-09-11 | 1989-09-11 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234897A JPH02146878A (ja) | 1989-09-11 | 1989-09-11 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7888679A Division JPS564184A (en) | 1979-06-22 | 1979-06-22 | Display drive circuit for matrix image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146878A JPH02146878A (ja) | 1990-06-06 |
| JPH0313787B2 true JPH0313787B2 (ja) | 1991-02-25 |
Family
ID=16978016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234897A Granted JPH02146878A (ja) | 1989-09-11 | 1989-09-11 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146878A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| FR2765718B1 (fr) * | 1997-07-04 | 2000-04-14 | Sgs Thomson Microelectronics | Memoire a acces sequentiels a faible consommation |
| US6927753B2 (en) | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1989
- 1989-09-11 JP JP1234897A patent/JPH02146878A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146878A (ja) | 1990-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100343485B1 (ko) | 전기 광학 장치 | |
| KR900009055B1 (ko) | 영상 표시 장치용 구동 회로 | |
| US5222082A (en) | Shift register useful as a select line scanner for liquid crystal display | |
| KR930002912B1 (ko) | 표시장치 및 액정 표시장치 | |
| US7133017B2 (en) | Shift register and display device using same | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0411035B2 (ja) | ||
| US4378557A (en) | Liquid crystal matrix display | |
| JPS59133590A (ja) | マトリクス型表示装置の駆動回路 | |
| JP2003323162A (ja) | 表示装置およびその駆動方法、ならびに携帯端末装置 | |
| JPH0776866B2 (ja) | 液晶表示装置における駆動回路 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JPH0313787B2 (ja) | ||
| TWI438761B (zh) | 主動矩陣型顯示裝置 | |
| KR100862122B1 (ko) | 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 | |
| JPS6350717B2 (ja) | ||
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP2001100177A (ja) | 表示駆動装置 | |
| JPH02312466A (ja) | 液晶ディスプレイ装置 | |
| JP3604403B2 (ja) | 液晶表示装置 | |
| JPS62136624A (ja) | 液晶表示装置用駆動回路 |