KR100343485B1 - 전기 광학 장치 - Google Patents

전기 광학 장치 Download PDF

Info

Publication number
KR100343485B1
KR100343485B1 KR1019960053200A KR19960053200A KR100343485B1 KR 100343485 B1 KR100343485 B1 KR 100343485B1 KR 1019960053200 A KR1019960053200 A KR 1019960053200A KR 19960053200 A KR19960053200 A KR 19960053200A KR 100343485 B1 KR100343485 B1 KR 100343485B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
section
scan
counter
Prior art date
Application number
KR1019960053200A
Other languages
English (en)
Other versions
KR970029307A (ko
Inventor
야스시 쿠보타
케니치 가토
준 코야마
히데히코 치무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼, 샤프 가부시키가이샤 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR970029307A publication Critical patent/KR970029307A/ko
Application granted granted Critical
Publication of KR100343485B1 publication Critical patent/KR100343485B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

다수의 픽셀들이 배열되어 있고, 표시 신호가 출력되는 주사선과 신호선이 각 픽셀에 접속된 매트릭스형 표시 장치가 제공된다. 디코더 회로가 계수기 회로에 의해 제어되는 신호선 구동기 회로, 또는 디코더 회로가 계수기 회로에 의해 제어되는 주사선 구동기 회로의 복수의 섹션들로 분할된다. 클록 신호 및/또는 전원 전압은 선택적으로 각 섹션들에 공급된다.

Description

전기 광학 장치
1. 발명의 분야
본발명은 매트릭스형 장치에 관련된 것으로서 특히 저전력 소모 매트릭스형 표시 장치에 관련된 것이다.
2. 관련기술의 설명
능동 매트릭스 표시 장치들에서 구동기 회로들은 일반적으로 쉬프트 레지스터(shift register)나 디코더(decoder) 회로를 이용한다. 본 명세서는 디코더 회로들을 사용하는 경우를 기술할 것이다.
도 15는 종래의 매트릭스형 표시 장치 예의 구성을 도시하고 있다. 도 15에서 이 매트릭스형 표시 장치는 신호선 계수기(1501), 신호선 디코더(1502), 신호선 샘플링 회로(1503), 주사선 계수기(1504), 주사선 디코디(1505), 및 m행/n열 픽셀 매트릭스 부분(1506)으로 구성되어 있다.
m 또는 그 이상의 상이한 2진 출력들을 생성하기 위해서, 신호선 계수기 (1501)(도 3)는 신호선 클록 신호(1507)와 동기하여 동작하는 i단들(stages)의 계수기 회로(i는 2i≥m)을 만족한다)로 이루어진다.
n 또는 그 이상의 상이한 2진 출력들을 생성하기 위해서, 신호선 계수기 (1504)(도 3)는 주사선 클록 신호(1508)와 동기하여 동작하는 j단의 계수기 회로(j는 2j≥n)을 만족한다)로 이루어진다.
신호선 디코더(1502)는 신호선 계수기(1501)의 출력에 응답하여 특정 신호선을 선택하도록 만들어진 논리회로이다.
주사선 디코더(1505)는 주사선 계수기(1504)의 출력에 응답하여 특정 주사선을 선택하도록 만들어진 논리회로이다.
주사선 샘플링 회로(1503)는 신호선 디코더(1502)의 출력에 의해 선택된 픽셀들에 픽셀 신호(1509)와 동기하여 표시 신호를 출력하는 스위칭 회로이다.
픽셀 매트릭스 부분(1506)에서, 픽셀들(도 6)은 평면 상에 매트릭스 형태로 배열된다. 도6은 각 픽셀의 회로 구성을 도시한다. 도 6에서, 참조번호들 (601 및 602)은 각각 주사선 및 신호선을 가리킨다. 각 픽셀은 액정 소자(604), 예비 축전기(605), 게이트가 주사선 디코더(1505)의 출력을 수신하고 소스가 신호선 샘플링 회로(15603)의 출력을 수신하는 n 채널 박막 트랜지스터(603)로 구성되어 있다.
종래의 매트릭스형 표시 장치의 동작이 아래에 기술될 것이다.
우선, 1 선, 즉 주사선 디코더(1505)의 단일 출력선에 접속된 픽셀들을 표시하는 동작에 대해 기술한다.
수직 방향으로 맨 위에서부터 K번째 선(이하, "제 k선"으로 간단히 언급한다)에 주목하자. 제 k 선에 대한 주사선 디코더(1505)의 출력이 고전위(이후 "H" 로 쓰겠다)로 바뀔 때 모든 제 k 선 픽셀들의 게이트 전극들은 "H"를 수신하고, 그리하여 제 k 선의 모든 n 채널 박막 트랜지스터들에서 소스-드레인 전도가 일어난다.
상기 동작 도중에, 신호 계수기(1501)가 신호선 클록 신호(1507)에 응답하여 수를 올리며 계수할 때, 신호선들은 신호선 디코더(1502)에 의해 제 k 선의 좌측 끝에서부터 차례대로 선택되고 비디오 신호는 신호선 샘플링 회로(1503)에 의해 샘플링 된다. 따라서, 표시 신호들은 각 픽셀들에 차례대로 기록된다. 즉 1선 기록 동작이 끝난다.
다음으로, 1 프레임을 표시하는 동작을 기술하겠다.
주사선 계수기(1504)가 주사선 클록 신호(1508)와 동기하여 수를 올리며 계수하는 동안, 주사선들은 주사선 디코더(1505)에 의해 1 프레임의 맨 위로부터 차례대로 선택되고 출력 "H"가 주어진다. 상술한 1선 표시는 각 선의 게이트 신호가 "H" 일 때 실행된다. 1 프레임이 이 방식으로 표시된다.
상술한 바와 같이, 종래의 매트릭스형 표시 장치에서, 신호선 계수기(1501)의 신호선들의 개수 또는 주사선 계수기(1504)의 주사선들의 개수가 증가함에 따라, 각 1주기 클록과 동기하여 홀딩 신호(holding signal)가 변화하는 계수기 회로들에서 플립플롭 회로의 개수는 감소한다.
도 5A 및 도B는 플립플롭 회로의 구성을 도시하고 있다. 도 5A 및 5B에서 참조번호(501)는 플립플롭 회로를, (502)는 반전된 클록 입력선을, (503)은 클록 입력선을, (504)는 데이터 입력선을, (505)는 출력선을, (506)은 반전된 출력선을 가리 킨다 .
상기 상황에서, 클록선 배선 용량 더하기 클록선들에 접속된 소자들의 용량인데 문제를 일으킬 수 있다. 클록선 용량은 클록선 용량은 계수기 회로에 대한 클록 신호가 변하는 매시간 충전되고 방전되며, 그럼으로써 홀딩 신호에 변화가 없을 때도 전력이 소모되는 것이다.
홀딩 신호에 변화가 없는 회로 부분들에 클록이 입력되지 않게 한다면, 클록선 용량의 존재로 인해 전력 소모는 그만큼 감소하고, 그럼으로써 열 발생량 또한 감소할 수 있을 것이다.
또한, 소자들에 항상 전윈 전압이 공급되고 누설 전류가 그 안에서 생긴다. 이것은 과도한 전력 소모의 또 다른 원인이다. 홀딩 신호 또는 출력 신호에 아무 변화가 없을 때 회로부분들에 전원 전압이 공급되지 않게 한다면, 누설 전류로 인한 전력 소비는 그 만큼 감소하고 열 발생량 또한 감소할 수 있을 것이다.
(발명의 개요)
본 발명의 목적은 매트릭스형 장치의 동작 동안의 전력 소모와 열 발생량을 줄이는 것이다.
상기의 목적을 달성하기 위해서, 본 발명의 제 1 측면에 따라, 매트릭스 모양으로 배열된 픽셀들, 각 픽셀들에 주사 신호를 공급하기 위한 주사선들, 각 픽셀들에 표시 신호들을 공급하기 위한 신호선들, 주사선들에 접속된 주사선 구동기 회로, 신호선들에 접속된 신호선 구동기 회로를 포함하며, 주사선 구동기 회로와 신호선 구동기 회로 중 적어도 하나는 복수의 섹션 회로들로 분할되고, 각 섹션 회로들에 클록 신호를 선택적으로 공급하기 위한 선택 수단을 포함하는 매트릭스형 표시 장치가 제공한다.
상기 매트릭스형 표시 장치에서, 분할된 신호선 구동기 회로는 신호선들 중에서 선택하기 위한 디코더 회로와 디코더 회로를 제어하기 위한 계수기 회로를 포함할 수 있으며, 디코더 회로와 계수기 회로 각각은 섹션 회로들을 구성하도록 분할된다.
상기 매트릭스형 표시 장치에서, 분할된 주사선 구동기 회로는 주사선들 중에서 선택하기 위한 디코더 회로와 디코더 회로를 제어하기 위한 계수기 회로를 포함할 수 있으며, 디코더 회로와 계수기 회로 각각은 섹션 회로들을 구성하도록 분할된다.
상기 매트릭스형 표시 장치는 선택 수단에 선택 신호를 공급하는 선택 신호 발생 회로를 더 포함할 수 있으며, 선택 신호 발생 회로, 주사선 구동기 회로, 및 신호선 구동기 회로는 박막 트랜지스터들을 사용하여 픽셀들과 같이 동일 기판에 형성될 수 있다.
본 발명의 제 2 측면에 따라, 매트릭스 형태로 배열된 픽셀들, 각 픽셀들에 주사 신호들을 공급하기 위한 주사선들, 각 픽셀들에 표시 신호들을 공급하기 위한 신호선들, 주사선들에 접속된 주사선 구동기 회로, 신호선에 접속된 신호선 구동기 회로를 포함하며, 주사선 구동기 회로와 신호선 구동기 회로 중 적어도 하나는 복수의 섹션 회로들로 분할되고, 각 섹션 회로들에 전원 전압을 선택적으로 공급하기 위한 선택 수단을 포함하는 매트릭스형 표시 장치를 제공한다.
상기 매트릭스형 표시 장치에서, 분할된 신호선 구동기 회로는 신호선들 중에서 선택하기 위한 디코더 회로, 디코더 회로를 제어하기 위한 계수기 회로, 비디오 신호를 샘플링하고 디코더에 의해 선택된 픽셀들로 출력 신호를 출력하기 위한 샘플링 회로를 포함할 수 있으며, 디코더 회로, 계수기 회로, 및 샘플링 회로 각각은 섹션 회로들을 구성하도록 분할된다.
상기 매트릭스형 표시 장치에서, 분할된 주사선 구동기 회로는 주사선들 중에서 선택하기 위한 디코더 회로와 디코더 회로를 제어하기 위한 계수기 회로를 포함할 수 있으며, 디코더 회로와 계수기 회로 각각은 부분 회로를 구성하도록 분할된다.
상기 매트릭스형 표시 장치는 선택 수단에 선택 신호를 공급하기 위한 선택 신호 발생 회로를 더 포함할 수 있으며, 선택 신호 발생 회로, 주사선 구동기 회로, 및 신호선 구동기 회로는 박막 트랜지스터들을 사용하여 픽셀들과 같이 동일 기판 위에 형성될 수 있다.
본 발명의 제 3 측면에 따라, 매트릭스 형태로 배열된 픽셀들, 각 픽셀들에 주사 신호들을 공급하기 위한 주사선들, 각 픽셀들에 표시 신호들을 공급하기 위한 신호선들, 주사선들에 접속된 주사선 구동기 회로, 신호선에 접속된 신호선 구동기 회로를 포함하며, 주사선 구동기 회로와 신호선 구동기 회로 중 적어도 하나는 복수의 섹션 회로로 분할되고, 각 섹션 회로들에 클록 신호를 선택적으로 공급하기 위한 제 1 선택 수단, 및 각 섹션 회로들에 전원 전압을 선택적으로 공급하기 위한 제 2 선택 수단을 포함하는 매트릭스형 표시 장치가 제공된다.
상기 매트릭스 표시 장치에서, 분할된 신호선 구동기 회로는 신호선들 중에서 선택하기 위한 디코더 회로, 디코더 회로를 제어하기 위한 계수기 회로, 비디오 신호를 샘플링하고 디코더 회로에 의해 선택된 픽셀로 표시 신호를 출력하는 샘플링 회로를 포함할 수 있으며, 디코더 회로, 계수기 회로, 및 샘플링 회로 각각은 섹션 회로들을 구성하도록 분할된다.
상기 매트릭스형 표시 장치에서, 분할된 주사선 구동기 회로는 주사선들 중에시 선택하기 위한 디코더 회로와 디코더 회로를 제어하기 위한 계수기 회로를 포함할 수 있으며, 디코더 회로와 계수기 회로 각각은 섹션 회로를 구성하도록 분할된다.
상기에서, 매트릭스형 표시 장치는 제 1 및 제 2 선택 수단에 선택 신호들을 공급하기 위한 선택 신호 발생 회로를 더 포함할 수 있으며, 선택 신호 발생회로, 주사선 구동기 회로, 및 신호선 구동 회로는 박막 트랜지스터를 사용하여 픽셀들과 같이 동일 기판 위에 형성될 수 있다.
본 발명의 제 4 측면에 따라, 매트릭스형 표시 장치로서 매트릭스 형태로 배열된 픽셀들, 각 픽셀들에 주사 신호들을 공급하기 위한 주사선들, 각 픽셀들에 표시 신호들을 공급하기 위한 신호선들, 복수의 직렬 접속 유닛 회로들로 구성된 신호선 구동기 회로들 또는 주사선 구동기 회로들을 포함하며, 복수의 유닛 회로들 중 어느 것(들)의 출력은 복수의 유닛 회로의 다른 어느 것(들)의 데이터 입력, 클록 입력, 또는 전력 입력을 제어하는 매트릭스형 표시 장치가 제공된다.
상기 매트릭스형 표시 장치에서, 신호선 구동기 회의 또는 주사선 구동기 회로는 계수기 회로가 더코더 회로를 제어하도록 구성될 수 있다.
본 발명의 제 5 측면에 따라, 매트릭스형 표시 장치로서 매트릭스 형태로 배열된 픽셀들, 각 픽셀들에 주사 신호를 공급하는 주사선들, 각 픽셀들에 표시 신호들을 공급하기 위한 신호선들, 주사선에 접속된 주사선 구동기 회로, 신호선에 접속된 신호선 구동기 회로를 포함하며, 주사선 구동기 회로와 신호선 구동기 회로중 적어도 하나는 복수의 섹션 회로들뿐만 아니라 복수의 직렬 접속된 유닛 회로들의 분할되고, 각 섹션 회로들에 클록 신호나 전력 전압을 선택적으로 공급하기 위한 선택 수단을 포함하며, 장치를 제공하는데 복수의 유닛 회로의 어느 것(들)의 출력은 복수의 유닛 회로의 다른 어느 것(들)의 데이터 입력, 클록 입력, 전력 입력을 제어한다.
상기 매트릭스형 표시 장치에시, 신호선 구동기 회로 주사선 구동기 회로는 계수기 회로가 디코더 회로를 제어하도록 구성될 수 있다.
상기 매트릭스형 표시 장치에서, 주사선 구동기 회로, 신호선 구동기 회로, 및 선택 회로들은 박막 트랜지스터를 사용하여 픽셀들과 같이 동일 기판 위에 형성될 수 있다.
상술한 바와 같이, 본 발명에서는, 주사선 구동기 회로와 신호선 구동기 회로 중 적어도 하나는 복수의 섹션 회로들로 분할되고 클록 신호는 각 섹션 회로들에 선택적으로 공급된다. 그러므로, 홀딩 신호에 아무 변화가 없을 때 클록 신호가 섹션 회로들에 공급되지 않도록 할 수 있다. 결과적으로 클록선 용량의 존재로 인해 전력 소모를 그만큼 감소시킬 수 있고, 열 발생량 또한 줄일 수 있다.
또한, 본 발명에서, 주사선 구동기 회로 및 신호선 구동기 회로 중 적어도 하나는 복수의 섹션 회로들로 분할되고, 전력 신호는 각 섹션 회로들에 선택적으로 공급된다. 따라서, 홀딩 신호 또는 출력 신호에서 변화가 일어나지 않는 섹션회로들에 전력 공급 전압이 공급되지 않도록 할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 매트릭스형 표시 장치의 구성을 도시 하는 도면.
도 2는 신호선 클록 셀렉터의 구성을 도시하는 도면.
도 3은 계수기 회로의 구성을 도시하는 도면.
도 4는 도 3의 계수기 회로의 동작을 도시하는 도면.
도 5A 및 도 5B는 플립플롭 회로의 구성을 도시하는 도면.
도 6은 각 픽셀의 회로 구성을 도시하는 도면.
도 7은 본 발명의 제 2 실시예에 따른 아날로그 스위치들을 사용하는 주사선 클록 셀렉터의 구성을 도시하는 도면.
도 8은 본 발명의 제 3 실시예에 따른 매트릭스형 표시 장치의 구성을 도시 하는 도면.
도 9는 본 발명의 제 4 실시예에 따른 매트릭스형 표시 장치의 구성을 도시 하는 도면.
도 10A 및 10B는 본 발명의 제 5 및 제 6 실시예에 따른 계수기 회로에 사용된 플립플롭 회로의 구성을 도시하는 도면.
도 11은 제 5 실시예의 계수기 회로의 구성을 도시하는 도면.
도 12는 제 5 실시예의 계수기 회로의 동작을 도시하는 도면.
도 13은 제 6 실시예에 따른 쉬프트 회로의 구성을 도시하는 도면.
도 14는 제 6 실시예의 쉬프트 회로의 동작을 도시하는 도면.
도 15는 종래의 매트릭스형 장치의 구성을 도시하는 도면.
도 16은 선택 신호 발생 회로를 포함하는 제 1 실시예에 따른 다른 매트릭스형 장치의 구성을 도시하는 도면.
도 17은 선택 신호 발생 회로의 구성을 도시하는 도면.
도면의 주요부분에 대한 부호의 설명
101 : 신호선 클록 셀렉터
102 : 신호선 계수기
103 : 신호선 디코더
105 : 주사선 계수기
106 : 주사선 디코더
107 : m행/n열 픽셀 매트릭스 부분
204 : 신호선 샘플링 회로
301 : 플립플롭 회로
811 : 신호선 구동 전력 셀렉터
본 발명의 실시예가 첨부된 도면들을 참조하여 상세히 기술된다.
실시예 1
도 1은 본 발명의 제 1 실시예에 따른 매트릭스형 표시 장치의 구성을 도시 한다.
우선, 구성이 기술되겠다. 제 1 실시예의 매트릭스형 표시장치는 m행/n열 픽셀들의 능동 매트릭스를 갖는다.
종래의 장치와 같이, 본 실시예의 매트릭스형 표시 장치는 신호선 계수기 (102), 신호선 디코더(103), 신호선 샘플링 회로(104), 주사선 계수기(105), 주사선 디코더(106), 및 m행/n열 픽셀 매트릭스 부분(107)으로 구성된다. 종래 장치와 같이, 각 픽셀은 도 6에서 도시된 바와 같이 구성된다. 주사선 계수기(105)는 주사선 클록 신호와 동기로 동작하는 j단들(2j≥n)의 계수기 회로들로 이루어지고 (도 3), 주사선 디코더(106)에 j 계수 신호를 출력한다.
도 3은 각 계수기 회로의 구성을 도시한다. 도 3에서, 참조번호(301)은 플립플롭 회로를, (302)는 반 덧셈기 회로(half adder circuit)를, (303)는 반전된 (inverted) 클록 신호선을, (304)는 클록 신호선을, (305)는 출력선을, (306)은 반전된 출력선을 가리킨다. 도 4는 이 계수기 회로의 동작을 도시한다. 도 4에서, 참조번호(401)는 클록 신호를, (402 내지 404)는 각각 제 1 내지 제 3 단들의 출력 신호를 가리킨다.
주사선 디코더(106)는 계수 신호에 응답하여 특정 주사선을 신택하기 위한 논리 회로이고, n개의 주사선을 출력한다. 관련된 주사선에 병렬로 접속된 픽셀들의 n 채널 박막 트랜지스터들(603)의 게이트들에 공급된다.
종래의 장치와 다른 점은, 신호선 계수기(102)와 신호선 디코더(103) 각각은 임의의 개수의 섹션들로 분할되어 전력 소모가 감소되는 것이다. 본 실시예의 구성에서, 이 수는 실험 결과에 기초하여 10 내지 20의 근사 범위로부터 선택되는데, 예를 들면 16으로 설정된다. 또한, 신호선 클록 셀렉터(101)는 필요할 때만 각 섹션들에 신호선 클록 신호를 입력하기 위해 제공된다. 신호선 클록 셀렉터(101)는 도 2에 도시된 것과 같이 구성된다.
도 2에서 참조번호(202)는 각 신호선 계수기부를, (203)은 신호선 디코더부를, (204)는 신호선 샘플링 회로를, (205)는 주사선 계수기를, (206)은 주사선 디코더를, (207)은 픽셀 매트릭스 부분을, (209)는 주사선 클록 신호를, (201)은 영상 신호를, (211)은 제 1 신호선부 선택 신호를, (212)는 제 2 신호선부 선택 신호를, (213)은 마지막 신호부 선택 신호를 가리킨다.
도 2 에 도시된 바와 같이, 신호선 클록 셀렉터(201)는 16개의 AND 회로들 (214)로 구성되어 있다. 신호선 클록 신호(208)는 각 AND 회로(214)의 한 입력 단자에 입력되고 선택 신호(211, 212, 또는 213)는 나머지 입력 단자에 입력된다.
제 1 실시예의 매트릭스형 표시 장치의 동작이 아래에 기술된다.
먼저, 1 선, 즉 주사선 디코더(206)의 단일 출력선에 접속된 픽셀들을 표시하는 동작에 대해 기술한다.
수직 방향으로 맨 위로부터 k 번째 선(이하, 간단히 "제 k 선"이라 함)에 주목하자. 제 k 선에 대한 주사선 디코더(206)의 출력이 고전위(이하 "H"라 함))로바뀔 때, 모든 제 k 선 픽셀들의 게이트 전극들은 "H"를 받고 그리하여 소스-드레인 전도가 제 k 선의 모든 n 채널 박막 트랜지스터들(603)에서 일어난다.
상기 동작 도중에, 먼저 제 1 신호선 섹션 선택 신호(211)가 "H"로 바뀌고 나머지 신호선 섹션 선택 신호들이 "L"로 된다. 그러므로, 신호선 클록 셀렉터 (201)는 신호선 클록 신호(208)를 맨 왼쪽 신호선 계수기 섹션(202)에 공급하고 나머지 섹션들로 "L"을 출력한다. 제 1 신호 계수기 섹션이 신호선 클록 신호(208)에 응답하여 수를 올리며 계수하는 반면, 다른 섹션들은 동작하지 않음으로서 전력을 소모하지 않는다. 맨 왼쪽 신호선 계수기 섹션의 계수가 완료된 후, 다음의 신호선 섹션 선택 신호(212)가 "H"로 바뀌고, 나머지 신호선 섹션 선택 신호들은 "L"로 된다. 상기 동작은 마지막 신호선부 선택 신호(213)가 "H"로 바뀌고 나머지 신호선 섹션 선택 신호들이 "L"로 될 때가지 반복된다. 한편, 출력에 따라, 비디오 신호(210)는 신호선 샘플링 회로(204)에 의해 샘플링되고 표시 신호들은 각 픽셀들에 차례대로 기록된다. 따라서, 1 선 기록(one-line writing) 동작이 종결된다.
다음으로, 1 프레임을 표시하는 동작에 대해 기술한다.
주사선 계수기(205)가 주사선 클록 신호(209)와 동기하여 수를 올리며 계수함에 따라, 주사선들은 주사선 디코더(205)에 의해 1 프레임의 위부터 차례대로 선택되고 출력 "H"가 주어진다. 상술된 1 선 표시는 각 선의 게이트 신호가 "H"일 때 실행된다. 1 프레임이 이 방식으로 표시된다.
상기 구성을 갖는 매트릭스형 표시 장치에서, 열 발생량뿐만 아니라 전력 소모가 신호선 구동기 부분에서 감소될 수 있다.
도 16 은 선택 신호 발생 회로를 포함하는 구성을 도시한다. 도 16 에서 참조번호(1601)는 신호선 클록 셀렉터를, (1602)는 신호선 계수기 섹션들을, (1603)은 신호선 디코더 섹션들을, (1604)는 신호선 샘플링 회로를, (1605)는 주사선 계수기를, (1606)은 주사선 디코더를, (1607)는 픽셀 매트릭스 부분을, (1608)은 신호선 클록 신호를, (1609)는 주사선 클록 신호를, (1610)은 영상 신호를 가리킨다. 도 16 에 도시된 바와 같이, 셀렉터(1601)를 제어하기 위해 선택 신호를 발생하기 위한 선택 신호 발생 회로(1611)를 박막 트랜지스터들을 사용하여 한 픽셀 기판 위에 형성함으로써 픽셀 기판 상에 형성될 입력 단자들의 개수가 줄어들 수 있다. 선택 신호 발생 회로(1611)는 쉬프트 레지스터, 링(ring) 계수기들, 또는 곱셈기들과 같은 회로들을 사용하게 쉽게 만들 수 있다. 도 17 은 쉬프트 레지스터들이 사용된 예를 도시한다.
실시예 2
본 발명의 제 2 실시예에서, 제 1 실시예의 신호선 클록 셀렉터(101)가 도 7 에 도시된 바와 같이, 아날로그 스위치(707)들을 사용하여 만들어진다. 도 7에서 참고 번호(701)는 신호선 클록 셀렉터를, (703)는 신호선 계수기 섹션들을, (703)은 신호선 클록 신호를, (704)는 제 1 신호선 섹션 선택 신호를, (705)는 제 2 신호선 섹션 선택 신호를, (705)은 마지막 신호선 섹션 선택 신호를 가리킨다. 각 아날로그 스위치(707)는 해당 신호선 섹션 선택 신호(704, 705 또는 706)이 "H"일 때 신호선 클록 신호(703)를 출력한다. 해당 신호선부 선택 신호(704, 705, 또는 706)가 "L"일 때 아날로그 스위치(707)의 출력에 접속된 n 채널 트랜지스터가 게이트에"H"를 수신하여 n 채널 트렌지스티들에서 소스-드레인 전도가 일어나기 때문에 각 아날로그 스위치(707)는 "L"을 출력한다.
실시예의 매트릭스형 표시 장치의 다른 구성 및 동작을 제 1 실시예에서는 동일하다.
또한, 제 1 실시예의 경우에서와 같이, 픽셀 기판 상의 단자들의 개수는 픽셀 기판 상에 선택 신호 발생 회로(1611)를 형성함으로써 줄어들 수 있다(도 6).
실시예 3
도 8 은 본 발명의 제 3 실시예에 따른 매트릭스형 표시 장치의 구성을 도시한다. 도 8에서 참조번호 (807)은 픽셀 매트릭스 부분을, (809)는 주사선 클록 신호를, (810)은 비디오 신호를, (812)는 전력선을 가리킨다.
제 1 및 제 2 실시예들에서, 셀렉터(101 또는 701)애 의해 선택되지 않은 신호선 계수기 섹션들(102 또는 702)에는 항상 전원 전압이 공급된다. 반면에, 제 3 실시예에서, 신호선 구동 전력 셀렉터(811)가 신호선 클록 신호를 수신하지 않고 있는 회로 섹션들로 전원 전압이 입력되지 않도록 한다. 신호선 구동 전력 셀렉터 (811)는 제 1 실시예의 신호선 클록 셀렉터(101)나 제 2 실시예의 신호선 클록 셀렉터(701)와 동일한 방식으로 만들어진다.
또한, 본 실시예에서, 신호선 샘플링 회로(804)는 제 1 실시예의 신호선 계수기(102)와 신호선 디코더(103), 및 제 2 실시예의 신호선 계수기(702)와 신호선 디코더(703)와 동일한 방식으로 분할된다. 신호선 구동기 전원 셀렉터(811)로부터 병렬로 출력되는 전원 전압은 신호선 클록 신호(808)에 대한 셀렉터(801)에 의해선택되는 모든 신호선 계수기 섹션(802) 및 선택된 신호선 계수기 섹션(802)에 직렬로 접속된 신호선 디코더 섹션(803) 및 신호선 샘플링 회로부(804)에 공급된다.
본 실시예의 구성의 다른 부분은 제 1 및 제 2 실시예에서와 비슷하다.
동작에 있어서, 신호선 구동 전력 셀렉터(811)는 신호선 클록 신호(808)이 입력되지 않는 신호선 계수기 섹션들(802), 신호선 클록 신호(808)가 입력되지 않는 신호선 계수기부(802)에 접속되므로 출력 신호들에 변화가 없는 신호선 디코더부(803), 및 신호선 샘플링 회로부(804)에 전원 전압을 공급하지 않는다. 이 매트릭스형 표시 장치의 다른 부분의 동작은 제 1 및 제 2 실시예들에서와 비슷하다.
또한, 제 1 실시예의 경우와 같이, 픽셀 기판 상의 단자들의 개수는 픽셀 기판 상에 선택 신호 발생 회로를 형성하여 줄어들 수 있다(도 16).
실시예 4
도 9 는 본 발명의 제 4 실시예에 따른 매트릭스형 표시 장치의 구성을 도시한다. 도 9에서, 참조번호(901)은 신호선 클록 셀렉터를, (902)는 신호선 계수기 섹션들을, (903)은 신호선 디코더 섹션들을, (904)는 신호선 샘플링 회로 섹션들을, (907)은 픽셀 매트릭스 부분을, (908)은 신호선 클록 신호를, (909)는 주사선 클록 신호를, (910)은 비디오 신호를, (911)은 신호선 구동 전력 셀렉터, (912 및 914)는 전력선들을 가리킨다.
본 실시예는 제 3 실시예의 주사선 계수기(805) 및 주사선 디코더(806)가(도 8) 제 1 내지 제 3 실시예의 신호선 구동기에서와 동일한 방식으로 임의의 개수의 섹션으로 또한 분할된다. 또한, 본 실시예는 주사선 구동 전력 셀렉터(913)가 제공되는데, 이것의 회로 구성은 제 3 실시예의 신호선 구동 전력 셀렉터(822)와 동일하다(도 8). 주사선 구동 전력 셀렉터(913)의 출력은 직렬 접속된 주사선 계수기 섹션(905) 및 주사선 디코더 섹션(906) 모두에 병렬로 공급된다.
본 매트릭스형 표시 장치의 구성의 다른 부분은 제 3 실시예에서와 비슷하다.
또한, 제 1 실시예의 경우에서와 같이, 픽셀 기판 상의 단자들의 개수는 픽셀 기판 상에 선택 신호 발생 회로(1611)를 형성함에 의해 줄어들 수 있다(도 16).
상기 구성된 장치의 동작이 다음과 같이 기술된다. 1 선 동작은 제 3 실시예에서와 동일하다. 주사선 구동 전력 셀렉터(913)는 1 프레임의 위로부터 주사선 계수기 섹션(905) 및 주사선 디코더 섹션(906)을 차례대로 선택한다. 주사선 계수기(905)가 주사선 클록 신호(909)와 동기하여 수를 올리며 계수함에 따라, 주사선 디코더(906)는 1 프레임의 선택된 주사선 섹션의 맨 위로부터 주사선을 선택하고 출력 신호 "H"를 생성한다.
1 주사선 섹션에 해당하는 프레임 부분은 각 선의 게이트 신호가 때 "H"일 때 1 선 표시를 일으켜서 표시된다. 1 프레임은 각 주사선 섹션에 대한 이 동작을 반복하여 표시된다.
실시예 5
본 실시예에서, 도 11에 도시된 계수기 회로는 제 1 내지 제 4 실시예들의 경우에서와 같이 도 5A 및 5B의 플립플롭을 사용하며 도 3 의 계수기 회로를 형성하는 대신에 도 10A 및 10B에 도시된 플립플롭 회로를 사용하여 만들어진다.
도 10A 및 10B 는 플립플롭 회로의 구성을 도시한다. 도 10A 및 10B에서 참조번호(1001)는 플립플롭 회로를, (1002)는 제 1 반회로(half circuit)에 대한 반전된 클록 입력선을, (1003)은 제 1 반회로에 대한 클록 입력선을, (1004)는 데이터 입력선을, (1005)는 제 1 반회로로부터의 출력선을, (1005)은 제 1 반회로로부터의 반전된 출력선을, (1007)은 제 2 반회로에 대한 반전된 클록 입력선을, (1008)은 제 2 반회로에 대한 클록 입력선을, (1009)는 제 2 반 회로로부터의 출력선을, (1010)은 제 2 반회로로부터의 반전된 출력선을 가리킨다.
11 은 계수기 회로의 구성을 도시한다. 도 11에서 참조번호(1101)은 플립플롭 회로를, (1102)는 반전된 클록 신호선을, (1103)은 클록 신호선을, (1104)는 출력선을, (1105)는 반전된 출력선을, (1106)은 다음단 플립플롭 회로의 제 1 반회로에 대한 반전된 클록 출력선을, (1107)은 다음단 플립플롭 회로의 제 1 반회로에 대한 클록 출력선을 가르킨다. 도 11의 계수기에 사용될 때, 도 10A 및 도 10B 의 플립플롭 회로는 선들(1002 및 1003)에 의해 제 1 반회로의 데이터 취득을 제어하고, 선들(1005 및 1006)에 출력들이 생성된다. 또한, 클록 신호들은 선들(1007 및 1008)에 대한 입력이고, 제 2 반회로의 출력들은 클록 신호들과 동기하여 선들 (1009 및 1010)에서 생성된다.
이 계수기 회로에서, 전단 플립플롭 회로의 출력들은 고려된 단의 플립플롭 회로의 제 1 반회로의 데이터 취득을 제어하기 위한 신호들(1106 및 1107)로 논리 회로에 의해 결합된다. 이 구성으로, 클록 입력 신호(1203)의 클록들의 개수는 상당히 작아져서, 제 1 반회로의 동작들의 개수 및 전력 소모가 줄어들 수 있게 된다. 도 12는 본 실시예의 계수기 회로의 동작을 도시한다. 도 12에서, 참조번호 (1201)는 클록 신호를, (1202)는 제 1단의 출력 신호를, (1203)은 제 2단 플립플롭 회로의 제 1 반회로에 대한 클록 출력을, (1204)는 제 2 단의 출력 신호를 가리킨다.
본 매트릭스형 표시 장치의 구성 및 동작 각각의 다른 부분은 제 1 내지 제 4 실시예들에서와 비슷하다.
또한, 제 1 실시예의 경우에서와 같이, 픽셀 기판 상의 단자들의 개수는 픽셀 기판 상에 선택 신호 발생 회로를 형성함으로써 줄어들 수 있다(도 16).
실시예 6
본 실시예에서, 도 13에 도시된 쉬프트 회로는 제 1 내지 제 4 실시예들의 경우에서와 같이 도 3의 계수기 회로와 디코더 회로의 조합을 형성하는 대신 도 10A 및 10B에 도시된 플립플롭 회로를 사용하여 만들어진다. 도 13은 본 실시예에 따른 쉬프트 회로의 구성을 도시한다. 도 13에서 참조번호(1301)는 플립플롭 회로를, (1302)는 반전된 클록 신호선을, (1303)은 클록 신호선을, (1304)는 출력선을, (1305)는 반전된 출력선을 가리킨다.
이 쉬프트 회로에서, 고려된 단의 플립플롭 회로의 제 1 반회로에 입력된 클록은 전단 플립플롭 회로의 제 2 반회로의 출력 및 고려된 단의 플립플롭 회로의 제 2 반회로의 출력에 의해 제어된다. 그리고 후단 플립 플롭 회로의 제 2 반회로에 입력된 클록은 고려된 단의 플립플롭 회로의 제 1 반회로의 출력 및 후단 플립플롭 회로의 제 1 반회로의 출력에 의해 제어된다.
본 쉬프트 회로(도 13)에 사용된 플립플롭 회로(도 10A 및 10B)에서, 먼저, 고려된 단의 제 1 반회로에 입력된 클록은 전단의 제 2 반회로의 출력이 "H"로 바뀔 때 턴온된다. "H"은 그 시각 이후 반 클록주기애서 고려된 단의 제 1 반회로에 입력된다. 고려된 단의 제 1 반회로의 출력이 "H"로 바뀔 때, 고려된 단의 제 2 반회로에 입력된 클록 신호는 턴온된다. 전단의 제 2 반회로의 출력이 그 시각 이후 반 클록 주기에서 "L"로 바뀌지만 "H"는 고려된 단의 제 1 반회로로부터 고려된 단의 제 2 반회로에 입력된다. 고려된 단의 제 2 반회로의 출력이 "H"이므로, 고려된 단의 제 1 반회로에 입력될 클록 신호는 온(on) 상태를 유지한다. 그 시각 이후 반 클록 주기에서, 고려된 단의 제 1 반회로는 전단의 제 2 반회로로부터 "L"을 취득한다. 그 시각 이후 반 클록 주기에서, 고려된 단의 제 2 반회로는 고려된 단의 제 1 반회로로부터 "L"을 취득한다. 고려된 단의 제 2 반회로의 출력이 "L"로 바뀔 때, 고려된 단의 제 1 반회로에 대한 클록 입력 신호는 턴온된다.
상술한 바와 같이, 클록 신호들(1401 및 1403) 각각은 단지 2 주기의 클록을 가지고 있는데, 각 플립플롭 회로의 반에 입력된다. 그러므로, 동작들의 개수 및 전력 소모가 줄어들 수 있다. 도 14는 본 실시예의 쉬프트 회로의 동작을 도시한다. 도 14에서, 참조번호(1401)는 제 n 단 플립플롭 회로에 대한 클록 신호를, (1402)는 제 n 단의 출력 신호를, (1403)은 제(n+1)단 플립플롭 회로에 대한 클록 신호를, (1404)는 제(n+1)단의 출력 신호를 가러킨다.
본 매트릭스형 표시 장치의 구성 및 동작 각각의 나머지 다른 부분은 제 1 내지 제 4 실시예들에서와 비슷하다.
또한, 제 1 실시예의 경우에서과 같이, 픽셀 기판 상의 단자들의 개수는 픽셀 기판(도 16) 상에 선택 신호 발생 회로(1611)를 형성함으로써 줄어들 수 있다.
상술한 바와 같이, 본 발명은 클록 주기 및 전원 전압과 관계없이 전력 소모 및 열 발생량 면에서 모두 낮은 매트릭스형 표시 장치를 제공한다.
본 발명에서는 주사선 구동기 회로와 신호선 구동기 회로 중 적어도 하나는 복수의 부분 회로로 분할되고, 전력 신호가 각 부분 회로로 선택적으로 공급된다. 그러므로 홀딩 신호나 출력 신호에 아무 변화가 없을 때 부분 회로에 전력 전압을 공급되지 않게 할 수 있다. 결과적으로 손실 누설 전류로 인한 전력 소모를 그만큼 줄일 수 있고 열 발생량 또한 줄일 수 있다.

Claims (9)

  1. 전기 광학 장치(electro-optical device)에 있어서,
    기판과,
    상기 기판을 오버랩(overlap)하여 매트릭스 형태로 배열된 복수의 픽셀들과,
    상기 기판을 오버랩하여 형성된 복수의 주사선들로서, 상기 주사선들 각각은 대응 픽셀에 주사 신호를 공급하는, 상기 복수의 주사선들과,
    상기 기판을 오버랩하여 형성된 주사 구동기 회로로서, 상기 주사 구동기 회로는 상기 주사선들을 선택하는 제 1 디코더 회로와 상기 제 1 디코더 회로를 제어하는 제 1 계수기 회로를 포함하는, 상기 주사 구동기 회로와,
    상기 기판을 오버랩하여 형성된 복수의 신호선들로서, 상기 신호선들 각각은 대응 픽셀에 표시 신호를 공급하는, 상기 복수의 신호선들과,
    상기 기판을 오버랩하여 형성된 신호 구동기 회로로서, 상기 신호 구동기 회로는 상기 신호선들을 선택하는 제 2 디코더 회로와 상기 제 2 디코더 회로를 제어하는 제 2 계수기 회로를 포함하는, 상기 신호 구동기 회로를 포함하며,
    상기 주사 구동기 회로 또는 상기 신호 구동기 회로 중 적어도 하나는 복수의 섹션 회로들로 분할되며,
    상기 전기 광학 장치는,
    상기 섹션 회로들에 클록 신호를 공급차기 위한 셀렉터로서, 상기 섹션 회로 각각은 각 선택선을 통해 서로 독립적으로 상기 셀렉터에 접속되는, 상기 셀렉터를포함하고,
    특정 섹션 회로는 상기 클록 신호를 수신하며, 상기 특정 섹션 회로에서 상기 제 1 또는 제 2 계수기 회로들 중 한 회로의 출력이 변하는 반면, 다른 특정 섹션 회로는 상기 클록 신호를 수신하지 않으며, 상기 다른 특정 섹션 회로에서 상기 제 1 또는 제 2 계수기 회로들 중 한 회로의 출력이 변하지 않으며,
    상기 클록 신호는 상기 선택선들 중 대응하는 하나의 선택선을 통해 상기 특정 섹션 회로에 공급되는, 전기 광학 장치.
  2. 제 1항에 있어서, 상기 기판을 오버랩하여 형성된 선택 신호 발생 회로를 더 포함하고, 상기 선택 신호 발생 회로는 선택 신호를 상기 셀렉터에 선택 신호를 공급하는, 전기 광학 장치.
  3. 전기 광학 장치에 있어서,
    기판과,
    상기 기판을 오버랩하여 매트릭스 형태로 배열된 복수의 픽셀들과,
    상기 기판을 오버랩하여 형성된 복수의 주사선들로서, 상기 주사선들 각각은 대응 픽셀에 주사 신호를 각각 공급하는, 상기 복수의 주사선들과,
    상기 기판을 오버랩하여 형성된 주사 구동기 회로로서, 상기 주사 구동기 회로는 상기 주사선들을 선택하는 제 1 디코더 회로와 상기 제 1 디코더 회로를 제어하는 제 1 계수기 회로를 포함하는, 상기 주사 구동기 회로와,
    상기 기판을 오버랩하여 형성된 복수의 신호선들로서, 상기 신호선들 각각은 대응 픽셀에 표시 신호를 공급하는, 상기 복수의 신호선들과,
    상기 기판을 오버랩하여 형성된 신호 구동기 회로로서, 상기 신호 구동기 회로는 상기 신호선들을 선택하는 제 2 디코더 회로와 상기 제 2 디코더 회로를 제어하는 제 2 계수기 회로를 포함하는, 상기 신호 구동기 회로를 포함하며,
    상기 주사 구동기 회로 또는 상기 신호 구동기 회로 중 적어도 하나는 복수의 섹션 회로로 분할되며,
    상기 전기 광학 장치는,
    상기 섹션 회로들에 클록 신호를 공급하기 위한 제 1 셀렉터로서, 상기 섹션 회로 각각은 각각의 제 1 선택선을 통해 서로 독립적으로 상기 제 1 셀렉터에 접속되는, 상기 제 1 셀렉터와,
    상기 섹션 회로들에 전력 공급 전압을 공급하기 위한 제 2 셀렉터로서, 상기 섹션 회로들 각각은 각각의 제 2 선택선을 통해 서로 독립적으로 상기 제 2 셀렉터에 접속되는, 상기 제 2 셀렉터를 포함하고,
    특정 섹션 회로는 상기 클록 신호 또는 전력 공급 전압을 수신하며, 상기 특정 섹션 회로에서 상기 제 1 또는 제 2 계수기 회로들 중 한 회로의 출력이 변하는 반면, 다른 특정 섹션 회로는 상기 클록 신호 또는 상기 전력 공급 전압을 수신하지 않으며, 상기 다른 특정 섹션 회로에서 상기 제 1 또는 제 2 계수기 회로들 중 한 회로의 출력이 변하지 않으며,
    상기 클록 신호는 상기 제 1 선택선들 중 대응하는 하나의 선택선을 통해 상기 특정 섹션 회로에 공급되고, 상기 전력 공급 전압은 상기 제 2 선택선들 중 대응하는 하나의 선택선에 공급되는, 전기 광학 장치.
  4. 제 1항 또는 제 3항에 있어서, 상기 제 1 디코더 회로 및 상기 제 1 계수기 회로 각각은 상기 섹션 회로들을 구성하기 위해 분할되어 있는, 전기 광학 장치.
  5. 제 1항 또는 제 3항에 있어서, 상기 제 2 디코더 회로 및 상기 제 2 계수기 회로 각각은 상기 섹션 회로들을 구성하기 위해 분할되어 있는, 전기 광학 장치.
  6. 제 3항에 있어서, 적어도 상기 기판을 오버랩하여 형성된 선택 신호 발생 회로를 더 포함하고, 상기 선택 신호 발생 회로는 상기 제 1 및 제 2 셀렉터들 중 적어도 하나의 셀렉터에 선택 신호를 공급하는, 전기 광학 장치.
  7. 제 1항 또는 제 3항에 있어서, 상기 주사 구동기 회로 및 상기 신호 구동기 회로 각각은 적어도 박막 트랜지스터를 포함하는, 전기 광학 장치.
  8. 제 2항 또는 제 6항에 있어서, 상기 선택 신호 발생 회로는 적어도 박막 트랜지스터를 포함하는, 전기 광학 장치.
  9. 제 1항 또는 제 3항에 있어서, 상기 신호 구동기 회로는 비디오 신호를 샘플링하고 표시 신호를 상기 제 2 디코더 회로에 의해 선택된 각각의 픽셀에 공급하기 위한 샘플링 회로를 포함하고,
    상기 샘플링 회로는 상기 섹션 회로들을 구성하기 위해 분할되어 있는, 전기 광학 장치.
KR1019960053200A 1995-11-06 1996-11-06 전기 광학 장치 KR100343485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31160695A JP3526992B2 (ja) 1995-11-06 1995-11-06 マトリクス型表示装置
JP95-311606 1995-11-06

Publications (2)

Publication Number Publication Date
KR970029307A KR970029307A (ko) 1997-06-26
KR100343485B1 true KR100343485B1 (ko) 2002-11-18

Family

ID=18019282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053200A KR100343485B1 (ko) 1995-11-06 1996-11-06 전기 광학 장치

Country Status (3)

Country Link
US (1) US5907313A (ko)
JP (1) JP3526992B2 (ko)
KR (1) KR100343485B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JPH1145076A (ja) * 1997-07-24 1999-02-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
CN1267871C (zh) * 1997-08-21 2006-08-02 精工爱普生株式会社 显示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
TW556013B (en) * 1998-01-30 2003-10-01 Seiko Epson Corp Electro-optical apparatus, method of producing the same and electronic apparatus
JP3622559B2 (ja) * 1999-02-26 2005-02-23 株式会社日立製作所 液晶表示装置
KR100609744B1 (ko) * 1999-11-30 2006-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 구동방법 및 장치
WO2001057839A1 (fr) * 2000-02-02 2001-08-09 Seiko Epson Corporation Pilote d'affichage et afficheur utilisant ce pilote
US7088322B2 (en) 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2001324962A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
GB0030592D0 (en) 2000-12-15 2001-01-31 Koninkl Philips Electronics Nv Active matrix device with reduced power consumption
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
FR2832537B1 (fr) * 2001-11-16 2003-12-19 Commissariat Energie Atomique Procede et dispositif de commande en tension d'une source d'electrons a structure matricielle, avec regulation de la charge emise
TWI273539B (en) 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP2004264361A (ja) * 2002-03-29 2004-09-24 Pioneer Electronic Corp ディスプレイパネルの駆動装置
KR20050004175A (ko) * 2002-05-24 2005-01-12 코닌클리케 필립스 일렉트로닉스 엔.브이. 전기 이동 디스플레이 디바이스와 그 구동 방법
GB0212566D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US6982727B2 (en) * 2002-07-23 2006-01-03 Broadcom Corporation System and method for providing graphics using graphical engine
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치
US20050239091A1 (en) * 2004-04-23 2005-10-27 Collis Matthew P Extraction of nucleic acids using small diameter magnetically-responsive particles
US20080311564A1 (en) * 2004-08-06 2008-12-18 Fort Thomas L Sequences and Methods for Detection of Cytomegalovirus
JP4899910B2 (ja) * 2007-02-14 2012-03-21 ブラザー工業株式会社 表示パネルの制御装置
JP5278729B2 (ja) * 2007-04-27 2013-09-04 Ｎｌｔテクノロジー株式会社 非矩形表示装置
JP6880594B2 (ja) * 2016-08-10 2021-06-02 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900009055B1 (ko) * 1986-05-13 1990-12-17 상요덴기 가부시기가이샤 영상 표시 장치용 구동 회로
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5563624A (en) * 1990-06-18 1996-10-08 Seiko Epson Corporation Flat display device and display body driving device
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JPH06324644A (ja) * 1993-05-13 1994-11-25 Casio Comput Co Ltd 表示装置
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit

Also Published As

Publication number Publication date
JPH09127482A (ja) 1997-05-16
JP3526992B2 (ja) 2004-05-17
KR970029307A (ko) 1997-06-26
US5907313A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
KR100343485B1 (ko) 전기 광학 장치
EP0943146B1 (en) Bi-directional shift register
US7911434B2 (en) Level converter circuit, display device and portable terminal device
US8154498B2 (en) Display device
US7133017B2 (en) Shift register and display device using same
KR100946008B1 (ko) 표시 장치 및 그 구동 방법과 휴대 단말 장치
US6989810B2 (en) Liquid crystal display and data latch circuit
KR19990007004A (ko) 액티브 매트릭스형 화상 표시 장치 및 그의 구동 방법
US6795051B2 (en) Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
US6380920B1 (en) Electro-optical device drive circuit, electro-optical device and electronic equipment using the same
US7746306B2 (en) Display device having an improved video signal drive circuit
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
KR100774895B1 (ko) 액정 표시 장치
KR20000035327A (ko) 디지탈화상신호 입력대응 구동회로내장형 액정표시장치
KR100239790B1 (ko) 액정표시장치의 게이트 구동회로
JPH0981086A (ja) 表示装置の駆動回路
KR20090099718A (ko) 게이트 드라이버
JPH0313787B2 (ko)
KR20000013045A (ko) 티.에프.티 액정구동장치에서 3레벨 방식의 게이트 구동회로
JP2004334234A (ja) 液晶電気光学装置
EP1622123A2 (en) Display device driving circuit
KR20000038774A (ko) 블록순차 구동방법 및 그 장치
JPH04213495A (ja) 液晶パネル駆動回路
KR20040057423A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee